KR20060126213A - 반도체 소자의 미세 패턴 형성 방법 - Google Patents

반도체 소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20060126213A
KR20060126213A KR1020050047945A KR20050047945A KR20060126213A KR 20060126213 A KR20060126213 A KR 20060126213A KR 1020050047945 A KR1020050047945 A KR 1020050047945A KR 20050047945 A KR20050047945 A KR 20050047945A KR 20060126213 A KR20060126213 A KR 20060126213A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist pattern
photoresist
semiconductor device
curable material
Prior art date
Application number
KR1020050047945A
Other languages
English (en)
Inventor
남상모
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050047945A priority Critical patent/KR20060126213A/ko
Publication of KR20060126213A publication Critical patent/KR20060126213A/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

경화성 물질과 포토레지스트 패턴을 반응시키는 화학 부착 공정과 유동성 물질을 플로우 시키는 화학 부착 공정을 동시에 수행함으로써 포토레지스 패턴의 변형이 최소화된 컨택 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법.
본 발명의 일 실시예에 따른 반도체 소자의 미세 패턴 형성 방법은 (a) 소정의 공정과정을 거쳐 반도체 기판 상에 형성된 포토레지스트 패턴에 경화성 물질을 도포하는 단계; (b) 상기 포토레지스트 패턴과 상기 경화성 물질을 반응시켜 경화층을 생성하는 단계; (c) 반응되지 않은 경화성 물질을 제거하는 단계; (d) 상기 경화층 상에 유동성 물질 패턴을 형성하는 단계; 및 (e) 상기 유동성 물질을 상기 경화층의 측벽으로 플로우 시키는 단계;를 포함한다.
미세, 패턴, 포토레지스트, 경화성 물질, 화학 부착 공정

Description

반도체 소자의 미세 패턴 형성 방법{Method for Forming Fine-Pattern of Semiconductor Device}
도 1은 종래의 써멀 플로잉 공정을 설명하기 위한 부분 단면도.
도 2는 본 발명의 일 실시예에 따른 화학 부착 공정을 설명하기 위한 단면도.
도 3은 본 발명의 반도체 소자의 미세 패턴 형성방법에 의해 생성된 컨택패턴과 종래의 화학 부착 공정에 의해 생성된 컨택 패턴을 비교한 도면.
<도면의 주요부분에 대한 부호의 설명>
10: 반도체 기판 12: 절연막
14: 포토레지스트 패턴 16: 경화성 물질
18: 생성물 20: 경화층
22: 유동성 물질
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로서, 보다 상세하게는, 화학 부착 방식에 의해 원하는 패턴을 획득하는 반도체 소자의 미세 패턴 형성방법에 관한 것이다.
일반적으로, 반도체 장치의 제조 공정에 있어서, 사진 식각(photolithography) 공정은 주 마스크(master mask)의 패턴을 절연막이나 금속막을 개재하여 반도체 기판 상에 도포되어 있는 포토레지스트(photoresist) 막에 전사한 다음, 상기 포토레지스트 막을 패터닝하여 제거하여 반도체 기판 상에 작업 마스크(work mask)를 형성하는 과정을 의미한다.
통상적인 사진 식각 공정에 의하면, 반도체 기판 상에 절연막이나 도전막 등과 같이 패턴이 형성되어야 하는 타겟층(target layer) 위에 포토레지스트 막을 형성하고, 포토레지스트 막에 X선이나 자외선 등과 같은 광을 조사하여 포토레지스트 막의 설정된 영역과 설정되지 않은 영역에 각기 다른 용해도를 부여한다. 그 다음, 용해도가 큰 부분을 제거하여 포토레지스트 패턴을 형성하고, 형성된 포토레지스트 패턴을 마스크로 이용하여 타겟층에 활성 영역(active region), 배선(wiring) 내지 콘택 홀(contact hole) 등을 형성하기 위한 타겟층 패턴을 형성한다.
DRAM(Dynamic Random Access Memory)을 핵심으로 하는 반도체 제품의 대량 생산이 시작된 이후로 사진 식각 기술을 비약적으로 발전하였다. 통상적으로 DRAM의 집적도는 3년을 주기로 4배씩 증가하여 왔고, 그 밖의 다른 메모리 또는 로직 기술들도 꾸준히 발전하고 있다. 이에 따른 제품의 디자인 룰(Design Rule; minimum pattern size)도 4Mb DRAM의 약 0.8㎛에서 1Gb DRAM의 약 0.18㎛를 거쳐 비광학적 사진 식각 기술(Non Optical Lithography)이 개발되고 있다. 하지만, DUV(Deep Ultra Violet) 사진 식각 기술에서 해상력을 높이기 위해 여러 기술을 조 합한다고 하여도 0.1㎛이하의 미세한 패터을 구현하기가 쉽지 않으며, 이를 위해 새로운 광원(light source) 개발 등 여러 기술들이 시도되고 있다.
현재 임계 치수의 한계를 극복하여 더 미세한 패턴을 형성하기 위한 방법 중 간단한 것은 장비의 업그레이드(upgrade)일 것이다. 하지만, 신규 장비를 새로 도입하여야 하기 때문에 생산비용을 증가시킨다는 문제점이 있으며, 새로운 장비의 도입에 따른 새로운 공정을 셋업(set-up)해야 한다는 문제점이 있다.
신규 장비의 도입 없이, 현재 사진 식각 장비의 해상도 한계(resolution limit)를 극복하기 위한 것으로 써멀 플로잉 공정(Thermal Flowing Process)과 화학 부착 공정(Chemical Attached Process; CAP)이 있다.
도 1a 및 도 1b는 종래의 써멀 플로잉 공정을 설명하기 위한 부분 단면도로서, 도 1을 참조하면, 써멀 플로잉 공정은 반도체 기판 상에 산화막 및 포토레지스트 패턴을 순차적으로 형성하고, 포토레지스트 패턴을 열처리하여 포토레지스트 패턴에 유동성을 부여함으로써 패턴의 스페이스를 축소하는 기술임을 알 수 있다. 서멀 플로잉 공정은 포토레지스트 패턴을 구성하는 감광성 물질의 특성에 따라 공정 온도 및 시간을 조절하여 패턴의 임계 치수를 적절하게 축소할 수 있다.
하지만, 써멀 플로잉에 의한 방식은 근본적으로 사진 식각 장비의 해상도에 의존할 수밖에 없기 때문에 일정 이상의 해상도 한계의 극복을 기대할 수 없다는 문제점을 갖는다. 또한, 과도한 고온에서의 써멀 플로잉을 수행하는 것은 해당 포토레지스트 패턴의 균일성(uniformity)을 저하시킬 수 있다는 문제점을 갖는다. 즉, 온도가 올라갈수록 포토레지스트의 유동성을 증가하며 유리 전이 온도 이상의 고 온에서는 거의 액체에 가깝게 유동하여 심하게는 콘택 홀 등의 미세한 패턴을 막아 버릴 수도 있다.
현재 사진 식각 장비의 해상도 한계를 극복하기 위한 다른 방법으로 화학 부착 공정(Chemical Attached Process; CAP)이 있으며, 이러한 화학 부착 공정에는 소정의 경화성 물질을 포토레지스트 패턴과 반응시킴으로써 새로운 물질을 형성하여 원하는 컨택 패턴을 획득하는 방법과 소정의 유동성 물질을 포토레지스트의 패턴 측벽으로 플로우 시킴으로써 원하는 컨택 패턴을 획득하는 방법이 있다.
그러나, 이러한 종래의 화학 부착 공정으로 인해 생성된 컨택 패턴의 경우 그 컨택 패턴이 포토레지스트 패턴에 비해 형태가 많이 변형되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 경화성 물질과 포토레지스트 패턴을 반응시키는 화학 부착 공정과 유동성 물질을 플로우 시키는 화학 부착 공정을 동시에 수행함으로써 포토레지스 패턴의 변형이 최소화된 컨택 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는 것을 그 기술적 과제로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 미세 패턴 형성 방법은 (a) 소정의 공정과정을 거쳐 반도체 기판 상에 형성된 포토레지스트 패턴에 경화성 물질을 도포하는 단계; (b) 상기 포토레지스트 패턴과 상기 경화성 물질을 반응시켜 경화층을 생성하는 단계; (c) 반응되지 않은 경화성 물질을 제거하는 단계; (d) 상기 경화층 상에 유동성 물질 패턴을 형성하는 단계; 및 (e) 상기 유동성 물질을 상기 경화층의 측벽으로 플로우 시키는 단계;를 포함한다.
일 실시예에 있어서, 상기(b)단계에서 상기 포토레지스트와 상기 경화성 물질을 열처리 함으로써 반응 시킬 수 있다.
또한, 상기(c)단계에서 상기 반응되지 않은 경화성 물질을 습식세정으로 제거할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 화학 부착 공정을 설명하기 위한 단면도들이다. 도 2a를 참조하면 반도체 기판(10) 상의 절연막(12) 위에 소정의 공정과정을 거쳐 포토레지스트 패턴(14)이 형성된다. 다음으로 도 2b를 참조하면, 포레지스트 패턴(14) 및 절연막(12) 상에 경화성 물질(16)이 도포된다. 도 2c를 참조하면, 경화성 물질(16)을 도포한 후, 상기 포토레지스트 패턴(14)과 경화성 물질(16)을 반응 시킨다. 일 실시예에 있어서 고온에서 열처리 함으로써 상기 포토레지스트 패턴(14)과 상기 경화성 물질(16)을 반응시킨다. 포토레지스트 패턴(14)과 경화성 물질(16)의 반응으로 인하여 양물질의 경계면에는 새로운 물질이 생성된다. 생성물(18)은 포토레지스트 패턴(14) 및 경화성 물질(16)의 사이에서 성장하고 서로 연결되어 도 2d에 도시된 바와 같이 경화층(20)을 형성하고, 반응되지 않은 경화성 물질(16)은 습식세정 등의 방법으로 인하여 제거할 수 있다.
다음으로 도 2(e)를 참조하면, 포토레지스트 패턴(14)과 반응하여 포토레지스트 패턴(14)에 형성된 경화층(20) 상에 유동성 물질 패턴(22)을 형성한다. 이렇게 형성된 유동성 물질 패턴(22)을 도 2(f) 및 도 2(g)에 도시된 바와 같이 경화층(20)의 측벽으로 플로우 시키고, 습식세정 등으로 반응하지 않은 유동성 물질을 제거함으로써, 원하는 컨택 패턴을 형성하게 된다.
상술한 바와 같은 반도체 소자의 미세 패턴 형성방법에 의해 생성된 컨택패턴을 종래의 화학 부착 공정에 의해 생성된 컨택 패턴과 비교한 그림이 도 3에 도시되어 있다. 도시된 바와 같이 본 발명에 의하면 포토레지스트 패턴과 컨택패턴이 거의 유사함을 알 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해해야만 한다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구 범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 바와 같이, 본 발명에 따르면 경화성 물질과 포토레지스트 패턴을 반응시켜 생성된 경화층에 다시 한번 유동성 물질을 패터닝 및 플로우 시킴으로 인하여 포토레지스 패턴의 변형을 최소화 하면서 컨택 패턴을 형성할 수 있다는 효과가 있다.
또한 본 발명에 따르면 경화성 물질과 포토레지스트 패턴을 반응시키는 화학 부착 공정과 유동성 물질을 플로우 시키는 화학 부착 공정을 동시에 수행할 수 있기 때문에 각각의 레티클을 제작할 필요가 없다는 효과가 있다.

Claims (3)

  1. (a) 소정의 공정과정을 거쳐 반도체 기판 상에 형성된 포토레지스트 패턴에 경화성 물질을 도포하는 단계;
    (b) 상기 포토레지스트 패턴과 상기 경화성 물질을 반응시켜 경화층을 생성하는 단계;
    (c) 반응되지 않은 경화성 물질을 제거하는 단계;
    (d) 상기 경화층 상에 유동성 물질 패턴을 형성하는 단계; 및
    (e) 상기 유동성 물질을 상기 경화층의 측벽으로 플로우 시키는 단계;
    를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  2. 제1항에 있어서, 상기(b)단계에서,
    열처리에 의해 상기 포토레지스트와 상기 경화성 물질을 반응시키는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  3. 제1항에 있어서, 상기(c)단계에서,
    상기 반응되지 않은 경화성 물질을 습식세정으로 제거하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
KR1020050047945A 2005-06-03 2005-06-03 반도체 소자의 미세 패턴 형성 방법 KR20060126213A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050047945A KR20060126213A (ko) 2005-06-03 2005-06-03 반도체 소자의 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050047945A KR20060126213A (ko) 2005-06-03 2005-06-03 반도체 소자의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20060126213A true KR20060126213A (ko) 2006-12-07

Family

ID=37730196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050047945A KR20060126213A (ko) 2005-06-03 2005-06-03 반도체 소자의 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20060126213A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846211B1 (ko) * 2006-12-15 2008-07-15 한국기계연구원 미세패턴 인쇄방법
KR100876783B1 (ko) * 2007-01-05 2009-01-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR101004550B1 (ko) * 2007-10-31 2011-01-03 주식회사 하이닉스반도체 반도체 소자의 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846211B1 (ko) * 2006-12-15 2008-07-15 한국기계연구원 미세패턴 인쇄방법
KR100876783B1 (ko) * 2007-01-05 2009-01-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8067146B2 (en) 2007-01-05 2011-11-29 Hynix Semiconductor Inc. Method for forming a fine pattern in a semicondutor device
KR101004550B1 (ko) * 2007-10-31 2011-01-03 주식회사 하이닉스반도체 반도체 소자의 형성 방법

Similar Documents

Publication Publication Date Title
CN1960855B (zh) Uv刻印用的柔顺性的硬质模板
JP2006524919A (ja) インプリント・リソグラフィを使用した段階的構造体の形成方法
JP5359430B2 (ja) パターン形成方法、インプリントモールド及びフォトマスク
US20110171585A1 (en) Photolithography Method
JP4407770B2 (ja) パターン形成方法
JP2007521645A (ja) インプリント・リソグラフィによる単一デュアルダマシン製法
US8481429B2 (en) Method of manufacturing semiconductor device
JP2001230186A5 (ko)
KR100489660B1 (ko) 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
KR20060126213A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20060135126A (ko) 반도체 소자의 패턴 형성 방법
KR20100102422A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JP2008286828A (ja) パターン形成方法
JP5440071B2 (ja) パターン形成方法、パターン形成体
US7595145B2 (en) Method of forming pattern of semiconductor device
KR100602129B1 (ko) 다단계 노광공정을 이용한 패턴 형성 방법
KR20100011489A (ko) 반도체 소자의 콘택홀 형성 방법
US20090029559A1 (en) Photo mask of semiconductor device and method of forming pattern using the same
US9773671B1 (en) Material composition and process for mitigating assist feature pattern transfer
KR100545185B1 (ko) 미세 콘택홀 형성 방법
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
CN102866574A (zh) 相移光掩模制作方法
US20230005737A1 (en) Method of manufacturing a semiconductor device
JP5658513B2 (ja) パターンの形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination