CN109119401B - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN109119401B
CN109119401B CN201810990664.5A CN201810990664A CN109119401B CN 109119401 B CN109119401 B CN 109119401B CN 201810990664 A CN201810990664 A CN 201810990664A CN 109119401 B CN109119401 B CN 109119401B
Authority
CN
China
Prior art keywords
layer
aperture
substrate
wafer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810990664.5A
Other languages
English (en)
Other versions
CN109119401A (zh
Inventor
叶国梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810990664.5A priority Critical patent/CN109119401B/zh
Publication of CN109119401A publication Critical patent/CN109119401A/zh
Priority to US16/393,223 priority patent/US20200075482A1/en
Application granted granted Critical
Publication of CN109119401B publication Critical patent/CN109119401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供半导体器件及其制作方法，本发明将两片晶圆键合后进行减薄；再通过两次刻蚀过程在不同区域分别形成第一晶圆金属层和第二晶圆金属层上方的开孔，位于上部第一晶圆的衬底在两个开孔处暴露，通过对暴露处进行刻蚀，使暴露处的衬底侧壁向内侧刻蚀，之后形成隔离层保护凹陷部，最后形成互连层分别与两晶圆的金属层电连接，实现两晶圆的金属互连。本发明采用刻蚀使第一晶圆暴露的衬底向内凹陷，有效避免了隔离层在随后的干法刻蚀过程中被损伤，确保隔离层在后续工艺中起到隔离互连层的作用，由此可改善了器件的良率和性能。

Description

半导体器件及其制作方法
技术领域
本发明属于集成电路制造技术领域，具体涉及半导体器件及其制作方法。
背景技术
TSV(Through Silicon Via，硅通孔)技术是通过在芯片与芯片之间，晶圆和晶圆之间制造垂直导通，实现芯片之间互连的新技术，其能在三维方向使得堆叠密度更大。
TSV制程中，两片晶圆键合之后，为了实现晶圆间的金属层互连，形成贯穿上晶圆和部分下晶圆的深孔，沉积隔离层后再在深孔中填充互连层，由此可通过互连层实现下晶圆的金属层与上晶圆的金属层之间的互连。但在实际生产中发现，上晶圆的衬底容易受损，进而影响晶圆上的器件的良率和性能。
发明内容
本发明的目的在于提供半导体器件及其制作方法，提高晶圆上器件的良率和性能。
为解决上述技术问题，本发明提供半导体器件制作方法，包括：
提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的第一金属层，所述第二晶圆包括第二衬底、形成于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层；
形成第一开孔，所述第一开孔贯穿所述第一衬底和部分厚度的所述第一介质层，所述第一开孔位于所述第一金属层上方，所述第一衬底在所述第一开孔处暴露；
形成第二开孔，所述第二开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第二开孔位于所述第二金属层上方，所述第一衬底在所述第二开孔处暴露；
形成凹陷部，所述凹陷部位于所述第一衬底在所述第二开孔的暴露处；
形成隔离层，所述隔离层覆盖所述凹陷部的表面、所述第一开孔的表面和所述第二开孔的表面；
执行干法刻蚀工艺，以暴露所述第一开孔下方的第一金属层和所述第二开孔下方的第二金属层；以及，
形成互连层，所述互连层通过所述第一开孔和所述第二开孔与所述第一金属层和第二金属层电连接。
本发明提供半导体器件，包括：
第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的第一金属层，所述第二晶圆包括第二衬底、形成于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层；
第一开孔和第二开孔，所述第一开孔贯穿所述第一衬底和部分厚度的所述第一介质层，所述第一开孔位于所述第一金属层上方，所述第一开孔的侧壁暴露出所述第一衬底；所述第二开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第二开孔位于所述第二金属层上方，所述第二开孔的侧壁暴露出所述第一衬底；
凹陷部，所述凹陷部位于所述第一衬底在所述第二开孔的暴露处；
隔离层，所述隔离层覆盖所述凹陷部的表面、所述第一开孔的表面和所述第二开孔的表面；以及
互连层，形成于所述第一开孔和所述第二开孔中，所述互连层与所述第一金属层和所述第二金属层电连接。
可选的，所述第一衬底在所述第一开孔的暴露处向所述第一开孔的两侧凹陷。
可选的，所述第一衬底在暴露处的凹陷部的纵截面呈圆弧形。
本发明在形成第二开孔之后，对第二开孔暴露出的第一衬底进行刻蚀，使暴露出的第一衬底向第二开孔的两侧凹陷，之后形成覆盖所述第二开孔侧壁及凹陷部的隔离层，有效避免了隔离层在随后的干法刻蚀过程中被损伤，确保隔离层在后续工艺中起到隔离互连层的作用，由此可改善了器件的良率和性能。
附图说明
图1为两片晶圆键合后且形成深孔后的剖面示意图；
图2为形成隔离层后的剖面示意图；
图3为暴露出深孔底部的金属层后的剖面示意图；
图4为形成互连层后的剖面示意图；
图5为本发明一实施例的半导体器件制作方法的流程示意图；
图6为本发明一实施例中两晶圆键合后的剖面示意图；
图7为本发明一实施例中形成第一开孔后的剖面示意图；
图8为本发明一实施例中第一开孔填充后的剖面示意图；
图9为本发明一实施例中形成第二开孔后的剖面示意图；
图10为本发明一实施例中去除光刻胶层的剖面示意图；
图11为本发明一实施例中第一衬底在第二开孔处的暴露处进行刻蚀后的剖面示意图；
图12为本发明一实施例中去除第一开孔中填充层后的剖面示意图；
图13为本发明一实施例中形成互连层金属互连后的剖面示意图；
图14为本发明另一实施例中去除第一开孔中填充层后的剖面剖面示意图；
图15为本发明另一实施例中第一衬底在第一开孔和第二开孔的暴露处都进行刻蚀后的剖面示意图；
图16为本发明另一实施例中形成互连层金属互连后的剖面示意图。
其中，附图标记如下：
10-上晶圆；
101-第一衬底；102-第一介质层；104-第一刻蚀停止层；102a-第一介质层第一部分；102b-第一介质层第二部分；105-氧化层；106-隔离层；107-互连层；
20-下晶圆；
201-第二衬底；202-第二介质层；203-第二金属层；204-第二刻蚀停止层204；202a-第二介质层第一部分；202b-第二介质层第二部分；
30-键合界面；
40-深孔；
50-第一晶圆；
501-第一衬底；502-第一介质层；503-第一金属层；504-第一刻蚀停止层；
502a-第一介质层第一部分；502b-第一介质层第二部分；
505-氧化层；506-光刻胶层；507-隔离层；
60-第二晶圆；
601-第二衬底；602-第二介质层；603-第二金属层；604-第二刻蚀停止层；
602a-第二介质层第一部分；602b-第二介质层第二部分；
70-键合界面；
81-第一开孔；82-第二开孔；
91-填充层；92-互连层。
具体实施方式
如背景所述，上晶圆的衬底暴露处沉积的隔离层易在后续干法刻蚀工艺中受损进而使衬底受损，进而影响晶圆上的器件的良率和性能。
具体参见图1-4，介绍一种两片晶圆键合后金属互连的方法。
首先，如图1所示，上晶圆10和下晶圆20键合，形成键合界面30，其中上晶圆10为倒置状态。
其中，上晶圆10包括第一衬底101、第一介质层102和第一金属层(未示出)，下晶圆20包括第二衬底201、第二介质层202和第二金属层203，所述第一介质层102面向所述第二介质层202。第一介质层102包括第一介质层第一部分102a和第一介质层第二部分102b，第二介质层202包括第二介质层第一部分202a和第二介质层第二部分202b，所述第二金属层203嵌设于所述第二介质层第一部分202a和第二介质层第二部分202b。上晶圆10还包括第一刻蚀停止层104，所述第一刻蚀停止层104位于第一介质层第一部分102a和第一介质层第二部分102b之间。下晶圆20还包括第二刻蚀停止层204，所述第二刻蚀停止层204位于第二金属层203与第二介质层第二部分202b之间。可选的，上晶圆10还包括位于第一衬底101背面的氧化层105。
接着，执行光刻、刻蚀工艺，刻蚀工艺终止于第二刻蚀停止层204，形成深孔40，所述深孔40贯穿氧化层105、第一衬底101、第一介质层102和部分厚度的第二介质层202，并位于第二金属层203上方。第一衬底101在深孔40处形成暴露处101a和101b(如图1中圆圈处所示)。
接着，如图2所示，形成一隔离层106，用于保护第一衬底101的暴露处101a和101b，所述隔离层106覆盖深孔40和氧化层105的表面。
接着，如图3所示，执行干法刻蚀工艺，去除深孔40底部的隔离层和第二刻蚀停止层204，暴露出第二金属层203。
接着，如图4所示，形成互连层107，所述互连层107填充深孔40并覆盖隔离层106的表面，随后执行化学机械研磨工艺，去除隔离层106的表面的互连层。
继续参考图4所示，所述互连层107通过深孔40与第二金属层203电连接，互连层107将第二金属层203电连接引出后与上晶圆10的第一金属层互连。
然而，发明人发现，如图3和图4所示，一方面，遮蔽第一衬底101的暴露处101a、101b的隔离层106在暴露出第二金属层203的干法刻蚀工艺中会被不断减薄，减薄后会导致互连层107从第一衬底101的暴露处101a、101b扩散到上晶圆的第一衬底101中，另一方面，减薄后的隔离层106容易被受热处理的互连层107破坏，导致互连层107的金属扩散到第一衬底101内部,造成电性异常等，从而降低晶圆的良率和性能。
基于上述研究，本发明实施例提供一种半导体器件制作方法。如图5所示，所述方法包括：
提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的第一金属层，所述第二晶圆包括第二衬底、形成于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层；
形成第一开孔，所述第一开孔贯穿所述第一衬底和部分厚度的所述第一介质层，所述第一开孔位于所述第一金属层上方，所述第一衬底在所述第一开孔处暴露；
形成第二开孔，所述第二开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第二开孔位于所述第二金属层上方，所述第一衬底在所述第二开孔处暴露；
形成凹陷部，所述凹陷部位于所述第一衬底在所述第二开孔的暴露处；
形成隔离层，所述隔离层覆盖所述凹陷部的表面、所述第一开孔的表面和所述第二开孔的表面；
执行干法刻蚀工艺，以暴露所述第一开孔下方的第一金属层和所述第二开孔下方的第二金属层；以及，
形成互连层，所述互连层通过所述第一开孔和所述第二开孔与所述第一金属层和第二金属层电连接。
需要说明的是，本实施例不限定形成第一开孔和形成第二开孔的顺序，既可以先形成第一开孔，然后再形成第二开孔；也可以先形成第二开孔，然后再形成第一开孔。
本文中，“上晶圆”和“下晶圆”只是一个相对概念，在堆叠时总有一个晶圆处于上部，一个晶圆处于下部，但本发明并不限定第一晶圆和第二晶圆哪个晶圆必须要放在上方/下方，而是可以互换上下晶圆的位置。在本文中，为了描述简单、方便，只示出了这两个晶圆的一种位置关系，而本领域技术人员均能理解，在本文中描述的所有技术内容也同样适用于“第一晶圆”与“第二晶圆”的位置上下颠倒的情况，此时堆叠式半导体装置的各层的位置关系也相应地上下颠倒。在一些情况下，优选地，在对两个晶圆进行键合处理期间，将晶圆弯曲度(bow)比较大的晶圆放在下面。但是，在这种情况下，在晶圆键合结束后，也可以根据实际需求来决定是否上下颠倒，从而确定最终哪个晶圆在上面哪个晶圆在下面。
请注意，在本文中，“第一”、“第二”、“第三”、“第四”等编号只是为了对具有相同名称的各个不同部件或工艺进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件，例如“第一衬底”和“第二衬底”、“第一介质层”和“第二介质层”等等，并不意味着它们都具有相同的结构或部件。例如，尽管图中未示出，但是在绝大部分情况下，“第一衬底”和“第二衬底”中形成的部件都不一样，衬底的结构也可能不一样。在一些实施方式中，衬底可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线和通孔等等。
以下结合图6-16对本发明的半导体器件及其制作方法进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
首先，如图5和图6所示，提供键合后的第一晶圆50和第二晶圆60，所述第一晶圆50包括第一衬底501、形成于所述第一衬底501上的第一介质层502和嵌设于所述第一介质层502中的第一金属层503，所述第二晶圆60包括第二衬底601、形成于所述第二衬底601上的第二介质层602和嵌设于所述第二介质层602中的第二金属层603，所述第一介质层502面向所述第二介质层602。
所述第一介质层502包括第一介质层第一部分502a和第一介质层第二部分502b，所述第一金属层503嵌设于所述第一介质层第一部分502a和第一介质层第二部分502b之间。所述第二介质层602包括第二介质层第一部分602a和第二介质层第二部分602b，所述第二金属层603嵌设于所述第二介质层第一部分602a和第二介质层第二部分602b之间。
优选方案中，所述第一晶圆50还包括第一刻蚀停止层504，所述第一刻蚀停止层504位于所述第一金属层503与所述第一介质层第一部分502a之间。所述第二晶圆60还包括第二刻蚀停止层604，所述第二刻蚀停止层604位于所述第二金属层603与所述第二介质层第二部分之间602b。所述第一晶圆50还包括位于第一衬底501背面的氧化层505。
接着，如图5和图7所示，执行刻蚀工艺，形成第一开孔81，刻蚀停止于第一刻蚀停止层504，第一开孔81贯穿第一衬底501和部分厚度的第一介质层502，第一开孔81位于第一金属层503上方，第一衬底501在所述第一开孔81处暴露。
形成第一开孔81之后，如图8所示，形成填充层91，所述填充层91填充第一开孔81并覆盖氧化层505的表面；然后，执行回刻蚀工艺，去除氧化层505的表面的填充层91，仅保留第一开孔81内的填充层91。
其中，所述填充层91可采用有机溶胶BARC(Bottom Anti Reflective Coating，底部抗反射涂层)。
如图8和图9所示，在氧化层505的表面形成图形化的光刻胶层506，图形化的光刻胶层506定义出第二金属层603上方的光刻胶开口506′，并利用图形化的光刻胶层506作掩膜，执行刻蚀工艺，刻蚀停止于第二刻蚀停止层604，形成第二开孔82。所述第二开孔82贯穿氧化层505、第一衬底501、第一介质层502和部分厚度的第二介质层602，所述第二开孔82位于第二金属层603上方，第一衬底501在第二开孔82处暴露。所述第二开孔82垂直于所述第一晶圆50和所述第二晶圆60表面的截面的形状为倒梯形。采用倒梯形开孔，有利于后续在该孔中进行填充。
需要说明的是，本实施例不限定形成第一开孔和形成第二开孔的顺序，既可以如图7至图9所示先形成第一开孔，然后再形成第二开孔；也可以采用相同的方法先形成第二开孔，然后再形成第一开孔。
如图10所示，去除氧化层505的表面的图形化的光刻胶层506。
接着，如图11所示，执行刻蚀工艺形成凹陷部，对第一衬底501在第二开孔82处的暴露处进行刻蚀，使所述暴露处向所述第二开孔82的两侧凹陷，形成第一衬底501在第二开孔82两侧的凹陷部501c和501d。本实施例中，所述凹陷部501c、501d均为弧形凹陷部，即该凹陷部501c、501d的纵截面形状为半圆形、半椭圆形或半凸圆形。
形成凹陷部的刻蚀可采用干法刻蚀，采用对所述第一衬底501有选择性刻蚀作用的刻蚀气体，对其他位置不进行刻蚀。所述刻蚀还可采用湿法刻蚀，选择对所述第一衬底501有选择性腐蚀作用的溶液，以第一衬底501是硅衬底为例，例如是可选择碱性溶液，从而仅对暴露出的第一衬底501进行一定程度的刻蚀。该刻蚀工艺的具体刻蚀时间可依据所要形成的凹陷部的深度而定，本发明不予限定。
接着，如图12所示，去除第一开孔81中的填充层91。
接着，如图13所示，再形成一隔离层507，以保护所述第一衬底501的凹陷部501c和501d。
所述隔离层507覆盖所述凹陷部501c和501d、所述第一开孔81、所述第二开孔82和所述氧化层505的表面。所述隔离层507的材质例如是氧化硅，可采用化学气相沉积工艺形成。
之后，执行干法刻蚀工艺，刻蚀去除第一开孔81底部的第一刻蚀停止层504和第二开孔82底部的第二刻蚀停止层604，以暴露所述第一开孔81下方的第一金属层503和所述第二开孔82下方的第二金属层603。由于干法刻蚀具有方向性，凹陷部的隔离层507不容易被损伤。
最后，如图13所示，形成互连层92，所述互连层92通过第一开孔81和第二开孔82与第一金属层503和第二金属层603电连接。所述互连层92为导电材料，可以为铜或铜合金，可采用电镀铜方式填充第一开孔81和第二开孔82，并进行平坦化处理。
上述是以仅在第二开孔82中形成凹陷部进行的说明，具体实施时，还可以在第一开孔81和第二开孔82中均形成凹陷部。下面结合图14-16进行详细的说明。
结合图10所示，去除氧化层505的表面的图形化的光刻胶层506。
接着，如图14所示，去除第一开孔81中的填充层91。
接着，如图15所示，执行刻蚀工艺形成凹陷部，对第一衬底501在第一开孔81和第二开孔82的暴露处都进行刻蚀；使第一衬底501在第二开孔82的暴露处向第二开孔82的两侧凹陷，形成凹陷部501e和501f；使第一衬底501在第一开孔81的暴露处向第一开孔81的两侧凹陷，形成凹陷部501g和501h。本实施例中，所述凹陷部501e、501f、501g、501h均为弧形凹陷部，即，该凹陷部501e、501f、501g、501h的纵截面形状为半圆形、半椭圆形或半凸圆形。
形成凹陷部的刻蚀可采用干法刻蚀，采用对所述第一衬底501有选择性刻蚀作用的刻蚀气体，对其他位置不进行刻蚀。所述刻蚀还可采用湿法刻蚀，选择对所述第一衬底501有选择性腐蚀作用的溶液，以第一衬底501是硅衬底为例，例如是可选择碱性溶液，从而仅对暴露出的第一衬底501进行一定程度的刻蚀。该刻蚀工艺的具体刻蚀时间可依据所要形成的凹陷部的深度而定，本发明不予限定。
接着，如图15和图16所示，先形成一隔离层507，以保护所述第一衬底501的凹陷部501e、501f、501g和501h，所述隔离层507覆盖所述凹陷部501e、501f、501g和501h、所述第一开孔81、所述第二开孔82和所述氧化层505的表面。所述隔离层507的材质例如是氧化硅，可采用化学气相沉积工艺形成。
之后，执行刻蚀工艺，刻蚀去除第一开孔81底部的第一刻蚀停止层504和第二开孔82底部的第二刻蚀停止层604，以暴露所述第一开孔81下方的第一金属层503和所述第二开孔82下方的第二金属层603。
最后，形成互连层92；如图16所示，所述互连层92通过第一开孔81和第二开孔82与第一金属层503和第二金属层603电连接。所述互连层92为导电材料，可以为铜或铜合金，可采用电镀铜方式填充第一开孔81和第二开孔82，并进行平坦化处理。
本发明实施例还提供一种半导体器件，如图12和图13所示，包括：
第一晶圆50和第二晶圆60，所述第一晶圆50包括第一衬底501、形成于所述第一衬底501上的第一介质层502和嵌设于所述第一介质层502中的第一金属层503，所述第二晶圆60包括第二衬底601、形成于所述第二衬底601上的第二介质层602和嵌设于所述第二介质层602中的第二金属层603，所述第一介质层502面向所述第二介质层602。
第一开孔81和第二开孔82；所述第一开孔81贯穿第一衬底501和部分厚度的第一介质层502，第一开孔81位于第一金属层503上方，第一衬底501在所述第一开孔81处暴露；所述第二开孔82贯穿第一衬底501、第一介质层502和部分厚度的第二介质层602，所述第二开孔82位于第二金属层603上方，第一衬底501在第二开孔82处暴露；
凹陷部501c、501d，所述凹陷部501c、501d位于第一衬底501在第二开孔82的暴露处；所述凹陷部501c、501d例如为弧形凹陷部，即，该凹陷部501c、501d的纵截面形状为半圆形、半椭圆形或半凸圆形；
隔离层507，所述隔离层507覆盖所述凹陷部501c和501d、所述第一开孔81、所述第二开孔82和所述氧化层505的表面；所述隔离层507的材质例如是氧化硅；以及
互连层92，形成于所述第一开孔81和所述第二开孔82中，所述互连层92与所述第一金属层503和所述第二金属层603电连接。
本发明实施例又提供一种半导体器件，如图15和图16所示，包括：
第一晶圆50和第二晶圆60，所述第一晶圆50包括第一衬底501、形成于所述第一衬底501上的第一介质层502和嵌设于所述第一介质层502中的第一金属层503，所述第二晶圆60包括第二衬底601、形成于所述第二衬底601上的第二介质层602和嵌设于所述第二介质层602中的第二金属层603，所述第一介质层502面向所述第二介质层602。
第一开孔81和第二开孔82；所述第一开孔81贯穿第一衬底501和部分厚度的第一介质层502，第一开孔81位于第一金属层503上方，第一衬底501在所述第一开孔81处暴露；所述第二开孔82贯穿第一衬底501、第一介质层502和部分厚度的第二介质层602，所述第二开孔82位于第二金属层603上方，第一衬底501在第二开孔82处暴露；
凹陷部501e、501f、501g、501h，所述凹陷部501e、501f位于第一衬底501在第二开孔82的暴露处，所述凹陷部501g、501h位于第一衬底501在第一开孔81的暴露处；所述凹陷部501e、501f、501g、501h例如为弧形凹陷部，即，该凹陷部501e、501f、501g、501h的纵截面形状为半圆形、半椭圆形或半凸圆形；
隔离层507，所述隔离层507覆盖所述凹陷部501e、501f、501g和501h、所述第一开孔81、所述第二开孔82和所述氧化层505的表面；所述隔离层507的材质例如是氧化硅；以及
互连层92，形成于所述第一开孔81和所述第二开孔82中，所述互连层92与所述第一金属层503和所述第二金属层603电连接。
如图6、图13和图16所示，所述第一晶圆50包括第一衬底501、第一介质层502和第一金属层503，所述第二晶圆60包括第二衬底601、第二介质层602和第二金属层603，所述第一介质层502面向所述第二介质层602。
所述第一介质层502包括第一介质层第一部分502a和第一介质层第二部分502b，所述第一金属层503嵌设于所述第一介质层第一部分502a和第一介质层第二部分502b之间。所述第二介质层602包括第二介质层第一部分602a和第二介质层第二部分602b，所述第二金属层603嵌设于所述第二介质层第一部分602a和第二介质层第二部分602b之间。
优选方案中，所述第一晶圆50还包括第一刻蚀停止层504，所述第一刻蚀停止层504位于所述第一金属层503与所述第一介质层第一部分502a之间。所述第二晶圆60还包括第二刻蚀停止层604，所述第二刻蚀停止层604位于所述第二金属层603与所述第二介质层第二部分之间602b。所述第一晶圆50还包括位于第一衬底501背面的氧化层505。
需要说明的是，虽然图中只示出了半导体器件的一个两金属层之间的电连接结构，但是本领域技术人员均理解，对于要实现金属互连的两晶圆之间都要形成至少一个这样的两金属层之间的电连接结构。
综上所述，本发明在形成第二开孔之后，对第二开孔暴露出的第一衬底进行刻蚀，使暴露出的第一衬底向第二开孔的两侧凹陷，之后形成覆盖所述第二开孔侧壁及凹陷部的隔离层，有效避免了隔离层在随后的干法刻蚀过程中被损伤，确保隔离层在后续工艺中起到隔离互连层的作用，由此可改善了器件的良率和性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件制作方法，其特征在于，包括：
提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的第一金属层，所述第二晶圆包括第二衬底、形成于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层；
形成第一开孔，所述第一开孔贯穿所述第一衬底和部分厚度的所述第一介质层，所述第一开孔位于所述第一金属层上方，所述第一衬底在所述第一开孔处暴露；
形成第二开孔，所述第二开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第二开孔位于所述第二金属层上方，所述第一衬底在所述第二开孔处暴露；
形成凹陷部，所述凹陷部位于所述第一衬底在所述第二开孔的暴露处；
形成隔离层，所述隔离层覆盖所述凹陷部的表面、所述第一开孔的表面和所述第二开孔的表面；
执行干法刻蚀工艺，以暴露所述第一开孔下方的第一金属层和所述第二开孔下方的第二金属层；以及，
形成互连层，所述互连层通过所述第一开孔和所述第二开孔与所述第一金属层和第二金属层电连接，
其中，所述凹陷部为弧形凹陷部，所述凹陷部的纵截面形状为半圆形或半椭圆形。
2.如权利要求1所述的一种半导体器件制作方法，其特征在于，所述凹陷部还位于所述第一衬底在所述第一开孔的暴露处。
3.如权利要求1或2所述的一种半导体器件制作方法，其特征在于，形成凹陷部的步骤中，采用干法刻蚀工艺，以使所述第一衬底在所述第二开孔的暴露处向所述第二开孔的两侧凹陷。
4.如权利要求1或2所述的一种半导体器件制作方法，其特征在于，形成凹陷部的步骤中，采用湿法刻蚀工艺，以使所述第一衬底在所述第二开孔的暴露处向所述第二开孔的两侧凹陷。
5.如权利要求1或2所述的一种半导体器件制作方法，其特征在于，形成第一开孔之后，形成第二开孔之前，还包括：
形成填充层，所述填充层填充所述第一开孔并覆盖所述第一晶圆的表面；以及，
执行回刻蚀工艺，去除所述第一晶圆表面的所述填充层。
6.如权利要求1或2所述的一种半导体器件制作方法，其特征在于，所述第一开孔和所述第二开孔垂直于所述第一晶圆和所述第二晶圆表面的截面的形状为倒梯形。
7.如权利要求1或2所述的一种半导体器件制作方法，其特征在于，所述第一介质层包括第一介质层第一部分和第一介质层第二部分，所述第一金属层嵌设于所述第一介质层第一部分和第一介质层第二部分之间；所述第二介质层包括第二介质层第一部分和第二介质层第二部分，所述第二金属层嵌设于所述第二介质层第一部分和第二介质层第二部分之间；
所述第一晶圆还包括第一刻蚀停止层，所述第一刻蚀停止层位于所述第一金属层与所述第一介质层第一部分之间；所述第二晶圆还包括第二刻蚀停止层，所述第二刻蚀停止层位于所述第二金属层与所述第二介质层第二部分之间。
8.一种半导体器件，其特征在于，包括：
第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的第一金属层，所述第二晶圆包括第二衬底、形成于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层；
第一开孔和第二开孔，所述第一开孔贯穿所述第一衬底和部分厚度的所述第一介质层，所述第一开孔位于所述第一金属层上方，所述第一开孔的侧壁暴露出所述第一衬底；所述第二开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第二开孔位于所述第二金属层上方，所述第二开孔的侧壁暴露出所述第一衬底；
凹陷部，所述凹陷部位于所述第一衬底在所述第二开孔的暴露处；
隔离层，所述隔离层覆盖所述凹陷部的表面、所述第一开孔的表面和所述第二开孔的表面；以及
互连层，形成于所述第一开孔和所述第二开孔中，所述互连层与所述第一金属层和所述第二金属层电连接，
其中，所述凹陷部为弧形凹陷部，所述凹陷部的纵截面形状为半圆形或半椭圆形。
9.如权利要求8所述的一种半导体器件，其特征在于，所述凹陷部还位于所述第一衬底在所述第一开孔的暴露处。
10.如权利要求8或9所述的一种半导体器件，其特征在于，所述第一开孔和所述第二开孔垂直于所述第一晶圆和所述第二晶圆表面的截面的形状为倒梯形。
CN201810990664.5A 2018-08-28 2018-08-28 半导体器件及其制作方法 Active CN109119401B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810990664.5A CN109119401B (zh) 2018-08-28 2018-08-28 半导体器件及其制作方法
US16/393,223 US20200075482A1 (en) 2018-08-28 2019-04-24 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810990664.5A CN109119401B (zh) 2018-08-28 2018-08-28 半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN109119401A CN109119401A (zh) 2019-01-01
CN109119401B true CN109119401B (zh) 2019-09-17

Family

ID=64860396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810990664.5A Active CN109119401B (zh) 2018-08-28 2018-08-28 半导体器件及其制作方法

Country Status (2)

Country Link
US (1) US20200075482A1 (zh)
CN (1) CN109119401B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211924B (zh) * 2019-06-20 2021-01-22 武汉新芯集成电路制造有限公司 一种晶圆结构的制造方法
CN112180231B (zh) * 2020-09-01 2021-09-14 长江存储科技有限责任公司 一种晶圆的失效分析方法
CN112397467B (zh) * 2020-11-13 2024-02-27 武汉新芯集成电路制造有限公司 晶圆键合结构及其制作方法
CN112420645B (zh) * 2020-11-16 2024-05-10 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN112599547B (zh) * 2020-12-07 2023-11-24 武汉新芯集成电路制造有限公司 一种半导体器件及其制作方法
CN113035870B (zh) * 2021-03-01 2022-06-24 长鑫存储技术有限公司 半导体结构的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126575A (ja) * 1997-06-30 1999-01-29 Asahi Chem Ind Co Ltd 半導体装置およびその製造方法
TW518717B (en) * 2001-09-12 2003-01-21 United Microelectronics Corp Landing via
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
CN103871956A (zh) * 2012-12-10 2014-06-18 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法
JP5959071B2 (ja) * 2014-08-25 2016-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体構造中の貫通電極の形成方法

Also Published As

Publication number Publication date
US20200075482A1 (en) 2020-03-05
CN109119401A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN109119401B (zh) 半导体器件及其制作方法
US8735260B2 (en) Method to prevent metal pad damage in wafer level package
KR101018419B1 (ko) 싱글 마스크 비아 방법 및 장치
KR101120805B1 (ko) 수직의 웨이퍼 대 웨이퍼 상호접속을 제공하기 위한 금속 충진된 관통 비아 구조
US7183176B2 (en) Method of forming through-wafer interconnects for vertical wafer level packaging
US7948043B2 (en) MEMS package that includes MEMS device wafer bonded to cap wafer and exposed array pads
CN109148361B (zh) 半导体器件及其制作方法
TWI543280B (zh) 微機電系統元件的形成方法
CN109148415A (zh) 多晶圆堆叠结构及其形成方法
JPH07506936A (ja) ３次元集積回路およびその製造方法
TW201230221A (en) Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
CN110121766A (zh) 在混合键合半导体器件中形成引线的方法
CN109166840B (zh) 多晶圆堆叠结构及其形成方法
JP2001237370A (ja) 多層３次元高密度半導体素子及び形成方法
CN114078954B (zh) 存储器结构及其形成方法
US20200075457A1 (en) Semiconductor device and fabrication method thereof
CN109148362A (zh) 半导体器件及其制作方法
TW202133285A (zh) 具有矽穿孔插塞的半導體元件及其製備方法
CN108666284A (zh) 半导体装置的制造方法及半导体装置
CN109449091A (zh) 半导体器件的制作方法
WO2007024009A1 (en) Semiconductor integrated circuit device and method for manufacturing same
JP5138611B2 (ja) 接合用の隣接収納部を有する半導体相互接続、及び形成方法
CN109166820A (zh) 半导体器件制作方法以及半导体器件
TW200414409A (en) Method of manufacturing an accelerometer
CN112736054B (zh) 半导体元件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant