CN111128956A - 铜互连mim电容器的制造工艺和铜互连mim电容器结构 - Google Patents

铜互连mim电容器的制造工艺和铜互连mim电容器结构 Download PDF

Info

Publication number
CN111128956A
CN111128956A CN201911324548.0A CN201911324548A CN111128956A CN 111128956 A CN111128956 A CN 111128956A CN 201911324548 A CN201911324548 A CN 201911324548A CN 111128956 A CN111128956 A CN 111128956A
Authority
CN
China
Prior art keywords
dielectric constant
low dielectric
copper
layer
constant layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911324548.0A
Other languages
English (en)
Inventor
刘俊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN201911324548.0A priority Critical patent/CN111128956A/zh
Publication of CN111128956A publication Critical patent/CN111128956A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Abstract

本发明涉及半导体制造技术领域，具体涉及铜互连MIM电容器的制造工艺和铜互连MIM电容器结构。其中铜互连MIM电容器制造工艺，包括：提供第一低介电常数层，在第一低介电常数层中制造第一铜导电结构；在第一低介电常数层上形成第二低介电常数层；在第二低介电常数层中开设电容图形窗口，使得电容图形窗口与第一铜导电结构相连，与电容图形窗口相连的第一铜导电结构为MIM电容器的下电极；沉积介电层；使得介电层覆盖在第二低介电常数层的上表面，和电容图形窗口的底面、侧面；向覆盖有介电层的电容图形窗口内镀铜形成MIM电容器的上电极；对第二低介电常数层的上表面进行平坦化处理。通过上述制造工艺制造铜互连MIM电容器结构。本发明能够解决相关技术中制造工艺较为复杂，制造效率较低的问题。

Description

铜互连MIM电容器的制造工艺和铜互连MIM电容器结构
技术领域
本发明涉及半导体制造技术领域，具体涉及铜互连技术的金属-绝缘体-金属(Metal-Insulator-Metal，MIM)电容器的制造工艺和铜互连MIM电容器结构。
背景技术
随着超大规模集成电路的发展，为了创建高精度电容的同时确保器件的高水平性能，铜互连技术的MIM电容器是关键手段。MIM电容器通常是一种三明治结构，包括位于上层的金属电极和位于下层的金属电极，上层金属电极和下层金属电极之间隔离有一层薄绝缘层。
图1给出了相关技术中铜互连MIM电容器的制造工艺，图2给出了由图1所示制造工艺制造出的铜互连MIM电容器。如图1和图2所示，包括以下步骤：1)采用大马士革工艺制造包括第一铜导电结构111的第一层110；2)在完成步骤1)后的结构上沉积刻蚀停止层112；3)在刻蚀停止层上涂覆光刻胶，光刻形成电容图案，刻蚀去除电容图案位置处的刻蚀停止层112，暴露第一层部分上表面；4)在第一层110上表面暴露的部分沉积介质层113，在介质层113上设置金属层114；5)接着沉积一定厚度的绝缘层以作为第二层120；6)光刻出通孔121图案；7)在第二层120中对通孔121进行刻蚀；8)刻蚀出完整的通孔121和沟槽122，使得通孔121与第一铜导电结构111接触；9)在通孔121和沟槽122电镀铜以形成第二铜导电结构123。介质层113作为MIM电容器的绝缘层，层叠在介质层113上的金属层114为MIM电容器的上电极，位于介质层113下的第一铜导电结构111为MIM电容器的上电极。
从以上可以看出，相关技术中铜互连MIM电容器的制造工艺需要额外的光刻和对准步骤，以形成层叠的介质层113和金属层114；同时层叠的介质层113和金属层114还需要额外的平坦化研磨以保证后续通孔和金属互连层光刻工艺的稳定，故相关技术中提供的铜互连MIM电容器的制造工艺较为复杂，制造效率较低。
发明内容
本发明提供了一种铜互连MIM电容器的制造工艺和铜互连MIM电容器结构，可以解决相关技术中制造工艺较为复杂，制造效率较低的问题。
作为本发明的第一方面，本发明实施例提供了一种铜互连MIM电容器的制造工艺，包括：
提供第一低介电常数层，在所述第一低介电常数层中制造第一铜导电结构；
在所述第一低介电常数层上形成第二低介电常数层；
在所述第二低介电常数层中开设电容图形窗口，使得所述电容图形窗口与所述第一铜导电结构相连，与所述电容图形窗口相连的第一铜导电结构为MIM电容器的下电极；
沉积介电层；使得所述介电层覆盖在所述第二低介电常数层的上表面，和电容图形窗口的底面、侧面；
向覆盖有所述介电层的电容图形窗口内镀铜形成MIM电容器的上电极；
对所述第二低介电常数层的上表面进行平坦化处理。
可选的，在所述沉积介电层之后，包括：
从所述第二低介电常数层上的介电层向下刻蚀，形成第二铜导电结构所需的通孔和/或沟槽；
向所述通孔和/或沟槽中镀铜形成所述第二铜导电结构；使得所述第二铜导电结构与所述MIM电容器的下电极互连耦合。
可选的，在所述对所述第二低介电常数层的上表面进行平坦化处理之后，进行：
在所述第二低介电常数层上形成第三低介电常数层；
从所述第三低介电常数层的上表面向下刻蚀，形成第三铜导电结构所需的通孔和/或沟槽；
向所述通孔和/或沟槽中镀铜，形成至少两个所述第三铜导电结构；
使得其中一个所述第三铜导电结构与MIM电容器的上电极互连，形成上电极引线；
使得另一所述第三铜导电结构，通过一所述第二铜导电结构与MIM电容器的下电极互连耦合，形成下电极引线。
可选的，所述从所述第二低介电常数层上的介电层向下刻蚀，形成第二铜导电结构所需的通孔和沟槽，包括：
在位于所述第二低介电常数层上的介电层上涂覆光刻胶，光刻形成所述通孔的图案；
在所述通孔的图案处向下刻蚀形成所述通孔，使得所述通孔的下端与所述第一铜导电结构相连；
在位于所述第二低介电常数层上的介电层上涂覆光刻胶，光刻形成所述沟槽的图案；
在所述沟槽的图案处向下刻蚀形成所述沟槽，使得所述沟槽与所述通孔连通。
可选的，所述从所述第二低介电常数层上的介电层向下刻蚀，形成第二铜导电结构所需的通孔和沟槽，包括：
在所述第二铜导电结构所需的通孔和沟槽内表面上，沉积扩散阻挡层。
可选的，所述提供第一低介电常数层，在所述第一低介电常数层中制造第一铜导电结构，包括：
提供第一低介电常数层；
从所述第一低介电常数层的上表面向下刻蚀形成通孔和/或沟槽；
向所述通孔和/或沟槽的内表面沉积扩散阻挡层；
在覆盖有所述扩散阻挡层的通孔和/或沟槽中镀铜形成所述第一铜导电结构。
可选的，所述扩散阻挡层的材料包括氮化钽。
可选的，所述介电层的材料包括氮化硅。
可选的，在所述在所述第一低介电常数层中制造第一铜导电结构之后，所述在所述第一低介电常数层上形成第二低介电常数层之前，包括：
对所述第一低介电常数层的上表面进行平坦化处理。
作为本发明的第二方面，提供一种铜互连MIM电容器结构，包括：
第一低介电常数层，所述第一低介电常数层中形成第一铜导电结构；
第二低介电常数层，所述第二低介电常数层形成于所述第一低介电常数层上，所述第二低介电常数层中开设有电容图形窗口，所述电容图形窗口与所述第一铜导电结构相连，与所述电容图形窗口相连的所述第一铜导电结构为MIM电容器的下电极；所述电容图形窗口的底面和侧面覆盖有介电层，覆盖有所述介电层的电容图形窗口内镀铜形成MIM电容器的上电极。
可选的，所述第二低介电常数层中还设有第二铜导电结构，所述第二铜导电结构与所述MIM电容器的下电极互连耦合。
可选的，还包括：
第三低介电常数层，所述第三低介电常数层形成于所述第二低介电常数层上，所述第三低介电常数层中形成至少两个第三铜导电结构，其中一个所述第三铜导电结构与MIM电容器的上电极互连，形成上电极引线；另一所述第三铜导电结构，通过一所述第二铜导电结构与MIM电容器的下电极互连耦合，形成下电极引线。
可选的，所述介电层的材料包括氮化硅。
本发明技术方案，至少包括如下优点：通过在第二低介电常数层中形成电容图形窗口，并在电容图形窗口中制作介电层和位于介电层上的金属层，形成MIM电容器的绝缘层和上电极，无需增加额外的光刻刻蚀工艺以形成MIM电容器的绝缘层和上电极。电容图形窗口的底端与所述第一铜导电结构相连，作为MIM电容器的下电极，从而仅需对第二低介电常数层的上表面进行平坦化处理，不需要对增加额外的平坦化工艺，能够简化加工工艺，提高了制造效率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中铜互连MIM电容器的制造工艺流程图；
图2是相关技术中铜互连MIM电容器的结构示意图；
图3是本发明第一方面中S2的一种实施例完成后的结构示意图；
图4是本发明第一方面中S3的一种实施例完成后的结构示意图；
图5是本发明第一方面中S4的一种实施例完成后的结构示意图；
图6是本发明第一方面制造工艺中，刻蚀形成第二铜导电结构的示意图；
图7是本发明第一方面制造工艺中，在图6所示结构基础上，镀铜步骤完成后的结构示意图；
图8是本发明第二方面一种实施例的结构示意图；
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
作为本发明的第一方面的实施例1：
S1：提供第一低介电常数层210，在第一低介电常数层210中制造至少一个第一铜导电结构；参照图3，在第一低介电常数层210中制造的第一铜导电结构有至少两个，其中一个第一铜导电结构为目标铜导电结构211。
S2：在第一低介电常数层210上形成第二低介电常数层220。
S3：从第二低介电常数层220的上表面向下开设至少一个电容图形窗口221，使得电容图形窗口221的底端与第一铜导电结构相连；参照图4，电容图形窗口221的底端与目标铜导电结构211相连；
S4：在S3所形成结构的表面沉积介电层222；使得沉积介电层222覆盖在第二低介电常数层220的上表面，以及电容图形窗口221的底面和侧面；
参照图5，覆盖在电容图形窗口221底面和侧面的介电层222成为MIM电容器的中间绝缘层，步骤S4在第二低介电常数层220的上表面，以及电容图形窗口221的底面和侧面一次性地沉积介电层222，能够简化加工工艺，提高了制造效率，无需增加额外的光刻刻蚀步骤以形成MIM电容器的中间绝缘层。
S5：在覆盖有介电层222的电容图形窗口221内镀铜形成MIM电容器的上电极224.
S6：对S5之第二低介电常数层220的上表面进行平坦化处理。
可以理解的是，本实施例通过在第二低介电常数层220中形成电容图形窗口221，并在电容图形窗口221中制作介电层222和位于介电层222上的金属层，形成MIM电容器的绝缘层和上电极，无需增加额外的光刻刻蚀工艺以形成MIM电容器的绝缘层和上电极。电容图形窗口221的底端与第一铜导电结构相连，作为MIM电容器的下电极，从而仅需对第二低介电常数层220的上表面进行平坦化处理，不需要对增加额外的平坦化工艺，能够简化加工工艺，提高了制造效率。
作为本发明的第一方面的实施例2：
提供一种铜互连MIM电容器的制造工艺，包括：
S1：提供第一低介电常数层210，在第一低介电常数层210中制造至少一个第一铜导电结构；参照图3，在第一低介电常数层210中制造的第一铜导电结构有至少两个，其中一个第一铜导电结构为目标铜导电结构211。
S2：在第一低介电常数层210上形成第二低介电常数层220。
S3：从第二低介电常数层220的上表面向下开设至少一个电容图形窗口221，使得电容图形窗口221的底端与第一铜导电结构相连；参照图4，电容图形窗口221的底端与目标铜导电结构211相连；
S4：在S3所形成结构的表面沉积介电层222；使得沉积介电层222覆盖在第二低介电常数层220的上表面，以及电容图形窗口221的底面和侧面；
参照图5，覆盖在电容图形窗口221底面和侧面的介电层222成为MIM电容器的中间绝缘层，步骤S4在第二低介电常数层220的上表面，以及电容图形窗口221的底面和侧面一次性地沉积介电层222，能够简化加工工艺，提高了制造效率，无需增加额外的光刻刻蚀步骤以形成MIM电容器的中间绝缘层。
S5：参照图6，从第二低介电常数层220上的介电层222向下刻蚀，形成第二铜导电结构223所需的通孔和/或沟槽。
S6：在覆盖有介电层222的电容图形窗口221内镀铜形成MIM电容器的上电极224，同时在通孔和/或沟槽中镀铜形成第二铜导电结构223，使得第二铜导电结构223与第一铜导电结构对应互连形成铜互连结构。
参照图7，第二铜导电结构223有至少两个，其中一个第二铜导电结构223的底端连接目标铜导电结构211，另一个第二铜导电结构223的底端连接另一第一铜导电结构，进而使得第二低介电常数层220和第一低介电常数层210之间铜互连。
S7：对S6之第二低介电常数层220的上表面进行平坦化处理。
作为本发明的第一方面的实施例3：
提供一种铜互连MIM电容器的制造工艺，包其中S1～S7步骤同实施例2。
参照图8，在S7之后还进行：
S8：在S7形成的结构上形成第三低介电常数层230。
S9：从第三低介电常数层230的上表面向下刻蚀，形成第三铜导电结构231所需的通孔和/或沟槽。
S10：向通孔和/或沟槽中镀铜形成第三铜导电结构231，第三铜导电结构231至少包括两个；使得其中一个第三铜导电结构231通过一第二铜导电结构223，与目标铜导电结构211互连，另一第三铜导电结构231与MIM电容器的上电极224互连。
可以理解的是，本实施例设置第三低介电常数层230，通过在第三低介电常数层230中形成的第三铜导电结构231以形成MIM电容器上电极的铜引线以及下电极的铜引线，其中通过一第二铜导电结构223与目标铜导电结构211互连的第三铜导电结构231为下电极的铜引线，与MIM电容器的上电极224互连的第三铜导电结构231为上电极的铜引线。
作为本发明的第一方面的实施例4：
对于实施例2～实施例3中的S5：从第二低介电常数层220上的介电层222向下刻蚀，形成第二铜导电结构223所需的通孔和沟槽，包括以下步骤：
S511：在位于第二低介电常数层220上的介电层222上涂覆光刻胶，光刻形成通孔的图案；
S521：在通孔的图案处向下刻蚀形成通孔，使得通孔的下端与第一铜导电结构相连；
S531：在位于第二低介电常数层220上的介电层222上涂覆光刻胶，光刻形成沟槽的图案；
S541：在沟槽的图案处向下刻蚀形成沟槽，使得沟槽与通孔连通。
本实施例还可以为：S512：在位于第二低介电常数层220上的介电层222上涂覆光刻胶，光刻形成通孔的图案；S522：在通孔的图案处向下刻蚀形成通孔的部分结构；S532：在位于第二低介电常数层220上的介电层222上涂覆光刻胶，光刻形成沟槽的图案；S542：在沟槽的图案处向下刻蚀形成沟槽，使得沟槽与通孔连通；S552：刻蚀通孔完整的结构，使得通孔的底端和第一铜导电结构相连。
参照图4，本实施例最终刻蚀出的通孔至少包括两个，其中一个通孔的底端与第一铜导电结构中的目标铜导电结构211相连，另一通孔与除目标铜导电结构211外的其他第一铜导电结构相连。由于目标铜导电结构211为MIM电容器的下电极，与第一铜导电结构中的目标铜导电结构211相连的通孔，为了通过铜互连工艺制作下电极连引线提供基础。
作为本发明的第一方面的实施例5：
提供一种铜互连MIM电容器的制造工艺，本实施例包括第一方面的实施例4中的技术方案外，还包括在第二铜导电结构223所需的通孔和沟槽内表面上，沉积扩散阻挡层。本实施例中的扩散阻挡层的材料包括氮化钽。
对于以上实施例1～5中的S1：提供第一低介电常数层210，在第一低介电常数层210中制造至少一个第一铜导电结构，包括：
S110：提供第一低介电常数层210；
S120：从第一低介电常数层210的上表面向下刻蚀形成通孔和/或沟槽；
S130：向通孔和/或沟槽的内表面沉积扩散阻挡层；
S140：在覆盖有扩散阻挡层的通孔和/或沟槽中镀铜形成第一铜导电结构。
上述扩散阻挡层能够将通孔和/或沟槽中的铜导电结构与低介电常数层相隔离，铜导电结构。
对于以上实施例1～5中，在S1之后，在S2之前进行：对第一低介电常数层210的上表面进行平坦化处理。包括目标铜导电结构211在内的第一铜导电结构的上表面暴露，且第一铜导电结构的上表面与第一低介电常数层210的上表面经过平坦化处理形成平坦表面。
以上实施例所描述的第一低介电常数层210、第二低介电常数层220和第三低介电常数层230分别为介电常数小于5的材料构成的薄膜层，例如第一低介电常数层210、第二低介电常数层220和第三低介电常数层230的材料可以是但不只限于二氧化硅、掺杂氟的硅玻璃(Fluorinated SilicateGlass FSG)或者碳硅氧氢化物等各种介质层。
本发明第二方面，提供一种根据本发明第一方面的制作工艺制程的铜互连MIM电容器结构，以下给出示例性实施例。
作为本发明第二方面的实施例1：
提供一种铜互连MIM电容器结构，包括：第一低介电常数层210，第一低介电常数层210中形成第一铜导电结构；第二低介电常数层220，第二低介电常数层220形成于第一低介电常数层210上，第二低介电常数层220中开设有电容图形窗口221，电容图形窗口221与第一铜导电结构相连，与电容图形窗口221相连的第一铜导电结构为MIM电容器的下电极；电容图形窗口221的底面和侧面覆盖有介电层222，覆盖有介电层222的电容图形窗口221内镀铜形成MIM电容器的上电极224。
本实施例通过在第二低介电常数层220中形成电容图形窗口221，并在电容图形窗口221中制作介电层222和位于介电层222上的金属层，形成MIM电容器的绝缘层和上电极，无需增加额外的光刻刻蚀工艺以形成MIM电容器的绝缘层和上电极。电容图形窗口221的底端与第一铜导电结构相连，作为MIM电容器的下电极，从而仅需对第二低介电常数层220的上表面进行平坦化处理，不需要对增加额外的平坦化工艺，能够简化加工工艺，提高了制造效率。
作为本发明第二方面的实施例2：
提供一种铜互连MIM电容器结构，包括：在本发明第二方面的实施例1的基础上，第二低介电常数层220中还设有第二铜导电结构223，第二铜导电结构223与MIM电容器的下电极互连耦合。
第三低介电常数层230，第三低介电常数层230形成于第二低介电常数层220上，第三低介电常数层230中形成至少两个第三铜导电结构231，其中一个第三铜导电结构231与MIM电容器的上电极224互连，形成上电极引线；另一第三铜导电结构231，通过一第二铜导电结构223与MIM电容器的下电极互连耦合，形成下电极引线。
可选的，介电层222的材料包括氮化硅。
以上实施例所描述的第一低介电常数层210、第二低介电常数层220和第三低介电常数层230分别为介电常数小于5的材料(例如二氧化硅)构成的薄膜层。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (13)

1.一种铜互连MIM电容器的制造工艺，其特征在于，包括：
提供第一低介电常数层，在所述第一低介电常数层中制造第一铜导电结构；
在所述第一低介电常数层上形成第二低介电常数层；
在所述第二低介电常数层中开设电容图形窗口，使得所述电容图形窗口与所述第一铜导电结构相连，与所述电容图形窗口相连的第一铜导电结构形成MIM电容器的下电极；
沉积介电层；使得所述介电层覆盖在所述第二低介电常数层的上表面，和电容图形窗口的底面、侧面；
向覆盖有所述介电层的电容图形窗口内镀铜形成MIM电容器的上电极；
对所述第二低介电常数层的上表面进行平坦化处理。
2.如权利要求1所述的铜互连MIM电容器的制造工艺，其特征在于，在所述沉积介电层之后，包括：
从所述第二低介电常数层上的介电层向下刻蚀，形成第二铜导电结构所需的通孔和/或沟槽；
向所述通孔和/或沟槽中镀铜形成所述第二铜导电结构；使得所述第二铜导电结构与所述MIM电容器的下电极互连耦合。
3.如权利要求2所述的铜互连MIM电容器的制造工艺，其特征在于，在所述对所述第二低介电常数层的上表面进行平坦化处理之后，进行以下步骤：
在所述第二低介电常数层上形成第三低介电常数层；
从所述第三低介电常数层的上表面向下刻蚀，形成第三铜导电结构所需的通孔和/或沟槽；
向所述通孔和/或沟槽中镀铜，形成至少两个所述第三铜导电结构；
使得其中一个所述第三铜导电结构与MIM电容器的上电极互连，形成上电极引线；
使得另一所述第三铜导电结构，通过一所述第二铜导电结构与MIM电容器的下电极互连耦合，形成下电极引线。
4.如权利要求2所述的铜互连MIM电容器的制造工艺，其特征在于，所述从所述第二低介电常数层上的介电层向下刻蚀，形成第二铜导电结构所需的通孔和沟槽，包括：
在位于所述第二低介电常数层上的介电层上涂覆光刻胶，光刻形成所述通孔的图案；
在所述通孔的图案处向下刻蚀形成所述通孔，使得所述通孔的下端与所述第一铜导电结构相连；
在位于所述第二低介电常数层上的介电层上涂覆光刻胶，光刻形成所述沟槽的图案；
在所述沟槽的图案处向下刻蚀形成所述沟槽，使得所述沟槽与所述通孔连通。
5.如权利要求2所述的铜互连MIM电容器的制造工艺，其特征在于，所述从所述第二低介电常数层上的介电层向下刻蚀，形成第二铜导电结构所需的通孔和沟槽，包括：
在所述第二铜导电结构所需的通孔和沟槽内表面上，沉积扩散阻挡层。
6.如权利要求1所述的铜互连MIM电容器的制造工艺，其特征在于，所述提供第一低介电常数层，在所述第一低介电常数层中制造第一铜导电结构，包括：
提供第一低介电常数层；
从所述第一低介电常数层的上表面向下刻蚀形成通孔和/或沟槽；
向所述通孔和/或沟槽的内表面沉积扩散阻挡层；
在覆盖有所述扩散阻挡层的通孔和/或沟槽中镀铜，形成所述第一铜导电结构。
7.如权利要求5或6所述的铜互连MIM电容器的制造工艺，其特征在于，所述扩散阻挡层的材料包括氮化钽。
8.如权利要求1所述的铜互连MIM电容器的制造工艺，其特征在于，所述介电层的材料包括氮化硅。
9.如权利要求1所述的铜互连MIM电容器的制造工艺，其特征在于，在所述在所述第一低介电常数层中制造第一铜导电结构之后，所述在所述第一低介电常数层上形成第二低介电常数层之前，进行以下步骤：
对所述第一低介电常数层的上表面进行平坦化处理。
10.一种铜互连MIM电容器结构，其特征在于，包括：
第一低介电常数层，所述第一低介电常数层中形成第一铜导电结构；
第二低介电常数层，所述第二低介电常数层形成于所述第一低介电常数层上，所述第二低介电常数层中开设有电容图形窗口，所述电容图形窗口与所述第一铜导电结构相连，与所述电容图形窗口相连的所述第一铜导电结构为MIM电容器的下电极；所述电容图形窗口的底面和侧面覆盖有介电层，在覆盖有所述介电层的电容图形窗口内镀铜形成MIM电容器的上电极。
11.如权利权利要求10所述的铜互连MIM电容器结构，其特征在于，所述第二低介电常数层中还设有第二铜导电结构，所述第二铜导电结构与所述MIM电容器的下电极互连耦合。
12.如权利要求11所述的铜互连MIM电容器结构，其特征在于，还包括：
第三低介电常数层，所述第三低介电常数层形成于所述第二低介电常数层上，所述第三低介电常数层中形成至少两个第三铜导电结构，其中一个所述第三铜导电结构与MIM电容器的上电极互连，形成上电极引线；另一所述第三铜导电结构，通过一所述第二铜导电结构与MIM电容器的下电极互连耦合，形成下电极引线。
13.如权利要求10所述的铜互连MIM电容器结构，其特征在于，所述介电层的材料包括氮化硅。
CN201911324548.0A 2019-12-20 2019-12-20 铜互连mim电容器的制造工艺和铜互连mim电容器结构 Pending CN111128956A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911324548.0A CN111128956A (zh) 2019-12-20 2019-12-20 铜互连mim电容器的制造工艺和铜互连mim电容器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911324548.0A CN111128956A (zh) 2019-12-20 2019-12-20 铜互连mim电容器的制造工艺和铜互连mim电容器结构

Publications (1)

Publication Number Publication Date
CN111128956A true CN111128956A (zh) 2020-05-08

Family

ID=70500615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911324548.0A Pending CN111128956A (zh) 2019-12-20 2019-12-20 铜互连mim电容器的制造工艺和铜互连mim电容器结构

Country Status (1)

Country Link
CN (1) CN111128956A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185671A1 (en) * 2001-06-12 2002-12-12 Kim Si Bum Semiconductor device having a metal insulator metal capacitor
CN101819922A (zh) * 2009-02-27 2010-09-01 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容器及其制造方法
CN102456749A (zh) * 2010-10-20 2012-05-16 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法
CN104241245A (zh) * 2014-09-15 2014-12-24 复旦大学 一种基于低k材料和铜互连的mim电容及其制备方法
CN104617078A (zh) * 2013-11-01 2015-05-13 台湾积体电路制造股份有限公司 用于形成金属-绝缘体-金属(mim)电容器结构的机制
CN105845668A (zh) * 2015-01-17 2016-08-10 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法
CN106847787A (zh) * 2015-12-04 2017-06-13 力晶科技股份有限公司 金属-绝缘层-金属电容的结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185671A1 (en) * 2001-06-12 2002-12-12 Kim Si Bum Semiconductor device having a metal insulator metal capacitor
CN101819922A (zh) * 2009-02-27 2010-09-01 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容器及其制造方法
CN102456749A (zh) * 2010-10-20 2012-05-16 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法
CN104617078A (zh) * 2013-11-01 2015-05-13 台湾积体电路制造股份有限公司 用于形成金属-绝缘体-金属(mim)电容器结构的机制
CN104241245A (zh) * 2014-09-15 2014-12-24 复旦大学 一种基于低k材料和铜互连的mim电容及其制备方法
CN105845668A (zh) * 2015-01-17 2016-08-10 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法
CN106847787A (zh) * 2015-12-04 2017-06-13 力晶科技股份有限公司 金属-绝缘层-金属电容的结构及其制造方法

Similar Documents

Publication Publication Date Title
US7821051B2 (en) MIM capacitor and method of fabricating same
US6992344B2 (en) Damascene integration scheme for developing metal-insulator-metal capacitors
CN109473486B (zh) 一种电容器结构及其制作方法
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
CN110785840A (zh) 电容器及其制作方法
KR100591724B1 (ko) 반도제장치 및 그 제조방법
WO2011103735A1 (zh) 形成带有mim电容器的铜互连结构的方法及所形成的结构
US11276750B2 (en) Capacitor and method for fabricating the same
US20210020737A1 (en) Capacitor and method for producing the same
CN107579037B (zh) 电容器结构及其制造方法
CN111696918A (zh) 互连结构的制作方法及器件
CN112259522B (zh) 包含mim电容的后端结构及其制作方法
CN111128956A (zh) 铜互连mim电容器的制造工艺和铜互连mim电容器结构
CN112259524A (zh) 铜互连工艺中mim电容的制作方法
KR100778850B1 (ko) 반도체 소자의 커패시터 및 그 형성방법
CN112259523B (zh) Mim电容的形成方法和后端结构
KR100741874B1 (ko) 금속-절연체-금속 구조의 커패시터를 제조하는 방법
CN111128867B (zh) Mim电容的制造方法以及包含mim电容的器件
US11804406B2 (en) Top via cut fill process for line extension reduction
CN116314015A (zh) 集成电路的后段结构的制作方法
CN117650130A (zh) 一种mim电容制造方法
CN114121787A (zh) 金属互连介质层空气隙的制造方法及金属互连介质层
CN115360297A (zh) 一种mim电容及其制造方法
US10224392B1 (en) Method of fabricating a semiconductor capacitor
CN111128866A (zh) 在铝互连结构中集成mim电容的方法及铝互连结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508

RJ01 Rejection of invention patent application after publication