CN1096707C - 金属间电容器及其制造方法 - Google Patents

金属间电容器及其制造方法 Download PDF

Info

Publication number
CN1096707C
CN1096707C CN97125535A CN97125535A CN1096707C CN 1096707 C CN1096707 C CN 1096707C CN 97125535 A CN97125535 A CN 97125535A CN 97125535 A CN97125535 A CN 97125535A CN 1096707 C CN1096707 C CN 1096707C
Authority
CN
China
Prior art keywords
capacitor
conductor layer
dielectric material
metal
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN97125535A
Other languages
English (en)
Other versions
CN1187033A (zh
Inventor
罗伯特·K·库克
克莱格·R·格鲁斯基
马克·A·帕萨罗
弗雷德里克·A·绍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1187033A publication Critical patent/CN1187033A/zh
Application granted granted Critical
Publication of CN1096707C publication Critical patent/CN1096707C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件内部电容器的制造方法。在氧化物介质中形成直到下导电层的开口；淀积诸如钨的电容器电极材料以填充开口形成电容器电极并用化学/机械抛光平面化填充的开口；在电容器电极上方淀积可选的氧化物电容器介质并用光致抗蚀剂图形化电容器介质留下覆盖电容器电极区域的介质；剥掉光致抗蚀剂；在电容器介质的顶上加上上导电层作为电容器的顶极板。可重复上述步骤在半导体器件内形成多层电容器。

Description

金属间电容器及其制造方法
本发明涉及半导体器件、电子封装或具有多于一个的薄膜导体布线构成的垂直叠层平面的其它结构。更具体地，本发明涉及一种在这种器件中使用的电容器，以及这种电容器的制造方法。
半导体器件通常包含多层导体布线。随着印刷线宽的减小和器件集成度的增加，这些结构变得越来越平面化。通过大部分主要半导体制造厂家的努力，预计这一趋势将持续到亚0.25微米领域。
这一产业趋势的一个缺点在于，为减小寄生电容所需的相当厚的介质层使得加入有意制作的导体间电容器造成区域很密集。还伴随有因平面化介质的厚度改变而使电容布线质量很差。对许多电路应用而言，电容元件是至关重要的。高容量的单位面积电容对低成本设计而言是必需的。
由于刻蚀后的金属电容器极板的凹凸不平造成的电容器介质缺陷、电容器极板边缘处的介质缺陷、以及因导电残留物造成的电容器极板周围的漏电，以前的薄膜电容器的形态并不令人满意。
本发明的一个目的是提供一种可以有效可靠地工作的半导体电容器件。
本发明的另一个目的是提供一种易于实现并且不显著增加总工序时间的半导体器件内部电容器的制造方法。
本发明提供了一种半导体器件内部电容器的制造方法。包括以下步骤：在氧化物介质中形成到达下导电层的开口；淀积诸如钨的电容器电极材料以填充开口形成电容器电极并用化学/机械抛光法对所填充的开口进行平面化处理；在电容器电极上方淀积所选氧化物电容器介质并用光致抗蚀剂对电容器介质进行图形化留下覆盖电容器电极区域的介质；剥掉光致抗蚀剂；在电容器介质的顶上加上上导电层作为电容器的顶极板。可重复上述步骤在半导体器件内形成多层电容器。
上述方法易于实现且成本低。用上述方法制造的电容器可靠有效。避免了金属间电容器工艺中的已知缺陷，而且，跨越芯片的电容布线也得到了改善。
图1绘出了本发明方法的一个步骤；
图2绘出了本发明方法的另一个步骤；
图3绘出了本发明方法的又一个步骤；
图4绘出了本发明方法的再一个步骤；
图5为概括本发明方法的流程图。
参照附图可极好地理解本发明。图1描绘了本发明方法的第一步骤。图1设想了将本领域中公知的互补金属氧化物半导体(“CMOS”)工艺(或其它的半导体或薄膜布线工艺)改进为使得导体层10形成一个下平面12。下平面12上是氧化物介质14。氧化物介质14上面是光致抗蚀剂层16。如图1所示，通过图形化的光致抗蚀剂层16“挖通”氧化物介质14，在氧化物介质14中作出一个或多个开口18和20以露出氧化物开口18和20下面的导体层10。在本发明的优选实施例中，导体层10为铝。其它合适的导体材料为铜、钨、金、单晶或多晶硅、以及如硅化钛的硅合金。在本发明的优选实施例中，用反应离子刻蚀来制作氧化物开口18和20。
现在参见图2，形成的氧化物开口18和20可用作层间通孔22或电容器电极24。由于大部分工艺线上已提供有诸如层间通孔22等通孔开口的形成，因而只需少许改装或无需改装即可实现本发明。图2中，氧化物开口18和20用钨来填充。在本发明的优选实施例中，钨被用作电容器电极24。其它适合用作电容器电极的材料为铝、铜、或其它易于平面化的导体材料。之后用化学/机械抛光将上表面26平面化。抛光提供了光滑的电容器电极24，并使钨和介质界面的不连续性达到最小化。
图3示出了本发明的下一个步骤。如图3所示，在上表面26上淀积了氧化物电容器介质30。在本发明的优选实施例中，氧化物电容器介质30是二氧化硅。电容器介质30可由任何厚度的单一或合成介质形成。在本发明的优选实施例中，电容器介质层的厚度为300-1800埃。其它合适的电容器介质30的材料的实例包括但不限于氮化硅和氮氧化硅。上表面26的抛光促进了电容器介质30和电容器电极24之间牢固和均匀的接合。之后在电容器介质30的上面形成光致抗蚀剂层32。对光致抗蚀剂层32进行图形化处理使电容器介质30完全覆盖电容器电极24。然后剥掉光致抗蚀剂32。
如图4所示，在电容器介质30的经过图形化处理的层顶部淀积导电材料形成第二导体层40。导体层40可以形成一个第二电容器电极的下极板。导体层40也可以用作将导体层10作为底层12而形成的电容器42的顶板。
图5为本发明方法的流程图。
可以以低成本实现本发明的方法。避免了公知的金属间电容工艺缺陷。改善了跨越芯片的电容器的布线。而且提高了成品率。例如，对于1000埃的二氧化硅介质，超过600个点的测量表明，1伏的成品率为100％，40伏的成品率为99.6％。
已详细描述了本发明。本领域的熟练技术人员将明白不偏离本发明的精神或范围的更改是可能的。因此，本发明仅受后附的权利要求书及其等价物所限。

Claims (17)

1·半导体器件或其它薄膜布线结构中电容器的形成方法，包括以下步骤：
在氧化物介质中形成一个或多个氧化物开口直到在各开口的底部露出下导体层；
在各氧化物开口中淀积用作电容器电极的电容器电极材料直到将开口充满并对充满的氧化物开口进行平面化处理以形成光滑表面；
在光滑表面的顶部淀积介质材料，在介质材料的顶部涂敷并图形化光致抗蚀剂使各电容器电极全部为光致抗蚀剂所覆盖，然后剥掉光致抗蚀剂；
以及
在经图形刻蚀的介质材料顶部镀敷上导体层。
2·权利要求1的方法，其特征在于：一个或多个导体层为金属。
3·权利要求2的方法，其特征在于：金属为铜、铝或钨。
4·权利要求1的方法，其特征在于：一个或多个导体层为硅材料。
5·权利要求4的方法，其特征在于：硅材料为多晶硅或单晶硅。
6·权利要求1的方法，其特征在于：电容器电极材料为钨。
7·权利要求1的方法，其特征在于：用化学/机械抛光来进行平面化处理。
8·权利要求1的方法，其特征在于：介质材料为二氧化硅。
9权利要求1的方法，其特征在于：介质材料的厚度为300-1800埃。
10·用于半导体器件或其它薄膜布线结构中的电容器，包括：
下导体层；
下导体层上的绝缘层；
绝缘层上的上导体层，其中所述绝缘层直接介于所述下导体层和所述上导体层之间，且所述绝缘层在所述下导体层和所述上导体层之间具有至少一个通孔；
填充所述至少一个通孔中某一通孔且具有抛光表面的电容器电极材料；以及
直接介于所述电容器电极材料的所述抛光表面和所述上导体层之间的介质材料。
11·权利要求10的电容器，其特征在于：一个或多个导体层为金属。
12·权利要求11的电容器，其特征在于：金属为铜、铝或钨。
13·权利要求10的电容器，其特征在于：一个或多个导体层为硅材料。
14·权利要求13的电容器，其特征在于：硅材料为多晶硅或单晶硅。
15·权利要求10的电容器，其特征在于：电容器电极材料为钨。
16·权利要求10的电容器，其特征在于：介质材料为二氧化硅。
17·权利要求10的电容器，其特征在于：介质材料的厚度为300-1800埃。
CN97125535A 1996-12-18 1997-12-17 金属间电容器及其制造方法 Expired - Lifetime CN1096707C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US76928896A 1996-12-18 1996-12-18
US769,288 1996-12-18
US769288 1996-12-18

Publications (2)

Publication Number Publication Date
CN1187033A CN1187033A (zh) 1998-07-08
CN1096707C true CN1096707C (zh) 2002-12-18

Family

ID=25085020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97125535A Expired - Lifetime CN1096707C (zh) 1996-12-18 1997-12-17 金属间电容器及其制造方法

Country Status (6)

Country Link
US (1) US6001702A (zh)
KR (1) KR100326979B1 (zh)
CN (1) CN1096707C (zh)
MY (1) MY124334A (zh)
SG (1) SG71076A1 (zh)
TW (1) TW347574B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999008297A2 (en) * 1997-08-05 1999-02-18 Koninklijke Philips Electronics N.V. Method of manufacturing a plurality of electronic components
US6762203B2 (en) * 1999-08-03 2004-07-13 Kao Corporation Oil composition
US6302315B1 (en) * 2000-05-01 2001-10-16 General Tool Company Friction stir welding machine and method
US6625006B1 (en) 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6890629B2 (en) 2001-09-21 2005-05-10 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
US7327582B2 (en) * 2000-09-21 2008-02-05 Ultrasource, Inc. Integrated thin film capacitor/inductor/interconnect system and method
WO2002025709A2 (en) 2000-09-21 2002-03-28 Casper Michael D Integrated thin film capacitor/inductor/interconnect system and method
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
US6980414B1 (en) 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
US6387775B1 (en) 2001-04-16 2002-05-14 Taiwan Semiconductor Manufacturing Company Fabrication of MIM capacitor in copper damascene process
KR100662504B1 (ko) * 2001-06-23 2007-01-02 매그나칩 반도체 유한회사 반도체 소자의 캐패시터 및 그 제조방법
US6998696B2 (en) 2001-09-21 2006-02-14 Casper Michael D Integrated thin film capacitor/inductor/interconnect system and method
US7425877B2 (en) * 2001-09-21 2008-09-16 Ultrasource, Inc. Lange coupler system and method
JP4376500B2 (ja) * 2002-10-04 2009-12-02 株式会社ルネサステクノロジ レジスト埋め込み方法および半導体装置の製造方法
US6876027B2 (en) * 2003-04-10 2005-04-05 Taiwan Semiconductor Manufacturing Company Method of forming a metal-insulator-metal capacitor structure in a copper damascene process sequence

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687491B2 (ja) * 1989-09-14 1994-11-02 日本電気株式会社 薄膜コンデンサ
JPH03203261A (ja) * 1989-12-28 1991-09-04 Sony Corp 半導体装置
US5478772A (en) * 1993-04-02 1995-12-26 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5736448A (en) * 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors

Also Published As

Publication number Publication date
US6001702A (en) 1999-12-14
SG71076A1 (en) 2000-03-21
KR19980063506A (ko) 1998-10-07
CN1187033A (zh) 1998-07-08
TW347574B (en) 1998-12-11
MY124334A (en) 2006-06-30
KR100326979B1 (ko) 2002-05-10

Similar Documents

Publication Publication Date Title
CN1096707C (zh) 金属间电容器及其制造方法
RU2176423C2 (ru) Способ изготовления полупроводникового устройства
US6847077B2 (en) Capacitor for a semiconductor device and method for fabrication therefor
CN1295748C (zh) 铜制金属－绝缘体－金属电容器
CN1185034A (zh) 铝连接的制作方法
CN100401519C (zh) 半导体器件及其制作方法
US20030102475A1 (en) Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same
US7470969B2 (en) Semiconductor device and fabrication method thereof
JP3515363B2 (ja) 半導体装置の製造方法
CN1305126C (zh) 堆叠式金属－绝缘体－金属电容器及其制造方法
US20090111234A1 (en) Method for forming min capacitor in a copper damascene interconnect
CN101378085B (zh) 金属-绝缘体-金属电容器及其制造方法
CN113745193B (zh) 字线引出结构及其制备方法
US6150707A (en) Metal-to-metal capacitor having thin insulator
US6107686A (en) Interlevel dielectric structure
US7109565B2 (en) Finger metal-insulator-metal capacitor device with local interconnect
US6995070B2 (en) Fabricating method of thin film capacitor
CN117136648A (zh) 金属-绝缘体-金属（mim）电容器模块
CN100353487C (zh) 电容的制作方法
CN111180385B (zh) 半导体器件、半导体集成装置以及半导体器件的制造方法
KR100602114B1 (ko) 반도체 소자 및 그 제조 방법
JP2768294B2 (ja) 半導体装置の製造方法
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
TW396525B (en) Method for forming contact windows
CN116583112A (zh) 一种垂直型三维存储器的制备方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20021218

CX01 Expiry of patent term