CN101315934A - 可增进照光效能的内嵌式光抹除存储器及其制造方法 - Google Patents

可增进照光效能的内嵌式光抹除存储器及其制造方法 Download PDF

Info

Publication number
CN101315934A
CN101315934A CNA2007101087411A CN200710108741A CN101315934A CN 101315934 A CN101315934 A CN 101315934A CN A2007101087411 A CNA2007101087411 A CN A2007101087411A CN 200710108741 A CN200710108741 A CN 200710108741A CN 101315934 A CN101315934 A CN 101315934A
Authority
CN
China
Prior art keywords
dielectric layer
opening
memory
embedded optical
illumination efficiency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101087411A
Other languages
English (en)
Other versions
CN101315934B (zh
Inventor
施泓林
蔡文静
黄裕华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN2007101087411A priority Critical patent/CN101315934B/zh
Publication of CN101315934A publication Critical patent/CN101315934A/zh
Application granted granted Critical
Publication of CN101315934B publication Critical patent/CN101315934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种可增进照光效能的内嵌式光抹除存储器,包括基底、存储器元件、多层介电层、多层顶盖层及至少三层金属层。基底包括存储器区与核心电路区。存储器元件包括选择栅极与浮置栅极,选择栅极与浮置栅极相邻配置于存储器区中的基底上。介电层配置于基底上且覆盖存储器元件,介电层中具有第一开口,且第一开口位于浮置栅极上方。各顶盖层分别配置于各介电层上。金属层配置于核心电路区中的介电层中。

Description

可增进照光效能的内嵌式光抹除存储器及其制造方法
技术领域
本发明是有关于一种存储器结构及其制造方法,且特别是有关于一种可增进照光效能的内嵌式光抹除存储器及其制造方法。
背景技术
存储器,顾名思义便是用以储存资料或数据的半导体元件。当电脑微处理器的功能越来越强,软件所进行的程式与运算越来越庞大时,存储器的需求也就越来越高,为了制造容量大且便宜的存储器以满足这种需求的趋势,制作存储器元件的技术与工艺,已成为半导体科技持续往高集成度挑战的驱动力。
在各种存储器产品中,具有可进行多次资料的存入、读取或抹除等动作,且存入的数据在断电后也不会消失的优点的非挥发性存储器,已成为个人电脑和电子设备所广泛采用的一种存储器元件。
图1所绘示为习知的单层多晶硅(Single Poly)非易失性存储器结构的剖面图。
请参照图1,在基底100上具有存储器元件102。存储器元件102包括相邻配置于基底100上的两个金氧半晶体管104、106,金氧半晶体管104、106的栅极分别作为存储器元件102的选择栅极108与浮置栅极110使用。其中,在对存储器元件102进行程式化时,电荷是储存在浮置栅极110中。在对此存储器元件102进行抹除时,习知所采用的抹除方法为利用紫外光照射浮置栅极110,以抹除储存在浮置栅极110中的电荷。
当存储器元件102为嵌入式的存储器时,会有金属内连线结构覆盖于存储器元件102上。在铜工艺的金属内连线结构中,金属内连线是由形成于多层介电层中的多层铜金属层所组成,且会在每一层介电层上形成一层氮化硅层作为顶盖层,以保护铜金属层。
然而,由于介电层与氮化硅层会吸收紫外光,且紫外光在氮化硅层中的穿透率很差,所以在对存储器元件102进行抹除时,紫外光不容易穿透金属内连线结构中的多层介电层与多层氮化硅层以照射到浮置栅极110,因此使得储存于浮置栅极110中的数据难以利用紫外光进行抹除。
发明内容
有鉴于此,本发明的目的就是在提供一种可增进照光效能的内嵌式光抹除存储器,可有效地利用紫外光进行抹除。
本发明的另一目的是提供一种可增进照光效能的内嵌式光抹除存储器的制造方法,能与现行的半导体工艺轻易结合。
本发明提出一种可增进照光效能的内嵌式光抹除存储器,包括基底、存储器元件、多层介电层、多层顶盖层及至少三层金属层。基底包括存储器区与核心电路区。存储器元件包括选择栅极与浮置栅极,选择栅极与浮置栅极相邻配置于存储器区中的基底上。介电层配置于基底上且覆盖存储器元件。介电层中具有第一开口,且第一开口位于浮置栅极上方。各顶盖层分别配置于各介电层上。金属层配置于核心电路区中的介电层中。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器中,介电层的材料包括氧化硅。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器中,顶盖层的材料包括氮化硅。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器中,金属层的材料包括铜。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器中,还包括焊垫及保护层。焊垫配置于金属层上方的介电层中并与金属层耦接。保护层配置于金属层上方的介电层上并覆盖焊垫。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器中,焊垫的材料包括铝。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器中,保护层的材料包括氮化硅。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器中,金属层上方的介电层中具有第二开口,第二开口暴露出焊垫,且第二开口底部与基底表面之间的距离大于第一开口底部与基底表面之间的距离。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器中,还包括熔丝结构,配置于核心电路区中的介电层中。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器中,介电层中具有第三开口,第三开口位于熔丝结构上方,且第三开口底部与基底表面之间的距离大于第一开口底部与基底表面之间的距离。
本发明提出一种可增进照光效能的内嵌式光抹除存储器的制造方法,包括下列步骤。首先,提供基底,基底包括存储器区与核心电路区,且于存储器区中的基底上已形成有存储器元件,存储器元件包括选择栅极与浮置栅极,选择栅极与浮置栅极相邻配置于基底上。接着,重复进行下列步骤(a)至(c)至少三次:(a)于该基底上形成介电层,且该介电层覆盖该存储器元件。(b)于该介电层中形成该金属层。(c)于该介电层上形成该顶盖层。然后,于介电层中形成第一开口,且第一开口位于浮置栅极上方。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器的制造方法中,还包括下列步骤。首先,于金属层上方的介电层中形成焊垫,且焊垫与金属层耦接。接着,于金属层上方的介电层上形成保护层,且保护层并覆盖焊垫。然后,于金属层上方的介电层及保护层中形成第二开口,且第二开口暴露出焊垫。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器的制造方法中,第一开口与第二开口为同时形成。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器的制造方法中,还包括下列步骤。首先,于介电层中形成熔丝结构。接着,于介电层中形成第三开口,且第三开口位于熔丝结构上方。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器的制造方法中,第一开口、第二开口与第三开口为同时形成。
依照本发明的实施例所述,在上述的可增进照光效能的内嵌式光抹除存储器的制造方法中,第一开口与第三开口为同时形成。
基于上述,本发明所提出的可增进照光效能的内嵌式光抹除存储器在浮置栅极上方具有开口,因此在利用紫外光对存储器元件进行抹除时,紫外光可藉由开口所提供的穿透路径照射到浮置栅极,故能有效地抹除储存在浮置栅极的数据。此外,当在开口的表面配置保护层时,可避免水气进入金属内连线结构中,因此能提升产品的成品率。
另一方面,本发明所提出的可增进照光效能的内嵌式光抹除存储器的制造方法为一种简单且实用的方法,可轻易地与现行半导体工艺结构结合。
另外,当浮置栅极上方的开口与暴露出焊垫的开口,或是与熔丝结构上方的开口同时形成时,可以节省光掩模的使用,而使得制造成本降低。
为让本发明之上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下。
附图说明
图1所绘示为习知的单层多晶硅非挥发性存储器结构的剖面图;
图2A至图2D所绘示为本发明的一实施例的内嵌式光抹除存储器的制造流程剖面图。
主要元件符号说明
100、200:基底
102、206:存储器元件
104、106、208、210、212、214:金氧半晶体管
108、216:选择栅极
110、218:浮置栅极
202:存储器区
204:核心电路区
220、226、240、244:介电层
222:接触窗
224、256、258、260:开口
228:金属层
230:顶盖层
232:熔丝结构
234、236、240、242:掺杂区
238:导线
246:焊垫
252、262:保护层
254:金属内连线结构
具体实施方式
图2A至图2D所绘示为本发明的一实施例的内嵌式光抹除存储器的制造流程剖面图。
首先,请参照图2A,提供基底200,基底200包括记忆胞区202与核心电路区204,且于记忆胞区202中的基底200上已形成有存储器元件206。基底200例如是硅基底。存储器元件206例如是由相邻配置于基底200上的金氧半晶体管208、210所组成,其中金氧半晶体管208、210的栅极分别作为存储器元件206的选择栅极216与浮置栅极218使用。此外,于核心电路区204中的基底200上更可形成有金氧半晶体管212、214。上述存储器元件206及金氧半晶体管212、214的各构件的材料与形成方法,为于此技术领域具有通常知识者所熟知,故于此不再赘述。
接着,于基底200上形成介电层220,介电层220覆盖存储器元件206及金氧半晶体管212、214。介电层220的材料例如是氮化硅。介电层220的形成方法例如是化学气相沉积法。
然后,于介电层220中形成接触窗222。接触窗222的材料例如是钨等金属。接触窗222的形成方法例如是先对介电层220进行图案化工艺,以于介电层220中形成多个开口224,再进行沟填工艺将导体材料填入开口224中而形成的。
接下来,请参照图2B,于介电层220上形成介电层226。介电层226的材料例如是氧化硅。介电层226的形成方法例如是化学气相沉积法。
之后,于介电层226中形成金属层228,可用以作为金属内连线使用。金属层228的材料例如是铜。金属层228的形成方法例如是进行金属镶嵌工艺而形成的。
继之,于介电层226上形成顶盖层230。顶盖层230的材料例如是氮化硅。顶盖层230的形成方法例如是化学气相沉积法。
再者,重复上述介电层226、金属层228及顶盖层230的形成步骤至少三次。虽然,在此实施例中是以重复八次介电层226、金属层228及顶盖层230的形成步骤为例,但是于此技术领域具有通常知识者可依照金属内连线的设计来对重复形成介电层226、金属层228及顶盖层230的次数及所形成的厚度进行调整。
此外,在重复形成介电层226、金属层228及顶盖层230的同时,可于介电层226中形成熔丝结构232,且熔丝结构232例如是透过接触窗222与金氧半晶体管212的掺杂区234以及金氧半晶体管214的掺杂区236耦接。熔丝结构232的材料例如是铜。熔丝结构232的形成方法例如是进行金属镶嵌工艺而形成的。熔丝结构232可用于进行电路修补,其修补方式例如是利用激光对熔丝结构232进行照射,故在熔丝结构232上方不会有其他金属层存在。而且,在利用激光进行电路修补时,通常会在熔丝结构232上方预留开口,以利于激光修补的进行。
另外,在重复形成介电层226、金属层228及顶盖层230的同时,可于介电层226中形成导线238,且导线238例如是透过接触窗222分别与存储器元件206的掺杂区240、242以及选择栅极216耦接。导线238的材料例如是铜。导线238的形成方法例如是进行金属镶嵌工艺而形成的。
随后,请参照图2C,于顶盖层230上形成介电层244。介电层244的材料例如是氧化硅。介电层244的形成方法例如是化学气相沉积法。
接着,于介电层244中形成焊垫246,且焊垫246与金属层228耦接。焊垫246的材料例如是铝。焊垫246的形成方法例如是先在介电层224中形成开口248,再于介电层224上形成焊垫材料层并填满开口248,最后再对焊垫材料层进行光刻及蚀刻工艺而定义出焊垫246。在另一实施例中,焊垫246也可以利用金属镶嵌工艺而形成的。
然后,于介电层244上形成介电层250,且介电层250覆盖焊垫246。介电层250的材料例如是磷硅玻璃。介电层250的形成方法例如是化学气相沉积法。
再者,于介电层250上形成保护层252。保护层252的材料例如是氮化硅。保护层252的形成方法例如是化学气相沉积法。
在本实施例中,金属内连线结构254例如是由介电层220、接触窗222、介电层226、金属层228、顶盖层230、熔丝结构232、导线238、介电层244、焊垫246、介电层250及保护层252所组成。
接下来,请参照图2D,于金属内连线结构254的介电层226、244、250及保护层252中形成开口256,开口256位于浮置栅极218上方。开口256的形成方法例如是对金属内连线结构254进行图案化工艺,以移除浮置栅极218上方的部分保护层252、介电层250、介电层244、顶盖层230及介电层226。虽然在本实施例中,是以移除五层顶盖层230与四层介电层226为例进行说明,但是与此技术领域具有通常知识者可依照产品设计需求对顶盖层230及介电层226移除的层数进行调整。
一般而言,顶盖层230及介电层226被移除的层数越多越好,如此一来在对存储器元件206进行抹除时,能降低紫外光被顶盖层230及介电层226所吸收的情况。因此,紫外光可藉由开口256有效地照射到浮置栅极218,以抹除储存在浮置栅极218中的数据。
接着,在金属内连线结构254中位于焊垫246上方的介电层250及保护层252中形成开口258。其中,开口258暴露出焊垫246,以利于焊垫246与外接导线(未绘示)耦接。
另外,可在金属内连线结构254的介电层226、244、250及保护层252中形成开口260。开口260位于熔丝结构232上方,但不会暴露出熔丝结构232,而开口260的作用在于预留空间,以利于使用熔丝结构232对电路进行修补。
值得注意的是,开口256除了可以单独形成之外,由于焊垫246上方的开口258一定要形成,所以开口256也可以跟开口258一起形成,以节省光掩模的使用,进而降低制造成本。此外,依照元件需求,可选择性地形成开口260,当需要形成开口260的时候,开口256也可以跟开口260一起形成,一样能减少光掩模的数目而达到降低制造成本的目的。另外,当开口258、260都要形成的时候,开口256可以累积两个开口的蚀刻深度,更加强其可应用性。之后,可选择性地于开口256、260表面形成保护层262,以避免水气进入金属内连线结构254中。保护层262的材料例如是氧化硅、氮化硅。保护层262的形成方法例如是化学气相沉积法。
在上述实施例中,由于会移除部分顶盖层230及介电层226,以于浮置栅极218上方的金属内连线结构254中形成开口256,可抑制用于抹除存储器元件206的紫外光被顶盖层230及介电层226吸收的情况,因此紫外光可藉由开口256有效地照射到浮置栅极218,以抹除储存在浮置栅极218中的资料。
另一方面,开口256的形成方法可轻易地与现行半导体工艺结构结合,故本实施的内嵌式光抹除存储器的制造方法为一种简单且实用的方法。
以下,利用图2D来介绍本发明的内嵌式光抹除存储器。
请参照图2D,内嵌式光抹除存储器,包括基底200、存储器元件206与金属内连线结构254。基底200包括存储器区202与核心电路区204。
存储器元件206包括相邻配置于基底200上的金氧半晶体管208、210,其中金氧半晶体管208、210的栅极分别作为存储器元件206的选择栅极216与浮置栅极218使用。存储器元件206中各构件的材料与形成方法以于上述实施例中进行详尽地说明,故于此不再赘述。
金属内连线结构254配置于基底200上且覆盖存储器元件206,金属内连线结构254中具有开口256,且开口256位于浮置栅极218上方。金属内连线结构254例如是由介电层220、接触窗222、介电层226、金属层228、顶盖层230、熔丝结构232、导线238、介电层244、焊垫246、介电层250及保护层252所组成。一般而言,金属层228的层数至少为三层,但于此技术领域具有通常知识者可依照金属内连线的设计来对介电层226、金属层228及顶盖层230的层数进行调整。金属内连线结构254各构件的相对位置、材料与形成方法以于上述实施例中进行详尽地说明,故于此不再赘述。
此外,在金属内连线结构254中具有开口258,以暴露出焊垫246,使得焊垫246能与外接导线(未绘示)耦接。另外,为了更容易利用激光进行电路修补时,在金属内连线结构254的熔丝结构232上方更可具有开口260。
值得注意的是,开口256单独形成时,开口256的深度能够直接形成所需的深度,且此深度越深越好,以利于利用紫外光对存储器元件206进行抹除。此外,当开口256和开口258一起形成的时候,因为开口258底部有焊垫246挡住,所以开口256可以比开口258深。当开口256和开口260一起形成的时候,两者的深度大致相同。当开口256与开口258、260一起形成时,可以累积开口258、260的蚀刻量,因此可达到更深的深度。
另外,内嵌式光抹除存储器还包括保护层262,保护层262配置于开口256、260表面,可避免水气进入金属内连线结构254中,以提升产品的成品率。保护层262的材料包括氧化硅或氮化硅。
基于上述,由于在内嵌式光抹除存储器中,于浮置栅极218上方具有开口256,因此在利用紫外光对存储器元件206进行抹除时,紫外光可藉由开口256所提供的穿透路径照射到浮置栅极218,以有效地抹除储存在浮置栅极218的数据。
综上所述,本发明至少具有下列优点:
1.本发明所提出的内嵌式光抹除存储器可有效地利用紫外光进行抹除。
2.藉由本发明所提出的内嵌式光抹除存储器可避免由水气所造成的破坏,进而提升产品的成品率。
3.本发明所提出的内嵌式光抹除存储器的制造方法为一种简单且实用的方法,可轻易地与现行半导体工艺结构结合。
4.利用本发明所提出的内嵌式光抹除存储器的制造方法可以节省光掩模的使用,进而降低制造成本。

Claims (17)

1.一种可增进照光效能的内嵌式光抹除存储器,包括:
基底,包括存储器区与核心电路区;
存储器元件,包括选择栅极与浮置栅极,该选择栅极与该浮置栅极相邻配置于该存储器区中的该基底上;
多层介电层,配置于该基底上且覆盖该存储器元件,该多层介电层中具有第一开口,且该第一开口位于该浮置栅极上方;
多层顶盖层,各该顶盖层分别配置于各该介电层上;以及
至少三层金属层,配置于该核心电路区中的该介电层中。
2.如权利要求1所述的可增进照光效能的内嵌式光抹除存储器,其中该介电层的材料包括氧化硅。
3.如权利要求1所述的可增进照光效能的内嵌式光抹除存储器,其中该顶盖层的材料包括氮化硅。
4.如权利要求1所述的可增进照光效能的内嵌式光抹除存储器,其中该金属层的材料包括铜。
5.如权利要求1所述的可增进照光效能的内嵌式光抹除存储器,还包括:
焊垫,配置于该金属层上方的该介电层中并与该金属层耦接;以及
保护层,配置于该金属层上方的该介电层上并覆盖该焊垫。
6.如权利要求5所述的可增进照光效能的内嵌式光抹除存储器,其中该焊垫的材料包括铝。
7.如权利要求5所述的可增进照光效能的内嵌式光抹除存储器,其中该保护层的材料包括氮化硅。
8.如权利要求5所述的可增进照光效能的内嵌式光抹除存储器,其中该金属层上方的该介电层中具有第二开口,该第二开口暴露出该焊垫,且该第二开口底部与该基底表面之间的距离大于该第一开口底部与该基底表面之间的距离。
9.如权利要求1所述的可增进照光效能的内嵌式光抹除存储器,还包括熔丝结构,配置于该核心电路区中的该介电层中。
10.如权利要求9所述的可增进照光效能的内嵌式光抹除存储器,其中该介电层中具有第三开口,该第三开口位于该熔丝结构上方,且该第三开口底部与该基底表面之间的距离大于该第一开口底部与该基底表面之间的距离。
11.一种可增进照光效能的内嵌式光抹除存储器的制造方法,包括:
提供基底,该基底包括存储器区与核心电路区,且于该存储器区中的该基底上已形成有存储器元件,该存储器元件包括选择栅极与浮置栅极,该选择栅极与该浮置栅极相邻配置于该基底上;
重复进行下列步骤(a)至(c)至少三次:
(a)于该基底上形成介电层,且该介电层覆盖该存储器元件;
(b)于该介电层中形成金属层;以及
(c)于该介电层上形成顶盖层;以及
于该介电层中形成第一开口,且该第一开口位于该浮置栅极上方。
12.如权利要求11所述的可增进照光效能的内嵌式光抹除存储器的制造方法,还包括:
于该金属层上方的该介电层中形成焊垫,且该焊垫与该金属层耦接;
于该金属层上方的该介电层上形成保护层,且该保护层并覆盖该焊垫;以及
于该金属层上方的该介电层及该保护层中形成第二开口,且该第二开口暴露出该焊垫。
13.如权利要求12所述的可增进照光效能的内嵌式光抹除存储器的制造方法,其中该第一开口与该第二开口为同时形成。
14.如权利要求12所述的可增进照光效能的内嵌式光抹除存储器的制造方法,还包括:
于该介电层中形成熔丝结构;以及
于该介电层中形成第三开口,且该第三开口位于该熔丝结构上方。
15.如权利要求14所述的可增进照光效能的内嵌式光抹除存储器的制造方法,其中该第一开口、该第二开口与该第三开口为同时形成。
16.如权利要求11所述的可增进照光效能的内嵌式光抹除存储器的制造方法,还包括:
于该介电层中形成熔丝结构;以及
于该介电层中形成第三开口,且该第三开口位于该熔丝结构上方。
17.如权利要求16所述的可增进照光效能的内嵌式光抹除存储器的制造方法,其中该第一开口与该第三开口为同时形成。
CN2007101087411A 2007-05-31 2007-05-31 增进照光效能的内嵌式光抹除存储器及其制造方法 Active CN101315934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101087411A CN101315934B (zh) 2007-05-31 2007-05-31 增进照光效能的内嵌式光抹除存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101087411A CN101315934B (zh) 2007-05-31 2007-05-31 增进照光效能的内嵌式光抹除存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN101315934A true CN101315934A (zh) 2008-12-03
CN101315934B CN101315934B (zh) 2012-06-27

Family

ID=40106854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101087411A Active CN101315934B (zh) 2007-05-31 2007-05-31 增进照光效能的内嵌式光抹除存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN101315934B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119377A (zh) * 2016-07-14 2019-01-01 力旺电子股份有限公司 具有uv透射窗的uv可擦除存储器组件及其制造方法
CN110137152A (zh) * 2018-02-08 2019-08-16 长鑫存储技术有限公司 半导体器件及其制造方法
CN112447739A (zh) * 2019-09-02 2021-03-05 联芯集成电路制造(厦门)有限公司 半导体存储装置
CN113823676A (zh) * 2020-06-18 2021-12-21 联华电子股份有限公司 半导体装置以及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631179A (en) * 1995-08-03 1997-05-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing metallic source line, self-aligned contact for flash memory devices
US6579778B1 (en) * 1999-08-10 2003-06-17 Advanced Micro Devices, Inc. Source bus formation for a flash memory using silicide
CN1209810C (zh) * 2002-02-10 2005-07-06 台湾积体电路制造股份有限公司 用于内嵌式存储器逻辑电路三维空间元件结构及制作方法
US6808985B1 (en) * 2002-02-21 2004-10-26 Taiwan Semiconductor Manufacturing Company Products derived from embedded flash/EEPROM products
CN1263145C (zh) * 2002-04-09 2006-07-05 旺宏电子股份有限公司 紫外线程序化的p型掩模式只读存储器及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119377A (zh) * 2016-07-14 2019-01-01 力旺电子股份有限公司 具有uv透射窗的uv可擦除存储器组件及其制造方法
CN110137152A (zh) * 2018-02-08 2019-08-16 长鑫存储技术有限公司 半导体器件及其制造方法
CN110137152B (zh) * 2018-02-08 2021-09-17 长鑫存储技术有限公司 半导体器件及其制造方法
CN112447739A (zh) * 2019-09-02 2021-03-05 联芯集成电路制造(厦门)有限公司 半导体存储装置
CN112447739B (zh) * 2019-09-02 2023-09-19 联芯集成电路制造(厦门)有限公司 半导体存储装置
CN113823676A (zh) * 2020-06-18 2021-12-21 联华电子股份有限公司 半导体装置以及其制作方法
CN113823676B (zh) * 2020-06-18 2023-07-04 联华电子股份有限公司 半导体装置以及其制作方法

Also Published As

Publication number Publication date
CN101315934B (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
US8232591B2 (en) Illuminating efficiency-increasable and light-erasable memory
CN103515216B (zh) 半导体元件的制造方法
US7807565B2 (en) Method of forming bit line of flash memory device
CN100401519C (zh) 半导体器件及其制作方法
KR102229206B1 (ko) 반도체 장치 및 이의 제조 방법
CN109698274A (zh) 电容的制作方法
CN102646665A (zh) 半导体器件及其制造方法
CN109494192A (zh) 半导体元件以及其制作方法
CN101315934B (zh) 增进照光效能的内嵌式光抹除存储器及其制造方法
CN101826544A (zh) 半导体相变存储器件
CN101378034A (zh) 在半导体器件中形成接触的方法
CN101452940B (zh) 半导体器件及其制造方法
CN112599560B (zh) 一种半导体器件及其制备方法
CN111312685A (zh) 集成电路(ic)器件
CN103904214B (zh) 一种二维相变存储器单元结构及其制造方法
CN101211890B (zh) 半导体器件的金属线及其制造方法
CN104143527A (zh) 一种导电插塞和tsv的形成方法
CN102437015B (zh) 一种增加半导体器件中mim电容密度的方法及其结构
CN102420175B (zh) 设置顶部刻蚀阻挡层以增加接触孔刻蚀制程窗口的方法
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102420110B (zh) 一种提高半导体器件中mim电容密度的方法及其器件
CN105870120B (zh) 非挥发性存储器
US8987907B2 (en) Semiconductor device
KR20090032551A (ko) 플래시 메모리 소자 및 그의 제조 방법
US20090121354A1 (en) Semiconductor Device and Method of Fabricating the Same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant