CN101452940B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101452940B CN101452940B CN2008101789688A CN200810178968A CN101452940B CN 101452940 B CN101452940 B CN 101452940B CN 2008101789688 A CN2008101789688 A CN 2008101789688A CN 200810178968 A CN200810178968 A CN 200810178968A CN 101452940 B CN101452940 B CN 101452940B
- Authority
- CN
- China
- Prior art keywords
- floating grid
- pattern
- grid pattern
- semiconductor substrate
- cellular zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000007667 floating Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 33
- 230000001413 cellular effect Effects 0.000 claims description 74
- 238000001259 photo etching Methods 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 239000003795 chemical substances by application Substances 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 230000007261 regionalization Effects 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 98
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 230000015654 memory Effects 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910017105 AlOxNy Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910052593 corundum Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
提供了半导体器件及其制造方法。所述半导体器件包括：在半导体衬底的单元区中形成的浮置栅极图案；从浮置栅极图案延伸到单元区周围的界面区的虚拟浮置栅极图案；和在半导体衬底的单元区处与浮置栅极图案交叉的控制栅极图案。
Description
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
通常，已经开发了快闪存储器以实现相关技术的可擦可编程只读存储器(EPROM)和相关技术的电可擦可编程只读存储器(EEPROM)二者的优点。快闪存储器能够电编程和擦除数据，并且由于其简单的制造工艺和小型化的芯片尺寸，所以其制造单位成本相对低。
另外，快闪存储器具有随机存取存储器(RAM)的特性，即快闪存储器是非易失性存储器，即使当没有电源时也保留其存储的数据，并且也能够电编程和擦除系统中的信息。因此，快闪存储器经常用作代替存储卡或便携式电子器件的硬盘的存储器件。
在该快闪存储器中，可通过注入热电子进行数据的编程。即，如果由于源极和漏极之间的电位差而在沟道中出现热电子，那么由于控制栅极的高电场，能量大于3.1eV(即，构成控制栅极的多晶硅和氧化物层之间的电势垒)的热电子转移进入浮置栅极并且存储在浮置栅极中。
在某些设计为产生这些热电子的快闪存储器件中，热电子的产生是无法避免的。然而，由于热电子可使得相关技术的金属氧化物硅(MOS)器件劣化，所以如可能的话需要设计器件以抑制器件劣化。
在该快闪存储器中，栅极的关键尺寸(CD)是在栅极图案形成期间确定器件特性的至关重要的因素。
通常，为了形成栅极图案，在半导体衬底上形成多晶硅层，在所述多晶硅层上形成抗反射层和光刻胶图案。然后，通过使用光刻胶图案作为掩模图案化抗反射层和多晶硅层。
图1是说明半导体器件制造工艺的一部分的截面图。
半导体衬底10包括单元区CA、单元区CA周围的周边区PA、以及单元区CA和周边区PA之间的界面区IA。
在半导体衬底10中形成器件隔离层图案11，以限定待形成器件的有源区。
在单元区CA中形成快闪存储器件。在半导体衬底10上形成浮置栅极13，在浮置栅极13上形成用于控制栅极的多晶硅层15。
在多晶硅层15上依次堆叠硬掩模层17、抗反射层19和光刻胶图案20，以通过使用光刻胶图案20作为掩模图案化多晶硅层15来形成控制栅极。
然而，由于浮置栅极13仅形成在单元区CA中，所以在单元区和界面区之间存在高度差。因此，发生变薄现象，其中抗反射层19在单元区CA中随着从中心接近边缘而变薄。
抗反射层19的光反射率受变薄现象的影响，并且在图案化多晶硅层15以形成控制栅极的光刻工艺期间在单元区的边缘处变化(由于抗反射层19的厚度变化)。因此，光刻胶图案20的CD减小。
如果光刻胶图案20的CD减小，那么光刻胶图案20可能坍塌，并且可能形成缺陷的存储器件，或者其可阻碍控制栅极CD的均匀调节。这些限制直接并显著地影响晶片良品率，并且还可劣化器件可靠性。
发明内容
一些实施方案提供半导体器件及其制造方法，该半导体器件通过在用于形成控制栅极的光刻工艺期间防止抗反射层的变薄现象能够获得期望或者预定的工艺容限。
在一个实施方案中，半导体器件包括：在半导体衬底的单元区中的浮置栅极图案；从所述浮置栅极图案延伸至所述单元区周围的界面区的虚拟浮置栅极图案；和在所述半导体衬底的单元区中与所述浮置栅极图案交叉的控制栅极图案。
在另一个实施方案中，制造半导体器件的方法包括：形成浮置栅极图案和虚拟浮置栅极图案，所述浮置栅极图案在半导体衬底的单元区中，所述虚拟浮置栅极图案从所述浮置栅极图案延伸至所述单元区周围的界面区；和在所述半导体衬底的单元区中形成控制栅极图案，所述控制栅极图案与所述浮置栅极图案交叉。
在另一个实施方案中，半导体器件包括：在半导体衬底的单元区中在第一方向伸长的浮置栅极图案；在所述半导体衬底的单元区中处于与所述第一方向垂直的第二方向的与所述浮置栅极图案交叉的控制栅极图案；和在所述第二方向上在所述单元区周围的界面区上的并与所述浮置栅极图案的一个末端间隔开的虚拟浮置栅极图案。
在另一个实施方案中，制造半导体器件的方法包括：形成浮置栅极图案和虚拟浮置栅极图案，所述浮置栅极图案在半导体衬底的单元区中，所述虚拟浮置栅极图案在所述单元区周围的界面区域中在垂直于所述浮置栅极图案的长度方向的方向上间隔开；和在半导体衬底的单元区中形成控制栅极图案，所述控制栅极图案与所述浮置栅极图案交叉。
根据一个实施方案，在本公开的器件中，通过使浮置栅极延伸至界面区或在光刻(例如，用于控制栅极的形成)期间形成分离的虚拟栅极图案来防止变薄现象。因此，在光刻工艺中获得的工艺容限使得器件良品率增加并且在晶片或芯片上形成的缺陷器件的比例减小。
根据另一个实施方案，由于在半导体器件制造工艺期间控制栅极的CD是均一的，所以可改善器件性能。
在附图和以下的描述中阐述一个或更多个实施方案的细节。从说明书和附图以及从权利要求中明显可知其它特征。
附图说明
图1是说明相关技术半导体器件制造工艺的一部分的横截面图。
图2是说明根据本发明一个实施方案的半导体器件的一部分的平面图。
图3是沿着图2的线I-I’截取的横截面图。
图4是说明根据本发明一个实施方案的控制栅极图案制造工艺的横截面图。
图5是说明根据本发明一个实施方案的半导体器件的一部分的平面图。
图6是沿图5的线II-II′截取的横截面图。
图7是说明根据本发明一个实施方案的控制栅极图案形成工艺的横截面图。
具体实施方式
以下，将参考附图详细描述根据一些实施方案的制造半导体器件的方法。以下，构件是选择性的或者彼此可互换使用。在附图中，对每个元件的尺度进行放大以清楚地说明，每个元件的尺度可不同于每个元件的实际尺度。并非必须包括在附图中说明的所有元件并且限于本公开，而是可加入或者删除除了本公开的必要特征以外的元件。在实施方案的描述中，应理解当层(或膜)、区域、图案或者结构称为在另一个衬底、层(或膜)、区域、垫或图案‘上/之上/上方’时，其可以直接在另一个衬底、层(或膜)、区域、垫或图案上，或也可存在插入的层(或膜)、区域、垫、图案或结构。此外，应理解当层(或膜)、区域、图案或者结构称为在另一个衬底、层(或膜)、区域、垫或图案‘下/之下/下方’时，其可以直接在另一个衬底、层(或膜)、区域、垫或图案下，或也可存在插入的层(或膜)、区域、垫、图案或结构。类似的含义可适用于术语“上部”和“下部”(例如，可在上部和下部的层之间、之上、上方或者之下存在其它的层、膜、垫、图案或其它结构)。因此，术语的含义根据一些实施方案的精神和范围确定。
以下本发明一些实施方案的描述可不提供相关的和/或已知的结构或功能的详述。本领域技术人员无需这些细节即可实施本公开的器件和方法。
本发明的一些实施方案包括快闪存储器件。所述快闪存储器件可包括浮置栅极和控制栅极。
图2是说明根据一个实施方案的半导体器件的一部分的顶视图。图3是沿着图2的线I-I’截取的横截面图。
如图2和3所示，在半导体衬底100上限定：其上形成器件的单元区CA、单元区CA周围的周边区PA、以及在单元区CA和周边区PA之间的界面区IA。
在半导体衬底100中形成器件隔离层图案101以使得单元区CA的器件绝缘并限定在器件之下的单元区CA中的有源区。器件隔离层图案101也可形成在半导体衬底100的界面区IA上。
在单元区CA中，浮置栅极图案110和控制栅极图案120彼此交叉以形成单位单元，在浮置栅极图案110和控制栅极图案120之间存在介电层(未显示)。介电层可包括氧化物-氮化物-氧化物(ONO)层。
在单元区CA中形成的浮置栅极图案110可延伸至界面区IA以形成虚拟浮置栅极图案110a。虚拟浮置栅极图案110a可从单元区CA延伸到界面区IA中预定距离(例如，0.13μm至1.56μm)。
在形成控制栅极图案120的工艺期间，由于虚拟浮置栅极图案110a朝向界面区IA延伸以减小单元区CA和界面区IA之间的高度差，所以控制栅极图案120的CD相对均一。
图4是说明半导体器件制造工艺中控制栅极图案制造工艺的横截面图。
如图4所示，在半导体衬底100上形成：在单元区CA中形成的浮置栅极图案110和从浮置栅极图案110延伸到界面区IA中的虚拟浮置栅极图案110a。
浮置栅极图案110和虚拟浮置栅极图案110a可具有约500
～约2500
的厚度。
在浮置栅极图案110和虚拟浮置栅极图案110a上形成介电层(例如，二氧化硅、氮化硅、氮氧化硅、氧化硅/氮化硅/氧化硅[ONO]、AlOxNy、Al2O3、Ta2O5、ZrO2、HfO2、TiO2或BaSrTiO3)。
在具有浮置栅极图案110和虚拟浮置栅极图案110a的半导体衬底100的整个表面上形成多晶硅层120a(用于控制栅极)。多晶硅层120a可通过低压化学气相沉积(LP-CVD)沉积在半导体衬底100上。多晶硅层120a可具有500～2500的厚度。
在多晶硅层120a上形成硬掩模层181。硬掩模层181用于在光刻期间获得蚀刻容限和用于形成具有细小线宽的控制栅极图案120。
硬掩模层181可包括氧化硅(SiO2)层、氮化硅(SiN)层和氮氧化硅(SiON)层中的至少一种。硬掩模层181可具有500至2000的厚度。
在硬掩模层181上形成抗反射层183。抗反射层183用于通过在光刻期间减少表面反射来同时增加光强度和除去散射光(由于反射光引起)，在抗反射层183上方形成光刻胶图案185之后实施所述光刻。抗反射层183允许光刻胶图案185的更小和更均一的CD以及特征。
抗反射层183可具有200至1000
的厚度。抗反射层183可包括有机层(例如，聚环氧乙烷)或无机层(例如，二氧化硅、氮化硅、氮氧化硅、氧化硅/氮化硅/氧化硅[ONO]、AlOxNy、Al2O3、Ta2O5、ZrO2、HfO2、TiO2或BaSrTiO3)。
抗反射层183在单元区CA的边缘处具有均一厚度。虚拟浮置栅极图案110a延伸到界面区IA中，使得减少或者防止在常规器件中可由单元区和界面区之间显著的高度差异所引起的缺陷涂敷。即使在界面区IA中发生变薄现象，其也不影响单元区CA中的抗反射层183。因此，可在单元区CA中形成具有极好品质的器件。
在抗反射层183上形成光刻胶层，选择性地曝光并显影以形成光刻胶图案185。光刻胶图案185形成在单元区CA中，在单元区CA中抗反射层183的厚度均一。因此，光刻胶图案185的CD可以是均一的。
因此，当使用光刻胶图案185作为掩模蚀刻抗反射层183、硬掩模层181以及多晶硅层120a时，控制栅极图案120的CD变得均一使得器件性能得到改善并且可实现可靠性。此外，提高了晶片良品率。
图5是说明根据本发明一个实施方案的半导体器件的一部分的顶视图。图6是沿图5的线II-II′截取的截面图。
如图5和6所示，在半导体衬底200上限定：其上形成器件的单元区CA、单元区CA周围的周边区PA、以及在单元区CA和周边区PA之间的界面区IA。
在半导体衬底200中形成器件隔离层图案201以使得单元区CA的器件绝缘并且限定器件之下的有源区。器件隔离层图案201也可形成在半导体衬底100的界面区IA上。
在单元区CA中，浮置栅极图案210和控制栅极图案220彼此交叉以形成单位单元，在浮置栅极图案210和控制栅极图案220之间存在介电层(未显示)。介电层可包括氧化物-氮化物-氧化物(ONO)层。
在界面区IA中在垂直于单元区CA中的浮置栅极图案210的长度方向的方向上可形成虚拟浮置栅极图案210a。虚拟浮置栅极图案210a可以以与控制栅极图案220的长度方向平行的方向形成。虚拟浮置栅极图案210a的长度可等于控制栅极图案220的长度。
虚拟浮置栅极图案210a可以与单元区CA的浮置栅极图案210间隔开，并且虚拟浮置栅极图案210a和浮置栅极图案210之间的间隔区域211可具有预定宽度(例如，从单元区CA的边界至虚拟浮置栅极图案210a为0.13μm至1.56μm)。虚拟浮置栅极图案210a也可具有预定宽度(例如，0.13μm至1.56μm)。
在形成控制栅极图案220的工艺期间，由于在界面区IA中的虚拟浮置栅极图案210a可与浮置栅极图案210间隔开，所以抗反射层283可形成为具有均一的厚度。因此，控制栅极图案220可形成为具有相对均一的CD。
图7是说明控制栅极图案形成工艺的横截面图。如图7所示，浮置栅极图案210在半导体衬底200的单元区CA中是平行的。
在界面区IA中在垂直于浮置栅极图案210的长度方向的方向上形成虚拟浮置栅极图案210a。虚拟浮置栅极图案210a可以与浮置栅极图案210的边缘间隔开预定距离。虚拟浮置栅极图案210a和浮置栅极图案210的边缘之间的间隔距离可以是0.13μm至1.56μm。虚拟浮置栅极图案210a可具有预定宽度(例如，0.13μm至1.56μm)。
浮置栅极图案210和虚拟浮置栅极图案210a的厚度可基本上相同(例如，约500至约2500)。
在浮置栅极图案210和虚拟浮置栅极图案210a上形成介电层(例如，二氧化硅、氮化硅、氮氧化硅、氧化硅/氮化硅/氧化硅[ONO]、AlOxNy、Al2O3、Ta2O5、ZrO2、HfO2、TiO2或BaSrTiO3)。
在其上形成有浮置栅极图案210和虚拟浮置栅极图案210a的半导体衬底200的整个表面上可形成多晶硅层220a(用于控制栅极)。多晶硅层220a通过LP-CVD沉积在半导体衬底100上。多晶硅层220a可具有500～2500的厚度。
多晶硅层220a可具有形成在浮置栅极图案210和虚拟浮置栅极图案210a之间的间隔区域211上的凹陷部分。
在多晶硅层220a上形成硬掩模层281。硬掩模层281用于在光刻期间获得蚀刻容限和用于形成图6的具有细小线宽的控制栅极图案220。
硬掩模层281可随着浮置栅极图案210和虚拟浮置栅极图案210a之间的多晶硅层220a的凹陷部分而具有凹陷部分。
硬掩模层281可包括氧化硅(SiO2)层、氮化硅(SiN)层和氮氧化硅(SiON)层中的至少一种。硬掩模层281可具有500至2000的厚度。
在硬掩模层281上可形成抗反射层283。抗反射层283用于在光刻期间通过减小表面反射来同时增加光强度和移除或者减少散射光(由于反射光引起)，可以在抗反射层283上形成光刻胶图案285之后实施所述光刻。因此，通过曝光和显影形成的光刻胶图案285的特征可更窄并且更均一。
抗反射层283可具有200至1000的厚度。抗反射层283可包括有机层(例如，聚环氧乙烷)或无机层(例如，二氧化硅、氮化硅、氮氧化硅、氧化硅/氮化硅/氧化硅[ONO]、AlOxNy、Al2O3、Ta2O5、ZrO2、HfO2、TiO2或BaSrTiO3)。当抗反射层283是有机层时，通过旋涂法在硬掩模层上涂敷有机材料。
由于由浮置栅极图案210和虚拟浮置栅极图案210a之间的间隔区域211所导致的高度差，所以当涂敷抗反射层283的材料时，材料流入弯曲部分并且因此作为填料以防止抗反射层283的厚度在单元区CA的边缘处发生变化。
由于上述结构，所以在单元区CA的边缘形成具有相对均一厚度的抗反射层283。因此，在单元区CA中可形成高品质器件。
在抗反射层283上形成光刻胶层，选择性曝光和显影以形成光刻胶图案285。光刻胶图案285形成在单元区CA中，在单元区CA中抗反射层283的厚度相对均一。因此，光刻胶图案285的CD可以是均一的。
因此，当使用光刻胶图案285作为掩模蚀刻抗反射层283、硬掩模层281以及多晶硅层220a时，控制栅极图案220的CD可以相对均一，使得器件性能得到改善并且可实现可靠性。此外，提高晶片良品率。
尽管已经参考多个说明性实施方案描述了一些实施方案，但是应理解本领域技术人员可设计很多其它的改变和实施方案，这也在本公开原理的精神和范围内。更具体地，在公开、附图和所附权利要求的范围内，在本发明组合布置的构件和/或布置中可能有各种变化和改变。除了构件和/或布置的变化和改变之外，对本领域技术人员而言，可替代的用途也是明显的。
Claims (13)
1.一种半导体器件，包括：
半导体衬底，所述半导体衬底包括其上形成器件的单元区、在单元区周围的周边区以及在单元区和周边区之间的界面区；
在所述半导体衬底的所述界面区中形成的器件隔离层图案；
在所述半导体衬底的单元区中的浮置栅极图案；
从所述浮置栅极图案延伸到所述单元区周围的所述界面区中并形成在所述器件隔离层图案上的虚拟浮置栅极图案；和
在所述半导体衬底的所述单元区中形成在所述浮置栅极图案上并与所述浮置栅极图案交叉的控制栅极图案，其中所述控制栅极图案不形成在所述虚拟浮置栅极图案上。
2.根据权利要求1所述的半导体器件，还包括在所述浮置栅极图案和所述虚拟浮置栅极图案上的介电层。
3.根据权利要求1所述的半导体器件，其中所述浮置栅极图案和所述虚拟浮置栅极图案是同一层的部分。
4.一种制造半导体器件的方法，所述方法包括：
形成半导体衬底，所述半导体衬底包括其上形成器件的单元区、在单元区周围的周边区以及在单元区和周边区之间的界面区；
在所述半导体衬底的所述界面区中形成器件隔离层图案；
在所述半导体衬底的单元区中形成浮置栅极图案；
形成虚拟浮置栅极图案，所述虚拟浮置栅极图案从所述浮置栅极图案延伸到所述单元区周围的所述界面区并形成在所述器件隔离层图案上；和
在所述半导体衬底的所述单元区中形成控制栅极图案，所述控制栅极图案形成在所述浮置栅极图案上并与所述浮置栅极图案交叉，其中所述控制栅极图案不形成在所述虚拟浮置栅极图案上。
5.根据权利要求4所述的方法，其中所述控制栅极图案的形成包括：
在具有所述浮置栅极图案和所述虚拟浮置栅极图案的所述半导体衬底上依次形成多晶硅层、抗反射层和光刻胶层；和
对所述光刻胶层进行选择性曝光并然后显影以形成光刻胶图案，并且使用所述光刻胶图案作为掩模图案化所述抗反射层和所述多晶硅层。
6.根据权利要求5所述的方法，其中所述抗反射层的形成包括旋涂法。
7.根据权利要求4所述的方法，还包括：
在所述界面区的所述半导体衬底中形成具有预定深度的沟槽；和
在所述沟槽中形成所述器件隔离层。
8.根据权利要求4所述的方法，还包括在所述虚拟浮置栅极图案和所述浮置栅极图案上形成电介质层。
9.一种半导体器件，包括：
半导体衬底，所述半导体衬底包括其上形成器件的单元区、在单元区周围的周边区以及在单元区和周边区之间的界面区；
在所述半导体衬底的所述界面区中形成的器件隔离层图案；
在所述半导体衬底的单元区中在第一方向上伸长的浮置栅极图案；
在所述半导体衬底的所述单元区中处于垂直于所述第一方向的第二方向的形成在所述浮置栅极图案上并与所述浮置栅极图案交叉的控制栅极图案；和
在所述单元区周围的所述界面区上的处于所述第二方向并与所述浮置栅极图案的一个末端间隔开以及形成在所述器件隔离层图案上的虚拟浮置栅极图案，其中所述控制栅极图案不形成在所述虚拟浮置栅极图案上。
10.根据权利要求9所述的半导体器件，其中所述虚拟浮置栅极图案和所述控制栅极图案具有相同的长度。
11.一种制造半导体器件的方法，所述方法包括：
形成半导体衬底，所述半导体衬底包括其上形成器件的单元区、在单元区周围的周边区以及在单元区和周边区之间的界面区；
在所述半导体衬底的所述界面区中形成器件隔离层图案；
在所述半导体衬底的单元区中形成浮置栅极图案；
在所述单元区周围的所述界面区中形成虚拟浮置栅极图案，所述虚拟浮置栅极图案在与所述浮置栅极图案的长度方向垂直的方向上间隔开并且形成在在所述器件隔离层图案上；和
在所述半导体衬底的所述单元区中形成控制栅极图案，所述控制栅极图案形成在所述浮置栅极图案上并与所述浮置栅极图案交叉，其中所述控制栅极图案不形成在所述虚拟浮置栅极图案上。
12.根据权利要求11所述的方法，其中所述控制栅极图案的形成包括：
在具有所述浮置栅极图案和所述虚拟浮置栅极图案的所述半导体衬底的整个表面上依次形成多晶硅层、抗反射层和光刻胶层；和
对所述光刻胶层进行选择性曝光并然后显影以形成光刻胶图案，并且使用所述光刻胶图案作为掩模图案化所述抗反射层和所述多晶硅层。
13.根据权利要求11所述的方法，还包括：
在所述界面区中在所述半导体衬底上形成具有预定深度的沟槽；和
在所述沟槽中形成所述器件隔离层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0124304 | 2007-12-03 | ||
| KR1020070124304 | 2007-12-03 | ||
| KR1020070124304A KR100944591B1 (ko) | 2007-12-03 | 2007-12-03 | 반도체 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101452940A CN101452940A (zh) | 2009-06-10 |
| CN101452940B true CN101452940B (zh) | 2012-11-07 |
Family
ID=40735069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101789688A Expired - Fee Related CN101452940B (zh) | 2007-12-03 | 2008-12-03 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8049265B2 (zh) |
| JP (1) | JP2009141360A (zh) |
| KR (1) | KR100944591B1 (zh) |
| CN (1) | CN101452940B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI384603B (zh) * | 2009-02-17 | 2013-02-01 | Advanced Semiconductor Eng | 基板結構及應用其之封裝結構 |
| JP2010245160A (ja) * | 2009-04-02 | 2010-10-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US8557650B2 (en) * | 2010-08-31 | 2013-10-15 | Freescale Semiconductor, Inc. | Patterning a gate stack of a non-volatile memory (NVM) using a dummy gate stack |
| US10211214B2 (en) * | 2017-03-13 | 2019-02-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having milti-height structure and method of manufacturing the same |
| US9947759B1 (en) * | 2017-03-28 | 2018-04-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having milti-height structure and method of manufacturing the same |
| US11342302B2 (en) * | 2018-04-20 | 2022-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding with pre-deoxide process and apparatus for performing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5908311A (en) * | 1996-07-25 | 1999-06-01 | National Semiconductor Corporation | Method for forming a mixed-signal CMOS circuit that includes non-volatile memory cells |
| US6458655B1 (en) * | 2000-01-17 | 2002-10-01 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device and flash memory |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69207386T2 (de) * | 1992-06-01 | 1996-09-12 | Sgs Thomson Microelectronics | Verfahren zur Herstellung hochintegrierter kontaktloser EPROM's |
| KR100255512B1 (ko) | 1996-06-29 | 2000-05-01 | 김영환 | 플래쉬 메모리 소자 제조방법 |
| US6798038B2 (en) * | 2001-09-20 | 2004-09-28 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device with filling insulating film into trench |
| JP2003243541A (ja) | 2002-02-14 | 2003-08-29 | Denso Corp | 半導体集積回路装置の製造方法 |
| KR100448911B1 (ko) | 2002-09-04 | 2004-09-16 | 삼성전자주식회사 | 더미 패턴을 갖는 비휘발성 기억소자 |
| KR100486309B1 (ko) * | 2003-08-29 | 2005-04-29 | 삼성전자주식회사 | 플래쉬 메모리 소자의 제조 방법 |
| JP4947931B2 (ja) * | 2004-08-12 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2007157927A (ja) * | 2005-12-02 | 2007-06-21 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR20070076625A (ko) * | 2006-01-19 | 2007-07-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7443708B2 (en) * | 2006-03-09 | 2008-10-28 | Texas Instruments Incorporated | Low resistance plate line bus architecture |
| JP4764284B2 (ja) * | 2006-08-11 | 2011-08-31 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4789754B2 (ja) * | 2006-08-31 | 2011-10-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-12-03 KR KR1020070124304A patent/KR100944591B1/ko not_active IP Right Cessation
-
2008
- 2008-11-28 US US12/325,082 patent/US8049265B2/en not_active Expired - Fee Related
- 2008-12-03 JP JP2008309087A patent/JP2009141360A/ja active Pending
- 2008-12-03 CN CN2008101789688A patent/CN101452940B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5908311A (en) * | 1996-07-25 | 1999-06-01 | National Semiconductor Corporation | Method for forming a mixed-signal CMOS circuit that includes non-volatile memory cells |
| US6458655B1 (en) * | 2000-01-17 | 2002-10-01 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device and flash memory |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090294826A1 (en) | 2009-12-03 |
| JP2009141360A (ja) | 2009-06-25 |
| KR100944591B1 (ko) | 2010-02-25 |
| US8049265B2 (en) | 2011-11-01 |
| KR20090057634A (ko) | 2009-06-08 |
| CN101452940A (zh) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696076B2 (en) | Method of fabricating flash memory device | |
| JP2002280467A (ja) | Ｓｏｎｏｓフラッシュメモリ素子及びその形成方法 | |
| CN101452940B (zh) | 半导体器件及其制造方法 | |
| US7439577B2 (en) | Semiconductor memory and method for manufacturing the same | |
| CN102969337A (zh) | 半导体器件及其制造方法 | |
| US8017478B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2007019493A (ja) | フラッシュメモリデバイスにおける接点形成方法 | |
| KR100784081B1 (ko) | 플래쉬 메모리 소자 및 그의 제조방법 | |
| US7541243B2 (en) | Methods of forming integrated circuit devices having gate electrodes formed on non-uniformly thick gate insulating layers | |
| KR100787943B1 (ko) | 비휘발성 기억 소자의 형성 방법 | |
| CN100362664C (zh) | 非挥发性存储单元及其制造方法 | |
| KR20150018772A (ko) | Ｎｏｒ 구조 플래시 메모리 및 그의 제조 방법 | |
| US20080203458A1 (en) | Semiconductor Memory Device and Method of Fabricating the Same | |
| KR100958627B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 | |
| US8119475B2 (en) | Method of forming gate of semiconductor device | |
| US7982258B2 (en) | Flash memory device and method for manufacturing the device | |
| KR101093147B1 (ko) | 낸드 플래시 메모리 소자의 게이트 패턴 및 그 형성방법 | |
| JP3664884B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US7790619B2 (en) | Method for fabricating semiconductor device having narrow channel | |
| US20080305594A1 (en) | Method for fabricating non-volatile memory | |
| KR20090075953A (ko) | 반도체 소자의 제조 방법 | |
| KR100832004B1 (ko) | 낸드 플래시 메모리 소자의 제조방법 | |
| KR20100079382A (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| CN101345217A (zh) | 非易失性存储器的制作方法 | |
| KR20080038894A (ko) | 반도체 메모리 소자의 제조방법 및 그 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121107 Termination date: 20131203 |