CN101383347A - 具有mim电容器的半导体器件及其制造方法 - Google Patents

Abstract

一种具有MIM电容器的半导体器件及其制造方法。在本发明的一个示例性实施例中，具有MIM电容器的半导体器件包括：包括一对互相隔离开的金属图样的下部电极，被形成以覆盖下部电极隔离开的金属图样的表面的电介质，形成于电介质上的金属插塞，以及由金属制成并且形成于金属插塞上的上部电极。

Description

具有MIM电容器的半导体器件及其制造方法

相关申请的交叉参考

本申请要求于2007年9月6日提交的韩国专利申请第10-2007-0090205号的优先权，其全部内容结合于此作为参考。

技术领域

本发明实施例涉及一种具有金属绝缘体金属(MIM)电容器的半导体器件，更具体地，涉及一种具有在减小电容器区时可以提高电容的MIM电容器的半导体器件及其制造方法。

背景技术

对结合存储器和逻辑部件的半导体器件(merged memory andlogic semiconductor)的使用和关注日益增加。结合存储器和逻辑部件的器件是一种将诸如动态随机存取存储器(DRAM)的存储器和诸如逻辑电路的逻辑部件在单个芯片中实现的结构。由于在对设计不进行任何特殊改变下可能具有高速和低功耗驱动，在结合存储器和逻辑部件的半导体器件中存储器和逻辑部件在单个芯片中的实现相比传统芯片是有优势的。

在结合存储器和逻辑部件的半导体器件中，形成于逻辑部件区中的电容器通常在金属绝缘体金属(MIM)结构中形成，而不是在多晶硅绝缘体多晶硅(PIP)结构中形成。在射频频带(RF band)内使用的无源器件中，电容器需要高品质(Q)因数值以使其可以在RF频带的模拟电路中使用。为了实现高Q因数，必须使用具有小损耗(depletion)和低阻抗的金属。

现在参照图1，将简要描述一种现有技术的具有MIM电容器的半导体器件及其制造方法。如图1中所披露，MIM电容器110包括由金属制成的下部电极112，堆叠在下部电极112上以便暴露下部电极112的两个边缘部分(外围部分，periphery)的电介质114，以及由金属制成的上部电极116。第一插塞126与下部电极112所暴露的两个边缘部分相接触，并且在第一插塞126上形成第一金属线132。此外，至少一个第二插塞128与上部电极116接触，并且在第二插塞128上形成第二金属线134。

制造图1中的具有MIM电容器的半导体器件包括几个步骤。首先，在第一层间绝缘膜102中形成通道(via)图样104。形成通道图样104以便与包括晶体管的预沉积层(predeposition layer)(未示出)接触。接下来，在第一层间绝缘膜102上顺序地形成第一金属膜、电介质膜和第二金属膜。然后，蚀刻第二金属膜和电介质膜以形成上部电极116和电介质114。同样，蚀刻第一金属膜以形成下部电极112，从而形成具有平坦化结构的MIM电容器110。在形成下部电极112的时候，形成了与通道图样104接触的电路线108。形成电介质114和上部电极116以便暴露下部电极112的每个边缘部分(外围部分，peripheral portion)。

继续参照图1，在第一层间绝缘膜102和MIM电容器110上形成第二层间绝缘膜120。然后，通过化学机械抛光(CMP)工艺平坦化第二层间绝缘膜120的表面。接下来，蚀刻第二层间绝缘膜120以形成用于分别暴露下部电极112的两个边缘部分和上部电极116中的至少一个部分的第一通道孔V1和第二通道孔V2。

接下来，在第一通道孔V1和第二通道孔V2的表面上以及在第二层间绝缘膜120上沉积阻挡膜122。然后，在阻挡膜122上沉积钨膜124以便填充第一通道孔V1和第二通道孔V2。然后，在钨膜124和阻挡膜122上实施CMP以便暴露第二层间绝缘膜120，从而在第一通道孔V1和第二通道孔V2内分别形成与下部电极112和上部电极116接触的第一插塞126和第二插塞128。其后，在第二层间绝缘膜120上沉积第三金属膜。然后，蚀刻第三金属膜，从而来形成与第一插塞126接触的第一金属线132和与第二插塞128接触的第二金属线134。

然而，由于高度集成导致的电容器区的减小，如图1所示的现有技术的具有MIM电容器的半导体器件存在不能达到期望的电容量级(level)的问题。为了获得高Q值和低电压率，结合存储器和逻辑部件的半导体器件必须在每单元区域上具有高电容。为了增加电容，需要扩大电极区。因此，现有技术的MIM电容器结构导致芯片尺寸的增加，而芯片尺寸的增加阻碍了高度集成。

发明内容

总体而言，本发明示例性实施例涉及一种具有金属绝缘体金属(MIM)电容器的半导体器件及其制造方法，该半导体器件尽管减小了电容器区，但仍然可以达到期望的电容。

在本发明一个示例性实施例中，具有MIM电容器的半导体器件包括：包括一对互相隔离开的金属图样的下部电极，被形成以覆盖下部电极的隔离开的金属图样表面的电介质，形成于电介质上的金属插塞，以及由金属制成并且形成于金属插塞上的上部电极。

在本发明另一示例性实施例中，具有MIM电容器的半导体器件包括：金属线，被形成以覆盖金属线的第一层间绝缘膜，在第一层间绝缘膜中互相隔离开以与金属线接触的一对第一通道图样，以及形成于第一层间绝缘膜上包括一对金属图样的下部电极。下部电极的这对金属图样互相隔离开并且被形成以分别与第一通道图样接触。具有MIM电容器的半导体器件进一步包括：形成于第一层间绝缘膜上的第二层间绝缘膜。该第二层间绝缘膜具有用于暴露下部电极和邻近下部电极的第一层间绝缘膜的孔。具有MIM电容器的半导体器件进一步包括：形成于该孔表面上的电介质，形成于电介质上以填充孔的金属插塞，以及形成于第二层间绝缘膜上由金属制成的上部电极。

然而，在本发明另一个示例性实施例中，一种制造具有MIM电容器的半导体器件的方法包括多个步骤。首先，在预沉积层上形成金属线。接下来，在预沉积层上形成第一层间绝缘膜以覆盖金属线。然后，在第一层间绝缘膜内形成一对与金属线接触的第一通道图样。接下来，在第一层间绝缘膜上形成下部电极。该下部电极包括一对互相隔离开的金属图样并且每个金属图样与第一通道图样中的一个接触。然后，形成电介质以便覆盖下部电极的金属图样。接下来，在电介质上形成第二层间绝缘膜。该第二层间绝缘膜具有用于暴露下部电极部分和邻近下部电极部分的第一层间绝缘膜的孔。然后，在通过该孔暴露的电介质上形成金属插塞。金属插塞填充该孔。最后，在第二层间绝缘膜上形成由金属制成的上部电极。

提供本概要的目的在于以简单的形式介绍概念的选择，这些概念将在以下的具体实施方式中作进一步描述。本概要不是为了确定所要求的主题内容的关键特征或本质特性，也不是为了用作确定所要求的主题内容的范围的辅助。此外，可以理解的是，本发明的上述总体描述和以下的具体描述都是示例性的和说明性的，并且旨在提供对所要求的本发明的进一步解释。

附图说明

将结合附图在所给出的示例性实施例的下述描述中披露本发明示例性实施例，在附图中：

图1是具有MIM电容器的现有技术的半导体器件的横截面图。

图2是具有示例性MIM电容器的示例性半导体器件的横截面图。

图3A到图3D是图2所示的具有示例性MIM电容器的示例性半导体器件的过程横截面图。

具体实施方式

在下述实施例的详细描述中，现在将详细地参照本发明的具体实施方式和在附图中示出的实施例。在所有可能的地方，在整个附图中使用相同的标号以表示相同或相似的部件。这些具体实施方式描述的足够详细以使本领域技术人员能够实施本发明。可以利用其他的具体实施方式，并在不脱离本发明的范围内可以作结构的、逻辑的和电的改变。而且，可以理解的是，本发明的各种具体实施方式，尽管不同，但不是一定互相独立的。例如，在一个具体实施方式中描述的显著特征、结构或特性也可能包含在其他的具体实施方式中。因此，以下的具体描述不应该被局限的理解，而本发明的范围仅通过所附的权利要求以及这些权利要求所享有的等同替换的全部范围来限定。

图2是具有示例性MIM电容器的示例性半导体器件的横截面图。如图2中所披露，示例性MIM电容器210包括：包括一对互相隔离开的金属图样的下部电极212，被形成以覆盖下部电极212的金属图样表面的电介质214，以及形成于电介质214上的金属插塞226。下部电极212的这对金属图样可以由例如Ti/TiN形成。电介质214由氮化膜制成并可以具有双层结构。在下部电极212的金属图样的顶部表面和侧表面上形成电介质214。金属图样的侧表面用作电容器区。金属插塞226可以由例如钨224制成，并可以进一步包括阻挡膜222。金属插塞226具有桥形，该桥形覆盖隔离开的金属图样之间的间隙而金属图样的每个侧表面不彼此相向。

继续参照图2，在下部电极212下方形成一对第一通道图样204以便与下部电极212的金属图样接触。在第一通道图样204的下方形成金属线200以便与第一通道图样204接触。此外，在第二层间绝缘膜220上形成由金属制成的上部电极230，以及形成至少一个第二通道图样234以与上部电极230接触。

继续参照图2，伴随着MIM电容器210的每一层的部件，电路图样形成在邻近MIM电容器区的区域中，而且他们互相垂直连接从而形成通道电路。示例性半导体器件进一步包括：第一层间绝缘膜202，第三层间绝缘膜232，以及孔h。

图2中的示例性MIM电容器包括：包括隔离开的金属图样的下部电极212，被形成以覆盖隔离开的金属图样的电介质214，以及形成于电介质上的诸如钨插塞的金属插塞226。从而，相比于其中顶部表面单独被用作电极表面的现有技术，通过使用下部电极的侧表面作为电极表面，图2中示例性MIM电容器可以得到增加的电容，并因此尽管由于高度集成导致的电容器区减小，该MIM电容器仍然可以实现期望的电容值。结果，可以实现具有高性能的结合存储器和逻辑部件的半导体器件。

现在参照图3A到图3D，将描述一种制造图2所示的具有示例性MIM电容器210的示例性半导体器件的示例性方法。

首先参照图3A，在包括晶体管的预沉积层(未示出)上形成金属线200。同样，在预沉积层上形成第一层间绝缘膜202以覆盖金属线200。然后，蚀刻第一层间绝缘膜202从而形成用于暴露金属线200的通道孔，然后在通道孔中放置导电膜从而形成一对与金属线200接触的第一通道图样204。第一通道图样204互相隔离开。同样，在形成第一通道图样204后，在电路线区中形成与用于通道电路的第一金属图样接触的用于通道电路的第一通道图样。

现在参照图3B，在第一层间绝缘膜202上沉积诸如Ti/TiN膜的金属膜。然后，图样化该金属膜，从而形成包括一对互相隔离开的金属图样的下部电极212。形成下部电极212的每一个金属图样以与第一通道图样204中的一个接触。在形成下部电极212的过程中，在电路线区中形成与用于通道电路的第一通道图样接触的用于通道电路的第二金属图样。接下来，在下部电极212和第一层间绝缘膜202上形成电介质214。电介质214可以由氮化膜以这种覆盖下部电极212的金属图样的形状形成。电介质214的材料被沉积的厚度可以达到在下部电极212的金属图样的侧表面上沉积的部分的厚度，例如，在大约300埃到大约600埃之间的厚度。

现在参照图3C，在电介质214上沉积第二层间绝缘膜220，以及然后通过CMP工艺平坦化第二层间绝缘膜220的表面。其后，蚀刻第二层间绝缘膜220以形成孔h来暴露在与第二层间绝缘膜220相邻的第一层间绝缘膜202部分上形成的下部电极212和电介质214。在形成孔h的过程中，电介质214覆盖了下部电极212的金属图样的侧表面，从而防止了下部电极212中蚀刻损害的发生。在形成孔h后，形成用于通道电路的孔以暴露形成于电路线区中用于通道电路的第二金属图样。

为了补偿在形成孔h后电介质的损失，在包括通过孔h暴露的电介质214部分的孔h的表面上和在第二层间绝缘膜220上附加地形成电介质膜221。其后，在附加沉积的电介质膜221上形成阻挡膜222，以及然后在阻挡膜222上沉积钨224以填充孔h。接下来，在钨224、阻挡膜222和附加沉积的电介质膜221上实施CMP以暴露第二层间绝缘膜220来在孔h内形成诸如钨插塞的金属插塞226，从而使MIM电容器210成形。

在本发明一个示例性实施例中，通过将由氮化膜制成的电介质221和214设置为端点检测(End Point Detect)(EPD)来实施用于形成钨插塞226的CMP工艺。在本示例性实施例中，钨的CMP工艺防止了在第二层间绝缘膜220上残留钨的现象而且降低了产量减小(yield reduction)的可能性。同时，在形成钨插塞226后，在形成于电路线区中用于通道电路的孔内形成另一个具有阻挡膜的钨插塞。

现在参照图3D，在第二层间绝缘膜220上沉积诸如TiN的金属膜。然后，图样化该金属膜，从而形成与钨插塞226接触的上部电极230。在形成上部电极230后，形成与电路线区中的另一个钨插塞接触的用于通道电路的第三金属图样。

接下来，在第二层间绝缘膜220上形成第三层间绝缘膜232以覆盖上部电极230。其后，蚀刻第三层间绝缘膜232以形成至少一个用于暴露上部电极230的通道孔，并在通道孔中放置导电膜以从而形成与上部电极230接触的第二通道图样234。在形成第二通道图样234后，在电路线区中形成与用于通道电路的第三金属图样接触的用于通道电路的第二通道图样。

在此之后，顺序地实施了一系列已知的工艺，从而完成图2所示的具有示例性MIM电容器的示例性半导体器件的制造。

尽管本文中已经示出并阐述了本发明的多个示例性实施例，但是应该理解的是，可以对这样的示例性实施例进行多种修改。从而本发明的范围通过下述权利要求及其等同替换的范围来限定。

Claims (18)

1.一种具有金属绝缘体金属(MIM)电容器的半导体器件，包括:

下部电极，包括一对互相隔离开的金属图样；

电介质，被形成以覆盖所述下部电极的隔离开的所述金属图样的表面；

金属插塞，形成于所述电介质上；以及

上部电极，由金属制成并且形成于所述金属插塞上。

2.根据权利要求1所述的半导体器件，进一步包括一对第一通道图样，所述一对第一通道图样形成于所述下部电极的下方以与所述下部电极的所述金属图样接触。

3.根据权利要求2所述的半导体器件，进一步包括金属线，所述金属线形成于所述第一通道图样的下方以与所述第一通道图样接触。

4.根据权利要求1所述的半导体器件，进一步包括至少一个第二通道图样，所述至少一个第二通道图样形成于所述上部电极上以与所述上部电极接触。

5.根据权利要求1所述的半导体器件，其中，所述电介质被形成以覆盖所述插塞的底部和侧表面，包括所述下部电极的所述金属图样的表面。

6.根据权利要求1所述的半导体器件，其中，所述电介质由氮化膜制成。

7.根据权利要求1所述的半导体器件，其中，所述金属插塞由钨制成并且包括阻挡膜。

8.一种具有MIM电容器的半导体器件，包括:

金属线；

第一层间绝缘膜，被形成以覆盖所述金属线；

一对第一通道图样，在所述第一层间绝缘膜中互相隔离开以与所述金属线接触；

下部电极，包括一对互相隔离开的金属图样并且形成于所述第一层间绝缘膜上以分别与所述第一通道图样接触；

第二层间绝缘膜，形成于所述第一层间绝缘膜上，并且具有用于暴露所述下部电极和邻近所述下部电极的所述第一层间绝缘膜的孔；

电介质，形成于所述孔的表面上，所述孔的表面包括所述下部电极的所述金属图样的表面；

金属插塞，形成于所述电介质上以填充所述孔；以及

上部电极，由金属制成并形成于所述第二层间绝缘膜上。

9.根据权利要求8所述的半导体器件，进一步包括至少一个第二通道图样，所述至少一个第二通道图样形成于所述上部电极上以与所述上部电极接触。

10.根据权利要求8所述的半导体器件，其中，所述电介质由氮化膜制成。

11.根据权利要求8所述的半导体器件，其中，所述金属插塞由钨制成并且包括阻挡膜。

12.一种制造具有MIM电容器的半导体器件的方法，包括以下步骤:

在预沉积层上形成金属线；

在所述预沉积层上形成第一层间绝缘膜以覆盖所述金属线；

在所述第一层间绝缘膜内形成与所述金属线接触的一对第一通道图样；

在所述第一层间绝缘膜上形成下部电极，所述下部电极包括一对互相隔离开的金属图样并且每个所述金属图样与所述第一通道图样中的一个接触；

形成电介质以覆盖所述下部电极的所述金属图样；

在所述电介质上形成第二层间绝缘膜，所述第二层间绝缘膜具有用于暴露所述下部电极部分和邻近所述下部电极部分的所述第一层间绝缘膜的孔；

在通过所述孔暴露的所述电介质上形成金属插塞以填充所述孔；以及

在所述第二层间绝缘膜上形成由金属制成的上部电极。

13.根据权利要求12所述的方法，进一步包括形成至少一个与所述上部电极接触的第二通道图样的步骤。

14.根据权利要求12所述的方法，其中，所述电介质由氮化膜形成。

15.根据权利要求14所述的方法，其中，所述氮化膜形成的厚度达到在所述下部电极的所述金属图样的侧表面上形成的部分的厚度。

16.根据权利要求15所述的方法，其中，形成所述氮化膜达到在大约300埃到大约600埃之间的厚度。

17.根据权利要求12所述的方法，其中，形成金属插塞的步骤包括以下步骤:

在所述孔的表面上附加地沉积电介质膜，包括在通过所述孔暴露的所述电介质部分上和在所述第二层间绝缘膜上附加地沉积所述电介质膜，以补偿所述电介质的损失；

在所述附加沉积的电介质膜上形成阻挡膜；

在所述阻挡膜上沉积钨以填充所述孔；以及

在所述钨、所述阻挡膜和所述附加沉积的电介质膜上实施化学机械抛光(CMP)以暴露所述第二层间绝缘膜。

18.根据权利要求17所述的方法，其中，通过将由氮化膜制成的所述电介质设置为端点检测(EPD)来执行在所述钨、所述阻挡膜和所述附加沉积的电介质膜上实施CMP的步骤。

Images