CN1195890A - 在基底上制作具有电荷存储电容的存储元件的方法 - Google Patents

Abstract

一种在基底上制作具有电荷存储电容的存储元件的方法,包括在形成的晶体管上形成不同材料的第一与第二绝缘层,形成曝露第一源/漏极区的第一接触窗,沉积第一多晶硅层和第三绝缘层,形成第二接触窗并以第二多晶硅层充填,研磨以除去第二多晶硅层的多余部分,除去第三绝缘层曝露出多晶硅超构造,再形成下电极、电介质层和上电极。

Description

在基底上制作具有 电荷存储电容的 存储元件的方法

本发明涉及在半导体元件之内，掺杂区上的电容结构的制作，特别是涉及可在动态随机存取存储(DRAM，Dynamic Random-Access Memory)元件内存储电荷的电容元件的制作。

DRAM元件内存储单元尺寸不断缩小，从而DRAM的存储密度不断增加，这表明存储单元内构造尺度缩减，制作这种小型构造时困难相对增加。典型的DRAM存储单元包括一电荷存储电容，其电连接至一“传递”MOS晶体管(“pass”MOS transistor)的漏极，传递晶体管的作用在于做为一个切换开关，在数据读出或写入程序进行期间，其可以选择性地将电荷存储电容耦接至存储单元的信号线，以便对电容进行放电或充电。随着DRAM存储单元制作得越来越小，传递晶体管的尺寸必须很小，同时也必须使存储单元电容能够将存储在其中的电荷量维持于必要的程度之上。

依照较小的设计准则来制作DRAM时所发生的一种困难是，DRAM的电荷存储电容制作得很小，难于维持可接受程度的电荷量。若电容所存储的电荷量太小，对DRAM的存储单元所进行的数据读取便会更为困难，并使数据更易于受到漏电与杂讯噪声的干扰，并且会使得整个系统需要以更高的频率进行充电更新(refresh)作业。因此，DRAM的电荷存储电容需要被设计得能够在相同或更小的基底材料空间内提供较高的电容量。制作具有较高电容量的电荷存储电容的一种策略，是提供一种堆叠或翼形的构造，以便利用对电容本身提供垂直方向的超构造(superstructure)，因而增加额外的电容电极面积。

不过，现有的制作堆叠及翼形电容构造的方法相当复杂。例如，许多这类工艺需要执行多次的高精确度的对准步骤，才能制作出在垂直方向上伸展开的电容翼。

因此本发明的目的在于提供制作DRAM电容构造的一种更为可行的制作方法。

为实现上述目的，本发明一方面提供一种在一基底上制作存储元件的方法，其步骤包括：提供一晶体管，其具有形成于基底表面上的源/漏极区，并具有形成于基底表面上的一栅电极。接着在晶体管上沉积第一绝缘层，并在第一绝缘层上沉积材料与第一绝缘层不同的第二绝缘层。再通过第一及第二绝缘层提供第一接触窗，以曝露出晶体管的第一源/漏极区，并在第二绝缘层上沉积第一多晶硅层，第一多晶硅晶层与晶体管的第一源/漏极区电接触。之后在第一多晶硅层上沉积第三绝缘层，并使第三绝缘层成像，以便提供第二接触窗并曝露出第一多晶硅层。接着沉积第二多晶硅层以充填第二接触窗，并进行研磨以除去第二多晶硅层的多余部分。接着除去第三绝缘层以便曝露出垂直于第一多晶硅层而延伸的一种多晶硅超构造，形成电荷存储电容的下电极的至少一部分。接着在多晶硅超构造与第一多晶硅层上方形成一电介质层，并沉积第三多晶硅层而形成电荷存储电容的上电极。

本发明另一方面提供一种在一基底上制作存储元件的方法，该存储元件包括一电荷存储电容，而该方法的步骤包括：提供一晶体管，其具有形成于基底表面上的源/漏极区，并具有形成于基底表面上的一栅电极。再在晶体管上沉积第一绝缘层，并通过第一绝缘层提供第一接触窗，以曝露出晶体管的第一源/漏极区，再在第一绝缘层上形成第一导电材料层，其第一导电材料层电连接至晶体管的第一源/漏极区。接着在第一导电材料层上沉积第二绝缘层，并使第二绝缘层成像，以便提供第二接触窗，其曝露出第一导电材料层。之后沉积第二导电材料层以充填第二接触窗，并进行研磨以除去第二导电材料层的多余部分。接着除去第二绝缘层以便曝露出在第一导电材料层之上垂直延伸的一种超构造，以形成电荷存储电容的下电极的至少一部分。之后在超构造与第一导电材料层上方形成一电介质层，并沉积第三导电材料层以形成电荷存储电容的上电极。

以下结合附图来详述本发明的优选实施例。附图中：

图1-7显示根据本发明的一个优选实施例的DRAM电荷存储电容，以及制作该DRAM电荷存储电容的方法。

本发明的该优选实施例提供了一种比现有工艺简单的制作DRAM电荷存储电容的方法。本发明的具体实施例可制作堆叠电容电极的一种垂直伸展的翼形或柱形构造，其利用化学机械研磨的程序来避免必须使用其它更为复杂且昂贵的光刻腐蚀制作工艺。

本发明的一个实施例可在一硅基底上形成场氧化物的隔绝构造，因而在基底上界定了有源元件区。传递晶体管接着在有源元件区内形成，并再沉积一氧化硅层。优选的情况是，形成的氧化硅具有平坦的表面，或者氧化硅的表面应接受平坦化的处理。接着将一薄氮化硅层沉积在氧化层上，并穿过氮化硅与氧化硅层而开出介层洞，以便曝露出存储阵列每一个传递晶体管的源/漏极区之一。一多晶硅层接着沉积下来以便延伸通过介层洞，形成与传递晶体管的源/漏极区接触的多晶硅垂直内连线。接着执行微影工艺以便在多晶硅层内在侧向方向上界定电容的下电极片，其每一电容的下电极片，都经由一条对应的多晶硅垂直内连线，连接至一个传递晶体管的一源/漏极区。接着沉积一第二氧化硅层，以便覆盖电容的下电极片，并再进行微影工艺，以便穿透第二氧化层而提供到达每一电容下电极片的多个接触窗。接着沉积一第二多晶硅层，以便充填每一个接触窗。之后进行一次化学机械研磨的程序，其利用氧化层作为研磨的阻挡层，以便将第二多晶硅层的多余部分除去。接着将第二氧化层剥除，留下了由下电极片向上垂直伸展的，具有翼形或柱形造形的电容下电极片构造。接着形成一电介质层，其覆盖住电容的下电极片，然后形成电容的上电极片，其后的工艺可根据现有技术的方式继续进行。

下面参考附图以较详细的方式说明本发明的要点。图1中显示一DRAM单元的一部分结构，表示在制作中间阶段的局部截面图。在图中所显示的存储单元的左侧已形成有DRAM的一传递或传输晶体管，在此基础上作一电荷存储电容，其将与存储单元的传递晶体管的源/漏极区接触。一个场隔绝区12，例如，氧化硅的场隔绝区，利用LOCOS局部区域氧化或其它的元件隔绝工艺形成于P型硅基底10的表面上。利用在高温下进行的一次氧化工艺或利用CVD，可在基底表面上形成一栅极氧化物层14，其厚度约在40至200A之间。接着利用温度约在600至650℃之间所执行的一次低压化学气相沉积(LPCVD)，在基底10以及栅极氧化物层14的表面上沉积形成厚度约在2,000至4,000A之间的一多晶硅层。接着对该多晶硅层进行掺杂处理，其最好应利用N型注入物，在沉积进行的期间进行掺杂，或利用一次离子注入处理，其后接着进行一次回火处理而进行掺杂。若准备使用一种多层导体，诸如金属硅化物/多晶硅层的构造做为DRAM晶体管的栅电极，则此时最好应形成多层的导体构造。

接着利用成像程序制成栅电极与导线，其利用形成一光致抗蚀剂层或其它的掩模层，并接着进行蚀刻，而形成多晶硅栅电极16以及多晶硅导线18。之后即制作源/漏极接触20，22。在某些实施例中，其利用，例如，砷或磷离子进行植(注)入，以便在基底内形成中等掺杂的N型区，因而在源/漏极20，22内制成一个轻掺杂漏极(LDD)的构造。接着可以沿着栅电极16与导线18侧提供绝缘侧壁分隔物结构。分隔物由氧化硅或氮化硅制成，其可利用进行毯覆式沉积的工艺，在元件上沉积一层适当的绝缘材料，并再对绝缘层进行回蚀，因而形成这些分隔物构造。接着进行一第二次的植入，以便完成源/漏极区20，22的LDD构造，其在源/漏极区内形成了重掺杂区，并形成在存储单元晶体管的栅电极16的两侧上自动对准的分隔物构造。在其它的实施例中，特别是这些根据较微小尺寸的设计准则所进行的实施例中，一LDD只可使用做为漏极区，其源极区具有均匀的掺杂状态，或者，也以在传递晶体管的源与漏极都使用均匀中等程度的掺杂剂量。

在传递晶体管的源与漏极区形成之后，一绝缘层24，如氧化硅，利用例如以四乙氧基硅烷(TEOS)进行的一次等离子增强化学气相沉积(PECVD)工艺沉积于元件上。尽管其它的绝缘物质与其它的沉积法，也可以用来制成绝缘层24，但是，任何材料上的替换，应能保持当绝缘层24被蚀刻时，绝缘层24与元件的其它曝露构造层之间，应具有在后面将描述的选择性蚀刻特性以及蚀刻或研磨阻挡特性。最好是，绝缘层24应具有平坦的表面，不论其平坦表面是利用多层沉积与回蚀程序，或利用，例如，CMP程序而获得的。两者不论是哪一种处理方式，都应在栅电极16与导线18的表面上留下具有充足厚度的氧化物层。为达到此目的，氧化硅层24的沉积应到达大约2,500至5,000A之间的厚度。接着，相对较薄的一第二绝缘材料层，诸如氮化硅，可在例如一次CVD程序中被沉积下来。氮化硅层26将被使用做为蚀刻阻挡层，因此氮化硅层最少应有300至500A的厚度。这会产生图1中所显示的构造。在图中所示的存储单元中，如同与许多其它现有的DRAM一样，两源/漏极区中之一(20)作为一位线，以便将多个传递晶体管耦接在一起，而另一源/漏极区22则被当作电荷存储电容的接触使用。栅电极16在DRAM内当作字线使用。

在图1所示元件的表面上提供了一光致抗蚀剂层，并在氮化硅层26的表面上形成了一掩模，其开口与/漏极区22对准。氮化硅层26接着便利用一种各向异性蚀刻工艺，以例如SF₆，He与O₂混合的一种适当蚀刻剂进行蚀刻。氧化硅层24利用，例如由CHF₃，O₂与Ar所构成的混合气体进行蚀刻，以便曝露出源/漏极区22处的基底的表面，并持续进行过度蚀刻，以便清洁表面，以确保后续的掺杂多晶硅沉积程序能够与源/漏极区22形成良好的接触状况。Applied Materials Corporation所制造的p5000蚀刻机可提供这些工艺处理程序，以及其它各向异性蚀刻工艺所需要的一种相当适宜的蚀刻环境，虽然使用其它的蚀刻系统也可以。在介层洞28已被蚀刻完成，曝露出源/漏极区22的表面时，光致抗蚀剂掩模可通过蚀刻去除，以便产生如图2中所显示的构造。

接着在大约600至650℃的温度下，利用LPCVD工艺在氮化硅层26的表面上沉积一多晶硅层，其厚度约为1,000至5,000A之间，并且在垂直方向上伸展作为介层洞28内的内连线，以便接触源/漏极区22。这层多晶硅在其进行沉积期间，利用加入磷或砷而沉积形成，或者是利用磷离子，在大约30至100KeV的较佳能量下进行一次离子注入程序，达到大约1×10¹⁶离子/cm²的剂量，其后再进行一次回火处理而形成。再在多晶硅层上沉积一光致抗蚀剂层，并进行成像以形成一掩模，其可被利用来在侧向方向上将多晶硅层构图为构成电荷存储电容的下电极一部分的片层30。多晶硅的蚀刻可以利用由氯气与诸如HBr的含溴气体所获得的一种等离子蚀刻剂进行。如图3所示，构成了电荷存储电容的下电极基础的多晶硅片层30，是利用由氧化硅层24中的介层洞28内垂直伸展向上的多晶硅内连线，而连接至对应传递晶体管的两源/漏极区之一。

一第二氧化硅层32，或者其它最好可被各向异性蚀刻，而不会侵蚀到多晶硅或第二绝缘层26所使用的材料的牺牲材料，被沉积于电容下电极的片层之上，并覆盖住第二绝缘层26的曝露部分。第二氧化硅层32的沉积厚度决定了翼形，柱形或其它形状构造在片层30上形成的高度。因此，便需要将氧化硅层32的厚度做得相对较厚些，例如，达到2,000至10,000A的程度。

接着，例如利用公知的光刻方法，在氧化硅层32的表面上形成一掩模，因而在第二氧化硅层32的表面上留下一个开口的图样，并与每一多晶硅片层30互相对准。实际上，任何可以形成于氧化硅层32表面上的图样都可以用来形成电容的下电极的垂直延伸部分。例如，其可能的图样包括同心环或方形，一个平行矩形的阵列，或一个方形或圆的阵列等。氧化硅层32接着以例如由CHF₃，O₂与Ar所构成的气体进行蚀刻，以便首先曝露出在片层30处的基底表面，并再进行过度蚀刻，以便清洁片层30的表面，以确保后续进行的，经掺杂多晶硅的沉积，能够形成良好的接触状况。接着再将掩模除去。

接着利用LPCVD将一多晶硅层34沉积在氧化硅层32片层30的表面所形成的接触窗内，其沉积了充足的多晶硅，以便过度地充填接触窗，如图4所示的情形。这层多晶硅34可以在其进行沉积的期间予以掺杂，或利用与前述掺杂多晶硅层30时相同的方式，进行一次离子植入的程序而予以掺杂。接着再进行化学机械研磨(CMP)的程序，以便去除多余的多晶硅。氧化硅层32的表面此时用作研磨阻挡层，以便形成于片层30上方的柱形，翼形或其它超构造36的整个垂直伸展部分能够保留在其原位上(图5)。氧化硅层32接着被去除，最好是使用一种稀释的HF溶液进行去除，因为HF可以有效地蚀刻氧化硅而不会对氮化硅蚀刻阻挡层26侵蚀到达令人无法接受的程度。这次蚀刻会使下电极维持曝露在外，如图6中所示的情形，其中多晶硅下电极超构造36伸展于片层30上方到达大约2,000至10,000A的程度。

后续工艺步骤接着再在电荷存储电容的下电极的曝露多晶硅表面上形成一电介质层38，如图7所示的情形，其厚度约为30至150A。最好，该电介质材料应具有高介电常数，并可在制作得较薄时不致于形成针孔与/或其它的局部缺陷。一种适当的电介质层可利用，例如CVD法沉积一氮化硅层而形成，并再在氮化硅层的表面上生长一层薄的氧化物。通常，在一层氧化物层顶上所形成的这种“NO”层，诸如覆盖着多晶硅下电极表面的原始氧化层，会使得真正的电介质膜具有一种“ONO”(氧化物-氮化物-氧化物)的构造。若根据另一种方式，下电极表面上的原始氧化层也可以利用将元件浸入一稀释的HF溶液之中去除。此时电介质层便形成了一种“NO”的结构。最后，利用LPCVD在元件上沉积一多晶硅层40，接着此多晶硅层40以离子植入进行掺杂，并形成图形而制成电容的上电极。接着可进一步以现有的工艺技术，完成DRAM元件的制作。

虽然已结合附图公开了本发明的优选实施例，但是其并非用以限定本发明，本领域的技术人员在不脱离本发明精神范畴的情况下，可作出各种更动与变化，因此本发明的保证范围应当由后附权利要求及其等同物来限定。

Claims (14)

1.一种在基底上制作具有电荷存储电容的存储元件的方法，该方法的步骤包括：

提供一晶体管，其具有形成于基底表面上的源/漏极区，并具有形成于基底表面上的一栅电极；

在晶体管上沉积第一绝缘层；

在第一绝缘层上沉积材料与第一绝缘层不同的第二绝缘层；

通过第一及第二绝缘层提供第一接触窗，以曝露出晶体管的第一源/漏极区；

在第二绝缘层上沉积第一多晶硅层，第一多晶硅层与晶体管的第一源/漏极区电接触；

在第一多晶硅层上沉积第三绝缘层，并使第三绝缘层成像，以便提供第二接触窗并曝露出第一多晶硅层；

沉积第二多晶硅层以充填第二接触窗；

进行研磨以除去第二多晶硅层的多余部分；

除去第三绝缘层以便曝露出在第一多晶硅之上垂直延伸的一多晶硅超构造，形成电荷存储电容的下电极的至少一部分；

在多晶硅超构造与第一多晶硅层上方形成一电介质层；以及

沉积第三多晶硅层并形成电荷存储电容的上电极。

2.如权利要求1所述的方法，其中第一与第二绝缘层之一包括氧化硅，而第一与第二绝缘层中的另一个包括氮化硅。

3.如权利要求2所述的方法，其中第一绝缘层为氧化硅。

4.如权利要求1所述的方法，其还包含使第一绝缘层表面平坦化的步骤。

5.如权利要求1所述的方法，其中第一接触窗被第一多晶硅层充填。

6.如权利要求1所述的方法，其中第三绝缘层使用第二绝缘层作为蚀刻阻挡物而被除去。

7.如权利要求5所述的方法，其中第三绝缘层为氧化硅。

8.如权利要求7所述的方法，其在沉积第三绝缘层的步骤前，还包含使第一多晶硅层成像以便在晶体管的第一源/漏极区上形成一板片的步骤。

9.如权利要求1所述的方法，其中晶体管被耦接至一位线且其中存储元件为一DRAM。

10.如权利要求1所述的方法，其中研磨步骤为使用第三绝缘层表面作为研磨阻挡物的一化学机械研磨程序。

11.如权利要求1所述的方法，其中多晶硅超构造包含一个阵列的翼或柱。

12.一种在基底上制作具有电荷存储电容的存储元件的方法，该方法的步骤包括：

提供一晶体管，其具有形成在基底表面上的源/漏极区，并具有形成于基底表面上的一栅电极；

在晶体管上沉积第一绝缘层；

通过第一绝缘层提供第一接触窗，以曝露出晶体管的第一源/漏极区；

在第一绝缘层上形成第一导电材料层，第一导电材料层电连接至晶体管的第一源/漏极区；

在第一导电材料层上沉积第二绝缘层，并使第二绝缘层成像，以便提供第二接触窗，其曝露出第一导电材料层；

沉积第二导电材料层以充填第二接触窗；

进行研磨以除去第二导电材料层的多余部分；

除去第二绝缘层以便曝露出在第一导电材料层之上垂直延伸的一超构造，形成电荷存储电容的下电极的至少一部分；

在超构造与第一导电材料层上方形成一电介质层；以及沉积第三导电材料层并形成电荷存储电容的上电极。

13.如权利要求12所述的方法，其中研磨步骤为使用第二绝缘层表面作为研磨阻挡物的一化学机械研磨程序。

14.如权利要求12所述的方法，其中第二绝缘层的形成材料与形成第一绝缘层的材料不同。

Images