CN100345297C - 用于逻辑集成电路的嵌入式电容结构 - Google Patents

用于逻辑集成电路的嵌入式电容结构 Download PDF

Info

Publication number
CN100345297C
CN100345297C CNB031009662A CN03100966A CN100345297C CN 100345297 C CN100345297 C CN 100345297C CN B031009662 A CNB031009662 A CN B031009662A CN 03100966 A CN03100966 A CN 03100966A CN 100345297 C CN100345297 C CN 100345297C
Authority
CN
China
Prior art keywords
metal
ground
layer
opening
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031009662A
Other languages
English (en)
Other versions
CN1459858A (zh
Inventor
蔡腾群
许嘉麟
郑懿芳
林义雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22534282&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN100345297(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1459858A publication Critical patent/CN1459858A/zh
Application granted granted Critical
Publication of CN100345297C publication Critical patent/CN100345297C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种制作垂直三维金属绝缘金属电容结构(MIM capacitor structure，meta-insulator-metal capacitor structure)的方法。本方法是利用在一底材上制作一垂直三维金属绝缘金属电容结构且与铜镶嵌结构相容，以减少在相等的电容量时，在逻辑电路中电容结构的面积，因此，可以提高垂直三维电容结构的电容密度。此外，在本发明中提供一种在逻辑集成电路中整合铜镶嵌制程，制作垂直三维金属绝缘金属电容结构的方法，且其制程相容于铜镶嵌结构的制程，使得形成电容结构时所需的光罩数目可以减少，即减少制程步骤。

Description

用于逻辑集成电路的嵌入式电容结构
(1)技术领域
本发明有关一种垂直三维金属绝缘金属电容结构，特别是有关一种在逻辑集成电路中，整合铜镶嵌制程并与铜镶嵌制程相容的垂直三维金属绝缘金属电容结构的制作方法。
(2)背景技术
精密的电容对于互补式金属氧化物半导体(CMOS，complementary metal oxidesemiconductor)模拟应用一般为金属绝缘金属电容(MIM capacitor structure，metal-insulator-metal capacitor)或是多晶硅绝缘多晶硅电容(PIP capacitor，polysilicon-insulator-polysilicon capacitor)。
然而，多晶硅绝缘多晶硅电容较少使用是由于在互补式金属氧化物半导体的应用中产生许多的问题。特别地是，多晶硅绝缘多晶硅电容一般是执行在互补式金属氧化物半导体之前，加热及氧化循环会在互补式金属氧化物半导体制程过程中发生而降低多晶硅-绝缘-多晶硅电容的效能。另外，模拟电路的精密度的改善需要降低电容量的变化且最好是维持大约为25百万分之一的电压下。然而，多晶硅绝缘层多晶硅电容经由输送消耗是随着通过多晶硅绝缘多晶硅电容的表面电压的改变而改变电容量。因此，多晶硅绝缘多晶硅电容并不能维持目前精密模拟电路一致性的需求。另外，多晶硅绝缘多晶硅电容通常在使用时会将电荷补捉在绝缘层内。
因此，在互补式金属氧化物半导体制程之后，经常使用金属绝缘金属电容，且对于模拟式电路，金属绝缘金属电容较常被利用。然而，金属绝缘金属电容也会发生在制程上的问题。特别是在传统的金属绝缘金属电容以二氧化硅作为绝缘层时，并不能使用铜镶嵌金属导线，这是由于铜金属会扩散通过电容结构且会造成漏电流的问题。在其他方面来说，铜在传统的电容结构中并非为一个良好的电极。因此，传统的金属绝缘金属电容结构仅仅只能用于铝金属导线中。但在铜镶嵌导线逐渐被广泛应用在互补式金属氧化物半导体技术时，与铝导线相比较，铜导线的成本不仅较低且具有较简单的制程步骤及良好的导电性及电致迁移阻力。因此，需要一个金属绝缘金属电容能与铜镶嵌导线相容的制程及结构。
现今在半导体混合模式集成电路制程的″金属绝缘金属电容″结构皆属于传统平板状电容结构(plate capacitor structure)，因此常需占用极大的线路设计面积才能达到所需的设计电容量要求。另外传统制作平板状电容结构常需另外使用三层光罩才能形成所需电容结构，如图1所示。根据传统平板状电容结构中包含嵌入底材100的第一金属线Mx 102，其中下标x表示第x层的金属导线。平板状电容结构包含位于底材100上方的下电极板104、位于下电极板104上方的下介电层106、位于下介电层106上方的上电极板(第二电极板)108及位于上电极板108上方的上介电层110。在平板状电容结构中的第二层金属导线Mx+1 112是连接部份曝露的第一金属线Mx 102，其中下标x+1是表示第x+1层金属线。在传统的平板状电容结构中，金属绝缘金属电容需要大的晶粒面积以符合所设计的电容量需求。另外，传统的平板状电容结构需要三个额外的光罩以各别形成下电极板104、介电层106及上电极板108，并且平板状的电容制程很难与铜镶嵌制程相容。
(3)发明内容
鉴于上述的发明背景中，传统的平板状金属绝缘金属电容结构所产生的诸多缺点，根据本发明，是提供一种在逻辑集成电路中，整合铜镶嵌制程，制作垂直三维电容的结构与方法，且制程与铜镶嵌结构制程可以相容，使得在逻辑集成电路中金属绝缘金属电容的面积在达到相同电容量时可以大幅的减少。
本发明的主要目的，是在底材上提供一种垂直三维金属绝缘金属电容结构，且此结构可以减少在逻辑集成电路上晶粒的空间结构。
本发明的另一目的，是在底材上提供一种垂直三维金属绝缘金属电容结构以增加在逻辑集成电路中电容的密度。
本发明的又一目的，是减少制作垂直三维金属绝缘金属电容结构的制程步骤。
本发明的再一目的，是在底材上制造与铜镶嵌导线结构制程相容且具有高电容密度的垂直三维金属绝缘金属电容结构。
根据以上所述的目的，本发明的一种用于逻辑集成电路的嵌入式电容，如垂直三维金属绝缘金属电容结构在底材上形成，其中底材包含一剩余的硬光罩层以及先前的金属导线，在此，部份的先前的金属导线是作为垂直三维金属绝缘金属电容结构中的第一金属电极板。根据本发明的方法，垂直三维金属绝缘金属电容包含一第二金属电极板，此第二金属电极板与第一金属电极板利用中间接触窗结构电性耦接，其中，中间接触窗结构位于曝露于底材的第一金属电极板上方。同时，一铜镶嵌结构位于底材上并邻近于垂直三维金属绝缘金属电容结构，同样地，铜镶嵌结构与部份的先前的金属导线电性耦接。由于此金属绝缘金属电容结构为垂直三维的型态位于底材上，使得在逻辑集成电路中，晶粒上的电容结构空间可以大幅的缩小。
根据以上所述的种种目的，在一逻辑集成电路整合铜镶嵌制程中，一垂直三维金属绝缘金属电容结构的制程相容于铜镶嵌导线制程流程。根据本发明在一底材上形成垂直三维金属绝缘金属电容结构的方法包含依序形成一第一覆盖层、一第一介电层及一第一硬光罩层于底材上。接着，分别利用两次光学微影步骤，分别形成一铜镶嵌结构的第一层的插销开口(via opening)与沟槽开口(trench opening)及垂直三维金属绝缘金属电容结构中的中间接触窗结构(middle contact structure)。其中，中间接触窗结构是与部份位于底材内的第一金属电极板电性耦接。然后，第一铜金属层沉积以填满铜镶嵌结构中第一层的插销开口及沟槽开口以形成铜镶嵌的第一层结构，并同时形成中间接触窗结构中的部份结构。
接着，将第二覆盖层形成在上述的结构上。然后，一第三光阻层覆盖于铜镶嵌结构，利用蚀刻步骤，使得在中间接触窗结构中形成一开口。当第三光阻层移除之后，一毯式绝缘层沉积在第二覆盖层上方且不会被移除，并且同时沉积在垂直三维金属绝缘金属电容结构的开口的侧壁上。接着，一第二铜金属层沉积并填满开口以形成一倒U型的接触窗结构，并且利用研磨步骤将多余的第二铜金属层移除，并且将第二铜金属层平坦化。然后，在第二铜金属层平坦化之后，将一第二介电层及一第二硬光罩层依序形成在上述的结构上方。接着，一第二金属电极板及铜镶嵌结构的第二层同时利用传统的铜镶嵌技术形成。接着，在上述的结构中再形成一第三覆盖层。因此，由于垂直三维金属绝缘金属电容结构的制程步骤相容于铜镶嵌结构流程，使得在形成垂直三维金属绝缘金属电容结构时的光罩步骤可以被简化。
其它的目地、优点及本发明较突出的特征将由以下所表示的图示且与本发明所揭示的实施例详细的描述中得以更清楚理解。
(4)附图说明
图1为使用传统的技术，在形成传统平板式金属绝缘电容金属(plate MIMcapacitor，plate metal-insulator-metal capacitor)结构时的各步骤结构示意图；
图2到图4是根据本发明所揭示的技术，同时在底材上形成一垂直三维金属绝缘金属电容结构的中间接触窗结构且位于一第一介电层内，并同时形成第一层的铜镶嵌结构的各步骤的示意图。
图5至图8是根据本发明所揭示的技术，同时构成第二层的铜镶嵌结构与垂直三维金属绝缘金属电容结构的中间接触窗结构，且与第一金属电极板电性耦接的各步骤示意图；及
图9至图10是根据本发明所揭示的技术，构成一垂直三维金属绝缘金属电容结构相容于铜镶嵌结构流程的各步骤的示意图。
(5)具体实施方式
本发明的一些实施例将详细描述如下。然而，除了详细描述外，本发明还可以广泛地在其他的实施例施行，且本发明的范围不受其限定，而是以权利要求所限定范围为准。
根据本发明，是在底材上提供一混合模式逻辑集成电路元件，在混合模式逻辑集成电路元件中包含一垂直三维金属绝缘金属电容结构(verticalthree-dimensional MIM capacitor，vertical three-dimensional metal-insulator-metal capacitor structure)及一铜镶嵌结构(copper dualdamascene structure)，其中底材具有一先前的金属导线及一剩余的硬光罩层。在本发明其中的一的实施例中，部份的先前的金属导线是作为垂直三维金属绝缘金属电容结构的第一金属电极板(first metal electrode plate)，另一部份的先前的金属导线则与铜镶嵌结构相互电性耦接。
在本发明的实施例中，垂直三维金属绝缘金属电容层结构包含一中间结构位于第一介电层内且介于第一金属电极板与第二金属电极板之间，并电性耦接于第一及第二金属电极板。其垂直三维金属绝缘金属电容结构中的中间结构包含一接触窗位于曝露于底材的第一金属电极板上、一绝缘层位于接触窗的侧壁上方及一倒U型的接触窗位于绝缘层及接触窗上方。垂直三维金属绝缘金属电容结构中的第二金属电极板包含一金属层且位于垂直三维金属绝缘金属电容结构的中间接触窗结构上方。因此，一垂直三维金属绝缘金属电容结构是由一第一金属电极板、一中间接触窗结构及一第二金属电极板所组成，使得在逻辑集成电路中，电容的空间结构可以缩小而提高电容密度。
此外，根据本发明的实施例，在一底材上形成垂直三维金属绝缘金属电容结构的制程与铜镶嵌制作流程相容，使得垂直三维金属绝缘金属电容结构在晶粒上所定义的空间可以远小于传统平板式的金属绝缘金属电容结构。
参考图2，将一第一覆盖层(cap layer)16沉积在底材10上方，其中底材10具有一先前的金属导线12且部份的先前的金属导线12作为垂直三维金属绝缘金属电容结构的第一金属电极板，并有一剩余的硬光罩层(hard masklayer)14嵌入底材10内。上述第一覆盖层16的材料可以是氮化硅(SiN)或是碳化硅(SiC)。接着，一第介电层18及厚度为100至1000埃(A，angstrom)的第一光罩层20依序沉积在第一覆盖层16上方。在此，第一介电层18的材质可以是二氧化硅、FSG、低介电常数的介电层或是超低介电常数的介电层。另外，由于上述的低介电材料如FSG及一些化学气相沉积低介电常数的介电材料可以被化学机械研磨(CMP，chemical mechanical polishing)且其介电材料的特性并不会因为与研磨液接触而改变，使得在制程中可以不需要使用硬光罩层来作为研磨铜金属层时的终止层。因此，在制造垂直三维金属绝缘金属电容结构时，沉积硬光罩层是为一可选择性的制程步骤。
接下来，参考图3至图4，分别利用两次光学微影技术在第一覆盖层16的上方形成铜镶嵌结构的第一层中的插销开口(via opening)24与沟槽开口(trench opening)22及在垂直三维金属绝缘金属电容结构的中间结构的开口26。在图4中，将第一衬层(liner layer)28沉积在开口26的侧壁上及插销24与沟槽22的侧壁上以防止在后续沉积于开口26内、插销开口24及沟槽开口22内的金属铜会因为扩散作用而扩散至附近的介电层，造成电子元件的材料崩溃(breakdown)及漏电流(leakage current)的问题发生。接着，第一铜金属层沉积以填满铜镶嵌结构中第一层的沟槽开口22及插销开口24以及填满垂直三维金属绝缘金属电容结构中的开口26以形成一接触窗(contact)30、32，并用以电性耦接于曝露于底材10的第一金属电极板12。接着，利用第一研磨制程步骤如化学机械研磨制程(CMP，chemical mechanical polishing)将多余的第一铜金属层去除，并且停止在第一硬光罩层20上，其中第一硬光罩层20是作为研磨制程中的停止层(stop layer)。然后，将第二覆盖层34形成在第一研磨制程步骤之后的结构上。
接着，参考图5，一第三光阻层40覆盖在部份图4的结构上方。然后，将部份的第二覆盖层34、第一硬光罩层20及第一介电层18依序蚀刻移除以形成一倒U型接触窗开口44。接着，参考图6，在移除剩余的第三光阻层40之后，将一毯状式绝缘层46沉积在第二覆盖层34上方及倒U型接触窗开口44的侧壁上方。在此，绝缘层46的材料可以是氧化物或是氮化硅。对于本发明的实施例来说，绝缘层46的最佳材料可以是高介电常数的介电材料。由于高介电常数的介电层具有高耦合率且可以提高电容结构的电容密度。在此，高介电常数的介电材料可以是五氧化二钽(Ta2O5)、三氧化二铝(Al2O3)及钡锶钛氧化物(BSTO)(barium strontium titanium oxide)。
然后，参考图7，利用物理气相沉积法(PVD，physical vapor depositionmethod)或是化学气相沉积法(CVD，chemical vapor deposition method)在绝缘层46上方且同时在倒U型接触窗开口44上形成一第二衬层48。接着，利用电镀的方式将第二铜金属层50填满倒U型接触窗开口44以形成一倒U型接触窗52。接着，利用第二次研磨制程将位于第二衬层48上方多余的第二铜金属层50去除并且停止在第二衬层48上方，如图8所示。
接着，参考图9，将第二介电层54沉积在图8中且经过第二次研磨步骤之后的结构上，并且沉积第二硬光罩层56于第二介电层54上方。接着，如图10所示，利用一般的铜镶嵌技术形成垂直三维金属绝缘金属电容结构的第二金属电极板及第二层的铜镶嵌结构。接着，第三铜金属层沉积以填满第二层的铜镶嵌结构60以及在垂直三维金属绝缘金属电容结构中的第二金属电极板58。然后，在利用第三次研磨步骤将多余的第三铜金属层移除，且停止在第二硬光罩层56上方之后形成一第三覆盖层62位于上述的结构上方。
根据以上的描述，可以得到本发明的以下优点：
第一、根据本发明的电容结构是在一逻辑集成电路元件上提供整合铜镶嵌制程且垂直于底材的三维金属绝缘金属电容结构，此电容结构可以缩小在晶粒上的空间结构，及提高电容结构的电容量。
第二、根据图2至图9形成的垂直三维金属绝缘金属电容结构中，垂直三维金属绝缘金属电容结构的制程相容于铜镶嵌制程的流程，使得制程步骤可以化简。
第三、根据图2至图9，垂直三维金属绝缘金属电容结构中的第二金属电极板与第二层的铜镶嵌结构可同时被形成，使得在制程中只需一额外的光罩步骤，且与铜镶嵌制程流程完全相容。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或等效替换，均应包含在下述的权利要求所限定的范围内。

Claims (15)

1.一种用于逻辑集成电路中的嵌入式电容元件，其特征在于，包含：
一底材；
一电容结构，该电容结构具有一垂直于该底材的第一金属层；及
一镶嵌结构，该镶嵌结构是位于该底材上且邻近于该电容结构。
2.如权利要求1所述的嵌入式电容元件，其特征在于，所述电容结构是一垂直三维金属绝缘金属电容结构。
3.如权利要求2所述的嵌入式电容元件，其特征在于，所述第一金属层电性耦接于在底材上方的部份的金属导线，其中该部份的该金属导线是一第一金属电极板且该电容结构具有一第二金属电极板位于该第一金属层的上方。
4.如权利要求3所述的嵌入式电容元件，其特征在于，所述第一金属层是通过一接触窗与该部分的该金属导线电性耦接。
5.如权利要求4所述的嵌入式电容元件，其特征在于，上述电容结构还包含一绝缘层位于该第一金属层侧壁上。
6.如权利要求5所述的嵌入式电容元件，其特征在于，所述电容结构具有一倒U型接触窗位于该第一金属层的周围。
7.如权利要求3所述的嵌入式电容元件，其特征在于，所述镶嵌结构电性耦接于在该底材上方的该部分的金属导线。
8.一种在逻辑集成电路中的垂直三维金属绝缘金属电容结构，其特征在于，包含：
一底材；
一第一开口位于部份曝露于该底材的一金属导线上方；
一第一金属层位于该第一开口内以形成一接触窗且电性耦接于部份该金属导线；
一第二开口位于该第一开口的上方并与第一可靠相邻接；
一绝缘层位于该第二开口的侧壁上；
一第二金属层位于该绝缘层上方以形成一倒U型接触窗；及
一第二金属电极板位于该倒U型接触窗上方并电性耦接于该倒U型接触窗。
9.如权利要求8所述的在逻辑集成电路中的垂直三维金属绝缘金属电容结构，其特征在于，还包含一镶嵌结构位于该底材上方且邻近于该垂直三维金属绝缘金属电容结构。
10.一种制作与镶嵌结构相结合的垂直三维金属绝缘金属电容结构的方法，其特征在于，包含：
提供一底材；
沉积一第一介电层位于该底材的上方；
利用微影技术同时形成一镶嵌结构中第一层的一插销开口与一沟槽开口及位于该第一介电层内的一开口；
沉积一第一铜金属层以填满该镶嵌结构的该第一层的该插销开口及该沟槽开口以形成该镶嵌结构的一第一层，且同时填满该开口以形成一第一接触窗；
形成一光阻层覆盖于该镶嵌结构上；
蚀刻该第一介电层以形成一倒U型开口；
移除该光阻层；
沉积一毯式绝缘层位于该倒U型开口的侧壁上；
形成一第二铜金属层以填满该倒U型开口；
平坦化该第二铜金属层以形成一倒U型接触窗；
沉积一第二介电层位于该倒U型接触窗及位于该镶嵌结构上方；及
形成该镶嵌结构的一第二层位于该镶嵌结构的该第一层的上方且同时形成一第二金属电极板位于该倒U型接触窗的上方。
11.如权利要求10所述的方法，其特征在于，所述第一和第二介电层的材料可以是低介电常数的介电材料。
12.如权利要求10所述的方法，其特征在于，所述绝缘层的材料可以是高介电常数的介电材料。
13.如权利要求12所述的方法，其特征在于，所述高介电常数的介电材料是由五氧化二钽、三氧化二铝及钡锶钛氧化物中选出。
14.如权利要求10所述的方法，其特征在于，所述形成第二铜金属层的方法包含一电镀法。
15.如权利要求10所述的方法，其特征在于，所述形成该镶嵌结构的该第二层与形成该第二金属电极板可以是相同制程步骤。
CNB031009662A 2002-05-17 2003-01-02 用于逻辑集成电路的嵌入式电容结构 Expired - Lifetime CN100345297C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/150,385 US6593185B1 (en) 2002-05-17 2002-05-17 Method of forming embedded capacitor structure applied to logic integrated circuit
US10/150,385 2002-05-17

Publications (2)

Publication Number Publication Date
CN1459858A CN1459858A (zh) 2003-12-03
CN100345297C true CN100345297C (zh) 2007-10-24

Family

ID=22534282

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031009662A Expired - Lifetime CN100345297C (zh) 2002-05-17 2003-01-02 用于逻辑集成电路的嵌入式电容结构

Country Status (2)

Country Link
US (2) US6593185B1 (zh)
CN (1) CN100345297C (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706588B1 (en) * 2003-04-09 2004-03-16 Infineon Technologies Ag Method of fabricating an integrated circuit having embedded vertical capacitor
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
US6964908B2 (en) * 2003-08-19 2005-11-15 International Business Machines Corporation Metal-insulator-metal capacitor and method of fabricating same
IL157838A (en) * 2003-09-10 2013-05-30 Yaakov Amitai High-brightness optical device
US7112504B2 (en) * 2003-10-28 2006-09-26 Taiwan Semiconductor Manufacturing Company Method of forming metal-insulator-metal (MIM) capacitors at copper process
CN100536109C (zh) * 2003-12-30 2009-09-02 中芯国际集成电路制造(上海)有限公司 用铜制造高电容量电容器的方法及其结构
KR100669655B1 (ko) * 2003-12-31 2007-01-15 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 및 그 제조방법
KR100572828B1 (ko) * 2003-12-31 2006-04-24 동부아남반도체 주식회사 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
EP1743372B1 (en) * 2004-04-27 2010-07-21 Nxp B.V. Semiconductor device and method of manufacturing such a device
US7301752B2 (en) * 2004-06-04 2007-11-27 International Business Machines Corporation Formation of metal-insulator-metal capacitor simultaneously with aluminum metal wiring level using a hardmask
US7485540B2 (en) * 2005-08-18 2009-02-03 International Business Machines Corporation Integrated BEOL thin film resistor
US7804678B2 (en) 2007-04-25 2010-09-28 Industrial Technology Research Institute Capacitor devices
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8617949B2 (en) * 2009-11-13 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor and method for making same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
CN101807517B (zh) * 2010-02-25 2011-09-21 中国科学院上海微系统与信息技术研究所 形成铜互连mim电容器结构的方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US20120223413A1 (en) * 2011-03-04 2012-09-06 Nick Lindert Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer
US20120235274A1 (en) * 2011-03-14 2012-09-20 Doyle Brian S Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
CN102420107B (zh) * 2011-06-15 2013-12-04 上海华力微电子有限公司 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
US9252204B2 (en) 2011-09-15 2016-02-02 GlobalFoundries, Inc. Metal insulator metal (MIM) capacitor structure
US8551856B2 (en) 2011-09-22 2013-10-08 Northrop Grumman Systems Corporation Embedded capacitor and method of fabricating the same
CN102723287B (zh) * 2012-06-09 2013-10-09 江苏长电科技股份有限公司 双面三维线路芯片正装先封后蚀制造方法及其封装结构
CN103515350B (zh) * 2012-06-18 2016-02-10 上海华虹宏力半导体制造有限公司 垂直金属/绝缘层/金属mim电容及其制造方法
CN102903611B (zh) * 2012-09-19 2018-06-22 上海集成电路研发中心有限公司 一种金属-介质-金属电容及其制造方法
US9105602B2 (en) 2013-12-23 2015-08-11 Qualcomm Incorporated Embedded three-dimensional capacitor
CN105321886B (zh) * 2014-05-29 2019-07-05 联华电子股份有限公司 电容器结构及其制造方法
CN105742251B (zh) 2014-12-09 2019-10-18 联华电子股份有限公司 具有电感和金属-绝缘层-金属电容的结构
KR101748949B1 (ko) * 2015-09-18 2017-06-21 서울대학교산학협력단 반도체 메모리 소자 및 이의 제조 방법
US20180190761A1 (en) * 2017-01-03 2018-07-05 Micron Technology, Inc. Mim capacitor with enhanced capacitance
CN108962879A (zh) 2017-05-22 2018-12-07 联华电子股份有限公司 电容器及其制造方法
US11031457B2 (en) 2017-12-15 2021-06-08 International Business Machines Corporation Low resistance high capacitance density MIM capacitor
JP2022079335A (ja) * 2020-11-16 2022-05-26 株式会社村田製作所 受動部品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US6271082B1 (en) * 2000-03-17 2001-08-07 United Microelectronics Corp. Method of fabricating a mixed circuit capacitor
US6271084B1 (en) * 2001-01-16 2001-08-07 Taiwan Semiconductor Manufacturing Company Method of fabricating a metal-insulator-metal (MIM), capacitor structure using a damascene process
EP1130654A1 (de) * 2000-03-01 2001-09-05 Infineon Technologies AG Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
JP2001313373A (ja) * 2000-03-31 2001-11-09 Internatl Business Mach Corp <Ibm> キャパシタ構造およびその製造方法
US6346454B1 (en) * 1999-01-12 2002-02-12 Agere Systems Guardian Corp. Method of making dual damascene interconnect structure and metal electrode capacitor
US20020019123A1 (en) * 2000-07-24 2002-02-14 Taiwan Semiconductor Manufacturing Company Copper MIM structure and process for mixed-signal and Rf capacitors and inductors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505465B2 (ja) * 2000-03-28 2004-03-08 株式会社東芝 半導体装置及びその製造方法
US20020155676A1 (en) * 2001-04-19 2002-10-24 Michael Stetter Zero mask MIMcap process for a low k BEOL
JP3895126B2 (ja) * 2001-04-23 2007-03-22 株式会社東芝 半導体装置の製造方法
US6483142B1 (en) * 2001-05-14 2002-11-19 Silicon Integrated Systems Corp. Dual damascene structure having capacitors
US6426250B1 (en) * 2001-05-24 2002-07-30 Taiwan Semiconductor Manufacturing Company High density stacked MIM capacitor structure
US6512260B2 (en) * 2001-06-15 2003-01-28 Silicon Integrated Systems Corp. Metal capacitor in damascene structures
US6504205B1 (en) * 2001-06-15 2003-01-07 Silicon Integrated Systems Corp. Metal capacitors with damascene structures
US6413815B1 (en) * 2001-07-17 2002-07-02 Macronix International Co., Ltd. Method of forming a MIM capacitor
US6559004B1 (en) * 2001-12-11 2003-05-06 United Microelectronics Corp. Method for forming three dimensional semiconductor structure and three dimensional capacitor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US6346454B1 (en) * 1999-01-12 2002-02-12 Agere Systems Guardian Corp. Method of making dual damascene interconnect structure and metal electrode capacitor
EP1130654A1 (de) * 2000-03-01 2001-09-05 Infineon Technologies AG Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
US6271082B1 (en) * 2000-03-17 2001-08-07 United Microelectronics Corp. Method of fabricating a mixed circuit capacitor
JP2001313373A (ja) * 2000-03-31 2001-11-09 Internatl Business Mach Corp <Ibm> キャパシタ構造およびその製造方法
US20020019123A1 (en) * 2000-07-24 2002-02-14 Taiwan Semiconductor Manufacturing Company Copper MIM structure and process for mixed-signal and Rf capacitors and inductors
US6271084B1 (en) * 2001-01-16 2001-08-07 Taiwan Semiconductor Manufacturing Company Method of fabricating a metal-insulator-metal (MIM), capacitor structure using a damascene process

Also Published As

Publication number Publication date
CN1459858A (zh) 2003-12-03
US20030213990A1 (en) 2003-11-20
US6593185B1 (en) 2003-07-15

Similar Documents

Publication Publication Date Title
CN100345297C (zh) 用于逻辑集成电路的嵌入式电容结构
KR100721690B1 (ko) 이중 다마신 상호 연결 구조와 금속 전극 캐패시터를 가지는 집적 회로 장치 및 연관된 제조 방법
CN100365765C (zh) 双镶嵌结构中的金属-绝缘体-金属电容结构及制造方法
CN1162902C (zh) 导电连线的制造方法
CN1408126A (zh) 具有金属－绝缘体－金属电容器的集成元件
CN100590793C (zh) Mim电容器及其制造方法、半导体器件及其制造方法
CN100358125C (zh) 集成电路中的半导体装置及形成内连线结构的方法
US8609530B2 (en) Method for forming a three-dimensional structure of metal-insulator-metal type
US7630191B2 (en) MIM capacitor
CN102420107B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
US8563391B2 (en) Method for forming MIM capacitor in a copper damascene interconnect
CN102420108B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
CN100397617C (zh) 制作一高密度电容的方法
KR100977924B1 (ko) 적층형의 고집적도 ｍｉｍ 커패시터 구조 및 ｍｉｍ 커패시터 제조방법
CN100461393C (zh) 用于将铜与金属-绝缘体-金属电容器结合的方法和结构
CN1532911A (zh) 整合镶嵌制程于制造金属-绝缘物-金属型电容的方法
CN102446915B (zh) 一种金属—绝缘层—金属电容结构的制造工艺
CN1699624A (zh) 低温沉积金属的方法
CN1469463A (zh) 形成熔通借孔结构的方法
CN1624831A (zh) 金属－绝缘体－金属电容结构及其制法
CN100373546C (zh) 金属-绝缘层-金属电容的制作方法
CN1324671C (zh) 波浪状电容器及其制造方法
CN1450642A (zh) 螺旋电感内含垂直电容的结构
KR100523168B1 (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20071024

CX01 Expiry of patent term