CN102723287B - 双面三维线路芯片正装先封后蚀制造方法及其封装结构 - Google Patents
双面三维线路芯片正装先封后蚀制造方法及其封装结构 Download PDFInfo
- Publication number
- CN102723287B CN102723287B CN2012101899398A CN201210189939A CN102723287B CN 102723287 B CN102723287 B CN 102723287B CN 2012101899398 A CN2012101899398 A CN 2012101899398A CN 201210189939 A CN201210189939 A CN 201210189939A CN 102723287 B CN102723287 B CN 102723287B
- Authority
- CN
- China
- Prior art keywords
- metal
- metal substrate
- pin
- photoresistance film
- plastic packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000004806 packaging method and process Methods 0.000 title abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 364
- 239000002184 metal Substances 0.000 claims abstract description 364
- 239000000758 substrate Substances 0.000 claims abstract description 249
- 239000000463 material Substances 0.000 claims abstract description 126
- 239000004033 plastic Substances 0.000 claims abstract description 121
- 238000007747 plating Methods 0.000 claims abstract description 66
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052802 copper Inorganic materials 0.000 claims abstract description 47
- 239000010949 copper Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000011248 coating agent Substances 0.000 claims abstract description 28
- 238000000576 coating method Methods 0.000 claims abstract description 28
- 238000001465 metallisation Methods 0.000 claims abstract description 28
- 238000003486 chemical etching Methods 0.000 claims abstract description 24
- 238000009713 electroplating Methods 0.000 claims abstract description 21
- 238000005520 cutting process Methods 0.000 claims abstract description 17
- 238000010079 rubber tapping Methods 0.000 claims abstract description 10
- 238000004140 cleaning Methods 0.000 claims abstract description 6
- 239000005022 packaging material Substances 0.000 claims description 117
- 238000002203 pretreatment Methods 0.000 claims description 36
- 238000007789 sealing Methods 0.000 claims description 30
- 239000000126 substance Substances 0.000 claims description 25
- 239000007788 liquid Substances 0.000 claims description 17
- 230000003068 static effect Effects 0.000 claims description 17
- 238000003384 imaging method Methods 0.000 claims description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 14
- 230000003628 erosive effect Effects 0.000 claims description 12
- 239000000047 product Substances 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 8
- 150000002739 metals Chemical class 0.000 claims description 5
- 239000011265 semifinished product Substances 0.000 claims description 5
- -1 Step 2 17 Substances 0.000 claims description 4
- 125000004079 stearyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000007781 pre-processing Methods 0.000 abstract description 2
- 238000012856 packing Methods 0.000 description 24
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 18
- 229910052782 aluminium Inorganic materials 0.000 description 18
- 239000004411 aluminium Substances 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 238000007772 electroless plating Methods 0.000 description 18
- 229910052709 silver Inorganic materials 0.000 description 18
- 239000004332 silver Substances 0.000 description 18
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 15
- 239000003365 glass fiber Substances 0.000 description 14
- 239000011889 copper foil Substances 0.000 description 12
- 239000003822 epoxy resin Substances 0.000 description 12
- 229920000647 polyepoxide Polymers 0.000 description 12
- 238000005507 spraying Methods 0.000 description 12
- 238000000149 argon plasma sintering Methods 0.000 description 9
- 238000007639 printing Methods 0.000 description 9
- 238000007704 wet chemistry method Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000003963 antioxidant agent Substances 0.000 description 6
- 230000003078 antioxidant effect Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910000863 Ferronickel Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- ZBTDWLVGWJNPQM-UHFFFAOYSA-N [Ni].[Cu].[Au] Chemical compound [Ni].[Cu].[Au] ZBTDWLVGWJNPQM-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- UIFOTCALDQIDTI-UHFFFAOYSA-N arsanylidynenickel Chemical compound [As]#[Ni] UIFOTCALDQIDTI-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 230000029087 digestion Effects 0.000 description 3
- 239000003814 drug Substances 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 3
- KFZAUHNPPZCSCR-UHFFFAOYSA-N iron zinc Chemical compound [Fe].[Zn] KFZAUHNPPZCSCR-UHFFFAOYSA-N 0.000 description 3
- 239000004922 lacquer Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000003912 environmental pollution Methods 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 238000005187 foaming Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本发明涉及一种双面三维线路芯片正装先封后蚀制造方法，它包括以下工艺步骤：取金属基板；金属基板表面预镀铜材；贴光阻膜作业；金属基板正面去除部分光阻膜；电镀惰性金属线路层；电镀金属线路层；包封；贴光阻膜作业；塑封料表面开孔；电镀金属线路层；涂覆粘结物质；装片；金属线键合；包封；贴光阻膜作业；化学蚀刻；电镀金属线路层；包封；塑封料表面开孔；塑封料表面挖沟槽；电镀金属线路层；覆上线路网板；金属化前处理；移除线路网板；电镀金属线路层；包封；塑封料表面开孔；清洗；植球；切割成品；本发明的有益效果是：降低了制造成本，提高了封装体的安全性和可靠性，减少了环境污染，能够真正做到高密度线路的设计和制造。
Description
技术领域
本发明涉及一种双面三维线路芯片正装先封后蚀制造方法及其封装结构，属于半导体封装技术领域。
背景技术
传统的高密度基板封装结构的制造工艺流程如下所示：
步骤一、参见图121，取一玻璃纤维材料制成的基板，
步骤二、参见图122，在玻璃纤维基板上所需的位置上开孔，
步骤三、参见图123，在玻璃纤维基板的背面披覆一层铜箔，
步骤四、参见图124，在玻璃纤维基板打孔的位置填入导电物质，
步骤五、参见图125，在玻璃纤维基板的正面披覆一层铜箔，
步骤六、参见图126，在玻璃纤维基板表面披覆光阻膜，
步骤七、参见图127，将光阻膜在需要的位置进行曝光显影开窗，
步骤八、参见图128，将完成开窗的部分进行蚀刻，
步骤九、参见图129，将基板表面的光阻膜剥除，
步骤十、参见图130，在铜箔线路层的表面进行防焊漆（俗称绿漆）的披覆，
步骤十一、参见图131，在防焊漆需要进行后工序的装片以及打线键合的区域进行开窗，
步骤十二、参见图132，在步骤十一进行开窗的区域进行电镀，相对形成基岛和引脚，
步骤十三、完成后续的装片、打线、包封、切割等相关工序。
上述传统高密度基板封装结构存在以下不足和缺陷：
1、多了一层的玻璃纤维材料，同样的也多了一层玻璃纤维的成本；
2、因为必须要用到玻璃纤维，所以就多了一层玻璃纤维厚度约100~150μm的厚度空间；
3、玻璃纤维本身就是一种发泡物质，所以容易因为放置的时间与环境吸入水分以及湿气，直接影响到可靠性的安全能力或是可靠性的等级；
4、玻璃纤维表面被覆了一层约50~100μm的铜箔金属层厚度，而金属层线路与线路的蚀刻距离也因为蚀刻因子的特性只能做到50~100μm的蚀刻间隙（参见图133，最好的制作能力是蚀刻间隙约等同于被蚀刻物体的厚度），所以无法真正的做到高密度线路的设计与制造；
5、因为必须要使用到铜箔金属层，而铜箔金属层是采用高压粘贴的方式，所以铜箔的厚度很难低于50μm的厚度，否则就很难操作如不平整或是铜箔破损或是铜箔延展移位等等；
6、也因为整个基板材料是采用玻璃纤维材料，所以明显的增加了玻璃纤维层的厚度100~150μm，无法真正的做到超薄的封装；
7、传统玻璃纤维加贴铜箔的工艺技术因为材质特性差异很大（膨胀系数），在恶劣环境的工序中容易造成应力变形，直接的影响到元件装载的精度以及元件与基板粘着性与可靠性。
发明内容
本发明的目的在于克服上述不足，提供一种双面三维线路芯片正装先封后蚀制造方法及其封装结构，其工艺简单，不需使用玻璃纤维层，减少了制造成本，提高了封装体的安全性和可靠性，减少了玻璃纤维材料带来的环境污染，而且金属基板线路层采用的是电镀方法，能够真正做到高密度线路的设计和制造。
本发明的目的是这样实现的：一种双面三维线路芯片正装先封后蚀制造方法，它包括以下工艺步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面电镀一层铜材薄膜，
步骤三、贴光阻膜作业
利用贴光阻膜设备在步骤二完成预镀铜材薄膜的金属基板正面及背面进行光阻膜的被覆，
步骤四、金属基板正面去除部分光阻膜
利用曝光显影设备在步骤三完成贴膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域，
步骤五、电镀惰性金属线路层
将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层，
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上金属线路层，
步骤七、去除金属基板表面光阻膜
将金属基板表面的光阻膜去除，
步骤八、包封
将步骤六完成电镀金属线路层的金属基板正面进行包封塑封料作业，
步骤九、贴光阻膜作业
利用贴光阻膜设备在步骤八完成包封的金属基板正面及背面进行光阻膜的被覆，
步骤十、塑封料表面开孔
在步骤九完成贴膜作业后的金属基板正面包封塑封料的表面进行后续电镀区域的开孔作业，
步骤十一、电镀金属线路层
将步骤十金属基板正面包封塑封料表面已完成开孔的区域电镀上金属线路层，
步骤十二、去除金属基板表面光阻膜
将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除的方式，
步骤十三、贴光阻膜作业
利用贴光阻膜设备在金属基板正面及背面进行光阻膜的被覆，
步骤十四、金属基板正面去除部分光阻膜
利用曝光显影设备在步骤十三完成贴膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域，
步骤十五、金属化前处理
将步骤十四金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，
步骤十六、电镀金属线路层
将步骤十五金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成引脚或基岛和引脚或基岛、引脚和静电释放圈的上部，
步骤十七、去除金属基板表面光阻膜
将金属基板表面的光阻膜去除，
步骤十八、涂覆粘结物质
当步骤十六仅相对形成的引脚的上部时，在引脚的上部正面涂覆导电或是不导电的粘结物质，当步骤十六相对形成基岛和引脚或基岛、引脚或静电释放圈的上部时，在基岛上部的正面涂覆导电或是不导电的粘结物质，
步骤十九、装片
在步骤十八基岛或引脚上部正面涂覆的导电或不导电粘结物质上进行芯片的植入，
步骤二十、金属线键合
在芯片正面与引脚正面之间进行键合金属线作业，
步骤二十一、包封
将步骤二十完成金属线键合后的金属基板正面进行包封塑封料作业，
步骤二十二、贴光阻膜作业
利用贴膜设备在步骤二十一完成包封塑封料的金属基板正面及背面进行光阻膜的被覆，
步骤二十三、金属基板背面去除部分光阻膜
利用曝光显影设备在步骤二十二完成贴光阻膜作业的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行化学蚀刻的图形区域，
步骤二十四、化学蚀刻
将步骤二十三中金属基板背面完成开窗的图形区域进行化学蚀刻，
步骤二十五、电镀金属线路层
在步骤二十四完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀，
步骤二十六、包封
将步骤二十五完成电镀金属线路层的金属基板背面进行塑封料的包封作业，
步骤二十七、塑封料表面开孔
在步骤二十六金属基板背面包封塑封料的表面进行后续电镀区域的开孔作业，
步骤二十八、塑封料表面挖沟槽
在步骤二十六金属基板背面包封塑封料得表面进行后续电镀区域的挖沟槽作业，
步骤二十九、电镀金属线路层
将步骤二十七金属基板背面包封塑封料表面已完成开孔的区域电镀上金属线路层，
步骤三十、覆上线路网板
在金属基板背面覆上线路网板，
步骤三十一、金属化前处理
对步骤三十金属基板背面线路网板未覆盖区域进行电镀金属线路层的金属化前处理，
步骤三十二、移除线路网板
将步骤三十中金属基板正面覆上的线路网板移除，
步骤三十三、电镀金属线路层
将步骤三十一金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板背面相对形成引脚或基岛和引脚或基岛、引脚和静电释放圈的下部，
步骤三十四、去除金属基板表面光阻膜
将金属基板表面的光阻膜去除，
步骤三十五、包封
将金属基板背面进行包封塑封料作业，
步骤三十六、塑封料表面开孔
在步骤三十五金属基板背面包封塑封料的表面进行后续植金属球区域的开孔作业，
步骤三十七、清洗
对步骤三十六金属基板背面塑封料开孔处进行清洗，
步骤三十八、植球
在步骤三十七经过清洗的小孔内植入金属球，
步骤三十九、切割成品
将步骤三十八完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得双面三维线路芯片正装先封后蚀封装结构成品。
一种双面三维线路芯片正装先封后蚀制造方法的封装结构，它包括引脚，所述引脚正面通过导电或不导电粘结物质设置有芯片，所述芯片正面与引脚正面之间用金属线相连接，所述引脚外围的区域、引脚与引脚之间的区域、引脚上部的区域、引脚下部的区域以及芯片和金属线外均包封有塑封料，所述引脚下部的塑封料表面上开设有第三小孔，所述第三小孔与引脚背面相连通，所述第三小孔内设置有金属球，所述金属球与引脚背面相接触。
所述步骤三十七对金属基板背面塑封料开孔处进行清洗同时进行金属保护层被覆。
所述封装结构包括基岛，此时芯片通过导电或不导电粘结物质设置于基岛正面。
所述基岛有单个或多个。
所述基岛与引脚之间设置有静电释放圈，所述静电释放圈正面与芯片正面之间通过金属线相连接。
与现有技术相比，本发明具有以下有益效果：
1、本发明不需要使用玻璃纤维层，所以可以减少玻璃纤维层所带来的成本；
2、本发明没有使用玻璃纤维层的发泡物质，所以可靠性的等级可以再提高，相对对封装体的安全性就会提高；
3、本发明不需要使用玻璃纤维层物质，所以就可以减少玻璃纤维材料所带来的环境污染；
4、本发明的三维金属基板线路层所采用的是电镀方法，而电镀层的总厚度约在10~15μm，而线路与线路之间的间隙可以轻松的达到25μm以下的间隙，所以可以真正地做到高密度内引脚线路平铺的技术能力；
5、本发明的三维金属基板因采用的是金属层电镀法，所以比玻璃纤维高压铜箔金属层的工艺来得简单，且不会有金属层因为高压产生金属层不平整、金属层破损以及金属层延展移位的不良或困惑；
6、本发明的三维金属基板线路层是在金属基材的表面进行金属电镀，所以材质特性基本相同，所以镀层线路与金属基材的内应力基本相同，可以轻松的进行恶劣环境的后工程（如高温共晶装片、高温锡材焊料装片以及高温被动元件的表面贴装工作）而不容易产生应力变形。
附图说明
图1~图39为本发明双面三维线路芯片正装先封后蚀制造方法实施例一的各工序示意图。
图40为本发明双面三维线路芯片正装先封后蚀封装结构实施例一的结构示意图。
图41~图79为本发明双面三维线路芯片正装先封后蚀制造方法实施例二的各工序示意图。
图80为本发明双面三维线路芯片正装先封后蚀封装结构实施例二的结构示意图。
图81~图119为本发明双面三维线路芯片正装先封后蚀制造方法实施例三的各工序示意图。
图120为本发明双面三维线路芯片正装先封后蚀封装结构实施例三的结构示意图。
图121~图132为传统的高密度基板封装结构的制造工艺流程的各工序示意图。
图133为玻璃纤维表面铜箔金属层的蚀刻状况示意图。
其中：
金属基板1
铜材薄膜2
光阻膜3
惰性金属线路层4
金属线路层5
塑封料6
第一小孔7
金属化前处理层8
导电或不导电粘结物质9
芯片10
金属线11
第二小孔12
沟槽13
线路网板14
第三小孔15
金属保护层16
金属球17
引脚18
基岛19
静电释放圈20。
具体实施方式
本发明双面三维线路芯片正装先封后蚀制造方法包括以下工艺步骤：
实施例一、无基岛
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板，所述金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材或锌铁材等；
步骤二、金属基板表面预镀铜材
参见图2，在金属基板表面电镀一层铜材薄膜，目的是为后续电镀作基础，所述电镀的方式可以采用化学镀或是电解电镀；
步骤三、贴光阻膜作业
参见图3，利用贴光阻膜设备在步骤二完成预镀铜材薄膜的金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤四、金属基板正面去除部分光阻膜
参见图4，利用曝光显影设备在步骤三完成贴膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤五、电镀惰性金属线路层
参见图5，将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层，作为后续蚀刻作业的阻挡层，所述惰性金属线路层材料采用镍、钛或铜等，所述电镀方式采用化学镀或电解电镀方式；
步骤六、电镀金属线路层
参见图6，在步骤五中的惰性金属线路层表面镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤七、去除金属基板表面光阻膜
参见图7，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除的方式；
步骤八、包封
参见图8，将步骤六完成电镀金属线路层的金属基板正面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤九、贴光阻膜作业
参见图9，利用贴光阻膜设备在步骤八完成包封的金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤十、塑封料表面开孔
参见图10，在步骤九完成贴膜作业后的金属基板正面包封塑封料的表面进行后续电镀区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤十一、电镀金属线路层
参见图11，将步骤十金属基板正面包封塑封料表面已完成开孔的区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十二、去除金属基板表面光阻膜
参见图12，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除的方式；
步骤十三、贴光阻膜作业
参见图13，利用贴光阻膜设备在金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤十四、金属基板正面去除部分光阻膜
参见图14，利用曝光显影设备在步骤十三完成贴膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤十五、金属化前处理
参见图15，将步骤十四金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式；
步骤十六、电镀金属线路层
参见图16，将步骤十五金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成引脚的上部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十七、去除金属基板表面光阻膜
参见图17，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除的方式；
步骤十八、涂覆粘结物质
参见图18，在步骤十六相对形成的引脚的上部正面涂覆导电或是不导电的粘结物质，目的是为后续芯片植入后与引脚的接合；
步骤十九、装片
参见图19，在步骤十八引脚上部正面涂覆的导电或不导电粘结物质上进行芯片的植入；
芯片植入可以有单个或多个，若植入的芯片为多个时，后续还要进行芯片正面与芯片正面之间的金属线键合作业；
步骤二十、金属线键合
参见图20，在芯片正面与引脚正面之间进行键合金属线作业，所述金属线的材料采用金、银、铜、铝或合金材料，金属线的形状可以是丝状也可以是带状；
步骤二十一、包封
参见图21，将步骤二十完成金属线键合后的金属基板正面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤二十二、贴光阻膜作业
参见图22，利用贴膜设备在步骤二十一完成包封塑封料的金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤二十三、金属基板背面去除部分光阻膜
参见图23，利用曝光显影设备在步骤二十二完成贴光阻膜作业的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行化学蚀刻的图形区域；
步骤二十四、化学蚀刻
参见图24，将步骤二十三中金属基板背面完成开窗的图形区域进行化学蚀刻，化学蚀刻直至惰性金属线路层及包封塑封料的位置为止，蚀刻药水可以采用氯化铜或是氯化铁；
步骤二十五、电镀金属线路层
参见图25，在步骤二十四完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀，所述金属线路层可以是单层或多层，所述金属线路层材料采用铜镍金、铜镍银、钯金、金或铜等，所述电镀方法可以是化学电镀或是电解电镀；
步骤二十六、包封
参见图26，将步骤二十五完成电镀金属线路层的金属基板背面进行塑封料的包封作业，包封方式可以采用模具灌胶方式、喷涂方式或是贴膜方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤二十七、塑封料表面开孔
参见图27，在步骤二十六金属基板背面包封塑封料的表面进行后续电镀区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤二十八、塑封料表面挖沟槽
参见图28，在步骤二十六金属基板背面包封塑封料得表面进行后续电镀区域的挖沟槽作业；
步骤二十九、电镀金属线路层
参见图29，将步骤二十七金属基板背面包封塑封料表面已完成开孔的区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤三十、覆上线路网板
参见图30，在金属基板背面覆上线路网板，线路网板覆盖后续不需要进行金属化的区域；
步骤三十一、金属化前处理
参见图31，对步骤三十金属基板背面线路网板未覆盖区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷或淋涂等方式；
步骤三十二、移除线路网板
参见图32，将步骤三十中金属基板正面覆上的线路网板移除；
步骤三十三、电镀金属线路层
参见图33，将步骤三十一金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板背面相对形成引脚的下部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤三十四、去除金属基板表面光阻膜
参见图34，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除；
步骤三十五、包封
参见图35，将金属基板背面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤三十六、塑封料表面开孔
参见图36，在步骤三十五金属基板背面包封塑封料的表面进行后续植金属球区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤三十七、清洗
参见图37，对步骤三十六金属基板背面塑封料开孔处进行清洗以去除氧化物质或有机物质等，同时可进行金属保护层的被覆，金属保护层采用抗氧化剂；
步骤三十八、植球
参见图38，在步骤三十七经过清洗的小孔内植入金属球，金属球与引脚的背面相接触，所述植球方式可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体，金属球的材料可以是纯锡或锡合金；
步骤三十九、切割成品
参见图39，将步骤三十八完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得双面三维线路芯片正装先封后蚀封装结构成品。
实施例一的封装结构如下：
参见图40，本发明双面三维线路芯片正装先封后蚀封装结构，它包括引脚18，所述引脚18正面通过导电或不导电粘结物质9设置有芯片10，所述芯片10正面与引脚18正面之间用金属线11相连接，所述引脚18外围的区域、引脚18与引脚18之间的区域、引脚18上部的区域、引脚18下部的区域以及芯片10和金属线11外均包封有塑封料6，所述引脚18下部的塑封料6表面上开设有第三小孔15，所述第三小孔15与引脚18背面相连通，所述第三小孔15内设置有金属球17，所述金属球17与引脚18背面相接触，所述金属球17与引脚18背面之间设置有金属保护层16，所述金属保护层16为抗氧化剂。
实施例二、有基岛
步骤一、取金属基板
参见图41，取一片厚度合适的金属基板，所述金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材或锌铁材等；
步骤二、金属基板表面预镀铜材
参见图42，在金属基板表面电镀一层铜材薄膜，目的是为后续电镀作基础，所述电镀的方式可以采用化学镀或是电解电镀；
步骤三、贴光阻膜作业
参见图43，利用贴光阻膜设备在步骤二完成预镀铜材薄膜的金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤四、金属基板正面去除部分光阻膜
参见图44，利用曝光显影设备在步骤三完成贴膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤五、电镀惰性金属线路层
参见图45，将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层，作为后续蚀刻作业的阻挡层，所述惰性金属线路层材料采用镍、钛或铜等，所述电镀方式采用化学镀或电解电镀方式；
步骤六、电镀金属线路层
参见图46，在步骤五中的惰性金属线路层表面镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤七、去除金属基板表面光阻膜
参见图47，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除的方式；
步骤八、包封
参见图48，将步骤六完成电镀金属线路层的金属基板正面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤九、贴光阻膜作业
参见图49，利用贴光阻膜设备在步骤八完成包封的金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤十、塑封料表面开孔
参见图50，在步骤九完成贴膜作业后的金属基板正面包封塑封料的表面进行后续电镀区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤十一、电镀金属线路层
参见图51，将步骤十金属基板正面包封塑封料表面已完成开孔的区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十二、去除金属基板表面光阻膜
参见图52，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除的方式；
步骤十三、贴光阻膜作业
参见图53，利用贴光阻膜设备在金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤十四、金属基板正面去除部分光阻膜
参见图54，利用曝光显影设备在步骤十三完成贴膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤十五、金属化前处理
参见图55，将步骤十四金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式；
步骤十六、电镀金属线路层
参见图56，将步骤十五金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成基岛和引脚的上部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十七、去除金属基板表面光阻膜
参见图57，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除的方式；
步骤十八、涂覆粘结物质
参见图58，在步骤十六相对形成的基岛的上部正面涂覆导电或是不导电的粘结物质，目的是为后续芯片植入后与引脚的接合；
步骤十九、装片
参见图59，在步骤十八基岛上部正面涂覆的导电或不导电粘结物质上进行芯片的植入；
芯片植入可以有单个或多个，若植入的芯片为多个时，后续还要进行芯片正面与芯片正面之间的金属线键合作业；
步骤二十、金属线键合
参见图60，在芯片正面与引脚正面之间进行键合金属线作业，所述金属线的材料采用金、银、铜、铝或合金材料，金属线的形状可以是丝状也可以是带状；
步骤二十一、包封
参见图61，将步骤二十完成金属线键合后的金属基板正面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤二十二、贴光阻膜作业
参见图62，利用贴膜设备在步骤二十一完成包封塑封料的金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤二十三、金属基板背面去除部分光阻膜
参见图63，利用曝光显影设备在步骤二十二完成贴光阻膜作业的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行化学蚀刻的图形区域；
步骤二十四、化学蚀刻
参见图64，将步骤二十三中金属基板背面完成开窗的图形区域进行化学蚀刻，化学蚀刻直至惰性金属线路层及包封塑封料的位置为止，蚀刻药水可以采用氯化铜或是氯化铁；
步骤二十五、电镀金属线路层
参见图65，在步骤二十四完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀，所述金属线路层可以是单层或多层，所述金属线路层材料采用铜镍金、铜镍银、钯金、金或铜等，所述电镀方法可以是化学电镀或是电解电镀；
步骤二十六、包封
参见图66，将步骤二十五完成电镀金属线路层的金属基板背面进行塑封料的包封作业，包封方式可以采用模具灌胶方式、喷涂方式或是贴膜方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤二十七、塑封料表面开孔
参见图67，在步骤二十六金属基板背面包封塑封料的表面进行后续电镀区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤二十八、塑封料表面挖沟槽
参见图68，在步骤二十六金属基板背面包封塑封料得表面进行后续电镀区域的挖沟槽作业；
步骤二十九、电镀金属线路层
参见图69，将步骤二十七金属基板背面包封塑封料表面已完成开孔的区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤三十、覆上线路网板
参见图70，在金属基板背面覆上线路网板，线路网板覆盖后续不需要进行金属化的区域；
步骤三十一、金属化前处理
参见图71，对步骤三十金属基板背面线路网板未覆盖区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷或淋涂等方式；
步骤三十二、移除线路网板
参见图72，将步骤三十中金属基板正面覆上的线路网板移除；
步骤三十三、电镀金属线路层
参见图73，将步骤三十一金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板背面相对形成基岛和引脚的下部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤三十四、去除金属基板表面光阻膜
参见图74，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除；
步骤三十五、包封
参见图75，将金属基板背面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤三十六、塑封料表面开孔
参见图76，在步骤三十五金属基板背面包封塑封料的表面进行后续植金属球区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤三十七、清洗
参见图77，对步骤三十六金属基板背面塑封料开孔处进行清洗以去除氧化物质或有机物质等，同时可进行金属保护层的被覆，金属保护层采用抗氧化剂；
步骤三十八、植球
参见图78，在步骤三十七经过清洗的小孔内植入金属球，金属球与引脚的背面相接触，所述植球方式可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体，金属球的材料可以是纯锡或锡合金；
步骤三十九、切割成品
参见图79，将步骤三十八完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得双面三维线路芯片正装先封后蚀封装结构成品。
实施例二的封装结构如下：
参见图80，本发明双面三维线路芯片正装先封后蚀封装结构，它包括基岛19和引脚18，所述基岛19正面通过导电或不导电粘结物质9设置有芯片10，所述芯片10正面与引脚18正面之间用金属线11相连接，所述基岛19外围的区域、基岛19和引脚18之间的区域、引脚18与引脚18之间的区域、基岛19和引脚18上部的区域、基岛19和引脚18下部的区域以及芯片10和金属线11外均包封有塑封料6，所述引脚18下部的塑封料6表面上开设有第三小孔15，所述第三小孔15与引脚18背面相连通，所述第三小孔15内设置有金属球17，所述金属球17与引脚18背面相接触，所述金属球17与引脚18背面之间设置有金属保护层16，所述金属保护层16为抗氧化剂。
实施例三、有基岛静电释放圈
步骤一、取金属基板
参见图81，取一片厚度合适的金属基板，所述金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材或锌铁材等；
步骤二、金属基板表面预镀铜材
参见图82，在金属基板表面电镀一层铜材薄膜，目的是为后续电镀作基础，所述电镀的方式可以采用化学镀或是电解电镀；
步骤三、贴光阻膜作业
参见图83，利用贴光阻膜设备在步骤二完成预镀铜材薄膜的金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤四、金属基板正面去除部分光阻膜
参见图84，利用曝光显影设备在步骤三完成贴膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤五、电镀惰性金属线路层
参见图85，将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层，作为后续蚀刻作业的阻挡层，所述惰性金属线路层材料采用镍、钛或铜等，所述电镀方式采用化学镀或电解电镀方式；
步骤六、电镀金属线路层
参见图86，在步骤五中的惰性金属线路层表面镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤七、去除金属基板表面光阻膜
参见图87，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除的方式；
步骤八、包封
参见图88，将步骤六完成电镀金属线路层的金属基板正面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤九、贴光阻膜作业
参见图89，利用贴光阻膜设备在步骤八完成包封的金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤十、塑封料表面开孔
参见图90，在步骤九完成贴膜作业后的金属基板正面包封塑封料的表面进行后续电镀区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤十一、电镀金属线路层
参见图91，将步骤十金属基板正面包封塑封料表面已完成开孔的区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十二、去除金属基板表面光阻膜
参见图92，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除的方式；
步骤十三、贴光阻膜作业
参见图93，利用贴光阻膜设备在金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤十四、金属基板正面去除部分光阻膜
参见图94，利用曝光显影设备在步骤十三完成贴膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤十五、金属化前处理
参见图95，将步骤十四金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷或淋涂等方式；
步骤十六、电镀金属线路层
参见图96，将步骤十五金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成基岛、引脚和静电释放圈的上部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十七、去除金属基板表面光阻膜
参见图97，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除的方式；
步骤十八、涂覆粘结物质
参见图98，在步骤十六相对形成的基岛的上部正面涂覆导电或是不导电的粘结物质，目的是为后续芯片植入后与引脚的接合；
步骤十九、装片
参见图99，在步骤十八基岛上部正面涂覆的导电或不导电粘结物质上进行芯片的植入；
芯片植入可以有单个或多个，若植入的芯片为多个时，后续还要进行芯片正面与芯片正面之间的金属线键合作业；
步骤二十、金属线键合
参见图100，在芯片正面与引脚正面之间以及芯片正面与静电释放圈正面之间进行键合金属线作业，所述金属线的材料采用金、银、铜、铝或合金材料，金属线的形状可以是丝状也可以是带状；
步骤二十一、包封
参见图101，将步骤二十完成金属线键合后的金属基板正面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤二十二、贴光阻膜作业
参见图102，利用贴膜设备在步骤二十一完成包封塑封料的金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤二十三、金属基板背面去除部分光阻膜
参见图103，利用曝光显影设备在步骤二十二完成贴光阻膜作业的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行化学蚀刻的图形区域；
步骤二十四、化学蚀刻
参见图104，将步骤二十三中金属基板背面完成开窗的图形区域进行化学蚀刻，化学蚀刻直至惰性金属线路层及包封塑封料的位置为止，蚀刻药水可以采用氯化铜或是氯化铁；
步骤二十五、电镀金属线路层
参见图105，在步骤二十四完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀，所述金属线路层可以是单层或多层，所述金属线路层材料采用铜镍金、铜镍银、钯金、金或铜等，所述电镀方法可以是化学电镀或是电解电镀；
步骤二十六、包封
参见图106，将步骤二十五完成电镀金属线路层的金属基板背面进行塑封料的包封作业，包封方式可以采用模具灌胶方式、喷涂方式或是贴膜方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤二十七、塑封料表面开孔
参见图107，在步骤二十六金属基板背面包封塑封料的表面进行后续电镀区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤二十八、塑封料表面挖沟槽
参见图108，在步骤二十六金属基板背面包封塑封料得表面进行后续电镀区域的挖沟槽作业；
步骤二十九、电镀金属线路层
参见图109，将步骤二十七金属基板背面包封塑封料表面已完成开孔的区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤三十、覆上线路网板
参见图110，在金属基板背面覆上线路网板，线路网板覆盖后续不需要进行金属化的区域；
步骤三十一、金属化前处理
参见图111，对步骤三十金属基板背面线路网板未覆盖区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式；
步骤三十二、移除线路网板
参见图112，将步骤三十中金属基板正面覆上的线路网板移除；
步骤三十三、电镀金属线路层
参见图113，将步骤三十一金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板背面相对形成基岛、引脚和静电释放圈的下部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤三十四、去除金属基板表面光阻膜
参见图114，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除；
步骤三十五、包封
参见图115，将金属基板背面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤三十六、塑封料表面开孔
参见图116，在步骤三十五金属基板背面包封塑封料的表面进行后续植金属球区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤三十七、清洗
参见图117，对步骤三十六金属基板背面塑封料开孔处进行清洗以去除氧化物质或有机物质等，同时可进行金属保护层的被覆，金属保护层采用抗氧化剂；
步骤三十八、植球
参见图118，在步骤三十七经过清洗的小孔内植入金属球，金属球与引脚的背面相接触，所述植球方式可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体，金属球的材料可以是纯锡或锡合金；
步骤三十九、切割成品
参见图119，将步骤三十八完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得双面三维线路芯片正装先封后蚀封装结构成品。
实施例三的封装结构如下：
参见图120，本发明双面三维线路芯片正装先封后蚀封装结构，它包括基岛19和引脚18，所述基岛19与引脚18之间设置有静电释放圈20，所述基岛19正面通过导电或不导电粘结物质9设置有芯片10，所述芯片10正面与引脚18正面之间以及芯片10正面与静电释放圈20之间用金属线11相连接，所述基岛19外围的区域、基岛19和引脚18之间的区域、引脚18与引脚18之间的区域、基岛19和引脚18上部的区域、基岛19和引脚18下部的区域以及芯片10和金属线11外均包封有塑封料6，所述引脚18下部的塑封料6表面上开设有第三小孔15，所述第三小孔15与引脚18背面相连通，所述第三小孔15内设置有金属球17，所述金属球17与引脚18背面相接触，所述金属球17与引脚18背面之间设置有金属保护层16，所述金属保护层16为抗氧化剂。
Claims (6)
1.一种双面三维线路芯片正装先封后蚀制造方法，其特征在于所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面电镀一层铜材薄膜，
步骤三、贴光阻膜作业
利用贴光阻膜设备在步骤二完成预镀铜材薄膜的金属基板正面及背面进行光阻膜的被覆，
步骤四、金属基板正面去除部分光阻膜
利用曝光显影设备在步骤三完成贴膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域，
步骤五、电镀惰性金属线路层
将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层，
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上金属线路层，
步骤七、去除金属基板表面光阻膜
将金属基板表面的光阻膜去除，
步骤八、包封
将步骤六完成电镀金属线路层的金属基板正面进行包封塑封料作业，
步骤九、贴光阻膜作业
利用贴光阻膜设备在步骤八完成包封的金属基板正面及背面进行光阻膜的被覆，
步骤十、塑封料表面开孔
在步骤九完成贴膜作业后的金属基板正面包封塑封料的表面进行后续电镀区域的开孔作业，
步骤十一、电镀金属线路层
将步骤十金属基板正面包封塑封料表面已完成开孔的区域电镀上金属线路层，
步骤十二、去除金属基板表面光阻膜
将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除的方式，
步骤十三、贴光阻膜作业
利用贴光阻膜设备在金属基板正面及背面进行光阻膜的被覆，
步骤十四、金属基板正面去除部分光阻膜
利用曝光显影设备在步骤十三完成贴膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域，
步骤十五、金属化前处理
将步骤十四金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，
步骤十六、电镀金属线路层
将步骤十五金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成引脚或基岛和引脚或基岛、引脚和静电释放圈的上部，
步骤十七、去除金属基板表面光阻膜
将金属基板表面的光阻膜去除，
步骤十八、涂覆粘结物质
当步骤十六仅相对形成的引脚的上部时，在引脚的上部正面涂覆导电或是不导电的粘结物质，当步骤十六相对形成基岛和引脚或基岛、引脚或静电释放圈的上部时，在基岛上部的正面涂覆导电或是不导电的粘结物质，
步骤十九、装片
在步骤十八基岛或引脚上部正面涂覆的导电或不导电粘结物质上进行芯片的植入，
步骤二十、金属线键合
在芯片正面与引脚正面之间进行键合金属线作业，
步骤二十一、包封
将步骤二十完成金属线键合后的金属基板正面进行包封塑封料作业，
步骤二十二、贴光阻膜作业
利用贴膜设备在步骤二十一完成包封塑封料的金属基板正面及背面进行光阻膜的被覆，
步骤二十三、金属基板背面去除部分光阻膜
利用曝光显影设备在步骤二十二完成贴光阻膜作业的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行化学蚀刻的图形区域，
步骤二十四、化学蚀刻
将步骤二十三中金属基板背面完成开窗的图形区域进行化学蚀刻，
步骤二十五、电镀金属线路层
在步骤二十四完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀，
步骤二十六、包封
将步骤二十五完成电镀金属线路层的金属基板背面进行塑封料的包封作业，
步骤二十七、塑封料表面开孔
在步骤二十六金属基板背面包封塑封料的表面进行后续电镀区域的开孔作业，
步骤二十八、塑封料表面挖沟槽
在步骤二十六金属基板背面包封塑封料得表面进行后续电镀区域的挖沟槽作业，
步骤二十九、电镀金属线路层
将步骤二十七金属基板背面包封塑封料表面已完成开孔的区域电镀上金属线路层，
步骤三十、覆上线路网板
在金属基板背面覆上线路网板，
步骤三十一、金属化前处理
对步骤三十金属基板背面线路网板未覆盖区域进行电镀金属线路层的金属化前处理，
步骤三十二、移除线路网板
将步骤三十中金属基板正面覆上的线路网板移除，
步骤三十三、电镀金属线路层
将步骤三十一金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板背面相对形成引脚或基岛和引脚或基岛、引脚和静电释放圈的下部，
步骤三十四、去除金属基板表面光阻膜
将金属基板表面的光阻膜去除，
步骤三十五、包封
将金属基板背面进行包封塑封料作业，
步骤三十六、塑封料表面开孔
在步骤三十五金属基板背面包封塑封料的表面进行后续植金属球区域的开孔作业，
步骤三十七、清洗
对步骤三十六金属基板背面塑封料开孔处进行清洗，
步骤三十八、植球
在步骤三十七经过清洗的小孔内植入金属球，
步骤三十九、切割成品
将步骤三十八完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得双面三维线路芯片正装先封后蚀封装结构成品。
2.根据权利要求1所述的一种双面三维线路芯片正装先封后蚀制造方法，其特征在于：所述步骤三十七对金属基板背面塑封料开孔处进行清洗同时进行金属保护层被覆。
3.一种双面三维线路芯片正装先封后蚀封装结构，所述封装结构采用权利要求1所述的制造方法，其特征在于：它包括引脚（18），所述引脚（18）正面通过导电或不导电粘结物质（9）设置有芯片（10），所述芯片（10）正面与引脚（18）正面之间用金属线（11）相连接，所述引脚（18）外围的区域、引脚（18）与引脚（18）之间的区域、引脚（18）上部的区域、引脚（18）下部的区域以及芯片（10）和金属线（11）外均包封有塑封料（6），所述引脚（18）下部的塑封料（6）表面上开设有第三小孔（15），所述第三小孔（15）与引脚（18）背面相连通，所述第三小孔（15）内设置有金属球（17），所述金属球（17）与引脚（18）背面相接触。
4.根据权利要求3所述的一种双面三维线路芯片正装先封后蚀封装结构，其特征在于：所述封装结构包括基岛（19），此时芯片（10）通过导电或不导电粘结物质（9）设置于基岛（19）正面。
5.根据权利要求4所述的一种双面三维线路芯片正装先封后蚀封装结构，其特征在于：所述基岛（19）有单个或多个。
6.根据权利要求4所述的一种双面三维线路芯片正装先封后蚀封装结构，其特征在于：所述基岛（19）与引脚（18）之间设置有静电释放圈（20），所述静电释放圈（20）正面与芯片（10）正面之间通过金属线（11）相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101899398A CN102723287B (zh) | 2012-06-09 | 2012-06-09 | 双面三维线路芯片正装先封后蚀制造方法及其封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101899398A CN102723287B (zh) | 2012-06-09 | 2012-06-09 | 双面三维线路芯片正装先封后蚀制造方法及其封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102723287A CN102723287A (zh) | 2012-10-10 |
| CN102723287B true CN102723287B (zh) | 2013-10-09 |
Family
ID=46949011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101899398A Active CN102723287B (zh) | 2012-06-09 | 2012-06-09 | 双面三维线路芯片正装先封后蚀制造方法及其封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102723287B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103268871B (zh) * | 2013-05-20 | 2015-11-18 | 江苏长电科技股份有限公司 | 超薄高密度多层线路芯片正装封装结构及制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593185B1 (en) * | 2002-05-17 | 2003-07-15 | United Microelectronics Corp. | Method of forming embedded capacitor structure applied to logic integrated circuit |
| CN101322231A (zh) * | 2005-11-02 | 2008-12-10 | 桑迪士克股份有限公司 | 高密度三维半导体晶片封装 |
| CN101542702A (zh) * | 2008-06-05 | 2009-09-23 | 香港应用科技研究院有限公司 | 基于硅通孔的三维晶圆叠层的键合方法 |
-
2012
- 2012-06-09 CN CN2012101899398A patent/CN102723287B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593185B1 (en) * | 2002-05-17 | 2003-07-15 | United Microelectronics Corp. | Method of forming embedded capacitor structure applied to logic integrated circuit |
| CN101322231A (zh) * | 2005-11-02 | 2008-12-10 | 桑迪士克股份有限公司 | 高密度三维半导体晶片封装 |
| CN101542702A (zh) * | 2008-06-05 | 2009-09-23 | 香港应用科技研究院有限公司 | 基于硅通孔的三维晶圆叠层的键合方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102723287A (zh) | 2012-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102723293B (zh) | 芯片倒装单面三维线路先蚀后封制造方法及其封装结构 | |
| CN102723280B (zh) | 单面三维线路芯片倒装先蚀后封制造方法 | |
| CN102723282B (zh) | 芯片正装双面三维线路先蚀后封制造方法及其封装结构 | |
| CN102723284A (zh) | 芯片正装单面三维线路先蚀后封制造方法及其封装结构 | |
| CN102723289B (zh) | 芯片正装单面三维线路先封后蚀制造方法及其封装结构 | |
| CN102723288B (zh) | 芯片倒装单面三维线路先封后蚀制造方法及其封装结构 | |
| CN102856212A (zh) | 双面三维线路芯片倒装先封后蚀制造方法及其封装结构 | |
| CN102723287B (zh) | 双面三维线路芯片正装先封后蚀制造方法及其封装结构 | |
| CN102723290B (zh) | 单面三维线路芯片正装先封后蚀制造方法及其封装结构 | |
| CN102723285B (zh) | 单面三维线路芯片正装先蚀后封制造方法及其封装结构 | |
| CN102760668B (zh) | 单面三维线路芯片倒装先封后蚀制造方法 | |
| CN102723283B (zh) | 双面三维线路芯片正装先蚀后封制造方法及其封装结构 | |
| CN102856291B (zh) | 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法 | |
| CN102723286B (zh) | 芯片正装双面三维线路先封后蚀制造方法及其封装结构 | |
| CN102856287A (zh) | 多芯片正装先封装后蚀刻基岛露出封装结构及其制造方法 | |
| CN102856283A (zh) | 单芯片正装先封装后蚀刻基岛埋入封装结构及其制造方法 | |
| CN102856268B (zh) | 多芯片正装先封装后蚀刻无基岛封装结构及其制造方法 | |
| CN102856286B (zh) | 单芯片正装先封装后蚀刻无基岛封装结构及其制造方法 | |
| CN102723291A (zh) | 双面三维线路芯片倒装先蚀后封制造方法及其封装结构 | |
| CN102723281B (zh) | 芯片倒装双面三维线路先封后蚀制造方法及其封装结构 | |
| CN102881671B (zh) | 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法 | |
| CN102723292A (zh) | 芯片倒装双面三维线路先蚀后封制造方法及其封装结构 | |
| CN102856293B (zh) | 单芯片正装先蚀刻后封装无基岛封装结构及其制造方法 | |
| CN102856284A (zh) | 多芯片倒装先封装后蚀刻基岛露出封装结构及其制造方法 | |
| CN102867789A (zh) | 单芯片正装先封装后蚀刻基岛露出封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170323 Address after: The 200127 Tianjin Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia Patentee after: Xin Xin finance leasing (Tianjin) Co., Ltd. Address before: 214434 Binjiang Middle Road, Jiangyin Development Zone, Jiangsu, China, No. 275, No. Patentee before: Jiangsu Changjiang Electronics Technology Co., Ltd. |
|
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20121010 Assignee: Jiangsu Changjiang Electronics Technology Co., Ltd. Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd. Contract record no.: 2017320010028 Denomination of invention: Packaging-first and etching-later manufacturing method for chip formal double-surface three-dimensional circuit and packaging structure of chip formal double-surface three-dimensional circuit Granted publication date: 20131009 License type: Exclusive License Record date: 20170508 |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd. Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd. Contract record no.: 2017320010028 Date of cancellation: 20200515 |
|
| EC01 | Cancellation of recordation of patent licensing contract | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200608 Address after: 214434, No. 78, mayor road, Chengjiang, Jiangsu, Jiangyin, Wuxi Patentee after: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd. Address before: 1-1-1802-7, North Zone, financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Free Trade Port Area), Tianjin Patentee before: Xin Xin finance leasing (Tianjin) Co.,Ltd. |
|
| TR01 | Transfer of patent right |