TWI775623B - 電容器結構及其製造方法 - Google Patents

電容器結構及其製造方法 Download PDF

Info

Publication number
TWI775623B
TWI775623B TW110136193A TW110136193A TWI775623B TW I775623 B TWI775623 B TW I775623B TW 110136193 A TW110136193 A TW 110136193A TW 110136193 A TW110136193 A TW 110136193A TW I775623 B TWI775623 B TW I775623B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
conductive
capacitor
dielectric material
Prior art date
Application number
TW110136193A
Other languages
English (en)
Other versions
TW202315038A (zh
Inventor
李世平
童世然
李思齊
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110136193A priority Critical patent/TWI775623B/zh
Priority to CN202111251987.0A priority patent/CN115881699A/zh
Priority to US17/667,538 priority patent/US20230094400A1/en
Application granted granted Critical
Publication of TWI775623B publication Critical patent/TWI775623B/zh
Publication of TW202315038A publication Critical patent/TW202315038A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一種電容器結構，包括基底、至少一個第一介電層、至少一個第二介電層、電容器與內連線結構。基底包括電容器區與非電容器區。第一介電層位在電容器區與非電容器區中的基底上。第二介電層位在非電容器區中的基底上。至少一部分第二介電層位在第一介電層中。第二介電層的材料與至少一部分第一介電層的材料不同。第二介電層的介電常數小於至少一部分第一介電層的介電常數。電容器位在電容器區中的至少一個第一介電層中。電容器包括彼此電性絕緣的兩個電極。內連線結構位在非電容器區中的至少一個第二介電層中。

Description

電容器結構及其製造方法
本發明實施例是有關於一種半導體結構及其製造方法，且特別是有關於一種電容器結構及其製造方法。
目前發展出一種將電容器區中的電容器與邏輯元件區中的內連線結構進行整合的電容器結構。此外，邏輯元件區中的介電層會採用低介電常數的介電層，以降低電阻電容延遲(resistance-capacitance(RC)delay)。然而，在電容器區中的介電層採用低介電常數的介電層的情況下，會降低電容器的電容值。因此需要加大電容器的面積，以獲得具有所需電容值的電容器。
本發明提供一種電容器結構及其製造方法，其可提升電容器區中的電容器的電容值，且可同時降低非電容器區中的電阻電容延遲。
本發明提出一種電容器結構，包括基底、至少一個第一介電層、至少一個第二介電層、電容器與內連線結構。基底包括電容器區與非電容器區。第一介電層位在電容器區與非電容器區中的基底上。第二介電層位在非電容器區中的基底上。至少一部分第二介電層位在第一介電層中。第二介電層的材料與至少一部分第一介電層的材料不同。第二介電層的介電常數小於至少一部分第一介電層的介電常數。電容器位在電容器區中的至少一個第一介電層中。電容器包括彼此電性絕緣的兩個電極。內連線結構位在非電容器區中的至少一個第二介電層中。
依照本發明的一實施例所述，在上述電容器結構中，第二介電層的材料與第一介電層的材料可完全不同。
依照本發明的一實施例所述，在上述電容器結構中，第二介電層的介電常數可小於整個第一介電層的介電常數。
依照本發明的一實施例所述，在上述電容器結構中，整個第二介電層可位在第一介電層中。
依照本發明的一實施例所述，在上述電容器結構中，電極可包括至少一個第一導電結構。第一導電結構可包括第一導電層。內連線結構可包括至少一個第二導電結構。第二導電結構可包括第二導電層。
依照本發明的一實施例所述，在上述電容器結構中，第一導電結構與第二導電結構可包括雙鑲嵌(dual damascene)結構或單鑲嵌(single damascene)結構。
依照本發明的一實施例所述，在上述電容器結構中，第二導電層的底面可低於第一導電層的底面。
依照本發明的一實施例所述，在上述電容器結構中，第二導電層的底面可與第一導電層的底面等高。
依照本發明的一實施例所述，在上述電容器結構中，第一導電結構更可包括第一導電通孔(conductive via)。第一導電通孔位在第一導電層下方且電性連接於第一導電層。第二導電結構更可包括第二導電通孔。第二導電通孔位在第二導電層下方且電性連接於第二導電層。
依照本發明的一實施例所述，在上述電容器結構中，第一導電層與第一導電通孔可為一體成型。第二導電層與第二導電通孔可為一體成型。
依照本發明的一實施例所述，在上述電容器結構中，第一導電層與第一導電通孔可為彼此獨立的構件。第二導電層與第二導電通孔可為彼此獨立的構件。
依照本發明的一實施例所述，在上述電容器結構中，第一介電層與第二介電層可為單層結構。
依照本發明的一實施例所述，在上述電容器結構中，第一介電層與第二介電層可為多層結構。
依照本發明的一實施例所述，在上述電容器結構中，第一介電層可包括第一介電材料層與第二介電材料層。第一導電通孔位在第一介電材料層中。第二介電材料層位在第一介電材料層 上。第一導電層位在第二介電材料層中。第二介電層可包括第三介電材料層與第四介電材料層。第三介電材料層位在第一介電材料層中。第二導電通孔位在第三介電材料層中。第四介電材料層位在第三介電材料層上。第四介電材料層位在第二介電材料層中。第二導電層位在第四介電材料層中。
依照本發明的一實施例所述，在上述電容器結構中，第一介電層可包括第一介電材料層與第二介電材料層。第一導電通孔位在第一介電材料層中。第二介電材料層位在第一介電材料層上。第一導電層位在第二介電材料層中。第二介電層可包括第一介電材料層與第三介電材料層。第二導電通孔位在第一介電材料層中。第三介電材料層位在第一介電材料層上。第三介電材料層位在第二介電材料層中，第二導電層位在第三介電材料層中。
依照本發明的一實施例所述，在上述電容器結構中，第一介電層可包括第一介電材料層與第二介電材料層。第一導電通孔位在第一介電材料層中。第二介電材料層位在第一介電材料層上。第一導電層位在第二介電材料層中。第二介電層可包括第三介電材料層與第二介電材料層。第三介電材料層位在第一介電材料層中。第二導電通孔位在第三介電材料層中。第二介電材料層位在第三介電材料層上。第二導電層位在第二介電材料層中。
依照本發明的一實施例所述，在上述電容器結構中，電極可包括彼此電性連接的多個第一導電結構。內連線結構可包括彼此電性連接的多個第二導電結構。
本發明提出一種電容器結構的製造方法，包括以下步驟。提供基底。基底包括電容器區與非電容器區。在電容器區與非電容器區中的基底上形成至少一個第一介電層。在非電容器區中的基底上形成至少一個第二介電層。至少一部分第二介電層位在第一介電層中。第二介電層的材料與至少一部分第一介電層的材料不同。第二介電層的介電常數小於至少一部分第一介電層的介電常數。在電容器區中的至少一個第一介電層中形成電容器。電容器包括彼此電性絕緣的兩個電極。在非電容器區中的至少一個第二介電層中形成內連線結構。
依照本發明的一實施例所述，在上述電容器結構的製造方法中，電極可包括至少一個第一導電結構。內連線結構可包括至少一個第二導電結構。第一導電結構與第二導電結構的形成方法可包括以下步驟。在基底上形成第一介電層。在第一介電層中形成開口。形成填滿開口的介電材料層。移除位在開口的外部的介電材料層，而形成第二介電層。藉由鑲嵌製程在第一介電層中形成第一導電結構且在第二介電層中形成第二導電結構。
依照本發明的一實施例所述，在上述電容器結構的製造方法中，鑲嵌製程可為雙鑲嵌製程或單鑲嵌製程。
基於上述，在本發明所提出的電容器結構及其製造方法中，第二介電層的材料與至少一部分第一介電層的材料不同，第二介電層的介電常數小於至少一部分第一介電層的介電常數。由於電容器區中的至少一部份第一介電層具有較高的介電常數，因 此可提升電容器區中的電容器的電容值，進而可降低電容器的面積。此外，由於非電容器區中的第二介電層具有較低的介電常數，因此可降低寄生電容，進而可減少非電容器區中的電阻電容延遲。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10,20,30,40,50,60,70,80:電容器結構
100:基底
102,200,312,408,508:終止層
104,110,304,310,404,410,504,510:介電層
106:圖案化光阻層
108,300,302,306,308,400,402,406,500,502,506:介電材料層
112,116,612,616,712,716,812,816:導電層
114,118,614,618,714,718,814,818:導電通孔
120,620,720,820:電容器
122,622,722,822:內連線結構
CS1~CS8,CS11~CS19,CS21~CS29,CS31~CS39,CS41~CS49,CS51~CS59,CS61~CS69,CS71~CS79,CS81~CS89:導電結構
E1~E8:電極
OP:開口
R1:電容器區
R2:非電容器區
S1~S8:底面
圖1A至圖1F為根據本發明一些實施例電容器結構的製造流程剖面圖。
圖2為根據本發明另一些實施例電容器結構的剖面圖。
圖3為根據本發明另一些實施例電容器結構的剖面圖。
圖4為根據本發明另一些實施例電容器結構的剖面圖。
圖5為根據本發明另一些實施例電容器結構的剖面圖。
圖6為根據本發明另一些實施例電容器結構的剖面圖。
圖7為根據本發明另一些實施例電容器結構的剖面圖。
圖8為根據本發明另一些實施例電容器結構的剖面圖。
圖9為根據本發明另一些實施例電容器結構的剖面圖。
下文列舉實施例並配合附圖來進行詳細地說明，但所提 供的實施例並非用以限制本發明所涵蓋的範圍。此外，為了方便理解，在下述說明中相同的構件將以相同的符號標示來說明。
圖1A至圖1F為根據本發明一些實施例電容器結構的製造流程剖面圖。圖2為根據本發明另一些實施例電容器結構的剖面圖。
請參照圖1A，提供基底100。基底100可為半導體基底，如矽基底。基底100包括電容器區R1與非電容器區R2。電容器區R1為用以形成電容器(如，金屬-氧化物-金屬(metal-oxide-metal，MOM)電容器)的區域。在一些實施例中，非電容器區R2可為邏輯元件區，但本發明並不以此為限。在本文中，術語「MOM電容器」是指在兩個導電層之間具有絕緣體的電容器，其中雖然絕緣體可為氧化物，但絕緣體亦可為氧化物以外的其他介電材料。此外，在圖1A中雖未示出，但在基底100中可具有摻雜區及或隔離結構等所需的構件，且在基底100上可具有半導體元件(如主動元件及/或被動元件)、介電層與內連線結構等所需的構件，於此省略其說明。
接著，可在基底100上形成終止層102。終止層102的材料例如是氮碳化矽(SiCN)或氮化矽(SiN)。終止層102的形成方法例如是化學氣相沉積法。
然後，在電容器區R1與非電容器區R2中的基底100上形成介電層104。舉例來說，介電層104可形成在終止層102上。在本實施例中，介電層104可為單層結構，但本發明並不以此為 限。在另一些實施例中，介電層104可為多層結構。介電層104的材料例如是氧化矽，但本發明並不以此為限。
請參照圖1B，可在介電層104上形成圖案化光阻層106。圖案化光阻層106可藉由微影製程來形成。接著，可利用圖案化光阻層106作為罩幕，移除部分介電層104。藉此，可在介電層104中形成開口OP。部分介電層104的移除方法例如是乾式蝕刻法。
請參照圖1C，可移除圖案化光阻層106。圖案化光阻層106的移除方法例如是乾式剝離法(dry stripping)或濕式剝離法(wet stripping)。
接著，可形成填滿開口OP的介電材料層108。介電材料層108的形成方法例如是旋轉塗佈法或化學氣相沉積法。介電材料層108的材料與介電層104的材料不同。介電材料層108的介電常數小於介電層104的介電常數。介電材料層108的材料例如是低介電常數材料，如氧化物衍生物(oxide derivative)、有機化合物或高度多孔的氧化物(highly porous oxide)。上述氧化物衍生物例如是氟摻雜氧化物(F-doped oxide)、碳摻雜氧化物(C-doped oxide)或氫摻雜氧化物(H-doped oxide)。上述有機化合物例如是聚醯亞胺(polyimide)、芳香族聚合物(aromatic polymer)、氣相沉積聚對二甲苯(vapor-deposited parylene)、氟摻雜非晶碳(F-doped amorphous carbon)或聚四氟乙烯(polytetrafluoroethylene，PTFE)。高度多孔的氧化物例如是乾凝膠(xerogel)或氣凝膠(aerogel)。
請參照圖1D，可移除位在開口OP的外部的介電材料層108，而形成介電層110。在本實施例中，整個介電層110可位在介電層104中。位在開口OP的外部的介電材料層108的移除方法例如是化學機械研磨法。在本實施例中，介電層110可為單層結構，但本發明並不以此為限。在另一些實施例中，介電層110可為多層結構。介電層110的材料可參考介電材料層108的材料說明，於此省略其說明。
請參照圖1E，可藉由鑲嵌製程在介電層104中形成導電結構CS1且在介電層110中形成導電結構CS2。導電結構CS1與導電結構CS2可穿過終止層102。導電結構CS1與導電結構CS2可藉由鑲嵌製程同時形成。在本實施例中，上述鑲嵌製程可為雙鑲嵌製程，且導電結構CS1與導電結構CS2可包括雙鑲嵌結構，但本發明並不以此為限。雙鑲嵌製程例如是通孔優先雙鑲嵌製程(via-first dual damascene process)、溝渠優先雙鑲嵌製程(trench-first dual damascene process)、自對準雙鑲嵌製程(self-aligned dual damascene process)或頂硬罩幕雙鑲嵌製程(top hard mask dual damascene process)。此外，由不同雙鑲嵌製程所形成的結構可能會略有不同。導電結構CS1與導電結構CS2的材料例如是銅。
導電結構CS1可包括導電層112。導電層112可為導線。此外，導電結構CS1更可包括導電通孔114。導電通孔114位在導電層112下方且電性連接於導電層112。在本實施例中，導電層 112與導電通孔114可為一體成型。在一些實施例中，更可在導電層112與介電層104之間、導電通孔114與介電層104之間、導電通孔114與終止層102之間以及導電通孔114與基底100之間形成阻障層(未示出)，於此省略其說明。
導電結構CS2可包括導電層116。導電層116可為導線。在本實施例中，由於鑲嵌製程中的蝕刻製程對介電層110的蝕刻速率大於對介電層104的蝕刻速率，因此導電層116的底面S2可低於導電層112的底面S1，但本發明並不以此為限。此外，導電結構CS2更可包括導電通孔118。導電通孔118位在導電層116下方且電性連接於導電層116。在本實施例中，導電層116與導電通孔118可為一體成型。在一些實施例中，可在導電層116與介電層110之間、導電通孔118與介電層110之間、導電通孔118與終止層102之間以及導電通孔118與基底100之間形成阻障層(未示出)，於此省略其說明。
請參照圖1F，可重覆進行圖1A至圖1E的步驟(但不重覆提供基底100的步驟)，藉此可形成彼此電性連接的多個導電結構CS1以及彼此電性連接的多個導電結構CS2。
此外，藉由上述方法，可在電容器區R1與非電容器區R2中的基底100上形成至少一個介電層104，可在非電容器區R2中的基底100上形成至少一個介電層110，可在電容器區R1中的至少一個介電層104中形成電容器120，且可在非電容器區R2中的至少一個介電層110中形成內連線結構122。藉此，可形成電容 器結構10。在另一些實施例中，依據電容器結構10的設計，可省略圖1F的步驟。
以下，藉由圖1F來說明上述實施例的電容器結構10。此外，雖然電容器結構10的形成方法是以上述方法為例進行說明，但本發明並不以此為限。
請參照圖1F，電容器結構10包括基底100、至少一個介電層104、至少一個介電層110、電容器120與內連線結構122。電容器結構10可為MOM電容器。在本實施例中，介電層104的數量是以多個為例，且介電層110的數量是以多個為例，但本發明並不以此為限。基底100包括電容器區R1與非電容器區R2。介電層104位在電容器區R1與非電容器區R2中的基底100上。介電層110位在非電容器區R2中的基底100上。至少一部分介電層110位在介電層104中。介電層110的材料與至少一部分介電層104的材料不同。在本實施例中，介電層110的材料與介電層104的材料可完全不同。介電層110的介電常數小於至少一部分介電層104的介電常數。在本實施例中，介電層110的介電常數可小於整個介電層104的介電常數。電容器120位在電容器區R1中的至少一個介電層104中。電容器120包括彼此電性絕緣的兩個電極(如，電極E1與電極E2)。此外，電容器120更可包括位在電極E1與電極E2之間的介電層104。內連線結構122位在非電容器區R2中的至少一個介電層110中。
此外，電容器結構10更可包括至少一個終止層102。在 本實施例中，終止層102的數量是以多個為例，但本發明並不以此為限。介電層104與介電層110可位在對應的終止層102上。導電結構CS1的導電通孔114與導電結構CS2的導電通孔118可穿過對應的終止層102。
電極E1與電極E2分別可包括至少一個導電結構CS1。在本實施例中，電極E1可包括彼此電性連接的多個導電結構CS1，且電極E2可包括彼此電性連接的多個導電結構CS1，但本發明並不以此為限。只要電極E1與電極E2分別包括至少一個導電結構CS1即屬於本發明所涵蓋的範圍。舉例來說，電極E1可包括彼此電性連接的導電結構CS11、導電結構CS13、導電結構CS14、導電結構CS16、導電結構CS17與導電結構CS19，且電極E2可包括彼此電性連接的導電結構CS12、導電結構CS15與導電結構CS18，但本發明並不以此為限。導電結構CS11、導電結構CS13、導電結構CS14、導電結構CS16、導電結構CS17與導電結構CS19可依據繞線設計的方式來進行電性連接，且導電結構CS12、導電結構CS15與導電結構CS18可依據繞線設計的方式來進行電性連接，於此省略其說明。
在本實施例中，在電容器120中，雖然彼此電性連接的多個導電結構CS1(如，彼此電性連接的導電結構CS11、導電結構CS14與導電結構CS17)可位在同一個剖面圖中，但本發明並不以此為限。舉例來說，在一些剖面圖中，只能看到導電結構CS17的導電層112，而無法看到導電結構CS17的導電通孔114以及電性 連接於導電結構CS17的導電結構CS14與導電結構CS11。在一些剖面圖中，只能看到導電結構CS17以及導電結構CS14的導電層112，而無法看到導電結構CS14的導電通孔114以及電性連接於導電結構CS14的導電結構CS11。
電極E1的導電結構CS1的數量與配置方式以及電極E2的導電結構CS1的數量與配置方式可依照電極E1與電極E2的繞線設計來彈性調整，只要電極E1與電極E2彼此電性絕緣，且電極E1的導電結構CS1與電極E2的導電結構CS1彼此相鄰且電性連接至不同的電壓源，即屬於本發明所涵蓋的範圍。在另一些實施例中，如圖2所示，圖2中的電極E1與電極E2的繞線設計不同於圖1中的電極E1與電極E2的繞線設計。舉例來說，圖2的電極E1可包括彼此電性連接的導電結構CS11、導電結構CS13、導電結構CS15、導電結構CS17與導電結構CS19，圖2的電極E2可包括彼此電性連接的導電結構CS12、導電結構CS14、導電結構CS16與導電結構CS18，且圖2的電極E1與電極E2彼此電性絕緣。在圖2的實施例中，導電結構CS11、導電結構CS13、導電結構CS15、導電結構CS17與導電結構CS19可依據繞線設計的方式來進行電性連接，且導電結構CS12、導電結構CS14、導電結構CS16與導電結構CS18可依據繞線設計的方式來進行電性連接，於此省略其說明。依據圖2的實施例的繞線設計，無法在圖2的剖面圖中看到導電結構CS1的導電通孔114，因此在圖2中未示出導電結構CS1的導電通孔114。
請參照圖1F，內連線結構122可包括至少一個導電結構CS2。內連線結構122可包括彼此電性連接的多個導電結構CS2。舉例來說，導電結構CS21、導電結構CS24與導電結構CS27可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。導電結構CS22、導電結構CS25與導電結構CS28可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。導電結構CS23、導電結構CS26與導電結構CS29可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。此外，內連線結構122的導電結構CS2的數量與配置方式可依照內連線結構122的繞線設計來彈性調整。
另外，在內連線結構122中，雖然彼此電性連接的多個導電結構CS2(如，電性連接的導電結構CS21、導電結構CS24與導電結構CS27)可位在同一個剖面圖中，但本發明並不以此為限。舉例來說，在一些剖面圖中，只能看到導電結構CS27的導電層116，而無法看到導電結構CS27的導電通孔118以及電性連接於導電結構CS27的導電結構CS24與導電結構CS21。在一些剖面圖中，只能看到導電結構CS27以及導電結構CS24的導電層116，而無法看到導電結構CS24的導電通孔118以及電性連接於導電結構CS24的導電結構CS21。
另外，電容器結構10中的各構件的材料、形成方法與功效等內容已於上述實施例進行詳盡地說明，於此不再說明。
基於上述實施例可知，在本發明所提出的電容器結構10 及其製造方法中，介電層110的材料與至少一部分介電層104的材料不同，且介電層110的介電常數小於至少一部分介電層104的介電常數。由於電容器區R1中的至少一部份介電層104具有較高的介電常數，因此可提升電容器區R1中的電容器120的電容值，進而可降低電容器120的面積。此外，由於非電容器區R2中的介電層110具有較低的介電常數，因此可降低寄生電容，進而可降低非電容器區R2中的電阻電容延遲。
圖3為根據本發明另一些實施例電容器結構的剖面圖。
請參照圖1F與圖3，圖3的電容器結構20與圖1F的電容器結構10的差異如下。在圖3中，電容器結構20更可包括終止層200。終止層200位在對應的介電層104與對應的介電層110上，且部分導電結構CS1與部分導電結構CS2可位在終止層200中。在用以形成介電層110的製程中，終止層200可作為研磨終止層。終止層200的材料例如是氮碳化矽或氮化矽。
此外，電容器結構20與電容器結構10中相同的構件使用相同的符號表示，且電容器結構20與電容器結構10中相同或相似的內容，可參考上述實施例對電容器結構10的說明，於此不再說明。
圖4為根據本發明另一些實施例電容器結構的剖面圖。
請參照圖1F與圖4，圖4的電容器結構30與圖1F的電容器結構10的差異如下。在圖4的電容器結構30中，介電層304與介電層310可為多層結構。介電層304可包括介電材料層300 與介電材料層302。導電通孔114位在介電材料層300中。介電材料層302位在介電材料層300上。導電層112位在介電材料層302中。介電材料層300的材料與介電材料層302的材料例如是氧化矽。介電層310可包括介電材料層306與介電材料層308。介電材料層306位在介電材料層300中。導電通孔118位在介電材料層306中。介電材料層308位在介電材料層306上。介電材料層308位在介電材料層302中。導電層116位在介電材料層308中。介電材料層306的材料與介電材料層308的材料例如是低介電常數材料，且可參考介電材料層108的材料說明，於此省略其說明。介電材料層306的材料與介電材料層308的材料不同於介電材料層300的材料與介電材料層302的材料，藉此介電層310的材料與介電層304的材料可完全不同。介電材料層306的介電常數與介電材料層308的介電常數小於介電材料層300的介電常數與介電材料層302的介電常數，藉此介電層310的介電常數可小於整個介電層304的介電常數。
此外，介電材料層306與介電材料層308的形成方法可參考圖1A至圖1D中的介電層110的形成方法，於此省略其說明。在另一些實施例中，可將圖3中的終止層200應用於介電材料層306與介電材料層308的製程中。
另外，電容器結構30更可包括終止層312。終止層312位在介電材料層300與介電材料層302之間以及介電材料層306與介電材料層308之間。終止層312的材料例如是氮碳化矽或氮 化矽。在圖4的電容器結構30中，導電層116的底面S2可與導電層112的底面S1等高。
此外，電容器結構30與電容器結構10中相同的構件使用相同的符號表示，且電容器結構30與電容器結構10中相同或相似的內容，可參考上述實施例對電容器結構10的說明，於此不再說明。
圖5為根據本發明另一些實施例電容器結構的剖面圖。
請參照圖1F與圖5，圖5的電容器結構40與圖1F的電容器結構10的差異如下。在圖5的電容器結構40中，介電層404與介電層410可為多層結構。介電層404可包括介電材料層400與介電材料層402。導電通孔114位在介電材料層400中。介電材料層400的材料例如是低介電常數材料，且可參考介電材料層108的材料說明，於此省略其說明。介電材料層402位在介電材料層400上。導電層112位在介電材料層402中。介電材料層402的材料例如是氧化矽。介電層410可包括介電材料層400與介電材料層406。導電通孔118位在介電材料層400中。介電材料層406位在介電材料層400上。介電材料層406位在介電材料層402中。導電層116位在介電材料層406中。介電材料層406的材料例如是低介電常數材料，且可參考介電材料層108的材料說明，於此省略其說明。此外，介電材料層406的材料不同於介電材料層402的材料，藉此介電層410的材料與至少一部分介電層404的材料不同。另外，介電材料層406的介電常數小於介電材料層402的 介電常數，藉此介電層410的介電常數小於至少一部分介電層404的介電常數。
此外，介電材料層406的形成方法可參考圖1A至圖1D中的介電層110的形成方法，於此省略其說明。在另一些實施例中，可將圖3中的終止層200應用於介電材料層406的製程中。
另外，電容器結構40更可包括終止層408。終止層408位在介電材料層400與介電材料層402之間以及介電材料層400與介電材料層406之間。終止層408的材料例如是氮碳化矽或氮化矽。在圖5的電容器結構40中，導電層116的底面S2可與導電層112的底面S1等高。
此外，電容器結構40與電容器結構10中相同的構件使用相同的符號表示，且電容器結構40與電容器結構10中相同或相似的內容，可參考上述實施例對電容器結構10的說明，於此不再說明。
圖6為根據本發明另一些實施例電容器結構的剖面圖。
請參照圖1F與圖6，圖6的電容器結構50與圖1F的電容器結構10的差異如下。在圖6的電容器結構50中，介電層504與介電層510可為多層結構。介電層504可包括介電材料層500與介電材料層502。導電通孔114位在介電材料層500中。介電材料層500的材料例如是氧化矽。介電材料層502位在介電材料層500上。導電層112位在介電材料層502中。介電材料層502的材料例如是低介電常數材料，且可參考介電材料層108的材料說明， 於此省略其說明。介電層510可包括介電材料層506與介電材料層502。介電材料層506位在介電材料層500中。導電通孔118位在介電材料層506中。介電材料層506的材料例如是低介電常數材料，且可參考介電材料層108的材料說明，於此省略其說明。介電材料層502位在介電材料層506上。導電層116位在介電材料層502中。此外，介電材料層506的材料不同於介電材料層500的材料，藉此介電層510的材料與至少一部分介電層504的材料不同。另外，介電材料層506的介電常數小於介電材料層500的介電常數，藉此介電層510的介電常數小於至少一部分介電層504的介電常數。
此外，介電材料層506的形成方法可參考圖1A至圖1D中的介電層110的形成方法，於此省略其說明。在另一些實施例中，可將圖3中的終止層200應用於介電材料層506的製程中。
另外，電容器結構50更可包括終止層508。終止層508位在介電材料層500與介電材料層502之間以及介電材料層506與介電材料層502之間。終止層508的材料例如是氮碳化矽或氮化矽。在圖6的電容器結構50中，導電層116的底面S2可與導電層112的底面S1等高。
此外，電容器結構50與電容器結構10中相同的構件使用相同的符號表示，且電容器結構50與電容器結構10中相同或相似的內容，可參考上述實施例對電容器結構10的說明，於此不再說明。
圖7為根據本發明另一些實施例電容器結構的剖面圖。
請參照圖4與圖7，圖7的電容器結構60與圖4的電容器結構30的差異如下。在圖7的實施例中，導電結構CS3與導電結構CS4是由單鑲嵌製程所形成，且導電結構CS3與導電結構CS4可包括單鑲嵌結構。詳細而言，導電結構CS3中的導電層612與導電通孔614可分別為由單鑲嵌製程所形成的單鑲嵌結構，且導電結構CS4中的導電層616與導電通孔618可分別為由單鑲嵌製程所形成的單鑲嵌結構。亦即，導電結構CS3中的導電層612與導電通孔614可為彼此獨立的構件，且導電結構CS4中的導電層616與導電通孔618可為彼此獨立的構件。此外，導電層616的底面S4可與導電層612的底面S3等高。
在圖7中，電容器620包括彼此電性絕緣的兩個電極(如，電極E3與電極E4)。此外，電容器620更可包括位在電極E3與電極E4之間的介電層304。電極E3與電極E4分別可包括至少一個導電結構CS3。舉例來說，電極E3可包括彼此電性連接的導電結構CS31、導電結構CS33、導電結構CS34、導電結構CS36、導電結構CS37與導電結構CS39，且電極E4可包括彼此電性連接的導電結構CS32、導電結構CS35與導電結構CS38，但本發明並不以此為限。
在圖7中，內連線結構622可包括至少一個導電結構CS4。內連線結構622可包括彼此電性連接的多個導電結構CS4，但本發明並不以此為限。舉例來說，導電結構CS41、導電結構CS44 與導電結構CS47可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。導電結構CS42、導電結構CS45與導電結構CS48可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。導電結構CS43、導電結構CS46與導電結構CS49可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。
另外，電容器結構60與電容器結構30中相同的構件使用相同的符號表示，且電容器結構60與電容器結構30中相同或相似的內容，可參考上述實施例對電容器結構30的說明，於此不再說明。
圖8為根據本發明另一些實施例電容器結構的剖面圖。
請參照圖5與圖8，圖8的電容器結構70與圖5的電容器結構40的差異如下。在圖8的實施例中，導電結構CS5與導電結構CS6是由單鑲嵌製程所形成，且導電結構CS5與導電結構CS6可包括單鑲嵌結構。詳細而言，導電結構CS5中的導電層712與導電通孔714可分別為由單鑲嵌製程所形成的單鑲嵌結構，且導電結構CS6中的導電層716與導電通孔718可分別為由單鑲嵌製程所形成的單鑲嵌結構。亦即，導電結構CS5中的導電層712與導電通孔714可為彼此獨立的構件，且導電結構CS6中的導電層716與導電通孔718可為彼此獨立的構件。此外，導電層716的底面S6可與導電層712的底面S5等高。
在圖8中，電容器720包括彼此電性絕緣的兩個電極(如，電極E5與電極E6)。此外，電容器720更可包括位在電極E5與 電極E6之間的介電層404。電極E5與電極E6分別可包括至少一個導電結構CS5。舉例來說，電極E5可包括彼此電性連接的導電結構CS51、導電結構CS53、導電結構CS54、導電結構CS56、導電結構CS57與導電結構CS59，且電極E6可包括彼此電性連接的導電結構CS52、導電結構CS55與導電結構CS58，但本發明並不以此為限。
在圖8中，內連線結構722可包括至少一個導電結構CS6。內連線結構722可包括彼此電性連接的多個導電結構CS6，但本發明並不以此為限。舉例來說，導電結構CS61、導電結構CS64與導電結構CS67可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。導電結構CS62、導電結構CS65與導電結構CS68可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。導電結構CS63、導電結構CS66與導電結構CS69可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。
另外，電容器結構70與電容器結構40中相同的構件使用相同的符號表示，且電容器結構70與電容器結構40中相同或相似的內容，可參考上述實施例對電容器結構40的說明，於此不再說明。
圖9為根據本發明另一些實施例電容器結構的剖面圖。
請參照圖6與圖9，圖9的電容器結構80與圖6的電容器結構50的差異如下。在圖9的實施例中，導電結構CS7與導電結構CS8是由單鑲嵌製程所形成，且導電結構CS7與導電結構CS8 可包括單鑲嵌結構。詳細而言，導電結構CS7中的導電層812與導電通孔814可分別為由單鑲嵌製程所形成的單鑲嵌結構，且導電結構CS8中的導電層816與導電通孔818可分別為由單鑲嵌製程所形成的單鑲嵌結構。亦即，導電結構CS7中的導電層812與導電通孔814可為彼此獨立的構件，且導電結構CS8中的導電層816與導電通孔818可為彼此獨立的構件。此外，導電層816的底面S8可與導電層812的底面S7等高。
在圖9中，電容器820包括彼此電性絕緣的兩個電極(如，電極E7與電極E8)。此外，電容器820更可包括位在電極E7與電極E8之間的介電層504。電極E7與電極E8分別可包括至少一個導電結構CS7。舉例來說，電極E7可包括彼此電性連接的導電結構CS71、導電結構CS73、導電結構CS74、導電結構CS76、導電結構CS77與導電結構CS79，且電極E8可包括彼此電性連接的導電結構CS72、導電結構CS75與導電結構CS78，但本發明並不以此為限。
在圖9中，內連線結構822可包括至少一個導電結構CS8。在本實施例中，內連線結構822可包括彼此電性連接的多個導電結構CS8，但本發明並不以此為限。舉例來說，導電結構CS81、導電結構CS84與導電結構CS87可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。導電結構CS82、導電結構CS85與導電結構CS88可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。導電結構CS83、導電結構CS86與導 電結構CS89可彼此電性連接，且可電性連接至對應的半導體元件及/或電壓源。
另外，電容器結構80與電容器結構50中相同的構件使用相同的符號表示，且電容器結構80與電容器結構50中相同或相似的內容，可參考上述實施例對電容器結構50的說明，於此不再說明。
綜上所述，在上述實施例的電容器結構及其製造方法中，由於電容器區中的至少一部份介電層具有較高的介電常數，因此可提升電容器區中的電容器的電容值，進而可降低電容器的面積。此外，由於非電容器區中的介電層具有較低的介電常數，因此可降低寄生電容，進而可降低非電容器區中的電阻電容延遲。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:電容器結構
100:基底
102:終止層
104,110:介電層
112,116:導電層
114,118:導電通孔
120:電容器
122:內連線結構
CS1,CS2,CS11~CS19,CS21~CS29:導電結構
E1,E2:電極
R1:電容器區
R2:非電容器區
S1,S2:底面

Claims (18)

  1. 一種電容器結構，包括：基底，包括電容器區與非電容器區；至少一個第一介電層，位在所述電容器區與所述非電容器區中的所述基底上；至少一個第二介電層，位在所述非電容器區中的所述基底上，其中至少一部分所述第二介電層位在所述第一介電層中，所述第二介電層的材料與至少一部分所述第一介電層的材料不同，且所述第二介電層的介電常數小於至少一部分所述第一介電層的介電常數；電容器，位在所述電容器區中的至少一個所述第一介電層中，且包括彼此電性絕緣的兩個電極；以及內連線結構，位在所述非電容器區中的至少一個所述第二介電層中，其中所述電極包括至少一個第一導電結構，所述第一導電結構包括第一導電層，所述內連線結構包括至少一個第二導電結構，所述第二導電結構包括第二導電層，所述第一導電結構更包括第一導電通孔，所述第一導電通孔位在所述第一導電層下方且電性連接於所述第一導電層，所述第二導電結構更包括第二導電通孔，且 所述第二導電通孔位在所述第二導電層下方且電性連接於所述第二導電層。
  2. 如請求項1所述的電容器結構，其中所述第二介電層的材料與所述第一介電層的材料完全不同。
  3. 如請求項1所述的電容器結構，其中所述第二介電層的介電常數小於整個所述第一介電層的介電常數。
  4. 如請求項1所述的電容器結構，其中整個所述第二介電層位在所述第一介電層中。
  5. 如請求項1所述的電容器結構，其中所述第一導電結構與所述第二導電結構包括雙鑲嵌結構或單鑲嵌結構。
  6. 如請求項1所述的電容器結構，其中所述第二導電層的底面低於所述第一導電層的底面。
  7. 如請求項1所述的電容器結構，其中所述第二導電層的底面與所述第一導電層的底面等高。
  8. 如請求項1所述的電容器結構，其中所述第一導電層與所述第一導電通孔為一體成型，且所述第二導電層與所述第二導電通孔為一體成型。
  9. 如請求項1所述的電容器結構，其中所述第一導電層與所述第一導電通孔為彼此獨立的構件，且所述第二導電層與所述第二導電通孔為彼此獨立的構件。
  10. 如請求項1所述的電容器結構，其中所述第一介電層與所述第二介電層包括單層結構。
  11. 如請求項1所述的電容器結構，其中所述第一介電層與所述第二介電層包括多層結構。
  12. 如請求項11所述的電容器結構，其中所述第一介電層包括：第一介電材料層，其中所述第一導電通孔位在所述第一介電材料層中；以及第二介電材料層，位在所述第一介電材料層上，其中所述第一導電層位在所述第二介電材料層中，且所述第二介電層包括：第三介電材料層，其中所述第三介電材料層位在所述第一介電材料層中，且所述第二導電通孔位在所述第三介電材料層中；以及第四介電材料層，位在所述第三介電材料層上，其中所述第四介電材料層位在所述第二介電材料層中，且所述第二導電層位在所述第四介電材料層中。
  13. 如請求項11所述的電容器結構，其中所述第一介電層包括：第一介電材料層，其中所述第一導電通孔位在所述第一介電材料層中；以及第二介電材料層，位在所述第一介電材料層上，其中所述第一導電層位在所述第二介電材料層中，且所述第二介電層包括： 所述第一介電材料層，其中所述第二導電通孔位在所述第一介電材料層中；以及第三介電材料層，位在所述第一介電材料層上，其中所述第三介電材料層位在所述第二介電材料層中，所述第二導電層位在所述第三介電材料層中。
  14. 如請求項11所述的電容器結構，其中所述第一介電層包括：第一介電材料層，其中所述第一導電通孔位在所述第一介電材料層中；以及第二介電材料層，位在所述第一介電材料層上，其中所述第一導電層位在所述第二介電材料層中，且所述第二介電層包括：第三介電材料層，其中所述第三介電材料層位在所述第一介電材料層中，且所述第二導電通孔位在所述第三介電材料層中；以及所述第二介電材料層，位在所述第三介電材料層上，其中所述第二導電層位在所述第二介電材料層中。
  15. 如請求項1所述的電容器結構，其中所述電極包括彼此電性連接的多個所述第一導電結構，且所述內連線結構包括彼此電性連接的多個所述第二導電結構。
  16. 一種電容器結構的製造方法，包括：提供基底，其中所述基底包括電容器區與非電容器區； 在所述電容器區與所述非電容器區中的所述基底上形成至少一個第一介電層；在所述非電容器區中的所述基底上形成至少一個第二介電層，其中至少一部分所述第二介電層位在所述第一介電層中，所述第二介電層的材料與至少一部分所述第一介電層的材料不同，且所述第二介電層的介電常數小於至少一部分所述第一介電層的介電常數；在所述電容器區中的至少一個所述第一介電層中形成電容器，其中所述電容器包括彼此電性絕緣的兩個電極；以及在所述非電容器區中的至少一個所述第二介電層中形成內連線結構。
  17. 如請求項16所述的電容器結構的製造方法，其中所述電極包括至少一個第一導電結構，所述內連線結構包括至少一個第二導電結構，且所述第一導電結構與所述第二導電結構的形成方法包括：在所述基底上形成所述第一介電層；在所述第一介電層中形成開口；形成填滿所述開口的介電材料層；移除位在所述開口的外部的所述介電材料層，而形成所述第二介電層；以及藉由鑲嵌製程在所述第一介電層中形成所述第一導電結構且在所述第二介電層中形成第二導電結構。
  18. 如請求項17所述的電容器結構的製造方法，其中所述鑲嵌製程包括雙鑲嵌製程或單鑲嵌製程。
TW110136193A 2021-09-29 2021-09-29 電容器結構及其製造方法 TWI775623B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110136193A TWI775623B (zh) 2021-09-29 2021-09-29 電容器結構及其製造方法
CN202111251987.0A CN115881699A (zh) 2021-09-29 2021-10-25 电容器结构及其制造方法
US17/667,538 US20230094400A1 (en) 2021-09-29 2022-02-09 Capacitor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110136193A TWI775623B (zh) 2021-09-29 2021-09-29 電容器結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI775623B true TWI775623B (zh) 2022-08-21
TW202315038A TW202315038A (zh) 2023-04-01

Family

ID=83807361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110136193A TWI775623B (zh) 2021-09-29 2021-09-29 電容器結構及其製造方法

Country Status (3)

Country Link
US (1) US20230094400A1 (zh)
CN (1) CN115881699A (zh)
TW (1) TWI775623B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201911435A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 半導體結構及其形成方法
TW201935583A (zh) * 2018-02-14 2019-09-01 台灣積體電路製造股份有限公司 形成用於半導體裝置連接的通孔的方法
TWI730736B (zh) * 2020-04-24 2021-06-11 力晶積成電子製造股份有限公司 靜態隨機存取記憶體元件及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201911435A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 半導體結構及其形成方法
TW201935583A (zh) * 2018-02-14 2019-09-01 台灣積體電路製造股份有限公司 形成用於半導體裝置連接的通孔的方法
TWI730736B (zh) * 2020-04-24 2021-06-11 力晶積成電子製造股份有限公司 靜態隨機存取記憶體元件及其製造方法

Also Published As

Publication number Publication date
TW202315038A (zh) 2023-04-01
CN115881699A (zh) 2023-03-31
US20230094400A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US10546813B2 (en) BEOL vertical fuse formed over air gap
US7821051B2 (en) MIM capacitor and method of fabricating same
US11676895B2 (en) Semiconductor device comprising air gaps having different configurations
US20070096319A1 (en) Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions
US20040251549A1 (en) Hybrid copper/low k dielectric interconnect integration method and device
US6624040B1 (en) Self-integrated vertical MIM capacitor in the dual damascene process
JP2007221161A (ja) 半導体デバイスで用いられるキャパシタとその製造方法
JP5388768B2 (ja) ローカルインターコネクトを備えた半導体装置
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
US20200227354A1 (en) Semiconductor device and method to fabricate the semiconductor device
JP2006512787A (ja) キャパシタおよびその製造方法
TWI685980B (zh) 導體-絕緣體-導體電容器及其製造方法
KR20090038599A (ko) 반도체 소자의 스택 커패시터 및 그의 형성방법
US7323736B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
US20200135844A1 (en) High density mim capacitor structure
KR100652298B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
KR20100057389A (ko) Ｍｔｍ 캐패시터를 구비하는 반도체 장치의 제조방법
TWI585795B (zh) 電容器結構及其製造方法
TWI775623B (zh) 電容器結構及其製造方法
US6784045B1 (en) Microchannel formation for fuses, interconnects, capacitors, and inductors
KR20090046578A (ko) 반도체 소자의 커패시터 및 이의 제조방법
JP2004095754A (ja) キャパシタ
US20230099965A1 (en) Airgap isolation for back-end-of-the-line semiconductor interconnect structure with top via
KR100607662B1 (ko) 메탈 절연체 메탈 커패시터 형성방법
KR100508534B1 (ko) 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent