TWI730736B - 靜態隨機存取記憶體元件及其製造方法 - Google Patents

靜態隨機存取記憶體元件及其製造方法 Download PDF

Info

Publication number
TWI730736B
TWI730736B TW109113856A TW109113856A TWI730736B TW I730736 B TWI730736 B TW I730736B TW 109113856 A TW109113856 A TW 109113856A TW 109113856 A TW109113856 A TW 109113856A TW I730736 B TWI730736 B TW I730736B
Authority
TW
Taiwan
Prior art keywords
layer
metal
transistor
metal layer
electrode layer
Prior art date
Application number
TW109113856A
Other languages
English (en)
Other versions
TW202141702A (zh
Inventor
張守仁
魏易玄
曾培修
林家佑
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW109113856A priority Critical patent/TWI730736B/zh
Priority to CN202010428839.0A priority patent/CN113555364A/zh
Priority to US16/942,731 priority patent/US11488965B2/en
Application granted granted Critical
Publication of TWI730736B publication Critical patent/TWI730736B/zh
Publication of TW202141702A publication Critical patent/TW202141702A/zh
Priority to US17/945,104 priority patent/US11917804B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種靜態隨機存取記憶體元件，包括基底、第一電晶體、第二電晶體、金屬內連線結構與電容器。金屬內連線結構形成於第一與第二電晶體上，電容器設置於金屬內連線結構內並耦接在第一電晶體與第二電晶體之間。電容器由下往上包括下金屬層、第一電極層、介電層、第二電極層與上金屬層。所述下金屬層耦接所述第一電晶體的源極節點與所述第二電晶體的源極節點。下金屬層與金屬內連線結構中第n層的金屬層是以同一層材料形成，其中n ≥ 1；上金屬層與金屬內連線結構中第m層的金屬層是以同一層材料形成，其中m ≥ n+1。

Description

靜態隨機存取記憶體元件及其製造方法
本發明是有關於一種半導體記憶體，且特別是有關於一種靜態隨機存取記憶體元件及其製造方法。
靜態隨機存取記憶體（SRAM）屬於揮發性半導體記憶體裝置。目前發展出由兩個電晶體與電容器耦接的記憶體元件。在此種記憶體元件中，使用電容器作為儲存組件。因此，如何增加電容器的電容以提升記憶體元件的電性效能為目前業界持續努力的目標。
本發明提供一種靜態隨機存取記憶體元件，能大幅增進電容器的電容量。
本發明另提供一種靜態隨機存取記憶體元件的製造方法，可在不增加額外光罩與製程的情況下，製造出具有高電容量的靜態隨機存取記憶體元件。
本發明的一種靜態隨機存取記憶體元件，包括基底、第一電晶體、第二電晶體、金屬內連線結構與電容器。第一電晶體形成於基底上，所述第一電晶體包括第一閘極、第一源極節點和第一汲極節點。第二電晶體也形成於基底上，所述第二電晶體包括第二閘極、第二源極節點和第二汲極節點。金屬內連線結構形成於第一與第二電晶體上，其中所述金屬內連線結構包括多層金屬層、多層層間介電（ILD）層與連接不同層金屬層的多個介層窗。電容器設置於金屬內連線結構內並耦接在第一電晶體與第二電晶體之間。所述電容器包括下金屬層、第一電極層、介電層、第二電極層與上金屬層。所述下金屬層耦接所述第一源極節點與所述第二源極節點，且下金屬層與金屬內連線結構中第n層的金屬層是以同一層材料形成，其中n ≥ 1。上金屬層設置在所述下金屬層之上，且所述上金屬層與金屬內連線結構中第m層的金屬層是以同一層材料形成，其中m ≥ n+1。第一電極層設置在下金屬層與上金屬層之間，第二電極層設置在上金屬層與第一電極層之間，介電層則是介於第一電極層與第二電極層之間。
在本發明的一實施例中，上述靜態隨機存取記憶體元件還可包括多個字元線（WL）分別耦接第一閘極與第二閘極，其中所述字元線與下金屬層是以同一層材料形成。
在本發明的一實施例中，上述字元線的延伸方向與第一閘極的延伸方向一樣，且上述字元線的延伸方向與第二閘極的延伸方向一樣。
在本發明的一實施例中，上述金屬內連線結構具有一開口，且所述電容器形成於所述開口內。
在本發明的一實施例中，上述第一電極層形成於開口的表面，介電層形成於第一電極層的表面，且第二電極層填滿開口且覆蓋上述介電層。
在本發明的一實施例中，上述電容器還具有延伸至開口以外的延伸部。
在本發明的一實施例中，上述上金屬層的厚度比所述第m層的金屬層的厚度薄。
在本發明的一實施例中，上述第一電晶體與上述第二電晶體分別為N型金氧半導體電晶體與P型金氧半導體電晶體中的一者與另一者。
本發明的一種靜態隨機存取記憶體元件的製造方法，包括提供基底，再形成第一電晶體與第二電晶體，其中所述第一電晶體包括第一閘極、第一源極節點和第一汲極節點，且所述第二電晶體包括第二閘極、第二源極節點和第二汲極節點。形成覆蓋第一與第二電晶體的內層介電層，並在內層介電層內形成耦接所述第一源極節點與所述第二源極節點的多個接觸窗。在所述內層介電層上形成金屬內連線結構，其中所述金屬內連線結構包括多層金屬層、多層層間介電（ILD）層與連接不同層的金屬層的多個介層窗，且第n層的金屬層的一部分是下金屬層，其中n ≥ 1。在所述金屬內連線結構內形成一開口，所述開口底部露出所述下金屬層。然後，於開口內形成電容器，其中所述電容器包括下金屬層、形成於開口表面的第一電極層、形成於第一電極層表面的介電層、填滿所述開口且覆蓋介電層的第二電極層以及形成於第二電極層表面的上金屬層，所述上金屬層是第m層的金屬層的一部分，其中m ≥ n+1。
在本發明的另一實施例中，形成上述開口的步驟包括在金屬內連線結構上方形成多層罩幕層，在所述多層罩幕層上形成圖案化光阻層，其中圖案化光阻層具有對準下金屬層的圖案。然後，利用所述圖案化光阻層做為罩幕，將圖案轉移至多層罩幕層，再利用所述多層罩幕層做為罩幕，將所述圖案轉移至金屬內連線結構。之後移除所述圖案化光阻層與所述多層罩幕層。
在本發明的另一實施例中，形成上述第一電極層的方法包括有機金屬氣相沉積（MOCVD）。
在本發明的另一實施例中，形成上述第二電極層的方法包括超臨界流體沉積（SFD）、物理汽相沉積（PVD）或其組合。
在本發明的另一實施例中，形成上述電容器的步驟包括在金屬內連線結構與下金屬層上依序沉積所述第一電極層、所述介電層與所述第二電極層，圖案化上述各層，再於第二電極層上形成所述上金屬層。
在本發明的另一實施例中，圖案化上述第二電極層、介電層與第一電極層的步驟包括保留開口以外的部分第二電極層、部分介電層與部分第一電極層，而形成所述電容器的延伸部。
在本發明的各個實施例中，上述介電層的材料包括高介電常數材料。
基於上述，本發明的電容器是形成於金屬內連線結構中，因此其高度與金屬內連線結構中的至少一層金屬層與至少一個介層窗的總厚度相同，所以比傳統形成在基底上與內層介電層厚度接近的電容器的表面積要大得多，進而可增進電容量。此外，由於電容器與電晶體之間的耦接是通過下金屬層，所以與傳統直接接觸源極節點的電容器製程相比，本發明的製程條件更為寬鬆，並可整合至現有2電晶體-靜態隨機存取記憶體（2 transistor-static random-access memory，2T-SRAM）製程中。另外，因為電容器的位置移到金屬內連線結構，所以有空間設置連接閘極的金屬字元線，進而降低阻抗，避免閘極供電能力發生轉移（shift）問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉一些實施例並配合所附圖式來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖，譬如各層的厚度並未按實際比例繪製。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。另外，關於文中所使用「包含」、「包括」、「具有」等等用語，均為開放性的用語；也就是指包含但不限於。而且，文中所提到的方向性用語，例如：「上」、「下」等，僅是用以參考圖式的方向。因此，使用的方向性用語是用來說明，而並非用來限制本發明。
圖1是依照本發明的第一實施例的一種靜態隨機存取記憶體元件的剖面示意圖。
請參照圖1，第一實施例的靜態隨機存取記憶體元件包括基底100、第一電晶體102、第二電晶體104、金屬內連線結構106與電容器108。第一電晶體102形成於基底100上，所述第一電晶體102包括第一閘極110、第一汲極節點112和第一源極節點114。此外，第一電晶體102還可具有LDD（(lightly doped drain）區116、閘介電層118與間隙壁120等結構，然而本發明並不限於此，在一實施例中，第一汲極節點112的表面和第一源極節點114的表面還可設置矽化金屬層（未繪示），以降低後續線路的阻值；間隙壁120可為單層或多層結構。第二電晶體104也形成於基底100上，並與第一電晶體102之間可經由元件隔離結構122（如STI）隔開。在本實施例中，第一電晶體102與第二電晶體104分別為N型金氧半導體（NMOS）電晶體與P型金氧半導體（PMOS）電晶體中的一者與另一者。所述第二電晶體104包括第二閘極124、第二源極節點126和第二汲極節點128。此外，第二電晶體104也可具有LDD區130、閘介電層118與間隙壁120等結構，然而本發明並不限於此，在一實施例中，第二源極節點126和第二汲極節點128的表面還可設置矽化金屬層（未繪示）。在本實施例中，第一閘極110與第二閘極124合為傳輸閘（transmission gate）。金屬內連線結構106形成於第一電晶體102與第二電晶體104上，其中金屬內連線結構106包括多層金屬層132 N、多層層間介電（ILD）層134 N與連接不同層金屬層132 N的多個介層窗136 N，N為1以上的整數。以圖1為例，金屬內連線結構106包括四層金屬層132 1~4、四層ILD層134 1~4與連接不同層金屬層132 1~3的多個介層窗136 1~3，且於ILD層134 1~4之間可設置材料不同的其他中間層140 1~4，以利製程的控制；例如ILD層134 1~4的材料為SiCO、中間層140 1~4的材料為SiCN，然而本發明並不限於此。另外，在第一、第二電晶體102、104與金屬內連線結構106之間通常有內層介電層142與接觸窗144，以連接兩者。
請繼續參照圖1，電容器108是設置於金屬內連線結構106內並耦接在第一電晶體102與第二電晶體104之間。舉例來說，金屬內連線結構106具有一開口106a，電容器108則形成於開口106a內。所述電容器108包括下金屬層146、第一電極層148、介電層150、第二電極層152與上金屬層154，屬於金屬-絕緣體-金屬（metal-insulator-metal，MIM）電容器。所述下金屬層146可經由接觸窗144耦接第一源極節點114與第二源極節點126，且下金屬層146可與金屬內連線結構106中第n層的金屬層132 n是以同一層材料形成（n ≥ 1）。上金屬層154則設置在下金屬層146之上，且上金屬層154可與金屬內連線結構106中第m層的金屬層132 m是以同一層材料形成（m ≥ n+1）。第一電極層148設置在下金屬層146與上金屬層154之間，第二電極層152設置在上金屬層154與第一電極層148之間，介電層150則是介於第一電極層148與第二電極層152之間。以圖1為例，下金屬層146與第1層的金屬層132 1是以同一層材料形成，因此可整合至現有2電晶體-靜態隨機存取記憶體（2 transistor-static random-access memory，2T-SRAM）製程中的後段製程（BEOL），而不需額外光罩與製程；上金屬層154與第4層的金屬層132 4是以同一層材料形成，且由於製程的關係，上金屬層154的厚度t1會比第4層的金屬層132 4的厚度t2薄，但本發明並不限於此。從圖1可得到，電容器108儲存電容量的高度與金屬內連線結構106中的兩層金屬層132 2~3與三層介層窗136 1~3的總厚度相同，比傳統形成在基底100上與內層介電層142厚度接近的電容器的表面積要大得多，所以能增加其電容量。
在本實施例中，第一電極層148形成於開口106a的表面，介電層150形成於第一電極層148的表面，且第二電極層152填滿開口106a並覆蓋上述介電層150，其中第一電極層148的材料例如是Ti、TiN、Ta、TaN、Al、In、Nb、Hf、Sn、Zn、Zr、Cu、Y或其組合。介電層150的材料例如是高介電常數材料(high-k material)、氧化矽、氮化矽、氧化矽/氮化矽/氧化矽(ONO)或其組合；上述高介電常數材料例如氧化鉭(Ta 2O 5)、氧化鋁(Al 2O 3)、氧化鉿(HfO 2)、氧化鈦(TiO 2)、氧化鋯(ZrO 2)或其組合。第二電極層152的材料例如是Ti、TiN、Ta、TaN、Al、In、Nb、Hf、Sn、Zn、Zr、Cu、Y或其組合。在本實施例中，電容器108還具有延伸至開口106a以外的延伸部108a，可進一步增加電容器108的電容量。
在圖1中，還設置了多個字元線（WL）156分別耦接第一閘極110與第二閘極124，且字元線156與下金屬層146以及第1層的金屬層132 1均為同一層材料形成。此外，由於圖1顯示的是元件的剖面，所以即使看不出來，但是字元線156的延伸方向實際上可與第一閘極110/第二閘極124的延伸方向一樣。這是因為電容器108的位置移到金屬內連線結構106，所以有空間設置連接閘極(110/124)的金屬字元線156，降低傳統電容器的下電極直接接觸第一源極節點114與第二源極節點126的阻抗，可藉此避免閘極供電能力發生轉移（shift）與電容器漏電之問題。
圖2A與圖2B分別是第一實施例的靜態隨機存取記憶體元件的兩例之剖面示意圖，其中使用與上一實施例相同的元件符號來表示相同或近似的構件，且相同或近似的構件也可參照上一實施例，不再贅述。
在圖2A中，電容器108的下金屬層200與金屬內連線結構106中第2層的金屬層132 2是以同一層材料形成，其餘構件與圖1相同。因此，電容器108的下金屬層200是經由接觸窗144、金屬層132 1與介層窗136 1耦接第一源極節點114與第二源極節點126。從圖2A可得到，電容器108儲存電容量的高度與金屬內連線結構106中的一層金屬層132 3與兩層介層窗136 2~3的總厚度相同，所以電容器108的表面積仍比傳統形成在基底100上與內層介電層142厚度接近的電容器的表面積要大，可增加其電容量。舉例來說，內層介電層142的厚度如為0.28 µm，其上方的一層金屬層132 3與兩層介層窗136 2~3的總厚度大概在0.49µm以上，所以電容量至少增加64%。
在圖2B中，電容器108的上金屬層202與金屬內連線結構106中第3層的金屬層132 3是以同一層材料形成，其餘構件與圖1相同。從圖2B可得到，電容器108儲存電容量的高度與金屬內連線結構106中的一層金屬層132 2與兩層介層窗136 1~2的總厚度相同，所以電容器108的表面積仍比傳統與內層介電層142厚度接近的電容器的表面積要大，可增加其電容量。
圖3A至圖3G是依照本發明的第二實施例的一種靜態隨機存取記憶體元件的製造流程示意圖。
請先參照圖3A，括提供基底300，再形成第一電晶體302與第二電晶體304，其中第一電晶體302包括第一閘極306a、第一汲極節點308a和第一源極節點308b，且第二電晶體304包括第二閘極306b、第二源極節點310a和第二汲極節點310b。第一電晶體302與第二電晶體304的製程可參照既有技術，因此在第一電晶體302與第二電晶體304中還可形成有閘介電層312、間隙壁314與LDD區316a、316b等構件。舉例來說，可在具有元件隔離結構318（如STI）的基底300表面先依序形成閘介電層312與導體層（未繪示），再定義出閘介電層312與前述第一閘極306a和第二閘極306b，並先在基底300內利用離子植入製程形成LDD區316a、316b，再於第一閘極306a和第二閘極306b的側壁形成間隙壁314，之後由於第一電晶體302與第二電晶體304分別為N型金氧半導體電晶體與P型金氧半導體電晶體中的一者與另一者，所以利用離子植入製程分別形成不同導電型的第一汲極節點308a和第一源極節點308b以及第二源極節點310a和第二汲極節點310b。此外，還可在第一汲極節點308a和第一源極節點308b以及第二源極節點310a和第二汲極節點310b的表面形成矽化金屬層（未繪示），以利後續電性耦接。上述製程僅為可施行的其中一種例子，還可根據電晶體所含的構件作相應地變化，而不侷限於以上步驟與流程。
然後，請參照圖3B，形成覆蓋第一與第二電晶體302和304的內層介電層320，並在內層介電層320內形成耦接第一源極節點308b與第二源極節點310a的接觸窗322。內層介電層320的材料例如是以四乙氧基矽烷（TEOS）為反應氣體進行化學氣相沉積法所形成的氧化矽、或選自硼磷矽玻璃（BPSG）、磷摻雜矽玻璃(PSG)、低介電常數(low k)材料等。在本實施例中，所形成的接觸窗322還可作為個別連接第一閘極306a、第二閘極306b、第一汲極節點308a和第二汲極節點310b的接觸窗。
之後，請參照圖3C，在內層介電層320上形成金屬內連線結構324，其包括多層金屬層326 N、多層層間介電（ILD）層328 N與連接不同層金屬層326 N的多個介層窗330 N，N為1以上的整數。在製作金屬內連線結構324的過程中，可先完成電容器的下金屬層332，其可與第n層的金屬層326 N一同製作（其中n ≥ 1），如圖3C中的下金屬層332是與第1層的金屬層326 1一同製作，所以下金屬層332是第1層的金屬層326 1的一部分。在另一實施例中，下金屬層332也可以與第2層的金屬層326 2的一同製作，得到如圖2A的電容器，依此類推。此外，於ILD層328 1~3之間可設置材料不同的其他中間層334 1~3，以利製程的控制，且其材料可參照上述實施例，故不再贅述。而且，在製作金屬層326 1時同時還可製作字元線（WL）336，其分別耦接第一閘極306a與第二閘極306b。由於連接第一閘極306a與第二閘極306b的字元線336是金屬，所以能降低阻抗，以避免閘極供電能力發生轉移問題。
然後，請參照圖3D，為了形成能容置電容器的開口，可先在金屬內連線結構324上方形成多層罩幕層338，其可包括不同材料的膜層，以利後續蝕刻出開口。在一實施例中，多層罩幕層338包括一層SiCN層340a、一層SiCO層340b、一層非晶碳(a-C)層340c與多層光阻(MLR)SiON層340d。然而，本發明並不限於此。隨後，在多層罩幕層338上形成圖案化光阻層342，其中圖案化光阻層342具有對準下金屬層332的圖案。
接著，請參照圖3E，利用圖案化光阻層342做為罩幕，將圖案轉移至多層罩幕層338，再利用多層罩幕層338做為罩幕，將所述圖案轉移至金屬內連線結構324，以形成一開口344，所述開口334底部露出下金屬層332。在本實施例中，開口344的寬度w1略大於下金屬層332的寬度w2，然而本發明並不限於此。在另一實施例中，開口344的寬度w1可等於或小於下金屬層332的寬度w2。
之後，請參照圖3F，移除圖案化光阻層(圖3E中的342)與多層罩幕層(圖3E中的338)，或可保留部分材料如SiCN層340a和SiCO層340b。接著為了在開口344內形成電容器，先在金屬內連線結構324與下金屬層322上沉積第一電極層346，形成第一電極層346的方法例如是化學氣相沉積法(CVD)、物理氣相沉積法(PVD)或其組合，如有機金屬氣相沉積（MOCVD）；再沉積介電層348與第二電極層350，其中形成上述第二電極層350的方法例如是超臨界流體沉積（SFD）、物理汽相沉積（PVD）或其組合。而且，由於開口344的深寬比較大，較佳是先進行SFD沉積部分第二電極層，再利用PVD沉積剩下的第二電極層。至於第一電極層346、介電層348與第二電極層350可選的材料請參照上述實施例，故不再贅述。
隨後，請參照圖3G，圖案化上述第二電極層350、介電層348與第一電極層346，再於第二電極層350上形成上金屬層352，即完成電容器354的製作。所述上金屬層352可與第m層的金屬層326 N一同製作（其中m ≥ n+1），如圖3G中的上金屬層352是與第4層的金屬層326 4一同製作，所以上金屬層352是第4層的金屬層326 4的一部分。也就是說，可先在第二電極層350上覆蓋ILD層328 4，並在其中形成介層窗330 3與上述金屬層326 4，且於形成金屬層326 4的期間同時形成上述上金屬層352。此外，在上述圖案化步驟中，可保留開口344以外的部分第二電極層350、部分介電層348與部分第一電極層346，而形成電容器354的延伸部354a，以進一步增加電容量。
綜上所述，本發明整合原有的2T-SRAM製程，將電容器形成於金屬內連線結構中，因此其高度比傳統形成在基底上與內層介電層厚度接近的電容器的表面積要大得多，進而可增進電容量。而且，由於電容器與兩個電晶體之間的耦接是通過下金屬層，所以與傳統直接接觸源極節點的電容器製程相比，本發明的製程條件較寬鬆。同時，因為電容器的位置上移至金屬內連線結構，所以有空間設置連接閘極的金屬字元線，進而降低傳統以多晶矽當作字元線的阻抗，如此一來能降低閘極供電能力發生轉移的機率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、300:基底 102、302:第一電晶體 104、304:第二電晶體 106、324:金屬內連線結構 106a、344:開口 108、354:電容器 108a、354a:延伸部 110、306a:第一閘極 112、308a:第一汲極節點 114、308b:第一源極節點 116、130、316a、316b:LDD區 118、312:閘介電層 120、314:間隙壁 122、318:元件隔離結構 124、306b:第二閘極 126、310a:第二源極節點 128、310b:第二汲極節點 132 1~4、132 N、326 1~3、326 N:金屬層 134 1~4、134 N、328 1~3、328 N:ILD層 136 1~3、136 N、330 1~2、330 N:介層窗 140 1~4、334 1~3:中間層 142、320:內層介電層 144、322:接觸窗 146、200、332:下金屬層 148、346:第一電極層 150、348:介電層 152、350:第二電極層 154、202、352:上金屬層 156、336:字元線 338:多層罩幕層 340a:SiCN層 340b:SiCO層 340c:非晶碳層 340d:MLR SiON層 342:圖案化光阻層 t1、t2:厚度 w1、w2:寬度
圖1是依照本發明的第一實施例的一種靜態隨機存取記憶體元件的剖面示意圖。 圖2A與圖2B分別是第一實施例的靜態隨機存取記憶體元件的兩例之剖面示意圖。 圖3A至圖3G是依照本發明的第二實施例的一種靜態隨機存取記憶體元件的製造流程示意圖。
100:基底
102:第一電晶體
104:第二電晶體
106:金屬內連線結構
106a:開口
108:電容器
108a:延伸部
110:第一閘極
112:第一汲極節點
114:第一源極節點
116、130:LDD區
118:閘介電層
120:間隙壁
122:元件隔離結構
124:第二閘極
126:第二源極節點
128:第二汲極節點
1321~4、132N:金屬層
1341~4、134N:ILD層
1361~3、136N:介層窗
1401~4:中間層
142:內層介電層
144:接觸窗
146:下金屬層
148:第一電極層
150:介電層
152:第二電極層
154:上金屬層
156:字元線
t1、t2:厚度

Claims (14)

  1. 一種靜態隨機存取記憶體元件，包括：基底；第一電晶體，形成於所述基底上，所述第一電晶體包括第一閘極、第一源極節點和第一汲極節點；第二電晶體，形成於所述基底上，所述第二電晶體包括第二閘極、第二源極節點和第二汲極節點；金屬內連線結構，形成於所述第一電晶體與所述第二電晶體上，其中所述金屬內連線結構包括多數層金屬層、多數層層間介電(ILD)層與連接不同層的所述金屬層的多數個介層窗，其中所述金屬內連線結構具有一開口；以及電容器，設置於所述金屬內連線結構的所述開口內，並耦接在所述第一電晶體與所述第二電晶體之間，其中所述電容器包括：下金屬層，耦接所述第一源極節點與所述第二源極節點，所述下金屬層與第n層的所述金屬層是以同一層材料形成，其中n
    Figure 109113856-A0305-02-0020-5
    1；上金屬層，設置在所述下金屬層之上，所述上金屬層與第m層的所述金屬層是以同一層材料形成，其中m
    Figure 109113856-A0305-02-0020-2
    n+1；第一電極層，設置在所述下金屬層與所述上金屬層之間；第二電極層，設置在所述上金屬層與所述第一電極層 之間；以及介電層，介於所述第一電極層與所述第二電極層之間，其中所述第一電極層形成於所述開口的表面，所述介電層形成於所述第一電極層的表面，且所述第二電極層填滿所述開口且覆蓋所述介電層。
  2. 如請求項1所述的靜態隨機存取記憶體元件，更包括多數個字元線，分別耦接所述第一閘極與所述第二閘極，其中所述字元線與所述下金屬層是以同一層材料形成。
  3. 如請求項2所述的靜態隨機存取記憶體元件，其中所述多數個字元線的延伸方向與所述第一閘極的延伸方向一樣，且所述多數個字元線的延伸方向與所述第二閘極的延伸方向一樣。
  4. 如請求項1所述的靜態隨機存取記憶體元件，其中所述介電層的材料包括高介電常數材料。
  5. 如請求項1所述的靜態隨機存取記憶體元件，其中所述電容器具有延伸至所述開口以外的延伸部。
  6. 如請求項1所述的靜態隨機存取記憶體元件，其中所述上金屬層的厚度比所述第m層的金屬層的厚度薄。
  7. 如請求項1所述的靜態隨機存取記憶體元件，其中所述第一電晶體與所述第二電晶體分別為N型金氧半導體電晶體與P型金氧半導體電晶體中的一者與另一者。
  8. 一種靜態隨機存取記憶體元件的製造方法，包括：提供基底；形成第一電晶體與第二電晶體，其中所述第一電晶體包括第一閘極、第一源極節點和第一汲極節點，且所述第二電晶體包括第二閘極、第二源極節點和第二汲極節點；形成覆蓋所述第一電晶體與所述第二電晶體的內層介電層；在內層介電層內形成耦接所述第一源極節點與所述第二源極節點的多數個接觸窗；在所述內層介電層上形成金屬內連線結構，其中所述金屬內連線結構包括多數層金屬層、多數層層間介電(ILD)層與連接不同層的所述金屬層的多數個介層窗，且第n層的所述金屬層的一部分是下金屬層，其中n
    Figure 109113856-A0305-02-0022-3
    1，且所述下金屬層耦接所述第一源極節點與所述第二源極節點；在所述金屬內連線結構內形成一開口，所述開口底部露出所述下金屬層；以及於所述開口內形成電容器，其中所述電容器包括所述下金屬層、形成於所述開口的表面的第一電極層、形成於所述第一電極層的表面的介電層、填滿所述開口且覆蓋所述介電層的第二電極層以及形成於所述第二電極層的表面的上金屬層，所述上金屬層是第m層的所述金屬層的一部分，其中m
    Figure 109113856-A0305-02-0022-4
    n+1。
  9. 如請求項8所述的靜態隨機存取記憶體元件的製造方法，其中形成所述開口的步驟包括： 在所述金屬內連線結構上方形成多層罩幕層；在所述多層罩幕層上形成圖案化光阻層，所述圖案化光阻層具有對準所述下金屬層的圖案；利用所述圖案化光阻層做為罩幕，將所述圖案轉移至所述多層罩幕層；利用所述多層罩幕層做為罩幕，將所述圖案轉移至所述金屬內連線結構；以及移除所述圖案化光阻層與所述多層罩幕層。
  10. 如請求項8所述的靜態隨機存取記憶體元件的製造方法，其中形成所述第一電極層的方法包括有機金屬氣相沉積(MOCVD)。
  11. 如請求項8所述的靜態隨機存取記憶體元件的製造方法，其中所述介電層的材料包括高介電常數材料。
  12. 如請求項8所述的靜態隨機存取記憶體元件的製造方法，其中形成所述第二電極層的方法包括超臨界流體沉積(SFD)、物理汽相沉積(PVD)或其組合。
  13. 如請求項8所述的靜態隨機存取記憶體元件的製造方法，其中形成所述電容器的步驟包括：在所述金屬內連線結構與所述下金屬層上依序沉積所述第一電極層、所述介電層與所述第二電極層；圖案化所述第二電極層、所述介電層與所述第一電極層；以及 在所述第二電極層上形成所述上金屬層。
  14. 使如請求項13所述的靜態隨機存取記憶體元件的製造方法，其中圖案化所述第二電極層、所述介電層與所述第一電極層的步驟包括保留所述開口以外的部分所述第二電極層、所述介電層與所述第一電極層，而形成所述電容器的延伸部。
TW109113856A 2020-04-24 2020-04-24 靜態隨機存取記憶體元件及其製造方法 TWI730736B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW109113856A TWI730736B (zh) 2020-04-24 2020-04-24 靜態隨機存取記憶體元件及其製造方法
CN202010428839.0A CN113555364A (zh) 2020-04-24 2020-05-20 静态随机存取存储器元件及其制造方法
US16/942,731 US11488965B2 (en) 2020-04-24 2020-07-29 SRAM device and manufacturing method thereof
US17/945,104 US11917804B2 (en) 2020-04-24 2022-09-15 Manufacturing method of SRAM device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109113856A TWI730736B (zh) 2020-04-24 2020-04-24 靜態隨機存取記憶體元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI730736B true TWI730736B (zh) 2021-06-11
TW202141702A TW202141702A (zh) 2021-11-01

Family

ID=77517203

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113856A TWI730736B (zh) 2020-04-24 2020-04-24 靜態隨機存取記憶體元件及其製造方法

Country Status (3)

Country Link
US (2) US11488965B2 (zh)
CN (1) CN113555364A (zh)
TW (1) TWI730736B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775623B (zh) * 2021-09-29 2022-08-21 力晶積成電子製造股份有限公司 電容器結構及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281535B1 (en) * 1999-01-22 2001-08-28 Agilent Technologies, Inc. Three-dimensional ferroelectric capacitor structure for nonvolatile random access memory cell
US20040164360A1 (en) * 2003-02-21 2004-08-26 Akio Nishida Semiconductor integrated circuit device and a method of manufacturing the same
US20060102957A1 (en) * 2004-11-12 2006-05-18 Jhon-Jhy Liaw SER immune cell structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849387B2 (en) 2002-02-21 2005-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrating copper process and MIM capacitor for embedded DRAM
US7799675B2 (en) * 2003-06-24 2010-09-21 Sang-Yun Lee Bonded semiconductor structure and method of fabricating the same
JP2008218842A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 半導体記憶装置
US7965540B2 (en) * 2008-03-26 2011-06-21 International Business Machines Corporation Structure and method for improving storage latch susceptibility to single event upsets
TWI359422B (en) 2008-04-15 2012-03-01 Faraday Tech Corp 2t sram and associated cell structure
CN103839917B (zh) * 2012-11-27 2017-08-25 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法
US9324780B2 (en) 2013-11-01 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure including redistribution layer
KR20170114398A (ko) * 2016-04-04 2017-10-16 에스케이하이닉스 주식회사 아날로그 캐패시터
JP2018022769A (ja) * 2016-08-03 2018-02-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10020311B1 (en) * 2017-08-02 2018-07-10 Ap Memory Technology Corporation Semiconductor memory device provided with DRAM cell including two transistors and common capacitor
US11075207B2 (en) * 2017-09-29 2021-07-27 Intel Corporation SRAM using 2T-2S
TWI696268B (zh) * 2019-01-04 2020-06-11 力晶積成電子製造股份有限公司 靜態隨機存取記憶體及其製作方法
TWI713980B (zh) * 2019-01-21 2020-12-21 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
TWI696285B (zh) * 2019-05-02 2020-06-11 力晶積成電子製造股份有限公司 記憶體結構
TWI696177B (zh) * 2019-10-02 2020-06-11 力晶積成電子製造股份有限公司 用於雙電晶體靜態隨機存取記憶體的位元線結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281535B1 (en) * 1999-01-22 2001-08-28 Agilent Technologies, Inc. Three-dimensional ferroelectric capacitor structure for nonvolatile random access memory cell
US20040164360A1 (en) * 2003-02-21 2004-08-26 Akio Nishida Semiconductor integrated circuit device and a method of manufacturing the same
US20060102957A1 (en) * 2004-11-12 2006-05-18 Jhon-Jhy Liaw SER immune cell structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775623B (zh) * 2021-09-29 2022-08-21 力晶積成電子製造股份有限公司 電容器結構及其製造方法

Also Published As

Publication number Publication date
US20230014829A1 (en) 2023-01-19
TW202141702A (zh) 2021-11-01
US11917804B2 (en) 2024-02-27
US11488965B2 (en) 2022-11-01
US20210335796A1 (en) 2021-10-28
CN113555364A (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
US7855120B2 (en) Methods for forming resistors including multiple layers for integrated circuit devices
US6720232B1 (en) Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US20100109124A1 (en) Method of forming a metal-insulator-metal capacitor
JP2004193563A (ja) Ｍｉｍキャパシタを有する半導体素子
JP4520562B2 (ja) Ｄｒａｍキャパシタを形成する方法、及びそれにより作製されたキャパシタ
US7611945B2 (en) Method and resulting structure for fabricating DRAM capacitor structure
US5998249A (en) Static random access memory design and fabrication process featuring dual self-aligned contact structures
US5498561A (en) Method of fabricating memory cell for semiconductor integrated circuit
TWI755714B (zh) 靜態隨機存取記憶體元件及其製造方法
US20070281480A1 (en) Method for fabricating semiconductor device having capacitor
US20080135910A1 (en) Semiconductor device and method of fabricating the same
TWI730736B (zh) 靜態隨機存取記憶體元件及其製造方法
WO2022188309A1 (zh) 半导体结构及其制备方法
US8975133B2 (en) Capacitors positioned at the device level in an integrated circuit product and methods of making such capacitors
JPH10223858A (ja) 半導体記憶装置及びその製造方法
JP2523981B2 (ja) 半導体装置の製造方法
US20230090612A1 (en) Static random access memory and method for fabricating the same
US20070170488A1 (en) Capacitor of semiconductor device and method for fabricating the same
US6316306B1 (en) Memory cell array in a dynamic random access memory and method for fabricating the same
TW202247258A (zh) 包括硬遮罩結構的半導體裝置
TWI701804B (zh) 記憶體結構及其製造方法
US20220336576A1 (en) Semiconductor device and manufacturing method thereof
KR19980042202A (ko) 반도체장치 및 그 제조방법
US20240015946A1 (en) Integrated circuit device and method of manufacturing the same
US20070173049A1 (en) Capacitor and method for fabricating the same