KR101010848B1 - 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선 - Google Patents

반도체 소자의 메탈 배선 제조 방법 및 메탈 배선 Download PDF

Info

Publication number
KR101010848B1
KR101010848B1 KR1020080085966A KR20080085966A KR101010848B1 KR 101010848 B1 KR101010848 B1 KR 101010848B1 KR 1020080085966 A KR1020080085966 A KR 1020080085966A KR 20080085966 A KR20080085966 A KR 20080085966A KR 101010848 B1 KR101010848 B1 KR 101010848B1
Authority
KR
South Korea
Prior art keywords
metal
metal wiring
pattern
photoresist
trench
Prior art date
Application number
KR1020080085966A
Other languages
English (en)
Other versions
KR20100026816A (ko
Inventor
김양환
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080085966A priority Critical patent/KR101010848B1/ko
Publication of KR20100026816A publication Critical patent/KR20100026816A/ko
Application granted granted Critical
Publication of KR101010848B1 publication Critical patent/KR101010848B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선에 관한 것으로, 해결하고자 하는 기술적 과제는 메탈 배선의 선폭을 증가시키는 대신 메탈 배선의 두께를 증가시켜서 저항을 낮추는데 있다.
이를 위해 본 발명은 유전층 위에 제1포토레지스트를 도포하고, 제1마스크를 이용하여 노광한 후, 식각액으로 식각하여 제1패턴을 형성하는 제1포토 공정 단계와, 제1패턴의 외주연을 통해 노출된 유전층을 식각하여 트렌치를 형성하는 트렌치 형성 단계와, 제1패턴을 제거하고, 트렌치를 포함하는 유전층 위에 메탈층을 증착하는 메탈층 증착 단계와, 메탈층 위에 제2포토레지스트를 도포하고, 제2마스크를 이용하여 노광한 후, 식각액으로 식각하여 제2패턴을 형성하는 제2포토 공정 단계와, 제2패턴의 외주연을 통해 노출된 메탈층을 식각하여 메탈 배선을 형성하는 메탈 배선 형성 단계로 이루어진 반도체 소자의 메탈 배선 제조 방법 및 그에 따른 메탈 배선을 제공한다.
반도체 소자, 메탈 배선, 두께, 알루미늄, 선폭, 저항

Description

반도체 소자의 메탈 배선 제조 방법 및 메탈 배선{METAL TRACE MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE AND THE METAL TRACE}
본 발명은 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선에 관한 것이다.
일반적으로 알루미늄 배선 공정에서 낮은 저항을 얻는 방법은 선폭(Width)을 증가 시키는 것과 증착되는 알루미늄 배선의 두께를 증가시키는 두 가지 방법이 있으나, 두 가지 방법 모두 한계가 있다.
즉, 메탈 배선의 선폭(Width)을 증가 시키는 경우 배선 간의 간격이 협소한 영역에서 배선간의 단락 현상이 발생한 가능성이 증가하기 때문에 매우 제한적이다.
또한, 알루미늄의 증착 두께를 증가시키는 방법은 후속 공정 전체에 영향을 미쳐서 모든 공정 조건을 변경해야 한다. 즉, 알루미늄 두께 증가에 따라 건식 식각(Dry Etch) 공정이 증가하게 되고, 이를 위해 포토(Photo) 공정의 포토레지스트 두께가 증가하며, 포토레지스트 두께 증가에 따라 포토 공정 자체에도 변화를 주어야 한다.
또한 메탈 배선 형성 이후 유전체 증착시 배선 사이의 갭필(Gap fill) 특성 을 확인해야 하며, 이후 CMP(Chemical Mechanical Polishing) 공정도 변화가 불가피 하다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 메탈 배선의 저항이 높은 경우 배선의 선폭을 증가시켜서 저항을 줄이는 방법 외에 메탈 배선의 두께를 증가시켜서 저항을 낮추는 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선을 제공하는데 있다.
본 발명의 다른 목적은 특별한 공정의 변경 없이 몇 가지 공정의 추가로 가능하며 기타 공정은 종래와 동일하여 배선 선폭에 대한 공정 마진을 확보하면서 낮은 저항을 갖는 메탈 배선을 제조할 수 있는 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 소자의 메탈 배선 제조 방법은 유전층 위에 제1포토레지스트를 도포하고, 제1마스크를 이용하여 노광한 후, 식각액으로 식각하여 제1패턴을 형성하는 제1포토 공정 단계와, 상기 제1패턴의 외주연을 통해 노출된 유전층을 식각하여 트렌치를 형성하는 트렌치 형성 단계와, 상기 제1패턴을 제거하고, 상기 트렌치를 포함하는 유전층 위에 메탈층을 증착하는 메탈층 증착 단계와, 상기 메탈층 위에 제2포토레지스트를 도포하고, 제2마스크를 이용하여 노광한 후, 식각액으로 식각하여 제2패턴을 형성하는 제2포토 공정 단계와, 상기 제2패턴의 외주연을 통해 노출된 메탈층을 식각하여 메탈 배선을 형성하는 메탈 배선 형성 단계로 이루어질 수 있다.
상기 제1포토 공정 단계에서 사용된 제1마스크와, 상기 제2포토 공정 단계에서 사용된 제2마스크는 동일한 것일 수 있다.
상기 제1포토 공정 단계에서 사용된 제1포토레지스트는 네거티브 포토레지스트이고, 상기 제2포토 공정 단계에서 사용된 제2포토레지스트는 포지티브 포토레지스트일 수 있다.
상기 트렌치 형성 단계는 상기 트렌치를 통하여 유전층에 미리 형성된 비아 메탈이 돌출되도록 할 수 있다.
상기 메탈층 증착 단계에서 형성되는 메탈층은 알루미늄 또는 구리중 선택된 어느 하나일 수 있다.
또한, 본 발명은 상술한 반도체 소자의 메탈 배선 제조 방법으로 제조된 반도체 소자의 메탈 배선을 제공한다.
상술한 바와 같이 하여, 본 발명은 메탈 배선의 저항이 높은 경우 배선의 선폭을 증가시켜서 저항을 줄이는 방법 외에 메탈 배선의 두께를 증가시켜서 저항을 낮추는 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선을 제공한다.
또한, 본 발명은 특별한 공정의 변경 없이 몇 가지 공정의 추가로 가능하며 기타 공정은 종래와 동일하여 배선 선폭에 대한 공정 마진을 확보하면서 낮은 저항을 갖는 메탈 배선을 제조할 수 있는 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선을 제공하는데 있다. 즉, 본 발명은 구리 배선 공정에서 사용되는 다마신 기법을 알루미늄 공정에 도입하여 공정 마진을 충분히 얻으면서도 타공정에 변화없이 낮은 저항을 얻는 메탈 배선을 제조할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명에 따른 반도체 소자의 메탈 배선 제조 방법을 도시한 순서도이다.
도 1에 도시된 바와 같이 본 발명에 따른 반도체 소자의 메탈 배선 제조 방법은 제1포토 공정 단계(S1)와, 트렌치 형성 단계(S2)와, 메탈층 증착 단계(S3)와, 제2포토 공정 단계(S4)와, 메탈 배선 형성 단계(S5)를 포함한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 메탈 배선 제조 방법을 순차적으로 도시한 단면도이다.
도 2a에 도시된 바와 같이 상기 제1포토 공정 단계(S1)에서는 반도체 소자에 구비된 유전층(112) 위에 제1포토레지스트(114)를 도포하고, 제1마스크(115)를 이용하여 노광한 후, 식각액으로 식각하여 제1패턴(116, 도 2b 참조)을 형성한다.
일례로, 상기 반도체 소자는 하부 메탈 배선(111)과, 상기 하부 메탈 배선(111)을 덮는 유전층(112)과, 상기 유전층(112)을 관통하여 상기 하부 메탈 배선(111)에 연결된 비아 메탈(113)로 이루어질 수 있다. 그러나 여기서 상기 반도체 소자의 구조를 한정하는 것은 아니며, 이밖에도 다양한 구조가 가능하다.
상기 제1포토레지스트(114)는 네거티브 포토레지스트일 수 있다. 따라서 상기 제1포토레지스트(114)는 제1마스크(115)를 통하여 노광된 후, 식각액으로 식각될 때, 노광되지 않은 영역이 식각되어 제거되고, 노광된 영역이 제1패턴(116, 도 2b 참조)으로 잔존하게 된다. 물론, 상기 제1패턴(116)의 외주연인 유전층(112)의 표면은 트렌치(117)의 형성을 위해 외부로 노출된 상태가 된다.
도 2b에 도시된 바와 같이 상기 트렌치 형성 단계(S2)에서는 상기 제1패턴(116)의 외주연을 통해 노출된 유전층(112)에 일정 깊이의 트렌치(117)가 형성된다. 즉, 식각액을 이용하여 제1패턴(116)의 외주연인 유전층(112)을 식각함으로써, 일정 깊이의 트렌치(117)가 형성된다. 이때, 상기 트렌치(117)를 통해서는 일정 길이의 비아 메탈(113)이 외부로 돌출될 수 있다. 물론, 이를 위해 상기 식각액은 상기 유전층(112)에만 반응하고, 상기 비아 메탈(113)과는 반응하지 않는 것을 이용한다.
도 2c에 도시된 바와 같이 상기 메탈층 증착 단계(S3)에서는 상기 제1패턴(116)을 제거하고, 상기 트렌치(117)를 포함하는 유전층(112) 위에 일정 두께에 메탈층(118)을 증착한다. 즉, 상기 트렌치(117)를 포함하는 유전층(112) 위에 증발, 스퍼터링, 화학기상증착 등의 방법으로 소정 두께의 메탈층(118)을 증착한다. 일례로, 상기 메탈층(118)은 알루미늄 및 이의 등가물중 어느 하나로 형성될 수 있으나, 상기 메탈층(118)의 재질을 한정하는 것은 아니다. 즉, 본 발명에서는 메탈 로서 알루미늄을 예로 하여 설명하지만, 구리 공정에도 본 발명을 이용할 수 있다.
도 2d에 도시된 바와 같이 상기 제2포토 공정 단계(S4)에서는 상기 메탈층(118) 위에 제2포토레지스트(119)를 도포하고, 제2마스크(120)를 이용하여 노광한 후, 식각액으로 식각하여 제2패턴(121, 도 2e 참조)을 형성한다.
상기 제2포토레지스트(119)는 포지티브 포토레지스트일 수 있다. 따라서 상기 제2포토레지스트(119)는 제2마스크(120)에 의해 노광된 후, 식각액으로 식각될 때, 노광된 영역이 식각되어 제거되고, 노광되지 않은 영역이 제2패턴(121)으로 잔존하게 된다. 물론, 상기 제2패턴(121)의 외주연인 메탈층(118)의 표면은 메탈 배선(122)의 형성을 위해 외부로 노출된 상태가 된다.
여기서, 상기 제1마스크(115)와 상기 제2마스크(120)는 실질적으로 동일한 마스크이다. 즉, 제1포토 공정 단계(S1)에서 사용된 제1마스크(115)와 제2포토 공정 단계(S4)에서 사용된 제2마스크(120)는 동일하다. 다만 상기 제1포토 공정 단계(S1)에서는 네거티브 포토레지스트가 사용되고, 상기 제2포토 공정 단계(S4)에서는 포지티브 포토레지스트가 사용됨으로써, 트렌치 형성 단계(S2)에서 형성된 트렌치(117)와 하기할 메탈 배선 형성 단계(S5)에서 형성될 메탈 배선(122)의 위치가 상호 일치하게 된다. 더불어, 이러한 단계에 의해 트렌치(117)를 통해 돌출된 비아 메탈(113)은 상기 메탈층(118)에 결합된 형태를 하게 된다.
도 2e에 도시된 바와 같이 상기 메탈 배선 형성 단계(S5)에서는 상기 제2패 턴(121)의 외주연을 통해 노출된 메탈층(118)을 식각하여 메탈 배선(122)을 형성한다.
즉, 식각액을 이용하여 상기 제2패턴(121)의 외주연에 위치된 메탈층(118)을 식각함으로써, 상기 제2패턴(121)의 하부에 메탈 배선(122)이 형성되도록 한다. 물론, 이러한 단계에 의해 메탈 배선(122)은 트렌치(117)를 통해 돌출된 비아 메탈(113)과 상호 연결된 상태를 유지한다.
더불어, 이러한 단계(S5) 이후 상기 메탈 배선(122) 위에 형성된 제2패턴(121)은 식각하여 제거함으로써, 트렌치(117)의 위에는 메탈 배선(122)만 잔존하도록 한다.
도 3은 본 발명에 따른 반도체 소자의 메탈 배선 구조를 도시한 단면 사시도이다.
도 3에 도시된 바와 같이, 완성된 반도체 소자의 메탈 배선(122)은 선폭이 종래와 동일하거나 유사하고, 두께만 상대적으로 증가한 형태를 한다. 따라서 본 발명에 따른 메탈 배선(122)은 선폭이 증가하지 않으므로 배선간 단락 현상이 발생할 확률이 적다.
더욱이, 메탈 배선(122)의 두께 증가는 유전층(112)에 형성된 트렌치(117)로부터 기원한다. 물론, 트렌치(117)의 외주연인 유전층(112)의 표면으로부터 상부 방향으로 형성된 메탈 배선(122)의 두께는 종래와 동일하거나 유사하다. 따라서 본 발명은 후속 공정에 영향을 미치지 않고, 대부분의 공정 조건을 변경할 필요가 없 다. 즉, 메탈 배선(122)의 두께 증가에 따른 건식 식각 공정의 증가가 없고, 포토 공정의 포토레지스트 두께 증가도 없으며, 포토 공정 자체에도 변화를 줄 필요가 없다. 더욱이, 메탈 배선(122)의 형성 이후 유전체 증착시 메탈 배선 사이의 갭필 특성을 확인할 필요도 없으며, CMP 공정의 변화도 필요 없다.
이와 같이 하여, 본 발명은 메탈 배선(122)의 두께 증가를 위해 다만 유전층(112)에 형성되는 트렌치(117)의 깊이를 깊게 형성함으로서 달성한다. 여기서, 상기 트렌치(117)의 깊이는 원래의 메탈 배선(122)이 갖는 두께의 0.01~1.5배 사이로 형성함이 좋다. 즉, 상기 트렌치(117)의 깊이가 0.01배 미만으로 형성될 경우에는 메탈 배선(122)의 두께 증가 효과가 거의 없다. 또한 상기 트렌치(117)의 깊이가 1.5배를 초과할 경우에는 트렌치(117)를 형성하는데 시간이 너무 오래 걸리는 문제가 있다.
이상에서 설명한 것은 본 발명에 따른 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 본 발명에 따른 반도체 소자의 메탈 배선 제조 방법을 도시한 순서도이다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 메탈 배선 제조 방법을 순차적으로 도시한 단면도이다.
도 3은 본 발명에 따른 반도체 소자의 메탈 배선 구조를 도시한 단면 사시도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
111; 하부 메탈 배선 112; 유전층
113; 비아 메탈 114; 제1포토레지스트
115; 제1마스크 116; 제1패턴
117; 트렌치 118; 메탈층
119; 제2포토레지스트 120; 제2마스크
121; 제2패턴 122; 메탈 배선

Claims (6)

  1. 유전층 위에 제1포토레지스트를 도포하고, 제1마스크를 이용하여 노광한 후, 식각액으로 식각하여 제1패턴을 형성하는 제1포토 공정 단계;
    상기 제1패턴의 외주연을 통해 노출된 유전층을 식각하여 트렌치를 형성하는 트렌치 형성 단계;
    상기 제1패턴을 제거하고, 상기 트렌치를 포함하는 유전층 위에 메탈층을 증착하는 메탈층 증착 단계;
    상기 메탈층 위에 제2포토레지스트를 도포하고, 제2마스크를 이용하여 노광한 후, 식각액으로 식각하여 제2패턴을 형성하는 제2포토 공정 단계; 및,
    상기 제2패턴의 외주연을 통해 노출된 메탈층을 식각하여 메탈 배선을 형성하는 메탈 배선 형성 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 메탈 배선 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1포토 공정 단계에서 사용된 제1마스크와,
    상기 제2포토 공정 단계에서 사용된 제2마스크는 동일한 것을 특징으로 하는 반도체 소자의 메탈 배선 제조 방법.
  3. 제 1 항에 있어서,
    상기 제1포토 공정 단계에서 사용된 제1포토레지스트는 네거티브 포토레지스트이고,
    상기 제2포토 공정 단계에서 사용된 제2포토레지스트는 포지티브 포토레지스트인 것을 특징으로 하는 반도체 소자의 메탈 배선 제조 방법.
  4. 제 1 항에 있어서,
    상기 트렌치 형성 단계는
    상기 트렌치를 통하여 유전층에 미리 형성된 비아 메탈이 돌출되도록 함을 특징으로 하는 반도체 소자의 메탈 배선 제조 방법.
  5. 제 1 항에 있어서,
    상기 메탈층 증착 단계에서 형성되는 메탈층은 알루미늄 또는 구리중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 메탈 배선 제조 방법.
  6. 제 1 항 내지 제 5 항중 어느 하나에 기재된 반도체 소자의 메탈 배선 제조 방법으로 제조된 반도체 소자의 메탈 배선.
KR1020080085966A 2008-09-01 2008-09-01 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선 KR101010848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080085966A KR101010848B1 (ko) 2008-09-01 2008-09-01 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085966A KR101010848B1 (ko) 2008-09-01 2008-09-01 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선

Publications (2)

Publication Number Publication Date
KR20100026816A KR20100026816A (ko) 2010-03-10
KR101010848B1 true KR101010848B1 (ko) 2011-01-26

Family

ID=42178098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085966A KR101010848B1 (ko) 2008-09-01 2008-09-01 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선

Country Status (1)

Country Link
KR (1) KR101010848B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020047894A (ko) * 2000-12-14 2002-06-22 박종섭 반도체 소자의 금속 배선 형성 방법
KR20060075899A (ko) * 2004-12-29 2006-07-04 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR20080073836A (ko) * 2007-02-07 2008-08-12 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020047894A (ko) * 2000-12-14 2002-06-22 박종섭 반도체 소자의 금속 배선 형성 방법
KR20060075899A (ko) * 2004-12-29 2006-07-04 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR20080073836A (ko) * 2007-02-07 2008-08-12 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20100026816A (ko) 2010-03-10

Similar Documents

Publication Publication Date Title
US7402510B2 (en) Etchant and method for forming bumps
KR101010848B1 (ko) 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선
KR20060078849A (ko) 반도체 장치 및 그의 제조 방법
TWI717173B (zh) 記憶體裝置及其製造方法
KR100871768B1 (ko) 반도체 소자 및 boac/coa 제조 방법
KR100289655B1 (ko) 반도체소자의금속배선형성방법
JP4023236B2 (ja) 金属配線の形成方法
KR100837539B1 (ko) 반도체 소자의 금속 패턴 형성 방법
KR100826784B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100598308B1 (ko) 반도체 소자의 다마신 패턴 형성방법
KR100755126B1 (ko) 반도체소자의 구리배선 형성 방법
KR100318269B1 (ko) 반도체 소자의 게이트 형성방법
KR100833417B1 (ko) 반도체 소자의 제조방법
KR20030002942A (ko) 반도체 소자의 금속 배선 형성 방법
KR100248809B1 (ko) 반도체 장치 제조방법
KR100369347B1 (ko) 코일의 제조 방법
KR100302596B1 (ko) 반도체장치의금속배선형성방법
KR101006504B1 (ko) 반도체소자의 제조방법
KR100296132B1 (ko) 대머신 방법을 이용한 반도체 소자의 금속배선 형성 방법
KR20060006597A (ko) 반도체 소자의 금속 콘택 형성방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR100641484B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100665405B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100450845B1 (ko) 반도체 소자 제조 방법
KR100546159B1 (ko) 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee