CN1286013A - 制作多层接线板的方法 - Google Patents

制作多层接线板的方法 Download PDF

Info

Publication number
CN1286013A
CN1286013A CN98812892A CN98812892A CN1286013A CN 1286013 A CN1286013 A CN 1286013A CN 98812892 A CN98812892 A CN 98812892A CN 98812892 A CN98812892 A CN 98812892A CN 1286013 A CN1286013 A CN 1286013A
Authority
CN
China
Prior art keywords
layer
spare
bullion
wiring layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98812892A
Other languages
English (en)
Other versions
CN1173616C (zh
Inventor
吉村荣二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Daiwa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiwa Co Ltd filed Critical Daiwa Co Ltd
Publication of CN1286013A publication Critical patent/CN1286013A/zh
Application granted granted Critical
Publication of CN1173616C publication Critical patent/CN1173616C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

制作多层接线板的方法系在下面布线层上制成条形金属件后形成上面布线层,部分上面布线层与条形金属件导电连接。条形金属件由以下步骤形成:以导体涂敷下面布线层,蚀刻构成条形金属件的金属时,所述导体显现出强度,形成导电层;在整个导电层表面上形成构成条形金属件的金属电镀层;在其上形成条形金属件的电镀层表面上形成掩膜层;蚀刻电镀层。本发明采用简单且廉价的方法于较短时间内形成高度均匀的条形金属件。

Description

制作多层接线板的方法
本发明涉及一种制作具有两层或多层布线层的多层接线板的方法。具体地说,本发明涉及制作多层接线板的方法,它包括以下步骤,在下面布线层上形成条形金属件之后,形成上面布线层,部分所述上面布线层与所述条形主体导电连接。
近年来,随着电子设备的小型化和轻量化,使电子部件小型化,同时要求其上安装各电子部件的接线板有较高的密度。为提高接线板的密度,适宜的方法有提高布线层的线路密度,或者通过叠置多层布线层得到多层结构。
制作多层接线板的方法包括在多个基板上分别制成布线层再在各基板间插有绝缘片的状态下连接多个基板的连接法;还有在一个基板上形成绝缘层,所述基板上制成有布线图样,再在绝缘层上制成布线图样,即通过重复绝缘层和布线图样的方式制成叠层结构的叠合法。
这时,按照多层接线板形式,应该按照电路设计实现各布线层之间的导电连接。为此,不同的布线层通过贯通孔电连接的积累法是适用的。以下将参照图5说明这种方法。
在基板1上制成铜箔,用光刻法在第一布线层2(见图5(1))上形成图样。将光刻胶等加到第一布线层2上,形成绝缘层3(见图5(2))。接下去覆盖掩膜4,掩膜4中制成透孔图样,再曝光5,完成图形显影,形成凸部6,得到第一层图样(见图5(3)和5(4))。通过化学镀铜和电解镀铜,在所述凸部6内侧制成铜薄膜7和铜镀膜8(见图5(5)和5(6))。这之后,使铜镀膜8被制成图样,形成第二布线层10和通孔9(见图5(7))。重复这种步骤,即可制得较多层的接线板。
这时,作为一种简单、廉价的印刷电路板的制作方法,它解决了上述方法的缺点。日本专利申请未审公开特开平6-314878(1994)揭示一种方法,是在下面的布线层上形成条形主体之后,形成上面的布线层,以导电连接这些布线层。以下将参照图6说明这种方法。
通过溅射等方法在基板11的表面是制成导电薄膜层12(见图6(1)),再利用电镀防蚀涂层等通过电解镀铜在其上形成图样(见图6(2))。接下去,把电镀防蚀涂层加于其上,再实行曝光及图形显影,形成与通孔相对的防蚀涂层图样14(见图6(3))。此后,在与导电薄膜12导通时,通过电解镀铜,将铜沉积在防蚀涂层图样14的凸部15上,形成铜的条形主体16,与通孔对应(见图6(4))。剥去防蚀涂层图样14,再通过蚀刻,去掉导电薄膜层12的暴露部分(见图6(5))。将绝缘树脂17加到整个表面上(见图6(6)),并加热该表面,再用加压设备加压并使之平展,使所述铜的条形主体16的高度平齐(见图6(7))。
然而,按照这种方法,不容易使铜条形主体的高度均匀。由于在通孔内实行电解电镀气泡的产生会引发问题,不能使其中的电流密度提高,从而要较长的时间才能形成所述铜的条形主体。另外,防蚀涂层图样的形成需要比如激光照射等复杂的步骤。因而,从费用的观点看,这种方法并非有利的。
于是,本发明的目的在于提供一种制作多层接线板的方法,其中可采用简单且廉价的方法在短时间内形成较为均匀之高度的条形金属件。
由下述本发明可以实现上述目的。一种制作多层接线板的方法,它有如下步骤:在下面的布线层上制成条形金属件之后,形成上面的布线层,部分上面布线层与所述条形金属件导电连接,其特征在于,所述条形金属件由以下步骤形成:
步骤(a),以导体涂敷下面的布线层,在蚀刻构成条形金属件的金属时,所述导体显现出强度,形成导电层;
步骤(b),在包括所述导电层的整个表面上形成构成条形金属件的金属电镀层;
步骤(c),在其上形成条形金属件的所述电镀层表面上形成掩膜层;
步骤(d),蚀刻所述电镀层。
按照本发明,在步骤(b)预先在整个表面上形成电镀层时,由于形成条形金属件部分的高度近似是均匀的,所以可以形成高度近似均匀的条形金属件。另外,在步骤(b),由于不是在通孔处而是在整个表面上形成电镀层,所以能用较短时间以较高电流密度形成具有所需厚度的电镀层,可使整个步骤的时间缩短。此外,在步骤(c),由于不是在具有通孔的整个表面上而是按分散点的形式形成掩膜层,所以可以通过简单且廉价的方法,如印刷方法形成掩膜。
于是,可以给出一种制作多层接线板的方法,它能以简单且廉价的方法在较短的时间内形成具有均匀高度的条形金属件。
在步骤(a),可使用导电胶(导电涂层)或类似的材料。不过,步骤(a)最好采用化学镀在下面的布线层上分出所述金属,在蚀刻构成所述条形金属件的金属时所述金属显现出强度,形成所述导电层;在所述化学镀中,构成下面布线层的金属被用为催化剂。于是,可以选择的方式在布线层上形成所述导电层,可用简单的方法形成具有较高抗蚀刻性的保护膜,作为所述导电层。
同时,构成所述条形金属件的金属最好是铜,而所述导电层由镍-金合金或锡-铅焊料合金制成。可用铜为催化剂以选择的方式电镀这些合金,在蚀刻铜时显示出较高的强度。因此,它们适于被用作构成所述导电层的金属。
另外,作为掩膜的形成,可适用于采用干片保护层、有机复合型防蚀涂层、金属防蚀涂层等多种方法。不过印刷方法是最好的。本发明中,由于是按分散点的形式形成所述掩膜层的,所以可适用印刷方法。于是可采用简单且廉价的方法形成所述掩膜层。
同时,本发明的多层接线板是一种采用上述一种制作方法制成的多层接线板。由于通过在节点电镀之后蚀刻形成多层接线板中的条形主体,所以很难出现疵点,而且能以较高的可靠性使下面的布线层了与上面的布线层导电连接。
图1(1)到1(4)是表示本发明制作多层接线板方法一个实例的步骤示意图;
图2(5)到2(7)是表示本发明制作多层接线板方法一个实例的步骤示意图;
图3(8)到3(9)是表示本发明制作多层接线板方法一个实例的步骤示意图;
图4是表示可由本发明制成的多层接线板一个实例的局部剖面图;
图5(1)到5(7)是表示现有技术制作多层接线板方法一个实例的步骤示意图;
图6(1)到6(7)是表示现有技术制作多层接线板方法一个实例的步骤示意图。
每个图中的标号21为基板,标号22为下面的布线层,标号23为导电层,标号24为电镀层,标号24a为条形金属件,标号25为掩膜层,标号27为上面的布线层。
以下将详述本发明的最佳实施例。本实施例涉及一个实例,在把布线层叠置于基板的两个表面的情况下,在基板的两侧形成条形金属件。
如图1(1)所示,预备基板21,在它的两个表面上都构制布线层22。同时,可采用各种形成图样的方法,所以可以采用使用防蚀涂层的方法、或使用电镀图样防蚀涂层的方法。作为基板21,可以采用由玻璃纤维以及各种活性凝固树脂,如聚酰亚胺树脂制成的基板。此外,构成布线层22的金属一般采用铜、镍等。
在步骤a,如图1(2)所示,给下面的布线层22涂敷导体,在蚀刻构成条形金属件24a的金属时,所述导体显示强度,形成导电层23。本实施例涉及一个实例,采用化学镀,在布线层22上分出金属,在蚀刻构成条形金属件24a的金属时所述金属显示强度,形成导电层23;在所述化学镀中,用构成条形金属件24a的金属作为催化剂。具体地说,构成条形金属件24a的金属为铜,构成导电层23的金属为比如镍-金合金或锡-铅焊料合金。
以把拟被电镀之基板浸泡入电镀溶液中并使其在预定的温度下于预定的时间内得到处置的方法示例所述化学镀方法,采用这种方法,使上面的金属被溶解。这时,作为电镀溶液,可使用含有金属离子源、碱性源、还原剂、螯合剂等的溶液。可使用市售溶液。
各种层均可被用为导电层23,只要它在蚀刻时保护布线层22,同时也不短路布线层22即可。为此,无需完全覆盖布线层22,导电层23可部分覆盖基板21上未形成布线层22的表面。此外,从这一观点,可将导电层23的厚度设定为适当的值,但以5μm或更大些为好。
在步骤b,如图1(3)所示,在包括导电层23的整个金属表面上形成构成条形金属件24a的金属镀层24。作为这种金属,一般可用铜、镍等,比可采用诸如化学镀或者化学镀与电解镀相结合等电镀方法。镀层24的具体厚度是比如20-200μm或更大。
在步骤c,如图1(4)所示,在形成条形金属件24a的电镀层24的表面上形成掩膜层25。本实施例表示一个实例,通过丝网印刷,以分散点的形式印制掩膜25。根据条形金属件24a的尺寸确定掩膜层25的单个尺寸(面积、外径等),作为示例,掩膜层25外径为100-300μm或更大。
在步骤d,如图2(5)所示,电镀层24受到蚀刻。所述蚀刻方法被示例为,根据构成电镀层24和导电层23的金属类型采用各种蚀刻溶液的蚀刻方法。例如,在电镀层24(即条形金属件24a)由铜制成并且导电层23由镍-金合金或锡-铅焊料合金制成的情况下,使用市售的碱性蚀刻溶液。
按照上述蚀刻,如图2(5)所示,不使被涂有导电层23的布线层22、条形金属件24a和掩膜层25受到蚀刻,而使之保持状态。
继而如图2(6)所示,除去掩膜层25,可利用溶剂或根据掩膜25的种类适当选择的剥离除去它。例如,在掩膜层25是经丝网印刷而形成的光敏印剂的情况下,利用碱性溶剂等除去它。
如图2(7)所示,加给绝缘材料26a,以形成绝缘层26。作为绝缘材料26a,可使用活性固化树脂,如液态聚酰亚胺树脂,有具有令人满意的绝缘性能,而且是廉价的。利用各种方法加给这种液态聚酰亚胺树脂,使绝缘材料26a的厚度成为略大于条形金属件24a的高度,并可通过加热。光照射等使该树脂固化。作为所应用的方法,采用热处理和各种涂料。
如图3(8)所示,使固化绝缘材料26a受到磨削或研磨,造成使绝缘层26的厚度近似与条形金属件24a的高度相同。所述磨削的方法可示例为使用磨削设备,这种设备沿转盘径向排列多个金刚石制成的硬旋转刮刀。使所述硬旋转刮刀旋转,沿着被固定的接线板的上表面移动,可使该上表面被修平。另外,所述研磨方法可示例为借助砂带磨光机、抛光等轻微研磨的方法。
接下去如图3(9)所示,形成上面的布线层27,布线层27部分与条形金属件24a导电连接。可用与形成下面布线层22同样的方法形成此布线层27。例如,利用光刻技术制成预先确定的掩膜,再经光刻过程,即可形成具有预定图样的布线层27。
按照上述步骤,进一步还在顶层上形成一个布线层,可制成有如图4所示的多层接线板30。多层接线板30为一六层的板,具有被叠层的布线层31至36的电路结构。此接线板内,由条形金属件24a形成与通孔对应的内层连接结构37、38和39。在于基板的两个表面上形成布线层的情况下,内层连接结构37连接第一层和第二层。内层连接结构38连接第二层和第三层。内层连接结构39连接第一层和第三层。本发明中,在第一层与第三层连接的情况下,可在连接第一层和第二层的条形金属件24a上面进一步形成连接第二层和第三层的条形金属件24a。[另一实施例]
(1)上述实施例说明在基板的两个表面上形成条形金属件的例子,不过可以只在基板的一个表面上形成条形金属件,即,可以只在一个面上叠层所述布线层。这种情况下,由于可使无叠层布线层的基板表面受到可靠的支撑,所以可以很容易且很可靠地实行磨削和研磨步骤。因而使所得多层接线板的可靠性得以提高。
(2)上述实施例说明通过电镀形成导电层的例子,而且沿着布线层的图样施加导电胶并使其固化,从而可形成导电层。在这种情况下,可采用丝网印刷或类似的方法。
另外,可以进行使用焊料的焊料涂敷。例如,在使用锡-铅合金的情况下,对电镀层(铜)使用碱性蚀刻溶液,从而可使焊料显示耐用性。
此外,采用溅射铬或铑可以形成所述导电层。在这种情况下,给布线层除图样部分以外的部分涂敷掩膜材料,而只给布线层形成图样的部分覆盖以导电层。
(3)上述实施例说明通过印刷形成掩膜层的例子,不过可以采用干片保护层形成所述掩膜层。在这种情况下,可以实现干片保护层的热压结合、曝光及图形显影。此外,为除去掩膜层(剥离),使用二氯甲烷、氢氧化钠等。
(4)上述实施例说明使绝缘层受到磨削和研磨,使绝缘层的厚度与条形金属件的高度一样的例子。不过,使作为绝缘材料的树脂被加热并加压,也可以形成使绝缘层的厚度近似与条形金属件的高度一样。在这种情况下,采用等离子体处理等方式,可以很容易去掉条形金属件上多少有些剩余的绝缘树脂;或者在受热之后使之受到研磨,从而使其平展。
本发明特别适用于制作多层接线板方法,所述接线板具有通过条形金属件使下面布线层与上面布线层导电连接的结构。具体地说,在形成条形金属件的步骤中,可采用简单且廉价的方法经过较短的时间形成具有均匀高度的条形金属件。因此,本发明具有很高的工业实用性。

Claims (5)

1.一种制作多层接线板的方法,它有如下步骤:在下面的布线层上制成条形金属件之后,形成上面的布线层,部分上面布线层与所述条形金属件导电连接,其特征在于,所述条形金属件由以下步骤形成:
步骤(a),以导体涂敷下面的布线层,在蚀刻构成条形金属件的金属时,所述导体显现出强度,形成导电层;
步骤(b),在包括所述导电层的整个表面上形成构成条形金属件的金属电镀层;
步骤(c),在其上形成条形金属件的所述电镀层表面上形成掩膜层;
步骤(d),蚀刻所述电镀层。
2.如权利要求1所述的制作方法,其特征在于,所述步骤(a)在蚀刻构成所述条形金属件的金属时,采用化学镀,在所述下面布线层上分出显示强度的金属,形成所述导电层;在所述化学镀中构成下面布线层的金属被用为催化剂。
3.如权利要求2所述的制作方法,其特征在于,构成所述条形金属件的金属是铜,而所述导电层由镍-金合金或锡-铅焊料合金制成。
4.如权利要求1至3任一项所述的制作方法,其特征在于,所述掩膜由印刷方法形成。
5.一种多层接线板,其特征在于,由权利要求1至4任一项所述方法制成。
CNB988128926A 1998-11-18 1998-11-18 制作多层接线板的方法 Expired - Fee Related CN1173616C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/005192 WO2000030420A1 (fr) 1998-11-18 1998-11-18 Procede de production de tableaux de connexions

Publications (2)

Publication Number Publication Date
CN1286013A true CN1286013A (zh) 2001-02-28
CN1173616C CN1173616C (zh) 2004-10-27

Family

ID=14209428

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988128926A Expired - Fee Related CN1173616C (zh) 1998-11-18 1998-11-18 制作多层接线板的方法

Country Status (7)

Country Link
US (1) US6527963B1 (zh)
EP (1) EP1049364A4 (zh)
JP (1) JP3217381B2 (zh)
KR (1) KR100343389B1 (zh)
CN (1) CN1173616C (zh)
IL (1) IL137026A (zh)
WO (1) WO2000030420A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388469C (zh) * 2004-05-31 2008-05-14 三洋电机株式会社 电路装置及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652132B1 (ko) * 2004-07-12 2006-11-29 곽경숙 인쇄 회로 기판 및 이의 제작 방법
KR100589253B1 (ko) * 2005-12-13 2006-06-19 (주)엠케이켐앤텍 금속 회로가 도금된 세라믹 보드 및 이의 제조방법
JP4887232B2 (ja) * 2007-07-24 2012-02-29 日東電工株式会社 配線回路基板の製造方法
US9129955B2 (en) * 2009-02-04 2015-09-08 Texas Instruments Incorporated Semiconductor flip-chip system having oblong connectors and reduced trace pitches
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR101089959B1 (ko) 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
JP6543887B2 (ja) * 2014-02-24 2019-07-17 日立化成株式会社 バンプ付き配線基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0083488A3 (en) * 1981-12-31 1985-11-06 O'Hara, James Brian Method of producing printed circuits
JPS58213451A (ja) 1982-06-07 1983-12-12 Hitachi Ltd 多層配線の形成法
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
US4659587A (en) * 1984-10-11 1987-04-21 Hitachi, Ltd. Electroless plating process and process for producing multilayer wiring board
JPS61121392A (ja) * 1984-11-19 1986-06-09 日本電信電話株式会社 多層配線の製造方法
US4735694A (en) * 1986-06-18 1988-04-05 Macdermid, Incorporated Method for manufacture of printed circuit boards
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
JPH05291744A (ja) 1992-04-10 1993-11-05 Hitachi Chem Co Ltd 多層配線板の製造法および多層金属層付絶縁基板
JPH0621651A (ja) * 1992-07-03 1994-01-28 Toshiba Corp 多層配線回路板及びその製造方法
US5480048A (en) * 1992-09-04 1996-01-02 Hitachi, Ltd. Multilayer wiring board fabricating method
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JPH06310857A (ja) * 1993-04-26 1994-11-04 Hitachi Ltd 薄膜多層回路とその製造方法
JPH06314878A (ja) 1993-04-30 1994-11-08 Toppan Printing Co Ltd プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388469C (zh) * 2004-05-31 2008-05-14 三洋电机株式会社 电路装置及其制造方法

Also Published As

Publication number Publication date
US6527963B1 (en) 2003-03-04
CN1173616C (zh) 2004-10-27
IL137026A (en) 2004-02-19
JP3217381B2 (ja) 2001-10-09
IL137026A0 (en) 2001-06-14
KR100343389B1 (ko) 2002-07-15
KR20010034171A (ko) 2001-04-25
EP1049364A4 (en) 2004-06-09
WO2000030420A1 (fr) 2000-05-25
EP1049364A1 (en) 2000-11-02

Similar Documents

Publication Publication Date Title
EP2162566B1 (en) Method of manufacturing multilayer printed wiring boards with holes requiring copper wrap plate
US6815126B2 (en) Printed wiring board with conformally plated circuit traces
US7523548B2 (en) Method for producing a printed circuit board
JP5213094B2 (ja) 導電バイアを誘電体層に埋め込む方法およびプロセス
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
WO1992022684A1 (en) Methods for manufacture of multilayer circuit boards
EP1099361B1 (en) Improved method for forming conductive traces and printed circuits made thereby
KR100756261B1 (ko) 배선 기판의 제조 방법
US8409982B2 (en) Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
JPH06275959A (ja) 多層配線基板とその製造方法および両面プリント配線板の製造方法
CN1173616C (zh) 制作多层接线板的方法
JPH07106767A (ja) 多層配線基板およびその製造方法
EP2113038B1 (en) Multilayer printed wiring boards with copper filled through-holes
US6398935B1 (en) Method for manufacturing pcb's
EP0402811B1 (en) Method of manufacturing printed circuit boards
KR20090048358A (ko) 배선 기판, 회로 기판, 이것들의 제조 방법
JPH0823166A (ja) 多層配線基板の製造方法
US20030034175A1 (en) Configurations and methods for improved copper distribution uniformity in printed wiring boards
JP2004095768A (ja) 多層配線基板及びその製造方法
KR20040046626A (ko) 다층 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ELECTRICITY AGSP CO., LTD.

Free format text: FORMER OWNER: CO., LTD. YAMATO INDUSTRIAL

Effective date: 20071123

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20071123

Address after: Japan's Nagano

Patentee after: Electrochemical AGSP Limited by Share Ltd

Address before: Japan's Nagano

Patentee before: Daiwa Co., Ltd.

ASS Succession or assignment of patent right

Owner name: DEUKI KAGAKU KOGYO CO., LTD

Free format text: FORMER OWNER: DENKA AGSP KABUSHIKI KAISHA

Effective date: 20110504

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NAGANO PREFECTURE, JAPAN TO: TOKYO, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20110504

Address after: Tokyo, Japan

Patentee after: Denki Kagaku Kogyo K. K.

Address before: Japan's Nagano

Patentee before: Electrochemical AGSP Limited by Share Ltd

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041027

Termination date: 20141118

EXPY Termination of patent right or utility model