JPH01147845A - 半導体装置の金属化層間の相互接続を提供する方法及び装置 - Google Patents

半導体装置の金属化層間の相互接続を提供する方法及び装置

Info

Publication number
JPH01147845A
JPH01147845A JP63277203A JP27720388A JPH01147845A JP H01147845 A JPH01147845 A JP H01147845A JP 63277203 A JP63277203 A JP 63277203A JP 27720388 A JP27720388 A JP 27720388A JP H01147845 A JPH01147845 A JP H01147845A
Authority
JP
Japan
Prior art keywords
level
metallization
insulator
metal
studs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63277203A
Other languages
English (en)
Other versions
JP2682668B2 (ja
Inventor
Bobby A Roane
ボビィ エイ.ロアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH01147845A publication Critical patent/JPH01147845A/ja
Application granted granted Critical
Publication of JP2682668B2 publication Critical patent/JP2682668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は一般に半導体装置に関し、−より詳細には絶縁
体により分離した半導体装置の金属化層間の相互接続を
提供する方法及び装置に関する。
従来技術 半導体装置の製造において、幾つかのレベルの金属化領
域を互いの上に設けて絶縁層により分離するが、その絶
縁層はあるレベルから次のレベルへの干渉を防ぐ。所定
位置Cの様々なレベル間の電気的接触を提供することが
望まれる場合、導電体は、その絶゛縁体層を通り扱けて
、各レベルの金属化領域と接触しなCブればならない。
従来は、第一のレベルを製造してから絶縁層で被覆した
。それから、垂直な側壁の孔を絶縁層の所定位置のとこ
ろにあけ、次のレベルの金属化領域を絶縁体層の上に加
えた。金属化の共形層をスパッタリング或いは蒸着する
従来の方法により、結果として露出表面全てに加えられ
る金属の薄い層が平らに加えられることになった。時々
、レベル間の垂直な側壁が垂直に降下しているため、金
属化領域は孔中に非常に薄く加えられ、そして電流を運
ぶのに不十分な孔中の金属のため、信頼性の問題が生じ
た。
この信頼性の問題を解決する一つの試みは、孔に先細の
m壁を用いることであった。第一レベルの金属化li域
は従前の同一の方法により絶縁層で被覆するが、垂直な
側壁の孔をあける代わりに、傾斜の側壁或いは先細の側
壁の孔をあけた。これにより、第二レベルの金属化領域
が加えられるところの表面の直径が、第一レベルの金属
化領域に最も近い底面の直径よりも大きい孔となった。
絶縁層中の垂直な降下を除去することにより、より多く
の金属が孔の中に流れることが可能になり、その結果、
従来の信頼性問題の発生を減らす一層厚いuf体が加え
られることになった。
不運にも、一つの問題のこの解決法が他の問題を生じる
ことになった。半導体装置が一層精巧になるにつれて、
表面面積がプレミアムになる。先細の側壁孔等の様に非
機能の目的のために使用する場所が多くなればなるほど
、電気回路用の場所が一層少なくなる。従って、側壁を
先細にすることにより場所を増大して使用することは、
限られた表面面積の好ましくない浪費となった。それゆ
え、信頼性が高くかつ空間を無駄にしない、絶縁体によ
り分離1した半導体装置の金属化領域層間の相互接続の
必要性が生じた。
発明が解決しようとする問題点 ここに開示する本発明により、絶縁体により分離した半
導体装置の金属化領域レベルを相互接続させる方法及び
装置を説明するが、それにより、レベルを接続する従来
技術に関連する問題が除去される。本発明により、突き
出した金属スタットの建造を提供し、半導体装置のレベ
ル間相互接続として役立たせる。
本発明の一様態において、固体のスタットを第一レベル
の金属化領域のリード上に形成し、拡散障壁によってリ
ードから分離する。このスタットは、第一レベルとスタ
ットの上に加えられた絶縁体を通して伸びており、第二
レベルの金属化領域を第一レベルと接続する。
本発明の他の様態において、第一レベルのリード工程を
終了した半導体スライスは、耐火金属とめつき可能な金
属のキシツブすなわちシードとをその上に被着して、拡
散障壁を形成する。次に、この半導体スライスをフォト
レジストで覆い、空洞をフォトレジスト中に形成する。
この空洞を好ましい金属スタットで半導体装置の設計に
必要な高さまでめっきする。
残りのフォトレジストをシリコン・スライスの表面から
はぎ取り、拡散障壁と金属スタットを露出させる。それ
から耐火金属をエツチングして第一レベルのリードを露
出させるが、スタットとその下の拡散障壁はそのままに
する。次に、第一レベルのリードとスタットを選択的に
クラッドする。
本発明の技術利点は、第一レベルのリードとスタットと
が、側壁を含む露出した表面全部にクラッドされ、リー
ド或いはスタットの腐食を防ぐのを助けることができる
いうことにある。それから半導体スライスを絶縁体で覆
い、第二レベルの金属化領域層を加える。第二レベルは
、スタットの表・面を露出させることにより、絶縁体を
通して第・−レベルと接続される。
本発明の他の技術利点は、様々な金属リード技術を同様
に適用できることにある。本発明は、例えば、アルミニ
ウム、銅、又はアルミニウムと銅の合金のリードを使用
することができる。更に他の技術利点は、本発明はいか
なる絶縁体金属技術、例えばプラズマ、化学気相成長、
或いは酸化物−窒化物等を使用してもよいということで
ある。扇後に、本発明の技術利点は、半導体スライス表
面の場所を少しも浪費せずに金属化領域のレベル間に固
体導電体を提供することである。
添付図面に関連して次の実施例の説明を参照することに
より、本発明及びその更に他の利点をより完全に理解す
ることができるであろう。
実施例 以上の説明において、種々の図面中の類似部分は参照し
やすいように同−及び対応番号で示す。
第1図を説明するが、同図はシリコン半導体スライス1
0の切断面を示し、第一レベルのリード12をその表面
に形成した後のものである。図示していないが、リード
12は、絶縁体、例えば酸化シリコンや窒化シリコン等
によりスライス10がら絶縁されている。第一レベルの
リード12はどんな標準的な工程、例えば、スライス上
に金属をスパッタリング或いは蒸着してパターン形成し
、その金属をエツチングして回路間に導電体を定めるよ
うな工程によっても形成することができる。
第一レベルのリード12は、アルミニウムや、アルミニ
ウムー銅、或いは他の適切なリード金属であり得る。
第2図により、耐火金属14及びメツキ可能な金属キャ
ップ16とを加えた後の、シリコン・スライス10及び
第一レベルのり一ド12の切断面を示す。耐火金属14
及びメツキ可能な金属キャップ16を、スライス1oの
表面全体を覆うことにより、第一レベルのリード12に
加える。この耐火金属14及びメツキ可能な金属キャッ
プ16は、標準的な工程、例えば、スパッタリング等に
より形成することができる。メツキ可能な金属キャップ
16は、耐火金属14をスパッタリングした直接に、そ
のスパッタリング装置中の真空を破壊せずに、リード1
2及びスライス10上にスパッタリングされる。耐火金
属14とメツキ可能な金属キャップ16との間のギャッ
プにより好ましくない抵抗が生じてしまうので、そこに
は何もギャップがないのが好ましい。耐火金属14は、
例えばモリブデンやクロム、タンタル、タングステン、
或いはブタニウム−タングステン等であり得る。耐火金
属14とメツキ可能な金属キャップ16は、以下により
詳細に説明するように、拡散障壁として役立つ。耐火金
属14はメツキネ可能なので、シードの層すなわちメツ
キ可能な金属キャップ16を耐火金属14の表面上に置
く。金属キャップ16は、例えば、金や銅、銀等でよい
第3図により、本発明の工程の次の段階を説明する。さ
て、スライス10.第一レベルのリード12、耐火金j
i14、及び金属キャップ16の表面全体を7オトレジ
スト18で覆う。このフォトレジスト18を、例えばレ
ジスト・スピンナや塗布装行中で回転させる。フォトレ
ジスト18は従来の感光性の有様材料であり、そこでは
、光源が7オトレジスト18を露光するのに用いられる
図示していないが、好ましいパターン2oを含むマスク
を用いて、パターン20が現われるところを除いてフォ
トレジスト18を露光する。フォトレジスト18の露光
していない部分は現像化合物(c+eve+oper 
C01pOund)中で溶解できるようになるが、一方
、露光した部分は溶解しないままである。それからこの
露光されていないパターン20の部分を、現像化合物に
より除去して、空洞22を造り出すが、残りの半導体ス
ライス10上にはフォトレジスト18を残す。空洞22
は、フォトレジスト18中の、メツキ可能な金属キャッ
プ16の上部までFがっている円柱の孔を形成する。
図示していないが、空洞22は四角い孔や他のどんな好
ましい幾何学的な形も形成することができる。
第4図により、本発明を使用する工程の次の段階を説明
する。空洞22を金属スタット24でめっきする。空洞
22はなるべくなら(図示していないが)電気めっき装
置によりめっきするのがよく、その装置では、例えばめ
っきされる金属が化学溶液中で陽極であり、スライス1
0が陰極である。電流が化学溶液を通ると、陽極が分解
されて、陰極上に再被着される。スタット24もまた、
例えば無電解めっき或いは浸漬めっき等の他のどんな適
切な方法によってもめつきすることができる。
金属スタット24は、銅、金、ニッケルー銅合金、ニッ
ケルー金合金、或いはめつき工程に用いることができる
他のどんな材料でもよい。スタット24の高さは、半導
体装置の設計上の必要条件によって定め、スライス10
をどれくらいの間めっき工程にさらすかにより調整する
次に、フォトレジスト18は半導体スライス10の表面
からはぎ取らな番プればならない。フォトレジスト18
のストリッピングは、例えば、図示していないが、様々
なレベルに関連する金属のタイプによって、化学ウェッ
ト・ストリップ或いはドライ・ストリップ等の適切な方
法によって行なう。フォトレジスト18が除去されると
、金属スタット24は、耐火金属14及びめっき可能な
金属キャップ16の上に突き出したままになる。それか
ら耐火金属14及びめっき可能な金属キャップ16をエ
ツチングして、スライス10からそれらを除去する。こ
のエツチングは、例えば、図示しないが、周知技術であ
るマグネトロン・エツチャー等の反応イオン・エツチャ
ー中で施す。アルゴンのガスを用いてめっき可能な金属
キャップ16をエツチングし、また六フッ化イオウにフ
レオン11を加えたものを用いて第一レベルのり−ド1
2或いはく図示していないが)酸化シリコンを除去せず
に、耐火金属14を除去する。スタット24がエツチン
グ・ストップとして働くので、耐火台WIh14及びめ
っき可能な金属キャップ16は、スタット24の下のと
ころからは除去されない。
スタット24の下の残りの耐火台j114及びめっき可
能な金属キャップ16は、スタット24とリード12と
の間の拡散障壁を形成する。この拡散障壁により、例え
ば、半導体の動作温度500℃で生じ得る、スタット2
4の第一レベルのリード12の材料中への拡散を防ぐ。
次に、第5図に示すように、スタット24及び第一レベ
ルのリード12を層28で選択的にクラッドする。周知
技術のような低圧化学気相成長工程を用いて、スライス
10を約300℃まで熱してから、11128の材料を
含有するガスを含むガスをスライス10上に流すことに
より、スタット24及びリード12をクラッドする。層
28用の材料、例えばタングステン或いはモリブデンを
そのガスから取りだして、スライス10の熱した表面に
被着し、残りのガスは除去する。ここで、選択的という
言葉は、露出した金属の表面全て、即ち第一レベルのり
−ド12及びスタット24を意味する(が、酸化シリコ
ン領域は意味しない)ことと定義する。本発明の技術利
点は、第一レベルのり−ド12の垂直表面を含む露出し
た金属表面全部をクラッドし、それにより装置が、例え
ば塩素等の腐食剤と接触する場合に、腐食を防がれると
いうことである。
この点から、プラズマ強化或いは化学気相成長により装
置を絶縁体層で覆うような、標準的なレベル間の誘電工
程を続けて行なうことができる。
それから第二レベルの金属化領域を、第一レベルと同一
の工程、即ちスパッタリングで加え、第一レベルをスタ
ット24により第二レベルと接続させる。
第6図により、本発明の工程の段階的な適用を説明する
第1段階:第一レベルのリードを形成した後にシリコン
半導体スライスを得る。
第2段階ニスライス及び第一レベルのリード上に耐火金
属及びめっき可能な金属キャップすなわちシードを被着
する。
第3段階:耐大金属及びめっき可能な金属キャップの上
にフォトレジストを加え、空洞を形成する。
第4段階:好ましい金属で空洞を埋めてスタットを形成
する。
第5段11j:フォトレジストをはぎ取り、耐火金属及
び金属キャップをエツチングする。
第6段階:スタット及び第一レベルのリードを選択的に
クラッドする。
第7段階ニレベル間の誘電工程を続けて行なう。
以上に、本発明をその特定の好ましい実施例に関連して
説明したが、様々な変化及び変更が当業者にとって可能
であり、本発明はこの様な変化及び変更を添付の特許請
求の範囲内に含もうとするものである。
以上の説明に関連して、更に下記の項を開示する。
(1)  絶縁体により分離した第一及び第二の金属化
領域レベル間の半導体装置の相互接続であって、垂直な
側壁の固体のスタットが、第一レベルの金属化領域から
絶縁体を通して第二レベルの金属化領域と接触するまで
伸びていることと、前記スタットを、絶縁体を形成する
のに先立って、第一レベルの金属化領域上に形成するこ
ととを含む半導体装置の相互接続。
(2)  第(1)項に記載した相互接続において、前
記金属化領域層をシリコン半導体スライス基板上に形成
することを特徴とする相互接続。 ゛(3)  第(1
)項に記載した相互接続において、前記スタットを、め
っき可能な金属キャップ′C′覆った耐火金属を含む拡
散障壁により、第一レベルから分離することを特徴とす
る相互接続。
(4)  第(1)項に記載した相互接続において、前
記スタットがめつきした171体を含むことを特徴とす
る相互接続。
(5)  第(4)項に記載した相互接続において、低
圧化学気相成長により、14′R体を防食材料で選択的
にクラッドすることを特徴とする相互接続。
(6)  第(5)項に記載した相互接続において、防
食材料がタングステンを含むことを特徴とする相互接続
(7)  第(5)項に記載した相互接続において、防
食材料がモリブデンを含むことを特徴とする相互接続。
(8)  半導体基板上の複数の金属化領域レベルを間
隔をあけて相互接続する装置であって、半導体基板に形
成した酸化物領域と、 前記酸化物領域の上に所定のリードを形成する第一レベ
ルの金属化領域と、 前記リードの上に形成した拡1alli壁と、前記拡散
障壁から伸びている導電体と、前記第一レベル及び前記
導電体の上に加えた絶縁体であって、前記1電体が前記
絶縁体を突き出るようにすることと、 前記絶縁体の上に加えた第二の金属化領域レベルであっ
て、前記導電体により第一レベルの金属化領域が前記第
二レベルの金属化領域と相互接続するようにすることと
を含む金属化領域レベルを相互接続する装置。
(9)  第(8)項に記載した金属化領域レベルを相
互接続する装置において、前記所定のリードがアルミニ
ウムを含むことを特徴とする装置。
(10)  第(8)項に記載した金属化領域レベルを
相n接続する装置において、前記所定のリードがアルミ
ニウムー銅合金を含むことを特徴とする装置。
(11)  第(8)項に記載した金属化領域レベルを
相互接続する装置において、前記所定のリードがリード
を基板上にスパッタリングすることにより形成されるこ
とを特徴とする装置。
(12)  第(8)項に記載した金属化領域レベルを
相互接続する装置において、前記所定のリードがリード
を基板上に蒸着することにより形成されることを特徴と
する装置。
(13)  第(8)項に記載した金属化領域レベルを
相互接続する装置において、前記拡散障壁が、スパッタ
リングした耐火金属の上にめっき可能な金属キャップを
スパッタリングすることにより、リード上に形成される
ことを特徴とする装置。
(14)  第(8)項に記載した金属化領域レベルを
相互接続する装置において、前記導電体が パターン化
したフォトレジストの空洞中に形成しためつき金属スタ
ットを含むことを特徴とする装置。
(15)  第(14)項に記載した金属化領域レベル
を相互接続する装置において、前記スタット及び前記所
定のリードが更に耐食層を含むことを特徴とする装置。
(16)  絶縁体により分離した、半導体装置の複数
の金属化領域レベルを相互接続させる方法であって、 拡W&障壁を第一レベルの金属化領域の上に形成する段
階と、 前記拡散障壁の上に固体のスタットを形成して、前記ス
タットを前記第一レベルから分離させるようにする段階
と、 絶縁体を加えて、スタットが絶縁体を通って伸び、第二
レベルの金属化領域と接続するようにする段階とを含む
方法。
(11)  第(16)項に記載した金属化領域レベル
を相互接続させる方法において、拡散II壁により第一
レベルからスタットを分離する段階が、前記第一レベル
に耐火金属をスパッタリングする段階と、 前記耐火金属の上に金属キャップをスパッタリングする
段階とを含むことを特徴とする方法。
(18)  第(16)項に記載した金属化領域レベル
を相互接続させる方法において、同体のスタットを形成
する段階が、 前記第一レベルの上のフォトレジストを回転させる段階
と、 前記フォトレジスト中に空洞を形成する段階と、前記空
洞を導電体で埋めてスタットを形成する段階と、 残りのフォトレジストをはぐ段階と、 スタットを防食材料でクラッドする段階とを含むことを
特徴とする方法。
(19)  第(18)項に記載した金属化領域レベル
を相互接続させる方法において、空洞を導電体で埋めて
スタットを形成する段階が、空洞中に導電体を電気めっ
きする段階を含むことを特徴とする方法。
(20)  i (18)項に記載した金属化領域レベ
ルを相互接続させる方法において、空洞を29電体で埋
めてスタットを形成する段階が、空洞中に導電体を浸漬
めっきする段階を含むことを特徴とする方法。
(21)  第(18)項に記載した金属化領域レベル
を相互接続させる方法において、空洞を導電体で埋めて
スタットを形成する段階が、空洞中に導電体を無電解め
っきする段階を含心ことを特徴とする方法。
(22)  第(18)項に記載した金属化領域レベル
を相互接続させる方法において、残りのフォトレジスト
のストリッピングが化学ウェット・ストリッピングを含
むことを特徴とする方法。
(23)  第(18)項に記載した金属化領域レベル
を相互接続させる方法において、残りのフォトレジスト
のストリッピングがドライ・ストリッピングを含むこと
を特徴とする方法。
(24)  第(18)項に記載した金属化領域レベル
を相互接続させる方法において、スタットをクラッドす
る段階が、 圧力室中で半導体装置を熱する段階と、防食材料を含む
ガスを熱した半導体装置上に送って、防食材料がスタッ
トを覆うようにする段階とを含むことを特徴とする方法
(25)  第(16)項に記載した金属化領域レベル
を相互接続させる方法において、絶縁体を加える段階が
、プラズマ強化により半導体装置を被覆することを含む
ことを特徴とする方法。
(26)  第(16)項に記載した金属化領域レベル
を相互接続させる方法において、絶縁体を加える段階が
、化学気相成長により半導体装置を被覆することを含む
ことを特徴とする方法。
(27)  絶縁体を通過させて半導体装置の複数の金
属化領域レベルを相互接続する導電体を形成する方法が
、 半導体装置の第一レベルの金属化領域上のリードを拡散
障壁で覆う段階と、 拡散障壁を7オトレジストで覆い、フォトレジストの所
定の位置に空洞を形成する段階と、前記空洞中に導電体
をめっきして、空洞中の拡@w:1壁上にスタットを形
成する段階と、フォトレジストをはがして、拡散障壁を
エツチングし、スタットの下の拡散障壁のみを残す段階
と、 スタット及びリードを防食材料でクラッドする段階と、 絶縁体を第一レベルの上に加えて、スタットが絶縁体を
突き抜けて半導体装置の第二レベルの金属化領域と接触
するようにする段階とを含む方法。
(28)  第(21)項に記載した導電体を形成する
方法において、半導体装置が更に、第一レベルの金属化
領域が上に形成されるフィールド酸化物層を含み、また
、第一レベルの金属化領域を拡散障壁で覆う段階が耐火
金属の層をスパッタリングしてからめっき可能な金属キ
ャップをスパッタリングする段階を含むことを特徴とす
る方法。
(29)  第(21)項に記載した導電体を形成する
方法において、拡散障壁をフォトレジストで覆い空洞を
形成する段階が、フォトレジストを回転させ、フォトレ
ジストを露光させて、パターンを造り出し、前記パター
ン形成したフォトレジストを除去してフォトレジスト中
に拡散gi壁までの空洞を形成する段階を含む法。
(30)  金属スタット24を提供して、半導体スラ
イス10上の絶縁体により分離した金属化領域レベルを
相互接続する。リード12を耐火金属14及びめっき可
能な金属キャップ16で覆う。それからフォトレジスト
18を加えて、空洞22をフォトレジスト18内に形成
する。空洞22をめっきして、スタット24を形成する
。スタット24を耐食層28でクラッドする。
【図面の簡単な説明】
第1図は、第一リードが付けられたシリコン半導体スラ
イスの斜視図である。 第2図は、第1図の斜視図に耐火金属及び金属キャップ
を加えたものである。 第3図は、第2図の斜視図に7オトレジスト及び空洞を
形成したものである。 第4図は、第3図の斜視図の空洞にスタットを加えたも
のである。 第5図は、本発明に従って完成した半導体スライスを示
す斜視図である。 第6図は、本発明を用いる製造段階のフロー・チャート
である。 主な符号の説明 10:シリコン半導体スライス 12:第一レベルのリード 14:耐火金属 16:めっき可能な金属キャップ 18:フォトレジスト 22:空洞 24:スタット 28:耐食層

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁体により分離した第一及び第二の金属化領域
    レベル間の半導体装置の相互接続であって、垂直な側壁
    の固体のスタットが、第一レベルの金属化領域から絶縁
    体を通して第二レベルの金属化領域と接触するまで伸び
    ていることと、前記スタットを、絶縁体を形成するのに
    先立って、第一レベルの金属化領域上に形成することと
    を含む半導体装置の相互接続。
  2. (2)絶縁体により分離した、半導体装置の複数の金属
    化領域レベルを相互接続させる方法であつて、拡散障壁
    を第一レベルの金属化領域の上に形成する段階と、前記
    拡散障壁の上に固体のスタットを形成して、前記スタッ
    トを前記第一レベルから分離させるようにする段階と、
    絶縁体を加えて、スタットが絶縁体を通って伸び、第二
    レベルの金属化領域と接続するようにする段階とを含む
    方法。
JP63277203A 1987-11-02 1988-11-01 半導体装置の金属化層間の相互接続を提供する方法及び装置 Expired - Fee Related JP2682668B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/115,282 US4873565A (en) 1987-11-02 1987-11-02 Method and apparatus for providing interconnection between metallization layers on semiconductor devices
US115282 1993-08-31

Publications (2)

Publication Number Publication Date
JPH01147845A true JPH01147845A (ja) 1989-06-09
JP2682668B2 JP2682668B2 (ja) 1997-11-26

Family

ID=22360354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63277203A Expired - Fee Related JP2682668B2 (ja) 1987-11-02 1988-11-01 半導体装置の金属化層間の相互接続を提供する方法及び装置

Country Status (2)

Country Link
US (1) US4873565A (ja)
JP (1) JP2682668B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701032A (nl) * 1987-05-01 1988-12-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met interconnecties die zowel boven een halfgeleidergebied als boven een daaraan grenzend isolatiegebied liggen.
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH09232423A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体装置およびその製造方法
US6077762A (en) * 1997-12-22 2000-06-20 Vlsi Technology, Inc. Method and apparatus for rapidly discharging plasma etched interconnect structures
EP0971403A1 (en) * 1998-07-07 2000-01-12 Interuniversitair Microelektronica Centrum Vzw Method for forming copper-containing metal studs
EP0971409A1 (en) * 1998-07-07 2000-01-12 Interuniversitair Micro-Elektronica Centrum Vzw Method for forming copper-containing metal studs
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5450284A (en) * 1977-09-28 1979-04-20 Matsushita Electronics Corp Forming method of electrode wiring layers
JPS60153149A (ja) * 1984-01-23 1985-08-12 Matsushita Electric Ind Co Ltd 多層配線の形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290565A (en) * 1963-10-24 1966-12-06 Philco Corp Glass enclosed, passivated semiconductor with contact means of alternate layers of chromium, silver and chromium
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
US4725877A (en) * 1986-04-11 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Metallized semiconductor device including an interface layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5450284A (en) * 1977-09-28 1979-04-20 Matsushita Electronics Corp Forming method of electrode wiring layers
JPS60153149A (ja) * 1984-01-23 1985-08-12 Matsushita Electric Ind Co Ltd 多層配線の形成方法

Also Published As

Publication number Publication date
US4873565A (en) 1989-10-10
JP2682668B2 (ja) 1997-11-26

Similar Documents

Publication Publication Date Title
US6300236B1 (en) Copper stud structure with refractory metal liner
US6492722B1 (en) Metallized interconnection structure
US5209817A (en) Selective plating method for forming integral via and wiring layers
US6020266A (en) Single step electroplating process for interconnect via fill and metal line patterning
JP2001217248A (ja) 半導体装置の配線形成方法
JP2005252193A (ja) 配線構造の形成方法及び半導体装置
JP2970757B2 (ja) 金属スペーサを用いた相互接続およびその形成方法
JPH01147845A (ja) 半導体装置の金属化層間の相互接続を提供する方法及び装置
KR19980064075A (ko) 플러그 및 근사 제로 오버랩의 상호 접속 라인 및 그의 제조 방법
KR100495856B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
US4963510A (en) Method and apparatus for providing interconnection between metallization layers on semiconductors devices
JP2737762B2 (ja) 半導体装置の製造方法
JP2570139B2 (ja) 半導体装置の埋め込み配線の形成方法
KR20040004809A (ko) 반도체 소자의 구리배선 및 캐패시터 제조방법
KR100340852B1 (ko) 반도체소자의다층금속배선형성방법
JPH05211242A (ja) 半導体装置およびその製造方法
KR20050069599A (ko) 반도체 소자의 금속 배선 형성 방법
KR100236095B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0799199A (ja) 半導体装置の製造方法
KR100720400B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100396687B1 (ko) 반도채장치의금속배선형성방법
JP2929850B2 (ja) 半導体装置の製造方法
KR100444610B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH047836A (ja) 半導体装置及びその製造方法
KR20020008614A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선층형성 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees