JPH09232423A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09232423A JPH09232423A JP8033871A JP3387196A JPH09232423A JP H09232423 A JPH09232423 A JP H09232423A JP 8033871 A JP8033871 A JP 8033871A JP 3387196 A JP3387196 A JP 3387196A JP H09232423 A JPH09232423 A JP H09232423A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower layer
- insulating film
- semiconductor device
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】アルミ系の多層配線におけるビア・コンタクト
・ホールのコンタクト抵抗の増大を抑制する。 【解決手段】下層配線１０３ａａ等の上面はタングステ
ンおよびチタンの少なくとも１つを含んだ導電体膜１１
３により覆われ、下層配線１０３ａａ等の側面はタング
ステンおよびチタンの少なくとも１つを含んだ導電体膜
１２３により覆われている。
・ホールのコンタクト抵抗の増大を抑制する。 【解決手段】下層配線１０３ａａ等の上面はタングステ
ンおよびチタンの少なくとも１つを含んだ導電体膜１１
３により覆われ、下層配線１０３ａａ等の側面はタング
ステンおよびチタンの少なくとも１つを含んだ導電体膜
１２３により覆われている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特にアルミ系金属膜からなる多層配
線およびその製造方法に関する。
の製造方法に関し、特にアルミ系金属膜からなる多層配
線およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置の微細化により、アルミ系金
属膜からなる多層配線においても、下層配線並びに上層
配線のそれぞれの線幅および配線間隔が縮小される。そ
れに伴なって、下層配線と上層配線とを接続するための
ビア・コンタクト・ホールの口径（＝Ｕ）が縮小され、
その結果、上層配線と下層配線とのコンタクト抵抗を必
然的に上昇させることになる。下層配線の線幅（＝Ｗ
1,1 ）は主として設計上の要求から決定され、下層配線
の配線間隔（＝Ｓ1,1 ）は主としてプロセス上の制約
（例えば、最小加工寸法（＝Ｆ）等）から決定される。
一般的には、ビア・コンタクト・ホールにより、下層配
線の上面のみが露出する。コンタクト抵抗がＵ＝Ｗ1,1
で充分満足するとき、ビア・コンタクト・ホールの達す
る部分での下層配線の線幅は、（片側にアライメント・
マージン（＝β）に等しいコンタクト・マージンをと
り）Ｗ1,1 ＋２βになる。１のビア・コンタクト・ホー
ルが設けられた下層配線に隣接する下層配線において、
このビア・コンタクト・ホールの最近接の位置にもビア
・コンタクト・ホールが設けられていることを想定する
と、この場合の下層配線の配線間隔および配線ピッチ
は、それぞれ（Ｓ1,1 ＝）ＦおよびＦ＋Ｗ1,1 ＋２βに
なる。Ｕ〉Ｗ1,1 としなければ満足なコンタクト抵抗が
得られない場合、下層配線の配線ピッチはＦ＋Ｗ1,1 ＋
２βより大きくすることが必要となり、半導体装置の微
細化に支障を生たすことになる。
属膜からなる多層配線においても、下層配線並びに上層
配線のそれぞれの線幅および配線間隔が縮小される。そ
れに伴なって、下層配線と上層配線とを接続するための
ビア・コンタクト・ホールの口径（＝Ｕ）が縮小され、
その結果、上層配線と下層配線とのコンタクト抵抗を必
然的に上昇させることになる。下層配線の線幅（＝Ｗ
1,1 ）は主として設計上の要求から決定され、下層配線
の配線間隔（＝Ｓ1,1 ）は主としてプロセス上の制約
（例えば、最小加工寸法（＝Ｆ）等）から決定される。
一般的には、ビア・コンタクト・ホールにより、下層配
線の上面のみが露出する。コンタクト抵抗がＵ＝Ｗ1,1
で充分満足するとき、ビア・コンタクト・ホールの達す
る部分での下層配線の線幅は、（片側にアライメント・
マージン（＝β）に等しいコンタクト・マージンをと
り）Ｗ1,1 ＋２βになる。１のビア・コンタクト・ホー
ルが設けられた下層配線に隣接する下層配線において、
このビア・コンタクト・ホールの最近接の位置にもビア
・コンタクト・ホールが設けられていることを想定する
と、この場合の下層配線の配線間隔および配線ピッチ
は、それぞれ（Ｓ1,1 ＝）ＦおよびＦ＋Ｗ1,1 ＋２βに
なる。Ｕ〉Ｗ1,1 としなければ満足なコンタクト抵抗が
得られない場合、下層配線の配線ピッチはＦ＋Ｗ1,1 ＋
２βより大きくすることが必要となり、半導体装置の微
細化に支障を生たすことになる。
【０００３】下層配線の配線ピッチを増大させずにビア
・コンタクト・ホールの口径を増大させる方法として、
外抜きコンタクトと称せられるビア・コンタクト・ホー
ルが各種検討されている。半導体装置の平面模式図であ
る図９（ａ），図９（ａ）のＡＡ線での断面模式図であ
る図９（ｂ）および図９（ａ）でのＢＢ線での断面模式
図である図９（ｃ）を参照して、一般的な外抜き形状の
ビア・コンタクト・ホールを有する半導体装置を説明す
る。
・コンタクト・ホールの口径を増大させる方法として、
外抜きコンタクトと称せられるビア・コンタクト・ホー
ルが各種検討されている。半導体装置の平面模式図であ
る図９（ａ），図９（ａ）のＡＡ線での断面模式図であ
る図９（ｂ）および図９（ａ）でのＢＢ線での断面模式
図である図９（ｃ）を参照して、一般的な外抜き形状の
ビア・コンタクト・ホールを有する半導体装置を説明す
る。
【０００４】例えばアルミニウム−シリコン合金，アル
ミニウム−シリコン−銅合金等の第１のアルミ系金属膜
からなる下層配線３０３ａ，３０３ｂ，３０３ｃ等は、
下地絶縁膜３０２を介してシリコン基板３０１上に設け
られている。下層配線３０３ａ，３０３ｂ，３０３ｃの
線幅（＝Ｗ1,1 ）および配線間隔（＝Ｓ1,1 ）はそれぞ
れ一定の値である。この下地絶縁膜３０２の少なくとも
上面は、例えば窒化シリコン膜等の非酸化シリコン系の
絶縁膜からなる。下層配線３０３ａ，３０３ｂ，３０３
ｃを含めて下地絶縁膜３０２の表面上は、酸化シリコン
膜，ＢＰＳＧ膜等の酸化シリコン系の絶縁膜からなる層
間絶縁膜３０４により覆われている。層間絶縁膜３０４
には、それぞれ下層配線３０３ａ，３０３ｂ，３０３ｃ
等に達するビア・コンタクト・ホール３０５が設けられ
ている。ビア・コンタクト・ホール３０５の口径（＝
Ｕ）は下層配線３０３ａの線幅Ｗ1,1 より大きな値であ
る。それぞれのビア・コンタクト・ホール３０５は、例
えばタングステン膜等の非アルミ系の導電体膜からなる
コンタクト・プラグ３０６により充填されている。層間
絶縁膜３０４の表面上には、（例えばアルミニウム−シ
リコン合金，アルミニウム−シリコン−銅合金等の）第
２のアルミ系金属膜からなる上層配線３０７ａ，３０７
ｂ，３０７ｃ等が設けられている。これらの上層配線３
０７ａ，３０７ｂ，３０７ｃは、ビア・コンタクト・ホ
ール３０５を充填するコンタクト・プラグ３０６を介し
て、それぞれ下層配線３０３ａ，３０３ｂ，３０３ｃに
接続されている。
ミニウム−シリコン−銅合金等の第１のアルミ系金属膜
からなる下層配線３０３ａ，３０３ｂ，３０３ｃ等は、
下地絶縁膜３０２を介してシリコン基板３０１上に設け
られている。下層配線３０３ａ，３０３ｂ，３０３ｃの
線幅（＝Ｗ1,1 ）および配線間隔（＝Ｓ1,1 ）はそれぞ
れ一定の値である。この下地絶縁膜３０２の少なくとも
上面は、例えば窒化シリコン膜等の非酸化シリコン系の
絶縁膜からなる。下層配線３０３ａ，３０３ｂ，３０３
ｃを含めて下地絶縁膜３０２の表面上は、酸化シリコン
膜，ＢＰＳＧ膜等の酸化シリコン系の絶縁膜からなる層
間絶縁膜３０４により覆われている。層間絶縁膜３０４
には、それぞれ下層配線３０３ａ，３０３ｂ，３０３ｃ
等に達するビア・コンタクト・ホール３０５が設けられ
ている。ビア・コンタクト・ホール３０５の口径（＝
Ｕ）は下層配線３０３ａの線幅Ｗ1,1 より大きな値であ
る。それぞれのビア・コンタクト・ホール３０５は、例
えばタングステン膜等の非アルミ系の導電体膜からなる
コンタクト・プラグ３０６により充填されている。層間
絶縁膜３０４の表面上には、（例えばアルミニウム−シ
リコン合金，アルミニウム−シリコン−銅合金等の）第
２のアルミ系金属膜からなる上層配線３０７ａ，３０７
ｂ，３０７ｃ等が設けられている。これらの上層配線３
０７ａ，３０７ｂ，３０７ｃは、ビア・コンタクト・ホ
ール３０５を充填するコンタクト・プラグ３０６を介し
て、それぞれ下層配線３０３ａ，３０３ｂ，３０３ｃに
接続されている。
【０００５】ビア・コンタクト・ホール３０５によりそ
れぞれの下層配線３０３ａ，３０３ｂ，３０３ｃの上面
のみならず側面も露出（この「露出」に関しては後述す
る）しており、ビア・コンタクト・ホール３０５による
これら下層配線の露出面積はＷ1,1 2 より大きい。ビア
・コンタクト・ホール３０５間の間隔（＝Ｖ）の最小値
は最小加工寸法Ｆであればよいことから、下層配線の配
線ピッチはＵ＋Ｆとなる。非アルミ系の導電体膜からな
るコンタクト・プラグ３０６を設けることにより、上層
配線の配線ピッチの増大が回避される。
れぞれの下層配線３０３ａ，３０３ｂ，３０３ｃの上面
のみならず側面も露出（この「露出」に関しては後述す
る）しており、ビア・コンタクト・ホール３０５による
これら下層配線の露出面積はＷ1,1 2 より大きい。ビア
・コンタクト・ホール３０５間の間隔（＝Ｖ）の最小値
は最小加工寸法Ｆであればよいことから、下層配線の配
線ピッチはＵ＋Ｆとなる。非アルミ系の導電体膜からな
るコンタクト・プラグ３０６を設けることにより、上層
配線の配線ピッチの増大が回避される。
【０００６】ビア・コンタクト・ホールの口径Ｕの範囲
は、アライメント・マージンβと、半導体装置の形成に
使用するフォト・マスクから規定されるパラメータとか
ら決定される。フォト・マスクを利用した投影縮小露光
により、半導体装置の形成のためのフォト・レジスト膜
パターンが形成される。フォト・マスク上のパターンの
最小寸法であるグリッド・メッシュ・サイズは、設計要
求およびフォト・マスク作成の経済性から決定され、そ
れにしたがってフォト・マスクを形成するための電子ビ
ームのスポット・サイズが決定される。投影縮小露光の
縮小率に対応してこのグリッド・メッシュ・サイズの値
を半導体装置上に換算した値をγとすると、ビア・コン
タクト・ホールの口径Ｕの範囲は、Ｗ1,1 ＋２γ≦Ｕ≦
Ｗ1,1 ＋２βとなる（ちなみに、０．２５μｍ設計ルー
ルでは、グリッド・メッシュ・サイズが０．２５μｍで
あり縮小率が１／５であることからγ＝０．０２μｍ
（＝２０ｎｍ）となり、βは５０ｎｍ〈β〈１００ｎｍ
となる）。したがって、外抜き形状のビア・コンタクト
・ホールを有する半導体装置では、非外抜き形状のビア
・コンタクト・ホールを有する半導体装置に比べて、配
線ピッチを増大させないでビア・コンタクト・ホールに
対する下層配線の露出面積を増大させることができる。
は、アライメント・マージンβと、半導体装置の形成に
使用するフォト・マスクから規定されるパラメータとか
ら決定される。フォト・マスクを利用した投影縮小露光
により、半導体装置の形成のためのフォト・レジスト膜
パターンが形成される。フォト・マスク上のパターンの
最小寸法であるグリッド・メッシュ・サイズは、設計要
求およびフォト・マスク作成の経済性から決定され、そ
れにしたがってフォト・マスクを形成するための電子ビ
ームのスポット・サイズが決定される。投影縮小露光の
縮小率に対応してこのグリッド・メッシュ・サイズの値
を半導体装置上に換算した値をγとすると、ビア・コン
タクト・ホールの口径Ｕの範囲は、Ｗ1,1 ＋２γ≦Ｕ≦
Ｗ1,1 ＋２βとなる（ちなみに、０．２５μｍ設計ルー
ルでは、グリッド・メッシュ・サイズが０．２５μｍで
あり縮小率が１／５であることからγ＝０．０２μｍ
（＝２０ｎｍ）となり、βは５０ｎｍ〈β〈１００ｎｍ
となる）。したがって、外抜き形状のビア・コンタクト
・ホールを有する半導体装置では、非外抜き形状のビア
・コンタクト・ホールを有する半導体装置に比べて、配
線ピッチを増大させないでビア・コンタクト・ホールに
対する下層配線の露出面積を増大させることができる。
【０００７】
【発明が解決しようとする課題】しかしながら、外抜き
形状のビア・コンタクト・ホール３０５を採用しても、
例えば（第２のアルミ系金属膜からなる）上層配線３０
７ａと（第１のアルミ系金属膜からなる）下層配線３０
３ａとの間のコンタクト抵抗の増大の抑制は容易ではな
い。コンタクト抵抗は、ビア・コンタクト・ホール３０
５により露出された下層配線の面積に反比例するはずで
あるが、実際には、（非外抜き形状のビア・コンタクト
・ホールの場合より以上に）半導体装置が縮小されるに
したがってこの露出面積の逆数に強く依存して急激に増
大する。
形状のビア・コンタクト・ホール３０５を採用しても、
例えば（第２のアルミ系金属膜からなる）上層配線３０
７ａと（第１のアルミ系金属膜からなる）下層配線３０
３ａとの間のコンタクト抵抗の増大の抑制は容易ではな
い。コンタクト抵抗は、ビア・コンタクト・ホール３０
５により露出された下層配線の面積に反比例するはずで
あるが、実際には、（非外抜き形状のビア・コンタクト
・ホールの場合より以上に）半導体装置が縮小されるに
したがってこの露出面積の逆数に強く依存して急激に増
大する。
【０００８】フルオロ・カーボン系のガスを用いた異方
性エッチングにより酸化シリコン系の絶縁膜からなる層
間絶縁膜３０４にビア・コンタクト・ホール３０５を形
成するに際して、フルオロ・カーボン・ポリマーやハイ
ドロ・カーボン・ポリマー等の反応生成物が形成され
る。これらのビア・コンタクト・ホール３０５の底面が
下層配線３０３ａ等の上面に達して下層配線３０３ａ等
に露出部分が形成されると、エッチング・ガス中の弗素
ラジカルと下層配線３０３ａ等を構成するアルミニウム
等の間にも反応が起り、新たな反応生成物としてＡｌＦ
3 が形成される。（ビア・コンタクト・ホール３０５に
より露出された）下層配線３０３ａ等の露出面は、これ
らＡｌＦ3 ，フルオロ・カーボン・ポリマー，ハイドロ
・カーボン・ポリマー等を含んでなる堆積膜３０８によ
り覆われる（図９参照）。これらの堆積膜３０８は絶縁
性物質からなり、堆積膜３０８に特にＡｌＦ3 が含まれ
ていると堆積膜３０８の除去は困難である。さらに、非
外抜きコンタクト形式のビア・コンタクト・ホールを有
する半導体装置に比べて、上記従来の外抜きコンタクト
形式のビア・コンタクト・ホールを有する半導体装置の
方が、下層配線の表面がビア・コンタクト・ホール形成
のためのエッチングに長時間曝されることから、上記堆
積膜に含まれるＡｌＦ3 の比率が高くなる。その結果、
外抜き形状のビア・コンタクト・ホールを採用してコン
タクト抵抗の増大を抑制するという本来の目的が達成で
きなくなる。
性エッチングにより酸化シリコン系の絶縁膜からなる層
間絶縁膜３０４にビア・コンタクト・ホール３０５を形
成するに際して、フルオロ・カーボン・ポリマーやハイ
ドロ・カーボン・ポリマー等の反応生成物が形成され
る。これらのビア・コンタクト・ホール３０５の底面が
下層配線３０３ａ等の上面に達して下層配線３０３ａ等
に露出部分が形成されると、エッチング・ガス中の弗素
ラジカルと下層配線３０３ａ等を構成するアルミニウム
等の間にも反応が起り、新たな反応生成物としてＡｌＦ
3 が形成される。（ビア・コンタクト・ホール３０５に
より露出された）下層配線３０３ａ等の露出面は、これ
らＡｌＦ3 ，フルオロ・カーボン・ポリマー，ハイドロ
・カーボン・ポリマー等を含んでなる堆積膜３０８によ
り覆われる（図９参照）。これらの堆積膜３０８は絶縁
性物質からなり、堆積膜３０８に特にＡｌＦ3 が含まれ
ていると堆積膜３０８の除去は困難である。さらに、非
外抜きコンタクト形式のビア・コンタクト・ホールを有
する半導体装置に比べて、上記従来の外抜きコンタクト
形式のビア・コンタクト・ホールを有する半導体装置の
方が、下層配線の表面がビア・コンタクト・ホール形成
のためのエッチングに長時間曝されることから、上記堆
積膜に含まれるＡｌＦ3 の比率が高くなる。その結果、
外抜き形状のビア・コンタクト・ホールを採用してコン
タクト抵抗の増大を抑制するという本来の目的が達成で
きなくなる。
【０００９】したがって本発明の目的は、下層配線並び
に上層配線がともにアルミ系金属膜からなり，層間絶縁
膜が酸化シリコン系の全膜からなる半導体装置におい
て、従来の外抜き形状のビア・コンタクト・ホールを採
用した半導体装置に比べて、下層配線の配線ピッチを広
げることなく，コンタクト抵抗の増大を抑制できる構造
の半導体装置とその製造方法とを提供することにある。
に上層配線がともにアルミ系金属膜からなり，層間絶縁
膜が酸化シリコン系の全膜からなる半導体装置におい
て、従来の外抜き形状のビア・コンタクト・ホールを採
用した半導体装置に比べて、下層配線の配線ピッチを広
げることなく，コンタクト抵抗の増大を抑制できる構造
の半導体装置とその製造方法とを提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の第
１の態様は、下地絶縁膜を介して半導体基板上に設けら
れた第１のアルミ系金属膜からなる複数の下層配線と、
上記下層配線の上面を覆う第１の導電体膜と、上記下層
配線の側面を覆う第２の導電体膜と、上記下層配線を覆
う上記下地絶縁膜の表面上に設けられた酸化シリコン系
の絶縁膜からなる層間絶縁膜と、上記下層配線の側面を
覆う部分の上記導電体膜の少なくとも一部を露出して，
上記層間絶縁膜に設けられたビア・コンタクト・ホール
と、上記ビア・コンタクト・ホールを埋設するコンタク
ト・プラグと、上記ビア・コンタクト・ホールを介して
上記下層配線に接続され，上記層間絶縁膜の表面上に設
けられた第２のアルミ系金属膜からなる複数の上層配線
とを有する。好ましくは、上記第２の導電体膜が、チタ
ン膜，窒化シリコン膜，チタン・シリサイド膜もしくは
タングステン膜からなる。さらに好ましくは、上記半導
体装置の最小加工寸法をＦ，上記第２の導電体膜の膜厚
をα，この半導体装置のアライメント・マージンをβと
すると、α〈βであり、さらに上記下層配線の配線間隔
は（Ｆ＋２α）より大きく，（Ｆ＋２β）以下になる。
１の態様は、下地絶縁膜を介して半導体基板上に設けら
れた第１のアルミ系金属膜からなる複数の下層配線と、
上記下層配線の上面を覆う第１の導電体膜と、上記下層
配線の側面を覆う第２の導電体膜と、上記下層配線を覆
う上記下地絶縁膜の表面上に設けられた酸化シリコン系
の絶縁膜からなる層間絶縁膜と、上記下層配線の側面を
覆う部分の上記導電体膜の少なくとも一部を露出して，
上記層間絶縁膜に設けられたビア・コンタクト・ホール
と、上記ビア・コンタクト・ホールを埋設するコンタク
ト・プラグと、上記ビア・コンタクト・ホールを介して
上記下層配線に接続され，上記層間絶縁膜の表面上に設
けられた第２のアルミ系金属膜からなる複数の上層配線
とを有する。好ましくは、上記第２の導電体膜が、チタ
ン膜，窒化シリコン膜，チタン・シリサイド膜もしくは
タングステン膜からなる。さらに好ましくは、上記半導
体装置の最小加工寸法をＦ，上記第２の導電体膜の膜厚
をα，この半導体装置のアライメント・マージンをβと
すると、α〈βであり、さらに上記下層配線の配線間隔
は（Ｆ＋２α）より大きく，（Ｆ＋２β）以下になる。
【００１１】本発明の半導体装置の第２の態様は、下地
絶縁膜を介して半導体基板上に設けられた第１のアルミ
系金属膜からなる複数の下層配線と、上記下層配線の上
面および側面を覆う導電体膜と、上記下層配線を覆う上
記下地絶縁膜の表面上に設けられた酸化シリコン系の絶
縁膜からなる層間絶縁膜と、上記下層配線の側面を覆う
部分の上記導電体膜の少なくとも一部を露出して，上記
層間絶縁膜に設けられたビア・コンタクト・ホールと、
上記ビア・コンタクト・ホールを埋設するコンタクト・
プラグと、上記ビア・コンタクト・ホールを介して上記
下層配線に接続され，上記層間絶縁膜の表面上に設けら
れた第２のアルミ系金属膜からなる複数の上層配線とを
有する。好ましくは、上記導電体膜が、タングステン膜
もしくはチタン・シリサイド膜からなる。あるいは、上
記導電体膜が上記下層配線の上面および側面を直接に覆
う第１の導電体膜とこれらの第１の導電体膜を直接に覆
う第２の導電体膜とからなり、さらに、上記第１の導電
体膜がチタン・シリサイド膜からなり上記第２の導電体
膜がタングステン膜からなる。さらに好ましくは、上記
半導体装置の最小加工寸法をＦ，上記下層配線の側面で
の上記導電体膜の膜厚をα，この半導体装置のアライメ
ント・マージンをβとすると、α〈βになり、さらに上
記下層配線の配線間隔が（Ｆ＋２α）より大きく，（Ｆ
＋２β）以下になる。
絶縁膜を介して半導体基板上に設けられた第１のアルミ
系金属膜からなる複数の下層配線と、上記下層配線の上
面および側面を覆う導電体膜と、上記下層配線を覆う上
記下地絶縁膜の表面上に設けられた酸化シリコン系の絶
縁膜からなる層間絶縁膜と、上記下層配線の側面を覆う
部分の上記導電体膜の少なくとも一部を露出して，上記
層間絶縁膜に設けられたビア・コンタクト・ホールと、
上記ビア・コンタクト・ホールを埋設するコンタクト・
プラグと、上記ビア・コンタクト・ホールを介して上記
下層配線に接続され，上記層間絶縁膜の表面上に設けら
れた第２のアルミ系金属膜からなる複数の上層配線とを
有する。好ましくは、上記導電体膜が、タングステン膜
もしくはチタン・シリサイド膜からなる。あるいは、上
記導電体膜が上記下層配線の上面および側面を直接に覆
う第１の導電体膜とこれらの第１の導電体膜を直接に覆
う第２の導電体膜とからなり、さらに、上記第１の導電
体膜がチタン・シリサイド膜からなり上記第２の導電体
膜がタングステン膜からなる。さらに好ましくは、上記
半導体装置の最小加工寸法をＦ，上記下層配線の側面で
の上記導電体膜の膜厚をα，この半導体装置のアライメ
ント・マージンをβとすると、α〈βになり、さらに上
記下層配線の配線間隔が（Ｆ＋２α）より大きく，（Ｆ
＋２β）以下になる。
【００１２】本発明の半導体装置の製造方法の第１の態
様は、平坦な上面を有する下地絶縁膜により覆われた半
導体基板上に第１のアルミ系金属膜を形成し、この第１
のアルミ系金属膜の表面上に第１の導電体膜を形成し、
この第１の導電体膜および第１のアルミ系金属膜を順次
異方性エッチングして第１のアルミ系金属膜からなる複
数の下層配線を形成する工程と、全面に第２の導電体膜
を形成し、この第２の導電体膜をエッチ・バックして上
記下層配線の側面を覆う第２の導電体膜を残置する工程
と、平坦な上面を有し，酸化シリコン系の絶縁膜からな
る層間絶縁膜を全面に形成し、上記第２の導電体膜の少
なくとも一部を露出させるビア・コンタクト・ホールを
この層間絶縁膜に形成する工程と、第３の導電体膜から
なるコンタクト・プラグにより、上記ビア・コンタクト
・ホールを埋設する工程と、第２のアルミ系金属膜から
なる複数の上層配線を形成する工程とを有する。好まし
くは、上記第２の導電体膜が、ＥＣＲプラズマ気相成長
によるチタン膜，ＥＣＲプラズマ気相成長による窒化チ
タン膜，ＥＣＲプラズマ気相成長によるチタン・シリサ
イド膜あるいは減圧気相成長によるタングステン膜であ
る。
様は、平坦な上面を有する下地絶縁膜により覆われた半
導体基板上に第１のアルミ系金属膜を形成し、この第１
のアルミ系金属膜の表面上に第１の導電体膜を形成し、
この第１の導電体膜および第１のアルミ系金属膜を順次
異方性エッチングして第１のアルミ系金属膜からなる複
数の下層配線を形成する工程と、全面に第２の導電体膜
を形成し、この第２の導電体膜をエッチ・バックして上
記下層配線の側面を覆う第２の導電体膜を残置する工程
と、平坦な上面を有し，酸化シリコン系の絶縁膜からな
る層間絶縁膜を全面に形成し、上記第２の導電体膜の少
なくとも一部を露出させるビア・コンタクト・ホールを
この層間絶縁膜に形成する工程と、第３の導電体膜から
なるコンタクト・プラグにより、上記ビア・コンタクト
・ホールを埋設する工程と、第２のアルミ系金属膜から
なる複数の上層配線を形成する工程とを有する。好まし
くは、上記第２の導電体膜が、ＥＣＲプラズマ気相成長
によるチタン膜，ＥＣＲプラズマ気相成長による窒化チ
タン膜，ＥＣＲプラズマ気相成長によるチタン・シリサ
イド膜あるいは減圧気相成長によるタングステン膜であ
る。
【００１３】本発明の半導体装置の製造方法の第２の態
様は、平坦な上面を有する下地絶縁膜にアルミ系金属膜
からなる複数の下層配線を形成する工程と、上記下層配
線の上面および側面を選択的に覆う第１の導電体膜を形
成する工程と、平坦な上面を有し，酸化シリコン系の絶
縁膜からなる層間絶縁膜を全面に形成し、上記下層配線
の側面を覆う部分の上記第１の導電体膜の少なくとも一
部を露出させるビア・コンタクト・ホールをこの層間絶
縁膜に形成する工程と、第２の導電体膜からなるコンタ
クト・プラグにより、上記ビア・コンタクト・ホールを
埋設する工程と、第２のアルミ系金属膜からなる複数の
上層配線を形成する工程とを有する。好ましくは、上記
第１の導電体膜がタングステン膜からなり、このタング
ステン膜の形成が６弗化タングステンをモノ・シランで
還元する減圧気相成長を用いた選択成長法である。ある
いは、上記第１の導電体膜を形成する工程が、４塩化チ
タンとモノ・シランとを原料ガスにした減圧気相成長に
より全面にチタン・シリサイド膜を形成する工程と、上
記チタン・シリサイド膜をエッチ・バックして、上記下
層配線の上面および側面にチタン・シリサイド膜を選択
的に残置する工程とからなる。
様は、平坦な上面を有する下地絶縁膜にアルミ系金属膜
からなる複数の下層配線を形成する工程と、上記下層配
線の上面および側面を選択的に覆う第１の導電体膜を形
成する工程と、平坦な上面を有し，酸化シリコン系の絶
縁膜からなる層間絶縁膜を全面に形成し、上記下層配線
の側面を覆う部分の上記第１の導電体膜の少なくとも一
部を露出させるビア・コンタクト・ホールをこの層間絶
縁膜に形成する工程と、第２の導電体膜からなるコンタ
クト・プラグにより、上記ビア・コンタクト・ホールを
埋設する工程と、第２のアルミ系金属膜からなる複数の
上層配線を形成する工程とを有する。好ましくは、上記
第１の導電体膜がタングステン膜からなり、このタング
ステン膜の形成が６弗化タングステンをモノ・シランで
還元する減圧気相成長を用いた選択成長法である。ある
いは、上記第１の導電体膜を形成する工程が、４塩化チ
タンとモノ・シランとを原料ガスにした減圧気相成長に
より全面にチタン・シリサイド膜を形成する工程と、上
記チタン・シリサイド膜をエッチ・バックして、上記下
層配線の上面および側面にチタン・シリサイド膜を選択
的に残置する工程とからなる。
【００１４】本発明の半導体装置の製造方法の第３の態
様は、平坦な上面を有する下地絶縁膜にアルミ系金属膜
からなる複数の下層配線を形成する工程と、４塩化チタ
ンとモノ・シランとを原料ガスにして全面にチタン・シ
リサイド膜を形成し、このチタン・シリサイド膜をエッ
チ・バックして上記下層配線の上面および側面にチタン
・シリサイド膜を選択的に残置する工程と、６弗化タン
グステンをモノ・シランもしくは水素で還元するタング
ステンの選択成長法により、上記下層配線の上面および
側面に残置された上記チタン・シリサイド膜の表面にタ
ングステン膜を選択的に形成する工程と、平坦な上面を
有し，酸化シリコン系の絶縁膜からなる層間絶縁膜を全
面に形成し、上記下層配線の側面を覆う部分の上記タン
グステン膜の少なくとも一部を露出させるビア・コンタ
クト・ホールをこの層間絶縁膜に形成する工程と、導電
体膜からなるコンタクト・プラグにより、上記ビア・コ
ンタクト・ホールを埋設する工程と、第２のアルミ系金
属膜からなる複数の上層配線を形成する工程とを有す
る。
様は、平坦な上面を有する下地絶縁膜にアルミ系金属膜
からなる複数の下層配線を形成する工程と、４塩化チタ
ンとモノ・シランとを原料ガスにして全面にチタン・シ
リサイド膜を形成し、このチタン・シリサイド膜をエッ
チ・バックして上記下層配線の上面および側面にチタン
・シリサイド膜を選択的に残置する工程と、６弗化タン
グステンをモノ・シランもしくは水素で還元するタング
ステンの選択成長法により、上記下層配線の上面および
側面に残置された上記チタン・シリサイド膜の表面にタ
ングステン膜を選択的に形成する工程と、平坦な上面を
有し，酸化シリコン系の絶縁膜からなる層間絶縁膜を全
面に形成し、上記下層配線の側面を覆う部分の上記タン
グステン膜の少なくとも一部を露出させるビア・コンタ
クト・ホールをこの層間絶縁膜に形成する工程と、導電
体膜からなるコンタクト・プラグにより、上記ビア・コ
ンタクト・ホールを埋設する工程と、第２のアルミ系金
属膜からなる複数の上層配線を形成する工程とを有す
る。
【００１５】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１６】半導体装置の平面模式図である図１（ａ）
と図１（ａ）のＡＡ線での断面模式図である図１（ｂ）
とを参照すると、本発明の第１の実施の形態を適用した
半導体装置の構造は、以下のとおりになっている。
と図１（ａ）のＡＡ線での断面模式図である図１（ｂ）
とを参照すると、本発明の第１の実施の形態を適用した
半導体装置の構造は、以下のとおりになっている。
【００１７】シリコン基板１０１の表面上には下地絶縁
膜１０２が設けられている。この下地絶縁膜１０２の上
面は平坦化されていることが好ましく、一方、下地絶縁
膜１０２の上面は窒化シリコン膜からなる必要はなく，
酸化シリコン膜から構成されていてもよい。下地配線１
０２の表面上には下層配線１０３ａａ，１０３ａｂ，１
０３ａｃ等が設けられている。これら下層配線は、アル
ミニウム膜，アルミニウム−銅合金膜，アルミニウム−
シリコン合金膜，アルミニウム−シリコン−銅合金膜，
アルミニウム−ゲルマニウム合金膜，アルミニウム−ゲ
ルマニウム−銅合金膜，アルミニウム−マグネシウム合
金膜，アルミニウム−パラジウム合金膜あるいはアルミ
ニウム−スカンジウム合金膜等の（例えば膜厚０．５μ
ｍ程度の）第１のアルミ系金属膜からなる。下層配線１
０３ａａ，１０３ａｂ，１０３ａｃの線幅および配線間
隔はそれぞれ所要の値（後述する）である。下層配線１
０３ａａ，１０３ａｂ，１０３ａｃの上面はそれぞれ例
えば膜厚７０ｎｍ程度の第１の導電体膜１１３により直
接に覆われ、下層配線１０３ａａ，１０３ａｂ，１０３
ａｃの側面（および導電体膜１１３の側面）はそれぞれ
所要の膜厚（後述する）の窒化チタン膜（もしくはチタ
ン膜，チタン・シリサイド膜，タングステン膜）からな
る第２の導電体膜１２３により直接に覆われている。導
電体膜１１３は、例えば膜厚２０ｎｍのチタン膜に膜厚
５０ｎｍ程度の窒化チタン膜が積層してなるが、これに
限定されるものではなく、チタン膜，窒化チタン膜，タ
ングステン膜，チタン−タングステン膜あるいはチタン
・シリサイド膜でもよい。
膜１０２が設けられている。この下地絶縁膜１０２の上
面は平坦化されていることが好ましく、一方、下地絶縁
膜１０２の上面は窒化シリコン膜からなる必要はなく，
酸化シリコン膜から構成されていてもよい。下地配線１
０２の表面上には下層配線１０３ａａ，１０３ａｂ，１
０３ａｃ等が設けられている。これら下層配線は、アル
ミニウム膜，アルミニウム−銅合金膜，アルミニウム−
シリコン合金膜，アルミニウム−シリコン−銅合金膜，
アルミニウム−ゲルマニウム合金膜，アルミニウム−ゲ
ルマニウム−銅合金膜，アルミニウム−マグネシウム合
金膜，アルミニウム−パラジウム合金膜あるいはアルミ
ニウム−スカンジウム合金膜等の（例えば膜厚０．５μ
ｍ程度の）第１のアルミ系金属膜からなる。下層配線１
０３ａａ，１０３ａｂ，１０３ａｃの線幅および配線間
隔はそれぞれ所要の値（後述する）である。下層配線１
０３ａａ，１０３ａｂ，１０３ａｃの上面はそれぞれ例
えば膜厚７０ｎｍ程度の第１の導電体膜１１３により直
接に覆われ、下層配線１０３ａａ，１０３ａｂ，１０３
ａｃの側面（および導電体膜１１３の側面）はそれぞれ
所要の膜厚（後述する）の窒化チタン膜（もしくはチタ
ン膜，チタン・シリサイド膜，タングステン膜）からな
る第２の導電体膜１２３により直接に覆われている。導
電体膜１１３は、例えば膜厚２０ｎｍのチタン膜に膜厚
５０ｎｍ程度の窒化チタン膜が積層してなるが、これに
限定されるものではなく、チタン膜，窒化チタン膜，タ
ングステン膜，チタン−タングステン膜あるいはチタン
・シリサイド膜でもよい。
【００１８】下層配線１０３ａａ，１０３ａｂ，１０３
ａｃ等を含めて下地絶縁膜１０２の表面は、例えば（下
地絶縁膜１０２の上面からの）膜厚１．０μｍ程度の酸
化シリコン系の絶縁膜例えば酸化シリコン膜）からなる
層間絶縁膜１０４により覆われている。層間絶縁膜１０
４が酸化シリコン系の絶縁膜からなるのは多層配線の配
線間の寄生容量を考慮するためである。さらに層間絶縁
膜１０４の上面は平坦化されていることが好ましい。層
間絶縁膜には、それぞれ下層配線１０３ａａ，１０３ａ
ｂ，１０３ａｃ等に達するビア・コンタクト・ホール１
０５ａが設けられている。ビア・コンタクト・ホール１
０５ａは（導電体膜１２３の膜厚の２倍の値と下層配線
１０３ａａの線幅との和より大きな値である）所要の口
径（後述する）を有し、下層配線１０３ａａ，１０３ａ
ｂに達する２つのビア・コンタクト・ホール１０５ａの
間隔（ビア・コンタクト・ホールの最小間隔になる）は
この半導体装置の最小加工寸法Ｆに等しいことが好まし
い。この間隔とビア・コンタクト・ホール１０４ａの口
径との和は、下層配線の配線ピッチに等しい。例えば下
層配線１０３ａａにおいて、ビア・コンタクト・ホール
１０５ａにより、導電体膜１１３の上面と導電体膜１２
３の上端および側面（の一部）とが露出する。導電体膜
１２３の上端と下端との間の適宜な位置において、ビア
・コンタクト・ホール１０５ａの底部が導電体膜１２３
の側面に交差している。
ａｃ等を含めて下地絶縁膜１０２の表面は、例えば（下
地絶縁膜１０２の上面からの）膜厚１．０μｍ程度の酸
化シリコン系の絶縁膜例えば酸化シリコン膜）からなる
層間絶縁膜１０４により覆われている。層間絶縁膜１０
４が酸化シリコン系の絶縁膜からなるのは多層配線の配
線間の寄生容量を考慮するためである。さらに層間絶縁
膜１０４の上面は平坦化されていることが好ましい。層
間絶縁膜には、それぞれ下層配線１０３ａａ，１０３ａ
ｂ，１０３ａｃ等に達するビア・コンタクト・ホール１
０５ａが設けられている。ビア・コンタクト・ホール１
０５ａは（導電体膜１２３の膜厚の２倍の値と下層配線
１０３ａａの線幅との和より大きな値である）所要の口
径（後述する）を有し、下層配線１０３ａａ，１０３ａ
ｂに達する２つのビア・コンタクト・ホール１０５ａの
間隔（ビア・コンタクト・ホールの最小間隔になる）は
この半導体装置の最小加工寸法Ｆに等しいことが好まし
い。この間隔とビア・コンタクト・ホール１０４ａの口
径との和は、下層配線の配線ピッチに等しい。例えば下
層配線１０３ａａにおいて、ビア・コンタクト・ホール
１０５ａにより、導電体膜１１３の上面と導電体膜１２
３の上端および側面（の一部）とが露出する。導電体膜
１２３の上端と下端との間の適宜な位置において、ビア
・コンタクト・ホール１０５ａの底部が導電体膜１２３
の側面に交差している。
【００１９】ビア・コンタクト・ホール１０５ａは、タ
ングステン膜からなるコンタクト・プラグ１０６により
充填されている。層間絶縁膜１０４の表面上には上層配
線１０７ａａ，１０７ａｂ，１０７ａｃ等が設けられて
いる。これら上層配線も、アルミニウム膜，アルミニウ
ム−銅合金膜，アルミニウム−シリコン合金膜，アルミ
ニウム−シリコン−銅合金膜，アルミニウム−ゲルマニ
ウム合金膜，アルミニウム−ゲルマニウム−銅合金膜，
アルミニウム−マグネシウム合金膜，アルミニウム−パ
ラジウム合金膜あるいはアルミニウム−スカンジウム合
金膜等の第２のアルミ系金属膜からなる。上層配線１０
７ａａ，１０７ａｂ，１０７ａｃは、ビア・コンタクト
・ホール１０５ａを充填するコンタクト・プラグ１０６
（および導電体膜１１３，１２３）を介して、それぞれ
下層配線１０３ａａ，１０３ａｂ，１０３ａｃに接続さ
れる。
ングステン膜からなるコンタクト・プラグ１０６により
充填されている。層間絶縁膜１０４の表面上には上層配
線１０７ａａ，１０７ａｂ，１０７ａｃ等が設けられて
いる。これら上層配線も、アルミニウム膜，アルミニウ
ム−銅合金膜，アルミニウム−シリコン合金膜，アルミ
ニウム−シリコン−銅合金膜，アルミニウム−ゲルマニ
ウム合金膜，アルミニウム−ゲルマニウム−銅合金膜，
アルミニウム−マグネシウム合金膜，アルミニウム−パ
ラジウム合金膜あるいはアルミニウム−スカンジウム合
金膜等の第２のアルミ系金属膜からなる。上層配線１０
７ａａ，１０７ａｂ，１０７ａｃは、ビア・コンタクト
・ホール１０５ａを充填するコンタクト・プラグ１０６
（および導電体膜１１３，１２３）を介して、それぞれ
下層配線１０３ａａ，１０３ａｂ，１０３ａｃに接続さ
れる。
【００２０】半導体装置の製造工程の断面模式図であ
り，図１（ａ）のＡＡ線での製造工程の断面模式図であ
る図２と、図１とを併せて参照すると、上記第１の実施
の形態を適用した半導体装置は、以下のように形成され
る。
り，図１（ａ）のＡＡ線での製造工程の断面模式図であ
る図２と、図１とを併せて参照すると、上記第１の実施
の形態を適用した半導体装置は、以下のように形成され
る。
【００２１】まず、半導体素子および非アルミ系配線等
がシリコン基板１０１の表面，表面上に形成され、これ
ら半導体素子および非アルミ系配線等を含めてシリコン
基板１０１の表面を覆う下地絶縁膜１０２が形成され
る。この下地絶縁膜１０２の表面は化学機械研磨（ＣＭ
Ｐ）等により平坦化されている。下地絶縁膜１０２の表
面上に、例えば膜厚０．５μｍ程度の第１のアルミ系金
属膜が形成され、さらに、例えば膜厚７０ｎｍ程度の第
１の導電体膜が形成される。第１の導電体膜は、例えば
膜厚２０ｎｍ程度のスパッタリングによるチタン膜に膜
厚５０ｎｍ程度の反応性スパッタリングによる窒化チタ
ン膜が積層してなる。第１の導電体膜としては、ビア・
コンタクト・ホール形成のために用いるフルオロ・カー
ボン系のエッチング・ガスに曝されたとき、弗素ラジカ
ルとの反応による弗化物が気化し易いよいな物質を選択
することが必要であることから、タングステン，チタン
あるいはこれらを含む導電体膜であることが好ましい。
また、第１の導電体膜の形成方法としては、スパッタリ
ング，反応性スパッタリングあるいは気相成長でもよ
い。ただし気相成長の場合、第１のアルミ系金属膜の耐
えうる温度で成膜できることが必要である。
がシリコン基板１０１の表面，表面上に形成され、これ
ら半導体素子および非アルミ系配線等を含めてシリコン
基板１０１の表面を覆う下地絶縁膜１０２が形成され
る。この下地絶縁膜１０２の表面は化学機械研磨（ＣＭ
Ｐ）等により平坦化されている。下地絶縁膜１０２の表
面上に、例えば膜厚０．５μｍ程度の第１のアルミ系金
属膜が形成され、さらに、例えば膜厚７０ｎｍ程度の第
１の導電体膜が形成される。第１の導電体膜は、例えば
膜厚２０ｎｍ程度のスパッタリングによるチタン膜に膜
厚５０ｎｍ程度の反応性スパッタリングによる窒化チタ
ン膜が積層してなる。第１の導電体膜としては、ビア・
コンタクト・ホール形成のために用いるフルオロ・カー
ボン系のエッチング・ガスに曝されたとき、弗素ラジカ
ルとの反応による弗化物が気化し易いよいな物質を選択
することが必要であることから、タングステン，チタン
あるいはこれらを含む導電体膜であることが好ましい。
また、第１の導電体膜の形成方法としては、スパッタリ
ング，反応性スパッタリングあるいは気相成長でもよ
い。ただし気相成長の場合、第１のアルミ系金属膜の耐
えうる温度で成膜できることが必要である。
【００２２】次に、フォト・レジスト膜パターンをマス
クにして、第１の導電体膜および第１のアルミ系金属膜
に対する異方性エッチングが順次行なわれ、第１のアル
ミ系金属膜からなる下層配線１０３ａａ，１０３ａｂ等
とこれら下層配線の上面を覆う第１の導電体膜１１３と
が形成される。第１の導電体膜がチタン膜と窒化チタン
膜との積層膜からなる場合、エッチング・ガスとして例
えば塩素（Ｃｌ2 ）が用いられる。第１の導電体膜がタ
ングステン膜からなる場合、２段階の異方性エッチング
が必要であり、第１段階の異方性エッチングのエッチン
グ・ガスには６弗化硫黄（ＳＦ6 ）が用いられる。
クにして、第１の導電体膜および第１のアルミ系金属膜
に対する異方性エッチングが順次行なわれ、第１のアル
ミ系金属膜からなる下層配線１０３ａａ，１０３ａｂ等
とこれら下層配線の上面を覆う第１の導電体膜１１３と
が形成される。第１の導電体膜がチタン膜と窒化チタン
膜との積層膜からなる場合、エッチング・ガスとして例
えば塩素（Ｃｌ2 ）が用いられる。第１の導電体膜がタ
ングステン膜からなる場合、２段階の異方性エッチング
が必要であり、第１段階の異方性エッチングのエッチン
グ・ガスには６弗化硫黄（ＳＦ6 ）が用いられる。
【００２３】次に、全面に所要の膜厚を有した第２の導
電体膜１２３Ａが形成される〔図２（ａ）〕。導電体膜
１２３Ａとしては下層配線１０３ａａ，１０３ａｂ等の
側面にも段差被覆性よく形成されることが必要であり、
アルミニウムの融点より低温での減圧気相成長あるいは
プラズマ気相成長が好ましい。この条件を満たす導電体
膜１２３Ａの例として、ＥＣＲプラズマ気相成長による
チタン膜，窒化チタン膜およびチタン・シリサイド膜
と、減圧気相成長によるタングステン膜とがある。これ
らチタン膜，窒化チタン膜，チタン・シリサイド膜は、
それぞれＥＣＲプラズマ中での４塩化チタン（ＴｉＣｌ
4 ）の水素（Ｈ2 ）による還元，ＴｉＣｌ4 と窒素（Ｎ
2 ）との反応，ＴｉＣｌ4 とモノ・シラン（ＳｉＨ4 ）
との反応によって形成される。
電体膜１２３Ａが形成される〔図２（ａ）〕。導電体膜
１２３Ａとしては下層配線１０３ａａ，１０３ａｂ等の
側面にも段差被覆性よく形成されることが必要であり、
アルミニウムの融点より低温での減圧気相成長あるいは
プラズマ気相成長が好ましい。この条件を満たす導電体
膜１２３Ａの例として、ＥＣＲプラズマ気相成長による
チタン膜，窒化チタン膜およびチタン・シリサイド膜
と、減圧気相成長によるタングステン膜とがある。これ
らチタン膜，窒化チタン膜，チタン・シリサイド膜は、
それぞれＥＣＲプラズマ中での４塩化チタン（ＴｉＣｌ
4 ）の水素（Ｈ2 ）による還元，ＴｉＣｌ4 と窒素（Ｎ
2 ）との反応，ＴｉＣｌ4 とモノ・シラン（ＳｉＨ4 ）
との反応によって形成される。
【００２４】続いて、導電体膜１２３Ａが異方性エッチ
ングによりエッチ・バックされ、下層配線１０３ａａ，
１０３ａｂ等の側面（および導電体膜１１３の側面）を
覆う姿態を有した導電体膜１２３が残置される〔図２
（ｂ）〕。このエッチ・バックに際しては、下地絶縁膜
１０２に対して導電体膜１２３Ａのエッチング・レート
が充分に高くなるようなエッチング・ガスを選択するこ
とが必要である。下地絶縁膜１０２の上面が酸化シリコ
ン膜からなる場合のエッチング・ガスとしては、導電体
膜１２３Ａがチタン膜あるいは窒化チタン膜からなると
きには塩素（Ｃｌ2 ）が好ましく、タングステン膜から
なる場合には６弗化硫黄（ＳＦ6 ）にＮ2もしくはＣｌ
2 を添加するのが好ましく、チタン・シリサイド膜から
なる場合にはＣｌ2 ，テトラ・クロロ・メタン（ＣＣｌ
4 ），酸素（Ｏ2 ）を添加したテトラ・フルオロ・メタ
ン（ＣＦ4 ）等が好ましい。
ングによりエッチ・バックされ、下層配線１０３ａａ，
１０３ａｂ等の側面（および導電体膜１１３の側面）を
覆う姿態を有した導電体膜１２３が残置される〔図２
（ｂ）〕。このエッチ・バックに際しては、下地絶縁膜
１０２に対して導電体膜１２３Ａのエッチング・レート
が充分に高くなるようなエッチング・ガスを選択するこ
とが必要である。下地絶縁膜１０２の上面が酸化シリコ
ン膜からなる場合のエッチング・ガスとしては、導電体
膜１２３Ａがチタン膜あるいは窒化チタン膜からなると
きには塩素（Ｃｌ2 ）が好ましく、タングステン膜から
なる場合には６弗化硫黄（ＳＦ6 ）にＮ2もしくはＣｌ
2 を添加するのが好ましく、チタン・シリサイド膜から
なる場合にはＣｌ2 ，テトラ・クロロ・メタン（ＣＣｌ
4 ），酸素（Ｏ2 ）を添加したテトラ・フルオロ・メタ
ン（ＣＦ4 ）等が好ましい。
【００２５】次に、下層配線１０３ａａ，１０３ａｂ等
を含めて下地絶縁膜１０２の表面を覆う層間絶縁膜１０
４を形成する。この層間絶縁膜１０４は、例えばＳｉＨ
4 とＯ2 とを用いた常圧気相成長，ＴＥＯＳ（テトラ・
エトキシ・シラン；Ｓｉ（ＯＣ2 Ｈ5 ）4 ）とオゾン
（Ｏ3 ）とを用いた減圧気相成長，あるいはＴＥＯＳと
Ｏ2 とを用いたプラズマ気相成長による酸化シリコン膜
であるが、これに限定されるものではなく、ＴＥＯＳ系
のＢＰＳＧ膜を部分的に使用することもある。この層間
絶縁膜１０４の上面は、例えばＣＭＰ等により平坦化さ
れている。このように下地絶縁膜１０２および層間絶縁
膜１０４の上面が平坦化されているならば、（下層配線
１０３ａａ，１０３ａｂ等の上面を覆う）導電体膜１１
３の上面直上での層間絶縁膜１０４の膜厚は一定の値に
なる。
を含めて下地絶縁膜１０２の表面を覆う層間絶縁膜１０
４を形成する。この層間絶縁膜１０４は、例えばＳｉＨ
4 とＯ2 とを用いた常圧気相成長，ＴＥＯＳ（テトラ・
エトキシ・シラン；Ｓｉ（ＯＣ2 Ｈ5 ）4 ）とオゾン
（Ｏ3 ）とを用いた減圧気相成長，あるいはＴＥＯＳと
Ｏ2 とを用いたプラズマ気相成長による酸化シリコン膜
であるが、これに限定されるものではなく、ＴＥＯＳ系
のＢＰＳＧ膜を部分的に使用することもある。この層間
絶縁膜１０４の上面は、例えばＣＭＰ等により平坦化さ
れている。このように下地絶縁膜１０２および層間絶縁
膜１０４の上面が平坦化されているならば、（下層配線
１０３ａａ，１０３ａｂ等の上面を覆う）導電体膜１１
３の上面直上での層間絶縁膜１０４の膜厚は一定の値に
なる。
【００２６】続いて、フォト・レジスト膜パターン１１
５をマスクにして、層間絶縁膜１０４に対する異方性エ
ッチングが行なわれ、導電体膜１１３と導電体膜１２３
（の一部）とを露出させるビア・コンタクト・ホール１
０５ａが形成される〔図２（ｃ）〕。この異方性エッチ
ングには、トリ・フルオロ・メタン（ＣＨＦ3 ）に１酸
化炭素（ＣＯ）を添加したエッチング・ガスが用いられ
る。このエッチングにおいてもハイドロ・カーボン・ポ
リマーやフルオロ・ガーボン・ポリマー等の反応生成物
がビア・コンタクト・ホール１０５ａの側面，導電体膜
１２３の（露出）側面等に堆積物が形成されるが、（特
に）導電体膜１１３と弗素ラジカルとの反応生成である
弗化物は気化し易いためこれら側面に堆積されない。さ
らにこれら弗化物の検出を利用して、ビア・コンタクト
・ホール１０５ａ形成のためのエッチング時間の制御が
容易になる。
５をマスクにして、層間絶縁膜１０４に対する異方性エ
ッチングが行なわれ、導電体膜１１３と導電体膜１２３
（の一部）とを露出させるビア・コンタクト・ホール１
０５ａが形成される〔図２（ｃ）〕。この異方性エッチ
ングには、トリ・フルオロ・メタン（ＣＨＦ3 ）に１酸
化炭素（ＣＯ）を添加したエッチング・ガスが用いられ
る。このエッチングにおいてもハイドロ・カーボン・ポ
リマーやフルオロ・ガーボン・ポリマー等の反応生成物
がビア・コンタクト・ホール１０５ａの側面，導電体膜
１２３の（露出）側面等に堆積物が形成されるが、（特
に）導電体膜１１３と弗素ラジカルとの反応生成である
弗化物は気化し易いためこれら側面に堆積されない。さ
らにこれら弗化物の検出を利用して、ビア・コンタクト
・ホール１０５ａ形成のためのエッチング時間の制御が
容易になる。
【００２７】上記フォト・レジスト膜パターン１１５の
除去と同時もしくは後に、Ｏ2 に弗素系のガスを混入し
たプラズマ中での処理により上記堆積物が除去される。
その後、ビア・コンタクト・ホール１０５ａを完全に埋
設する膜厚を有する第３の導電体膜１１６が全面に形成
される〔図２（ｄ）〕。第３の導電体膜１１６として
は、ビア・コンタクト・ホール１０５ａに対する充填性
と第２のアルミ系金属膜からなる上層配線の形成のため
のエッチングとを配慮すると、減圧気相成長によるタン
グステン膜が好ましい。さらに、減圧気相成長でタング
ステン膜を形成するのにも、特に下層配線１０３ａａ等
の側面を覆う導電体膜１２３とビア・コンタクト・ホー
ル１０５ａの側面との空隙部への充填性を考慮するなら
ば、選択成長法よりも非選択成長法の方が好ましい。
除去と同時もしくは後に、Ｏ2 に弗素系のガスを混入し
たプラズマ中での処理により上記堆積物が除去される。
その後、ビア・コンタクト・ホール１０５ａを完全に埋
設する膜厚を有する第３の導電体膜１１６が全面に形成
される〔図２（ｄ）〕。第３の導電体膜１１６として
は、ビア・コンタクト・ホール１０５ａに対する充填性
と第２のアルミ系金属膜からなる上層配線の形成のため
のエッチングとを配慮すると、減圧気相成長によるタン
グステン膜が好ましい。さらに、減圧気相成長でタング
ステン膜を形成するのにも、特に下層配線１０３ａａ等
の側面を覆う導電体膜１２３とビア・コンタクト・ホー
ル１０５ａの側面との空隙部への充填性を考慮するなら
ば、選択成長法よりも非選択成長法の方が好ましい。
【００２８】次に、上記導電体膜１１６に対してＳＦ6
にＮ2 またはＣｌ2 を添加したエッチング・ガスによる
エッチ・バック（あるいはＣＭＰ）が行なわれ、ビア・
コンタクト・ホール１０５ａを充填するコンタクト・プ
ラグ１０６が形成される。その後、全面に第２のアルミ
系金属膜が形成され、これがパターニングされて上層配
線１０７ａａ，１０７ａｂ，１０７ａｃ等が形成される
〔図１〕。このパターニングが例えばＣｌ2 による異方
性エッチングによりなされるならば、コンタクト・プラ
グ１０６のエッチング・レートは、第２のアルミ系金属
膜のエッチング・レートの１／１０程度になる。なお、
上層配線１０７ａａ等においても、これらの側面，上面
を覆う導電体膜を形成してもよい。さらに、層間絶縁膜
１０４の上面と上層配線１０７ａａ等の底面との間に
も、導電体膜を形成しておいてもよい。
にＮ2 またはＣｌ2 を添加したエッチング・ガスによる
エッチ・バック（あるいはＣＭＰ）が行なわれ、ビア・
コンタクト・ホール１０５ａを充填するコンタクト・プ
ラグ１０６が形成される。その後、全面に第２のアルミ
系金属膜が形成され、これがパターニングされて上層配
線１０７ａａ，１０７ａｂ，１０７ａｃ等が形成される
〔図１〕。このパターニングが例えばＣｌ2 による異方
性エッチングによりなされるならば、コンタクト・プラ
グ１０６のエッチング・レートは、第２のアルミ系金属
膜のエッチング・レートの１／１０程度になる。なお、
上層配線１０７ａａ等においても、これらの側面，上面
を覆う導電体膜を形成してもよい。さらに、層間絶縁膜
１０４の上面と上層配線１０７ａａ等の底面との間に
も、導電体膜を形成しておいてもよい。
【００２９】上記第１の実施の形態を適用した半導体装
置では、下層配線の上面および側面が上記第１および第
２の導電体膜により覆われている。このため、これら導
電体膜がビア・コンタクト・ホール形成のためのフルオ
ロ・カーボン系のエッチング・ガスに曝されても、反応
生成物であるこれらの導電体膜の弗化物は気化し易い。
したがって本第１の実施の形態においては、ビア・コン
タクト・ホールにおけるコンタクト抵抗の上昇要因とな
る堆積膜の形成の回避は用意になる。
置では、下層配線の上面および側面が上記第１および第
２の導電体膜により覆われている。このため、これら導
電体膜がビア・コンタクト・ホール形成のためのフルオ
ロ・カーボン系のエッチング・ガスに曝されても、反応
生成物であるこれらの導電体膜の弗化物は気化し易い。
したがって本第１の実施の形態においては、ビア・コン
タクト・ホールにおけるコンタクト抵抗の上昇要因とな
る堆積膜の形成の回避は用意になる。
【００３０】半導体装置の平面模式図であり，下層配線
等の寸法間の関係を説明するための図である図３と、半
導体装置の平面模式図であり，下層配線とビア・コンタ
クト・ホールとの位置関係を説明するための図である図
４と、半導体装置の断面模式図であり，図４のＡＡ線で
の断面模式図である図５とを併せて参照して、上記第１
の実施の形態を適用した半導体装置の各種寸法およびそ
の関係を説明する。
等の寸法間の関係を説明するための図である図３と、半
導体装置の平面模式図であり，下層配線とビア・コンタ
クト・ホールとの位置関係を説明するための図である図
４と、半導体装置の断面模式図であり，図４のＡＡ線で
の断面模式図である図５とを併せて参照して、上記第１
の実施の形態を適用した半導体装置の各種寸法およびそ
の関係を説明する。
【００３１】第１のアルミ系金属膜からなる下層配線１
０３ｂａ，１０３ｂｂ，１０３ｂｃ等の線幅および配線
間隔はＷ1.0 およびＳ1.0 であり、下層配線１０３ｂ
ａ，１０３ｂｂ，１０３ｂｃ等の側面を覆う第２の導電
体膜１２３の膜厚はαであり、ビア・コンタクト・ホー
ル１０５ｂの口径および最小間隔はＵおよびＶである。
上層配線１０７ｂａ，１０７ｂｂ，１０７ｂｃ等の線幅
はＷ2,0 であり、これらの配線間隔は通常Ｓ2,0,1 であ
り、最小配線間隔はＳ2,0,2 である。下層配線１０３ｂ
ａ，１０３ｂｂ，１０３ｂｃ等の配線ピッチはＷ1,0 ＋
Ｓ1,0 （＝Ｕ＋Ｖ）である。ビア・コンタクト・ホール
１０５ｂが外抜きコンタクト形式であることから、Ｕ〉
Ｗ1,0 ＋２α，Ｖ〈Ｓ1,0 となる〔図４〕。
０３ｂａ，１０３ｂｂ，１０３ｂｃ等の線幅および配線
間隔はＷ1.0 およびＳ1.0 であり、下層配線１０３ｂ
ａ，１０３ｂｂ，１０３ｂｃ等の側面を覆う第２の導電
体膜１２３の膜厚はαであり、ビア・コンタクト・ホー
ル１０５ｂの口径および最小間隔はＵおよびＶである。
上層配線１０７ｂａ，１０７ｂｂ，１０７ｂｃ等の線幅
はＷ2,0 であり、これらの配線間隔は通常Ｓ2,0,1 であ
り、最小配線間隔はＳ2,0,2 である。下層配線１０３ｂ
ａ，１０３ｂｂ，１０３ｂｃ等の配線ピッチはＷ1,0 ＋
Ｓ1,0 （＝Ｕ＋Ｖ）である。ビア・コンタクト・ホール
１０５ｂが外抜きコンタクト形式であることから、Ｕ〉
Ｗ1,0 ＋２α，Ｖ〈Ｓ1,0 となる〔図４〕。
【００３２】上記半導体装置の最小加工寸法およびアラ
イメント・マージンがＦおよびβであるならば、Ｖ≧Ｆ
となる。この半導体装置が０．２５μｍ設計ルールによ
り形成されているならば、導電体膜１２３の膜厚αは１
０ｎｍ〈α〈５０ｎｍの範囲にあればよく、アライメン
ト・マージンβは５０ｎｍ〈β〈１００ｎｍとなること
から、α〈βとすることができる。従来の非外抜きコン
タクト形式の半導体装置より下層配線の配線ピッチを広
げる積極的な理由はないことから、 Ｗ1,0 ＋Ｆ＋２α〈Ｕ＋Ｖ＝Ｗ1,0 ＋Ｓ1,0 ≦Ｗ1,0 ＋
Ｆ＋２β となる。Ｖ≧Ｆから、 Ｆ＋２α〈Ｓ1,0 ≦Ｆ＋２β となる。さらに（この半導体装置の形成に使用する）フ
ォト・マスクのグリッド・メッシュ・サイズの値を半導
体装置上に換算した値であるγ（０．２５μｍ設計ルー
ルではγ＝０．０２μｍ（＝２０ｎｍ）となる）とガウ
スの整数記号とを用いると、 Ｆ＋２γ（［α／γ］＋１）≦Ｓ1,0 ≦＋Ｆ＋２β となる。
イメント・マージンがＦおよびβであるならば、Ｖ≧Ｆ
となる。この半導体装置が０．２５μｍ設計ルールによ
り形成されているならば、導電体膜１２３の膜厚αは１
０ｎｍ〈α〈５０ｎｍの範囲にあればよく、アライメン
ト・マージンβは５０ｎｍ〈β〈１００ｎｍとなること
から、α〈βとすることができる。従来の非外抜きコン
タクト形式の半導体装置より下層配線の配線ピッチを広
げる積極的な理由はないことから、 Ｗ1,0 ＋Ｆ＋２α〈Ｕ＋Ｖ＝Ｗ1,0 ＋Ｓ1,0 ≦Ｗ1,0 ＋
Ｆ＋２β となる。Ｖ≧Ｆから、 Ｆ＋２α〈Ｓ1,0 ≦Ｆ＋２β となる。さらに（この半導体装置の形成に使用する）フ
ォト・マスクのグリッド・メッシュ・サイズの値を半導
体装置上に換算した値であるγ（０．２５μｍ設計ルー
ルではγ＝０．０２μｍ（＝２０ｎｍ）となる）とガウ
スの整数記号とを用いると、 Ｆ＋２γ（［α／γ］＋１）≦Ｓ1,0 ≦＋Ｆ＋２β となる。
【００３３】Ｗ1,0 は設計要求により決定される値であ
るが、Ｗ1,0 ＝Ｗ1,1 （従来の外抜きコンタクト形式の
下層配線の線幅）であるとしても、α〈γならば本第１
の実施の形態による下層配線の配線間隔の範囲は従来の
外抜きコンタクト形式の下層配線の配線間隔の範囲（Ｗ
1,1 ＋２γ≦Ｕ≦Ｗ1,1 ＋２β）と同じになる。α≦β
であっても、本第１の実施の形態による下層配線の配線
間隔の範囲の下限は従来の外抜きコンタクト形式の下層
配線の配線間隔の範囲の下限より多少広くなるだけであ
る。本第１の実施の形態において、実効的には下層配線
は下層配線１０３ｂａ等と導電体膜１１３，１２３とか
ら構成されていることから、下層配線の抵抗値は導電体
膜１１３，１２３を加味した値になるため、Ｆ〈Ｗ1,1
ならばＦ≦Ｗ1,0 〈Ｗ1,1 とすることができる。この場
合には、本第１の実施の形態による下層配線の配線ピッ
チの最小値の方が従来の外抜きコンタクト形式の下層配
線の配線ピッチの最小値より小さくなる。
るが、Ｗ1,0 ＝Ｗ1,1 （従来の外抜きコンタクト形式の
下層配線の線幅）であるとしても、α〈γならば本第１
の実施の形態による下層配線の配線間隔の範囲は従来の
外抜きコンタクト形式の下層配線の配線間隔の範囲（Ｗ
1,1 ＋２γ≦Ｕ≦Ｗ1,1 ＋２β）と同じになる。α≦β
であっても、本第１の実施の形態による下層配線の配線
間隔の範囲の下限は従来の外抜きコンタクト形式の下層
配線の配線間隔の範囲の下限より多少広くなるだけであ
る。本第１の実施の形態において、実効的には下層配線
は下層配線１０３ｂａ等と導電体膜１１３，１２３とか
ら構成されていることから、下層配線の抵抗値は導電体
膜１１３，１２３を加味した値になるため、Ｆ〈Ｗ1,1
ならばＦ≦Ｗ1,0 〈Ｗ1,1 とすることができる。この場
合には、本第１の実施の形態による下層配線の配線ピッ
チの最小値の方が従来の外抜きコンタクト形式の下層配
線の配線ピッチの最小値より小さくなる。
【００３４】ビア・コンタクト・ホールの口径，間隔が
Ｕ＝Ｗ1,0 ＋２β（＝ＵMAX ），Ｖ＝Ｆ（＝ＶMIN ）の
場合を例にして、本第１の実施の形態の下層配線とビア
・コンタクト・ホールとの位置関係について説明する。
このとき、Ｓ1,0 ＝Ｆ＋２βとなる。下層配線１０３ｂ
ａ等に対するアライメントのずれがないビア・コンタク
ト・ホール１０５ｂａの場合、ビア・コンタクト・ホー
ル１０５ｂａと導電体膜１２３との間の空隙部の幅はβ
−αになる〔図４（ａ），図５（ａ）〕。ビア・コンタ
クト・ホール１０５ｂｂが下層配線１０３ｂａ等に直交
する方向にβ−αだけずれた場合、ビア・コンタクト・
ホール１０５ｂｂの側面の１つは導電体膜１２３の側面
の直上にあり、ビア・コンタクト・ホール１０５ｂｂの
他の側面の１つと導電体膜１２３との間の空隙部の幅は
２（β−α）になる〔図４（ｂ），図５（ｂ）〕。ビア
・コンタクト・ホール１０５ｂｃが下層配線１０３ｂａ
等に直交する方向にβだけずれた場合、ビア・コンタク
ト・ホール１０５ｂｃの側面の１つは下層配線１０３ｂ
ａ等の側面の直上にあり、ビア・コンタクト・ホール１
０５ｂｃの他の側面の１つと導電体膜１２３との間の空
隙部の幅は２βになる〔図４（ｃ），図５（ｃ）〕。
Ｕ＝Ｗ1,0 ＋２β（＝ＵMAX ），Ｖ＝Ｆ（＝ＶMIN ）の
場合を例にして、本第１の実施の形態の下層配線とビア
・コンタクト・ホールとの位置関係について説明する。
このとき、Ｓ1,0 ＝Ｆ＋２βとなる。下層配線１０３ｂ
ａ等に対するアライメントのずれがないビア・コンタク
ト・ホール１０５ｂａの場合、ビア・コンタクト・ホー
ル１０５ｂａと導電体膜１２３との間の空隙部の幅はβ
−αになる〔図４（ａ），図５（ａ）〕。ビア・コンタ
クト・ホール１０５ｂｂが下層配線１０３ｂａ等に直交
する方向にβ−αだけずれた場合、ビア・コンタクト・
ホール１０５ｂｂの側面の１つは導電体膜１２３の側面
の直上にあり、ビア・コンタクト・ホール１０５ｂｂの
他の側面の１つと導電体膜１２３との間の空隙部の幅は
２（β−α）になる〔図４（ｂ），図５（ｂ）〕。ビア
・コンタクト・ホール１０５ｂｃが下層配線１０３ｂａ
等に直交する方向にβだけずれた場合、ビア・コンタク
ト・ホール１０５ｂｃの側面の１つは下層配線１０３ｂ
ａ等の側面の直上にあり、ビア・コンタクト・ホール１
０５ｂｃの他の側面の１つと導電体膜１２３との間の空
隙部の幅は２βになる〔図４（ｃ），図５（ｃ）〕。
【００３５】半導体装置の製造工程の断面模式図である
図６を参照すると、本発明の第２の実施の形態を適用し
た第１の適用例の半導体装置は、第１のアルミ系金属膜
からなる下層配線の上面並びに側面が同一の導電体膜で
覆われており、以下のとおりに形成される。
図６を参照すると、本発明の第２の実施の形態を適用し
た第１の適用例の半導体装置は、第１のアルミ系金属膜
からなる下層配線の上面並びに側面が同一の導電体膜で
覆われており、以下のとおりに形成される。
【００３６】シリコン基板２０１の表面を覆う下地絶縁
膜２０２の上面は平坦化されており、この上面を覆う第
１のアルミ系金属膜が形成される。この第１のアルミ系
金属膜がパターニングされ、下層配線２０３ａａ，２０
３ａｂ，２０３ａｃ等が形成される。これらの線幅およ
び配線間隔は、上記第１の実施例の下層配線の線幅およ
び配線間隔と同じである。次に、タングステン膜からな
る第１の導電体膜２１３ａが下層配線２０３ａａ，２０
３ａｂ，２０３ａｃ等の上面並びに側面に選択的に形成
される。この導電体膜２１３ａの膜厚は、上記第１の実
施の形態における第１の導電体膜１２３の膜厚（＝α）
と同じである〔図６（ａ）〕。この導電体膜２１３ａの
形成方法は、以下の条件のもとでＷＦ6 をＳｉＨ4 で還
元する減圧気相成長による選択成長法である。ＷＦ6 と
ＳｉＨ4 とキャリア・ガスとの流量比はＷＦ6 ：ＳｉＨ
4 ：キャリア・ガス＝１０：８：１２０（ｃｃ／ｍｉ
ｎ）程度であり、圧力は３Ｐａ程度であり、成長温度は
２５０℃程度である。なお、ＷＦ6 をＨ2 で還元する減
圧気相成長でもタングステン膜の選択成長は可能である
が、成長温度が４００℃程度であることなどから、この
方法では（反応生成物である）ＨＦにより下層配線２０
３ｂａ等の露出面にＡｌＦ3 が形成され易いことにな
る。したがって、少なくとも初期段階ではＷＦ6 をＳｉ
Ｈ4 で還元してタングステン膜を下層配線２０３ｂａ等
の露出面の全面に極薄く選択的に形成し、その後ＷＦ6
をＨ2 で還元する減圧気相成長を併用することは可能で
ある。
膜２０２の上面は平坦化されており、この上面を覆う第
１のアルミ系金属膜が形成される。この第１のアルミ系
金属膜がパターニングされ、下層配線２０３ａａ，２０
３ａｂ，２０３ａｃ等が形成される。これらの線幅およ
び配線間隔は、上記第１の実施例の下層配線の線幅およ
び配線間隔と同じである。次に、タングステン膜からな
る第１の導電体膜２１３ａが下層配線２０３ａａ，２０
３ａｂ，２０３ａｃ等の上面並びに側面に選択的に形成
される。この導電体膜２１３ａの膜厚は、上記第１の実
施の形態における第１の導電体膜１２３の膜厚（＝α）
と同じである〔図６（ａ）〕。この導電体膜２１３ａの
形成方法は、以下の条件のもとでＷＦ6 をＳｉＨ4 で還
元する減圧気相成長による選択成長法である。ＷＦ6 と
ＳｉＨ4 とキャリア・ガスとの流量比はＷＦ6 ：ＳｉＨ
4 ：キャリア・ガス＝１０：８：１２０（ｃｃ／ｍｉ
ｎ）程度であり、圧力は３Ｐａ程度であり、成長温度は
２５０℃程度である。なお、ＷＦ6 をＨ2 で還元する減
圧気相成長でもタングステン膜の選択成長は可能である
が、成長温度が４００℃程度であることなどから、この
方法では（反応生成物である）ＨＦにより下層配線２０
３ｂａ等の露出面にＡｌＦ3 が形成され易いことにな
る。したがって、少なくとも初期段階ではＷＦ6 をＳｉ
Ｈ4 で還元してタングステン膜を下層配線２０３ｂａ等
の露出面の全面に極薄く選択的に形成し、その後ＷＦ6
をＨ2 で還元する減圧気相成長を併用することは可能で
ある。
【００３７】次に、上記第１の実施例と同様の層間絶縁
膜２０４が形成され、さらに上記第１の実施例のビア・
コンタクト・ホールと同様の口径および最小間隔を有す
るビア・コンタクト・ホール２０５ａが形成される〔図
６（ｂ）〕。
膜２０４が形成され、さらに上記第１の実施例のビア・
コンタクト・ホールと同様の口径および最小間隔を有す
るビア・コンタクト・ホール２０５ａが形成される〔図
６（ｂ）〕。
【００３８】続いて、上記第１の実施例と同様に、減圧
気相成長により全面にタングステン膜からなる第２の導
電体膜が形成される。この第２の導電体膜の形成方法と
してはＷＦ6 をＳｉＨ4 もしくはＨ2 で還元する方法が
とられるが、このときには上記導電体膜２１３ａの形成
のような選択成長法であることは好ましくない。選択成
長法であると成長速度が低く、ビア・コクタクト・ホー
ル２０５ａの側面等に対する被覆性（ビア・コンタクト
・ホール２０５ａに対する充填性）が劣るためである。
この第２の導電体膜の成長条件としては、例えばＷＦ6
をＳｉＨ4 で還元する場合には、上記選択成長法よりＷ
Ｆ6 に対するＳｉＨ4 の流量比，成長温度等を高めれば
よい。次に、上記第１の実施例と同様に第２の導電体膜
がエッチ・バックされ、ビア・コンタクト・ホール２０
５ａを埋設するコンタクト・プラグ２０６が形成され
る。さらに第２のアルミ系金属膜からなる上層配線２０
７ａａ，２０７ａｂ等が形成される〔図６（ｃ）〕。
気相成長により全面にタングステン膜からなる第２の導
電体膜が形成される。この第２の導電体膜の形成方法と
してはＷＦ6 をＳｉＨ4 もしくはＨ2 で還元する方法が
とられるが、このときには上記導電体膜２１３ａの形成
のような選択成長法であることは好ましくない。選択成
長法であると成長速度が低く、ビア・コクタクト・ホー
ル２０５ａの側面等に対する被覆性（ビア・コンタクト
・ホール２０５ａに対する充填性）が劣るためである。
この第２の導電体膜の成長条件としては、例えばＷＦ6
をＳｉＨ4 で還元する場合には、上記選択成長法よりＷ
Ｆ6 に対するＳｉＨ4 の流量比，成長温度等を高めれば
よい。次に、上記第１の実施例と同様に第２の導電体膜
がエッチ・バックされ、ビア・コンタクト・ホール２０
５ａを埋設するコンタクト・プラグ２０６が形成され
る。さらに第２のアルミ系金属膜からなる上層配線２０
７ａａ，２０７ａｂ等が形成される〔図６（ｃ）〕。
【００３９】上記第２の実施の形態の第１の適用例は、
上記第１の実施の形態の有する効果を有し、さらにその
製造工程が上記第１の実施の形態の製造工程より簡潔で
あるという効果を有している。
上記第１の実施の形態の有する効果を有し、さらにその
製造工程が上記第１の実施の形態の製造工程より簡潔で
あるという効果を有している。
【００４０】半導体装置の主要製造工程の断面模式図で
ある図７は、本発明の第２の実施の形態の第２の適用例
の要部を説明するための図である。
ある図７は、本発明の第２の実施の形態の第２の適用例
の要部を説明するための図である。
【００４１】本第２の適用例は、下層配線の上面並びに
側面を覆う導電体膜およびその製造方法に、本第２の実
施と形態の上記第１の適用例とは別の手段を選択したも
のである。
側面を覆う導電体膜およびその製造方法に、本第２の実
施と形態の上記第１の適用例とは別の手段を選択したも
のである。
【００４２】まず、上記第１の適用例と同様の方法によ
り、第１のアルミ系金属膜からなる下層配線２０３ｂ
ａ，２０３ｂｂ等が形成される。次に、ＴｉＣｌ4 とＳ
ｉＨ4とを原料ガスにした減圧気相成長により、チタン
・シリザイド膜からなる第１の導電体膜２２３Ａが形成
される〔図７（ａ）〕。この原料ガスを用いて６００℃
以上の温度で導電体膜の形成を行なうと、下層配線２０
３ｂａ，２０３ｂｂ等の上面並びに側面に選択的に導電
体膜が成長するが、これら下層配線が第１のアルミ系金
属膜からなるためこの方法は好ましくない。この導電体
膜２２３Ａの成長温度を４００℃〜４５０℃程度に低く
すると、成長速度の低下と選択成長性の低下とが生じる
が、選択成長性が完全に失なわれるわけではない。例え
ば下層配線２０３ｂａ，２０３ｂｂ等の上面並びに側面
に形成された部分での導電体膜２２３Ａの膜厚が数ｎｍ
のとき、下地絶縁膜２０２の上面に形成された部分での
導電体膜２２３Ａの膜厚は１ｎｍに満たない値である。
なお、上記第１の実施の形態の第２の導電体膜の形成の
１つには、ＴｉＣｌ4 とＳｉＨ4 とを原料ガスにしたＥ
ＣＲプラズマ気相成長があるが、この成長法では下層配
線の上面並びに側面での膜厚と下層絶縁膜の上面での膜
厚とが等しくなり、本第２の適用例にとってはこの方法
は好ましくない。
り、第１のアルミ系金属膜からなる下層配線２０３ｂ
ａ，２０３ｂｂ等が形成される。次に、ＴｉＣｌ4 とＳ
ｉＨ4とを原料ガスにした減圧気相成長により、チタン
・シリザイド膜からなる第１の導電体膜２２３Ａが形成
される〔図７（ａ）〕。この原料ガスを用いて６００℃
以上の温度で導電体膜の形成を行なうと、下層配線２０
３ｂａ，２０３ｂｂ等の上面並びに側面に選択的に導電
体膜が成長するが、これら下層配線が第１のアルミ系金
属膜からなるためこの方法は好ましくない。この導電体
膜２２３Ａの成長温度を４００℃〜４５０℃程度に低く
すると、成長速度の低下と選択成長性の低下とが生じる
が、選択成長性が完全に失なわれるわけではない。例え
ば下層配線２０３ｂａ，２０３ｂｂ等の上面並びに側面
に形成された部分での導電体膜２２３Ａの膜厚が数ｎｍ
のとき、下地絶縁膜２０２の上面に形成された部分での
導電体膜２２３Ａの膜厚は１ｎｍに満たない値である。
なお、上記第１の実施の形態の第２の導電体膜の形成の
１つには、ＴｉＣｌ4 とＳｉＨ4 とを原料ガスにしたＥ
ＣＲプラズマ気相成長があるが、この成長法では下層配
線の上面並びに側面での膜厚と下層絶縁膜の上面での膜
厚とが等しくなり、本第２の適用例にとってはこの方法
は好ましくない。
【００４３】続いて、導電体膜２２３Ａのエッチ・バッ
クが行なわれ、下層配線２０３ｂａ，２０３ｂｂ等の上
面並びに側面に選択的に導電体膜２２３が残置される
〔図７（ｂ）〕。引き続いて、下層配線２０３ｂａ，２
０３ｂｂ等の上面並びに側面を覆う導電体膜の膜厚が所
要の値になるがで、これらの工程を反復する。その後の
製造工程は、上記第１の適用例と同じである。
クが行なわれ、下層配線２０３ｂａ，２０３ｂｂ等の上
面並びに側面に選択的に導電体膜２２３が残置される
〔図７（ｂ）〕。引き続いて、下層配線２０３ｂａ，２
０３ｂｂ等の上面並びに側面を覆う導電体膜の膜厚が所
要の値になるがで、これらの工程を反復する。その後の
製造工程は、上記第１の適用例と同じである。
【００４４】本第２の実施の形態の上記第２の適用例
は、上記第１の実施の形態の有する効果を有している。
本第２の適用例は、上記第１の適用例より工程が煩雑に
はなるが、上記第１の適用例より下層配線側面下端部に
おける第１の導電体膜の被覆性が優れているという利点
がある。
は、上記第１の実施の形態の有する効果を有している。
本第２の適用例は、上記第１の適用例より工程が煩雑に
はなるが、上記第１の適用例より下層配線側面下端部に
おける第１の導電体膜の被覆性が優れているという利点
がある。
【００４５】半導体装置の主要製造工程の要部の断面模
式図である図８を参照すると、本第２の実施の形態の第
３の適用例は、本第２の実施の形態の上記第１および第
２の適用例を組み合せたものであり、第１のアルミ系金
属膜からなる下層配線２０３ｃａ，２０３ｃｂ等を下地
絶縁膜２０２の表面上に形成した後、上記第２の適用例
と同様の方法により、下層配線２０３ｃａ，２０３ｃｂ
等の上面並びに側面を覆い，膜厚５ｎｍ程度のチタン・
シリサイド膜からなる第１の導電体膜２２３が残置形成
される。その後、上記第１の適用例と同様のタングステ
ン膜の選択成長法により、所要の膜厚のタングステン膜
からなる第２の導電体膜２１３ｂが導電体膜２２３の表
面に選択的に形成される。その後の製造工程は、上記第
１の適用例と同じである。
式図である図８を参照すると、本第２の実施の形態の第
３の適用例は、本第２の実施の形態の上記第１および第
２の適用例を組み合せたものであり、第１のアルミ系金
属膜からなる下層配線２０３ｃａ，２０３ｃｂ等を下地
絶縁膜２０２の表面上に形成した後、上記第２の適用例
と同様の方法により、下層配線２０３ｃａ，２０３ｃｂ
等の上面並びに側面を覆い，膜厚５ｎｍ程度のチタン・
シリサイド膜からなる第１の導電体膜２２３が残置形成
される。その後、上記第１の適用例と同様のタングステ
ン膜の選択成長法により、所要の膜厚のタングステン膜
からなる第２の導電体膜２１３ｂが導電体膜２２３の表
面に選択的に形成される。その後の製造工程は、上記第
１の適用例と同じである。
【００４６】上記第３の適用例は、上記第１および第２
の実施例の有する効果を併せて有している。
の実施例の有する効果を併せて有している。
【００４７】
【発明の効果】以上説明したように本発明の半導体装置
は、アルミ系金属膜からなる下層配線の上面および側面
が、チタンおよびタングステンの少なくとも１つを含ん
だ導電体膜により覆われている。このため、酸化シリコ
ン系の絶縁膜からなる層間絶縁膜にビア・コンタクト・
ホールを形成するに際して、除去されにくい絶縁性の反
応生成物の形成が回避され、その結果、ビア・コンタク
ト・ホールにおけるコンタクト抵抗の上昇要因が取り除
かれる。さらに本発明の下層配線では、上記導電体膜も
実効的な下層配線の構成材として機能することから、本
発明の下層配線の配線ピッチは従来のアルミ系の多層配
線における下層配線の配線ピッチより大きくする必要が
なくなる。
は、アルミ系金属膜からなる下層配線の上面および側面
が、チタンおよびタングステンの少なくとも１つを含ん
だ導電体膜により覆われている。このため、酸化シリコ
ン系の絶縁膜からなる層間絶縁膜にビア・コンタクト・
ホールを形成するに際して、除去されにくい絶縁性の反
応生成物の形成が回避され、その結果、ビア・コンタク
ト・ホールにおけるコンタクト抵抗の上昇要因が取り除
かれる。さらに本発明の下層配線では、上記導電体膜も
実効的な下層配線の構成材として機能することから、本
発明の下層配線の配線ピッチは従来のアルミ系の多層配
線における下層配線の配線ピッチより大きくする必要が
なくなる。
【図１】本発明の第１の実施の形態の平面模式図および
断面模式図である。
断面模式図である。
【図２】上記第１の実施の形態の製造工程の断面模式図
であり、図１（ａ）のＡＡ線での製造工程の断面模式図
である。
であり、図１（ａ）のＡＡ線での製造工程の断面模式図
である。
【図３】上記第１の実施の形態における下層配線の配線
ピッチの効果を説明するための平面模式図である。
ピッチの効果を説明するための平面模式図である。
【図４】上記第１の実施の形態における下層配線の配線
ピッチの効果を説明するための平面模式図である。
ピッチの効果を説明するための平面模式図である。
【図５】上記第１の実施の形態における下層配線の配線
ピッチの効果を説明するための断面模式図であり、図４
のＡＡ線での断面模式図である。
ピッチの効果を説明するための断面模式図であり、図４
のＡＡ線での断面模式図である。
【図６】本発明の第２の実施の形態の第１の適用例の製
造工程の断面模式図である。
造工程の断面模式図である。
【図７】上記第２の実施の形態の第２の適用例の主要製
造工程の断面模式図である。
造工程の断面模式図である。
【図８】上記第２の実施の形態の第３の適用例の主要製
造工程の要部の断面模式図である。
造工程の要部の断面模式図である。
【図９】従来の外抜きコンタクト形式のビア・コンタク
ト・ホールを有した半導体装置の平面模式図および断面
模式図である。
ト・ホールを有した半導体装置の平面模式図および断面
模式図である。
１０１，２０１，３０１ シリコン基板 １０２，２０２，３０２ 下地絶縁膜 １０３ａａ〜１０３ａｃ，１０３ｂａ〜１０３ｂｃ，２
０３ａａ〜２０３ａｃ，２０３ｂａ，２０３ｂｂ，２０
３ｃａ，２０３ｃｂ，３０３ａ〜３０３ｃ下層配線 １０４，２０４，３０４ 層間絶縁膜 １０５ａ，１０５ｂ，１０５ｂａ〜１０５ｂｃ，２０５
ａ，３０５ ビア・コンタクト・ホール １０６，２０６，３０６ コンタクト・プラグ １０７ａａ〜１０７ａｃ，１０７ｂａ〜１０７ｂｃ，２
０７ａａ，２０７ａｂ，３０７ａ〜３０７ｃ 上層配
線 １１３，１２３，１２３Ａ，１１６，２１３ａ，２１３
ｂ，２２３，２２３Ａ導電体膜 １１５ フォト・レジスト膜パターン
０３ａａ〜２０３ａｃ，２０３ｂａ，２０３ｂｂ，２０
３ｃａ，２０３ｃｂ，３０３ａ〜３０３ｃ下層配線 １０４，２０４，３０４ 層間絶縁膜 １０５ａ，１０５ｂ，１０５ｂａ〜１０５ｂｃ，２０５
ａ，３０５ ビア・コンタクト・ホール １０６，２０６，３０６ コンタクト・プラグ １０７ａａ〜１０７ａｃ，１０７ｂａ〜１０７ｂｃ，２
０７ａａ，２０７ａｂ，３０７ａ〜３０７ｃ 上層配
線 １１３，１２３，１２３Ａ，１１６，２１３ａ，２１３
ｂ，２２３，２２３Ａ導電体膜 １１５ フォト・レジスト膜パターン
Claims (14)
- 【請求項１】 下地絶縁膜を介して半導体基板上に設け
られた第１のアルミ系金属膜からなる複数の下層配線
と、 前記下層配線の上面を覆う第１の導電体膜と、 前記下層配線の側面を覆う第２の導電体膜と、 前記下層配線を覆う前記下地絶縁膜の表面上に設けられ
た酸化シリコン系の絶縁膜からなる層間絶縁膜と、 前記下層配線の側面を覆う部分の前記導電体膜の少なく
とも一部を露出して，前記層間絶縁膜に設けられたビア
・コンタクト・ホールと、 前記ビア・コンタクト・ホールを埋設するコンタクト・
プラグと、 前記ビア・コンタクト・ホールを介して前記下層配線に
接続され，前記層間絶縁膜の表面上に設けられた第２の
アルミ系金属膜からなる複数の上層配線とを有すること
を特徴とする半導体装置。 - 【請求項２】 前記第２の導電体膜が、チタン膜，窒化
チタン膜，チタン・シリサイド膜もしくはタングステン
膜からなることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記半導体装置の最小加工寸法をＦ，前
記第２の導電体膜の膜厚をα，該半導体装置のアライメ
ント・マージンをβとすると、 α〈βであり、さらに、前記下層配線の配線間隔は（Ｆ
＋２α）より大きく，（Ｆ＋２β）以下になることを特
徴とする請求項１あるいは請求項２記載の半導体装置。 - 【請求項４】 下地絶縁膜を介して半導体基板上に設け
られた第１のアルミ系金属膜からなる複数の下層配線
と、 前記下層配線の上面および側面を覆う導電体膜と、 前記下層配線を覆う前記下地絶縁膜の表面上に設けられ
た酸化シリコン系の絶縁膜からなる層間絶縁膜と、 前記下層配線の側面を覆う部分の前記導電体膜の少なく
とも一部を露出して，前記層間絶縁膜に設けられたビア
・コンタクト・ホールと、 前記ビア・コンタクト・ホールを埋設するコンタクト・
プラグと、 前記ビア・コンタクト・ホールを介して前記下層配線に
接続され，前記層間絶縁膜の表面上に設けられた第２の
アルミ系金属膜からなる複数の上層配線とを有すること
を特徴とする半導体装置。 - 【請求項５】 前記導電体膜が、タングステン膜もしく
はチタン・シリサイド膜からなることを特徴とする請求
項４記載の半導体装置。 - 【請求項６】 前記導電体膜が、前記下層配線の上面お
よび側面を直接に覆う第１の導電体膜と、該第１の導電
体膜を直接に覆う第２の導電体膜とからなることを特徴
とする請求項４記載の半導体装置。 - 【請求項７】 前記第１の導電体膜がチタン・シリサイ
ド膜からなり、前記第２の導電体膜がタングステン膜か
らなることを特徴とする請求項６記載の半導体装置。 - 【請求項８】 前記半導体装置の最小加工寸法をＦ，前
記下層配線の側面での前記導電体膜の膜厚をα，該半導
体装置のアライメント・マージンをβとすると、 α〈βであり、さらに前記下層配線の配線間隔は（Ｆ＋
２α）より大きく，（Ｆ＋２β）以下になることを特徴
とする請求項４，請求項５あるいは請求項６記載の半導
体装置。 - 【請求項９】 平坦な上面を有する下地絶縁膜により覆
われた半導体基板上に第１のアルミ系金属膜を形成し、
該第１のアルミ系金属膜の表面上に第１の導電体膜を形
成し、異方性エッチングにより該第１の導電体膜および
第１のアルミ系金属膜を順次パターニングして該第１の
アルミ系金属膜からなる複数の下層配線を形成する工程
と、 全面に第２の導電体膜を形成し、該第２の導電体膜をエ
ッチ・バックして前記下層配線の側面を覆う該第２の導
電体膜を残置する工程と、 平坦な上面を有し，酸化シリコン系の絶縁膜からなる層
間絶縁膜を全面に形成し、前記第２の導電体膜の少なく
とも一部を露出させるビア・コンタクト・ホールを該層
間絶縁膜に形成する工程と、 第３の導電体膜からなるコンタクト，プラグにより、前
記ビア・コンタクト・ホールを埋設する工程と、 第２のアルミ系金属膜からなる複数の上層配線を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項１０】 前記第２の導電体膜が、ＥＣＲプラズ
マ気相成長によるチタン膜，ＥＣＲプラズマ気相成長に
よる窒化チタン膜，ＥＣＲプラズマ気相成長によるチタ
ン・シリサイド膜もしくは減圧気相成長によるタングス
テン膜であることを特徴とする請求項９記載の半導体装
置の製造方法。 - 【請求項１１】 平坦な上面を有する下地絶縁膜にアル
ミ系金属膜からなる複数の下層配線を形成する工程と、 前記下層配線の上面および側面を選択的に覆う第１の導
電体膜を形成する工程と、 平坦な上面を有し，酸化シリコン系の絶縁膜からなる層
間絶縁膜を全面に形成し、前記下層配線の側面を覆う部
分の前記第１の導電体膜の少なくとも一部を露出させる
ビア・コンタクト・ホールを該層間絶縁膜に形成する工
程と、 第２の導電体膜からるコンタクトプラグにより、前記ビ
ア・コンタクト・ホールを埋設する工程と、 第２のアルミ系金属膜からなる複数の上層配線を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項１２】 前記第１の導電体膜がタングステン膜
からなり、該タングステン膜の形成が６弗化タングステ
ンをモノ・シランで還元する減圧気相成長を用いた選択
成長法であることを特徴とする請求項１１記載の半導体
装置の製造方法。 - 【請求項１３】 前記第１の導電体膜を形成する工程
が、 ４塩化チタンとモノ・シランとを原料ガスにした減圧気
相成長により全面にチタン・シリサイド膜を形成する工
程と、 前記チタン・シリサイド膜をエッチ・バックして、前記
下層配線の上面および側面に該チタン・シリサイド膜を
選択的に残置する工程とからなることを特徴とする請求
項１１記載の半導体装置の製造方法。 - 【請求項１４】 平坦な上面を有する下地絶縁膜にアル
ミ系金属膜からなる複数の下層配線を形成する工程と、 ４塩化チタンとモノ・シランとを原料ガスにした減圧気
相成長により全面にチタン・シリサイド膜を形成し、該
チタン・シリサイド膜をエッチ・バックして前記下層配
線の上面および側面に該チタン・シリサイド膜を選択的
に残置する工程と、 前記下層配線の上面および側面に残置された前記チタン
・シリサイド膜の表面に、６弗化タングステンをモノ・
シランもしくは水素で還元するタングステンの減圧気相
成長による選択成長法により、タングステン膜を選択的
に形成する工程と、 平坦な上面を有し，酸化シリコン系の絶縁膜からなる層
間絶縁膜を全面に形成し、前記下層配線の側面を覆う部
分の前記タングステン膜の少なくとも一部を露出させる
ビア・コンタクト・ホールを該層間絶縁膜に形成する工
程と、 導電体膜からるコンタクト・プラグにより、前記ビア・
コンタクト・ホールを埋設する工程と、 第２のアルミ系金属膜からなる複数の上層配線を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033871A JPH09232423A (ja) | 1996-02-21 | 1996-02-21 | 半導体装置およびその製造方法 |
| US08/800,984 US5883434A (en) | 1996-02-21 | 1997-02-19 | Semiconductor device having capped contact plug capable of suppressing increase of resistance |
| KR1019970005340A KR100235932B1 (ko) | 1996-02-21 | 1997-02-21 | 캡이 있는 접촉 플러그를 갖는 반도체 장치 및그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033871A JPH09232423A (ja) | 1996-02-21 | 1996-02-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232423A true JPH09232423A (ja) | 1997-09-05 |
Family
ID=12398586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8033871A Pending JPH09232423A (ja) | 1996-02-21 | 1996-02-21 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5883434A (ja) |
| JP (1) | JPH09232423A (ja) |
| KR (1) | KR100235932B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208058A (ja) * | 2006-02-02 | 2007-08-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2897827B2 (ja) * | 1997-04-08 | 1999-05-31 | 日本電気株式会社 | 半導体装置の多層配線構造 |
| JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
| US6075293A (en) * | 1999-03-05 | 2000-06-13 | Advanced Micro Devices, Inc. | Semiconductor device having a multi-layer metal interconnect structure |
| US6294468B1 (en) * | 1999-05-24 | 2001-09-25 | Agere Systems Guardian Corp. | Method of chemical vapor depositing tungsten films |
| US6620526B1 (en) * | 2000-11-27 | 2003-09-16 | Horng-Huei Tseng | Method of making a dual damascene when misalignment occurs |
| JP4801333B2 (ja) * | 2004-07-23 | 2011-10-26 | パナソニック株式会社 | 電源配線構造および該電源配線構造を備えた半導体集積回路 |
| US8198188B1 (en) * | 2008-01-28 | 2012-06-12 | Cadence Design Systems, Inc. | Self-aligned VIAS for semiconductor devices |
| US7863185B2 (en) * | 2008-07-02 | 2011-01-04 | Samsung Electronics Co., Ltd. | Artificially tilted via connection |
| CN111640757A (zh) * | 2020-03-23 | 2020-09-08 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4489482A (en) * | 1983-06-06 | 1984-12-25 | Fairchild Camera & Instrument Corp. | Impregnation of aluminum interconnects with copper |
| JPH0684546B2 (ja) * | 1984-10-26 | 1994-10-26 | 京セラ株式会社 | 電子部品 |
| JPS6450443A (en) * | 1987-08-20 | 1989-02-27 | Toshiba Corp | Semiconductor device |
| US4873565A (en) * | 1987-11-02 | 1989-10-10 | Texas Instruments Incorporated | Method and apparatus for providing interconnection between metallization layers on semiconductor devices |
| US5132775A (en) * | 1987-12-11 | 1992-07-21 | Texas Instruments Incorporated | Methods for and products having self-aligned conductive pillars on interconnects |
| DE4328474C2 (de) * | 1993-08-24 | 1996-09-12 | Gold Star Electronics | Mehrschichtverbindungsstruktur für eine Halbleitereinrichtung |
| JP3297220B2 (ja) * | 1993-10-29 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
-
1996
- 1996-02-21 JP JP8033871A patent/JPH09232423A/ja active Pending
-
1997
- 1997-02-19 US US08/800,984 patent/US5883434A/en not_active Expired - Lifetime
- 1997-02-21 KR KR1019970005340A patent/KR100235932B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208058A (ja) * | 2006-02-02 | 2007-08-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100235932B1 (ko) | 1999-12-15 |
| KR970063675A (ko) | 1997-09-12 |
| US5883434A (en) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| US5801094A (en) | Dual damascene process | |
| US5827778A (en) | Method of manufacturing a semiconductor device using a silicon fluoride oxide film | |
| KR20090130836A (ko) | 패터닝 캡을 이용한 에어 갭 형성 및 집적 | |
| JP2001522531A (ja) | 半導体基板上の構造物を選択的にプラズマエッチングするための方法 | |
| JPS60138940A (ja) | 半導体装置の製造方法 | |
| JP2003060031A (ja) | 半導体装置及びその製造方法。 | |
| US6528411B2 (en) | Semiconductor device and method of its fabrication | |
| JPH09232423A (ja) | 半導体装置およびその製造方法 | |
| TWI403235B (zh) | 埋藏式電路結構之製作方法 | |
| US5344797A (en) | Method of forming interlevel dielectric for integrated circuits | |
| JPH1074834A (ja) | 半導体装置及びその製造方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| US6376365B1 (en) | Method for fabricating semiconductor devices | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| JP2591450B2 (ja) | 半導体装置の製造方法 | |
| JP3104634B2 (ja) | 半導体装置およびその製造方法 | |
| JP2805072B2 (ja) | 積層膜のドライエッチング方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| JP2590714B2 (ja) | 半導体装置の製造方法 | |
| JPH0594990A (ja) | 多層配線の製造方法 | |
| JPH09237830A (ja) | 半導体装置の製造方法 | |
| JP2959619B2 (ja) | 半導体装置の製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020521 |