JP3104634B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3104634B2
JP3104634B2 JP09044028A JP4402897A JP3104634B2 JP 3104634 B2 JP3104634 B2 JP 3104634B2 JP 09044028 A JP09044028 A JP 09044028A JP 4402897 A JP4402897 A JP 4402897A JP 3104634 B2 JP3104634 B2 JP 3104634B2
Authority
JP
Japan
Prior art keywords
film
forming
interlayer insulating
aluminum
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09044028A
Other languages
English (en)
Other versions
JPH10242270A (ja
Inventor
由美 角原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09044028A priority Critical patent/JP3104634B2/ja
Publication of JPH10242270A publication Critical patent/JPH10242270A/ja
Application granted granted Critical
Publication of JP3104634B2 publication Critical patent/JP3104634B2/ja
Priority to US09/829,877 priority patent/US6528411B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に多層配線を有する半導体装置お
よびその製造方法に関する。
【0002】
【従来の技術】半導体装置の高集積化に伴ない、多層配
線を有する半導体装置においては、各層の配線の幅およ
び間隔の縮小とともに異なる層に属する配線を接続する
ためのコンタクト孔の口径の縮小が要求されている。従
来の上層配線とコンタクト孔との関係は、次の通りであ
った。コンタクト孔から離れた部分での上層配線の線幅
に対してコンタクト孔を覆う部分での線幅が広く設定さ
れていたため上層配線はコンタクト孔の上端を完全に覆
っていた。さらに具体的に言うと、コンタクト孔から離
れた位置での上層配線の線幅が最小加工寸法からなると
すると、コンタクト孔を覆う部分での上層配線幅は少な
くとも最小加工寸法に(コンタクト孔に対する上層配線
の)アライメント・マージンの2倍の値を加えた値であ
った。すなわち、従来の上層配線の配線ピッチおよびコ
ンタクト孔の配置ピッチの最小値は、2×(最小加工寸
法+アライメント・マージン)であった。
【0003】また、下層配線と上層配線との間に設けら
れるコンタクト孔のアスペクタ比も高集積化に伴なって
高くなりことから、コンタクト孔を介して上層配線が直
接に下層配線に接続されるのではなく、コンタクト孔を
充填する導電体膜からなるコンタクト・プラグを介して
上層配線と下層配線との接続が行なわれる傾向になりつ
つある。さらにまた、上層配線の線幅自体の縮小に伴う
上層配線のシート抵抗の上昇を抑制するために(これら
上層配線を構成する)導電体膜の膜厚を厚くするという
ことは回避される傾向にある。上層配線の膜厚を厚くす
ると隣接する上層配線間のカップリング容量(寄生容
量)が増大して半導体装置の高速動作特性を低減するこ
とから、上層配線を構成する導電体膜の膜厚も(これら
上層配線に要求される電流密度の許容範囲内で)薄い値
に設定されるている。
【0004】このような技術動向のもとで高集積化のさ
らなる要求を反映して、最近の多層配線では、上層配線
の配線ピッチおよびコンタクト孔の配置ピッチの最小値
がそれぞれ2×最小加工寸法であることが必要とされて
いる(このようなコンタクト孔はボーダレス・コンタク
ト孔と称されている)。すなわち、例えば上層配線の線
幅は、コンタクト孔の上端においても特に広くは設定さ
れずに、一定の値に設定されるようになっている。その
結果として、ボーダレス・コンタクト孔を有する多層配
線ではコンタクト孔に対する上層配線のアライメント・
マージンをも無視することになり、それぞれのコンタク
ト孔(コンタクト・プラグ)の上端の一部が上層配線に
覆われないという事象が発生することになる。
【0005】
【発明が解決しようとする課題】特にコンタクト・プラ
グがタングステン膜を主体として構成され,上層配線が
(タングステンより原子量の小さなアルミニウムを含ん
でなる)アルミニウム合金膜を主体として構成されてな
る多層配線を有してなる半導体装置において、コンタク
ト孔が上記ボーダレス・コンタクト孔からなる場合につ
いて考察する。このとき、コンタクト・プラグの上端の
一部が上層配線に覆われないことが生じやすくなり、こ
れに起因して種々の不具合が生じやすくなる。
【0006】まず第1に、上記構造の多層配線では、電
流が主としてコンタクト・プラグから上層配線に流れる
部分において、上層配線のエレクトロ・マイグレーショ
ン(EMと略記する)耐性が低下しやすくなる。このた
め、上層配線のコンタクト・プラグ直上もしくは直上近
傍での部分においてアルミニウム合金膜のボイドが発生
しやすくなり、上層配線の信頼性が劣化しやすくなる。
このアルミニウム原子によるEMは、EMは電流と同方
向に生じ,上層配線の電流密度の増大とともに増加し,
上層配線とコンタクト・プラグとの界面(接触面)によ
り律速される傾向にある。上記構造の多層配線では、コ
ンタクト・プラグ上端におけるコンタクト・プラグと上
層配線との接触面積がコンタクト・プラグ上端部の表面
積より小さくなる。そのため、コンタクト・プラグと上
層配線との接触面での実効的な電流密度が(コンタクト
・プラグから隔てられた位置での上層配線の電流密度よ
り)高くなり、このEMがこの接触面で律速されること
と電流密度の局部的な上昇とによりここでのEMがさら
に発生しやすくなる。
【0007】このEMに対しては、例えば最小配線ピッ
チの上層配線において、これら上層配線の側面に導電体
膜からなるスペーサを形成するならば、上述のようなE
Mの上昇は抑制できる。しかしながらこの場合、上層配
線の間隔が全体に縮小されることになり、その結果、隣
接する上層配線間のカップリング容量(寄生容量)が増
大して半導体装置の高速動作特性を低減することにな
る。
【0008】第2の不具合としては、コンタクト・プラ
グと上層配線との接触面積が縮小し,このコンタクト・
プラグと上層配線との接触面での接触抵抗(コンタクト
抵抗)が上昇すことから、EMが生じやすい部分の上層
配線(特に電源配線等)での消費電力が上昇することで
ある。
【0009】したがって本発明の目的は、コンタクト・
プラグがタングステン膜を主体とし,上層配線がアルミ
ニウム合金膜を主体とする多層配線を有した半導体装置
において、隣接する上層配線間のカップリング容量の増
大を抑制しつつ上層配線のEM耐性の劣化を抑制し、さ
らに、消費電力の増大を抑制することが容易な構造の多
層配線を有する半導体装置とその製造方法とを提供する
ことにある。
【0010】
【課題を解決するための手段】本発明の半導体装置の第
1の態様の特徴は、半導体基板の表面もしくはこの半導
体基板の表面上に設けられた下層配線は平坦な上面を有
した層間絶縁膜により覆われ、この層間絶縁膜には最小
加工寸法に等しい口径を有してこれらの下層配線に達す
るコンタクト孔が設けられ、これらのコンタクト孔は少
なくともタングステン膜を含んでなるコンタクト・プラ
グにより充填されており、さらに、少なくともこれらの
下層配線に直接に接続するこれらのコンタクト・プラグ
の底部はバリア導電体膜からなり、上記コンタクト・プ
ラグを介して上記下層配線に接続される上層配線が、こ
れらのコンタクト・プラグの上端を選択的に直接に覆う
アルミニウム膜と、所要の膜厚を有し,最小加工寸法に
等しい最小線幅と最小間隔とを有して上記層間絶縁膜の
上面を直接に覆い,さらにこれらのコンタクト・プラグ
の上端直上においてこれらのアルミニウム膜に直接に接
続するアルミニウム合金膜とを少なくとも含んでなるこ
とにある。好ましくは、上記コンタクト・プラグの上端
が上記層間絶縁膜の上面に概ね一致している。さらに好
ましくは、上記アルミニウム合金膜の上面が、第2
要の膜厚を有した第2のバリア導電体膜により直接に覆
われている。
【0011】本発明の半導体装置の第2の態様の特徴
は、半導体基板の表面もしくはこの半導体基板の表面上
に設けられた下層配線は平坦な上面を有した層間絶縁膜
により覆われ、この層間絶縁膜には最小加工寸法に等し
い口径を有してこれらの下層配線に達するコンタクト孔
が設けられ、これらのコンタクト孔は少なくともタング
ステン膜を含んでなるコンタクト・プラグにより充填さ
れており、さらに、少なくともこれらの下層配線に直接
に接続するこれらのコンタクト・プラグの底部はバリア
導電体膜からなり、上記コンタクト・プラグを介して上
記下層配線に接続される上層配線が、所要の膜厚を有
し,最小加工寸法に等しい最小線幅と最小間隔とを有し
て上記層間絶縁膜の上面上に設けられたアルミニウム合
金膜と、これらのコンタクト・プラグの上端直上および
上端直上近傍においてこれらのアルミニウム合金膜の側
面を直接に覆うアルミニウム膜とを少なくとも含んでな
ることにある。好ましくは、上記アルミニウム合金膜の
底面と上記層間絶縁膜との間には第2の所要の膜厚を有
した第2のバリア導電体膜が設けられ、さらにこれらの
第2のバリア導電体膜が上記コンタクト・プラグの上端
に直接に接続し、上記アルミニウム合金膜の上面は第3
の所要の膜厚を有した第3のバリア導電体膜により直接
に覆われており、上記コンタクト・プラグの上端直上お
よび上端直上近傍において、上記第2および第3のバリ
ア導電体膜の側面が上記アルミニウム膜により直接に覆
われている。あるいは、上記アルミニウム合金膜の底面
と上記層間絶縁膜との間には第2の所要の膜厚を有した
第2のバリア導電体膜が設けられ、さらにこれらの第2
のバリア導電体膜が上記コンタクト・プラグの上端に直
接に接続し、上記コンタクト・プラグの上端直上並びに
上端直上近傍を除いた上記アルミニウム合金膜の上面
が、第3の所要の膜厚を有した第3のバリア導電体膜に
より直接に覆われており、上記コンタクト・プラグの上
端直上および上端直上近傍において、上記第2のバリア
導電体膜の側面が上記アルミニウム膜により直接に覆わ
れており,さらに上記アルミニウム合金膜の上面がこれ
らのアルミニウム膜により直接に覆われている。さらに
好ましくは、上記コンタクト・プラグの上端が上記層間
絶縁膜の上面に概ね一致している。
【0012】本発明の半導体装置の第3の態様の特徴
は、半導体基板の表面もしくはこの半導体基板の表面上
に設けられた下層配線は平坦な上面を有した層間絶縁膜
により覆われ、最小加工寸法に等しい最小線幅と最小間
隔とを有してこの層間絶縁膜の上面上に設けられた上層
配線が、この層間絶縁膜に設けられた最小加工寸法に等
しい口径を有してこれらの下層配線に達するコンタクト
孔を介してこれらの下層配線に接続される半導体装置で
あって、上記コンタクト孔の上端部における上記層間絶
縁膜の表面には、上記上層配線の長手方向には最小加工
寸法より長い長さを有し,長手方向に直交する方向には
最小加工寸法に等しい幅を有した凹部がこれらのコンタ
クト孔と重複する姿態を有して設けられ、さらに、これ
らの凹部の底面は上記下層配線の上面より高い位置に設
けられており、上記コンタクト孔並びに上記凹部は少な
くともタングステン膜を含んでなるコンタクト・プラグ
により充填され、さらに、少なくともこれらの下層配線
に直接に接続するこれらのコンタクト・プラグにおける
これらのコンタクト孔の底部並びにこれらのコンタクト
・プラグにおけるこれらの凹部の底面はバリア導電体膜
からなり、さらに上記上層配線が、少なくとも所要の膜
厚のアルミニウム合金膜を含んでなることにある。好ま
しくは、上記アルミニウム合金膜の底面と上記層間絶縁
膜との間には第2の所要の膜厚を有した第2のバリア導
電体膜が設けられ、さらに、これらの第2のバリア導電
体膜が上記コンタクト・プラグの上端に直接に接続し、
上記アルミニウム合金膜の上面は第3の所要の膜厚を有
した第3のバリア導電体膜により直接に覆われている。
さらに好ましくは、上記コンタクト・プラグの上端が上
記層間絶縁膜の上面に概ね一致している。
【0013】本発明の半導体装置の製造方法の第1の態
様の特徴は、半導体基板の表面もしくは表面上に下層配
線を形成し、これらの下層配線を覆い,平坦な上面を有
する層間絶縁膜を形成し、最小加工寸法に等しい口径を
有してこれらの下層配線に達するコンタクト孔をこの層
間絶縁膜に形成する工程と、全面に第1のバリア導電体
膜を形成し、気相成長法により全面にタングステン膜を
形成し、CMP法により上記層間絶縁膜の上面を覆うこ
のタングステン膜および第1のバリア導電体膜を除去し
て上記コンタクト孔を充填するこのタングステン膜およ
び第1のバリア導電体膜からなるコンタクト・プラグを
形成する工程と、気相成長法により上記コンタクト・プ
ラグの上端に自己整合的にアルミニウム膜を形成し、ス
パッタ法により全面に第1の所要の膜厚のアルミニウム
合金膜を形成し、全面に第2の所要の膜厚の第2のバリ
ア導電体膜を形成する工程と、少なくとも上記第2のバ
リア導電体膜とアルミニウム合金膜とからなる積層導電
体膜を異方性エッチングによりパターニングして、上記
アルミニウム膜と最小加工寸法に等しい最小線幅と最小
間隔とを有したこれらの積層導電体膜のパターンとから
なる上層配線を形成する工程とを有することにある。好
ましくは、上記第2のバリア導電体膜とアルミニウム合
金膜とからなる積層導電体膜をパターニングするための
異方性エッチングがECRプラズマ・エッチングであ
る。さらに好ましくは、上記第2のバリア導電体膜とア
ルミニウム合金膜とからなる積層導電体膜をパターニン
グするための異方性エッチングにおいて、アルミニウム
合金膜を構成するアルミニウムを除いた元素もしくは元
素の化合物をモニタリングして、この異方性エッチング
における上記アルミニウム膜のエッチングを抑制する。
【0014】本発明の半導体装置の製造方法の第2の態
様の特徴は、半導体基板の表面もしくは表面上に下層配
線を形成し、これらの下層配線を覆い,平坦な上面を有
する層間絶縁膜を形成し、最小加工寸法に等しい口径を
有してこれらの下層配線に達するコンタクト孔をこの層
間絶縁膜に形成する工程と、スパッタ法により全面に第
1のバリア導電体膜を形成し、気相成長法により全面に
タングステン膜を形成し、CMP法により上記層間絶縁
膜の上面を覆うタングステン膜および第1のバリア導電
体膜を除去して上記コンタクト孔を充填するこれらのタ
ングステン膜および第1のバリア導電体膜からなるコン
タクト・プラグを形成する工程と、全面に第1の所要の
膜厚の第2のバリア導電体膜を形成し、スパッタ法によ
り全面に第2の所要の膜厚のアルミニウム合金膜を形成
し、全面に第3の所要の膜厚の第3のバリア導電体膜を
形成し、さらに気相成長法により全面に絶縁膜を形成す
る工程と、上記絶縁膜を異方性エッチングによりパター
ニングし、さらに上記第3のバリア導電体膜,アルミニ
ウム合金膜および第2のバリア導電体膜からなる積層導
電体膜を異方性エッチングによりパターニングして、最
小加工寸法に等しい最小線幅と最小間隔とを有したこれ
らの積層導電体膜からなるパターンを形成する工程と、
上記コンタクト・プラグの上端直上並びに上端直上近傍
に開口部を有し,上記積層導電体膜からなるパターンを
含めて上記層間絶縁膜の上面を覆うフォト・レジスト膜
を形成し、フォト・レジスト膜をマスクにした化学気相
成長法により,これらのコンタクト・プラグの上端直上
並びに上端直上近傍のこれらの積層導電体膜からなるパ
ターンの側面に自己整合的にアルミニウム膜を形成し
て、これらのアルミニウム膜とこれらの積層導電体膜か
らなるパターンとからなる上層配線を形成する工程とを
有する。好ましくは、上記第1のバリア導電体膜を形成
するスパッタ法が、コリメトリ・スパッタ法である。さ
らに好ましくは、上記アルミニウム膜の化学気相成長法
における原料ガスが、トリ・メチル・アルミニウムの気
化ガスもしくはヂ・メチル・アルミニウム・ハイドライ
ドの気化ガスからなる。
【0015】本発明の半導体装置の製造方法の第3の態
様の特徴は、半導体基板の表面もしくは表面上に下層配
線を形成し、これらの下層配線を覆い,平坦な上面を有
し,酸化シリコン膜からなる層間絶縁膜を形成し、この
層間絶縁膜の上面を覆う窒化シリコン膜を形成し、最小
加工寸法に等しい口径を有し,この窒化シリコン膜およ
び層間絶縁膜を貫通してこれらの下層配線に達するコン
タクト孔を形成する工程と、スパッタ法により全面に第
1の窒化チタン膜を形成し、気相成長法により全面にタ
ングステン膜を形成し、CMP法により上記窒化シリコ
ン膜の上面を覆うこのタングステン膜および第1の窒化
チタン膜を除去して上記コンタクト孔を充填するこれら
のタングステン膜および第1の窒化チタン膜からなるコ
ンタクト・プラグを形成する工程と、全面に第1の所要
の膜厚の第2の窒化チタン膜を形成し、スパッタ法によ
り全面に第2の所要の膜厚のアルミニウム合金膜を形成
し、全面に第3の所要の膜厚のチタン・タングステン膜
を形成し、さらに気相成長法により全面に第1の酸化シ
リコン膜を形成する工程と、上記第1の酸化シリコン膜
を異方性エッチングによりパターニングして酸化シリコ
ン膜キャップを形成、さらに上記チタン・タングステン
膜,アルミニウム合金膜および第2の窒化チタン膜から
なる積層導電体膜を異方性エッチングによりパターニン
グして、最小加工寸法に等しい最小線幅と最小間隔とを
有したこれらの積層導電体膜からなるパターンを形成す
る工程と、全面に第2の酸化シリコン膜を形成し、この
第2の酸化シリコン膜をエッチ・バックして上記積層導
電体膜からなるパターンの側面を覆う酸化シリコン膜ス
ペーサを形成する工程と、上記コンタクト・プラグの上
端直上並びに上端直上近傍に開口部を有し,上記積層導
電体膜からなるパターンを含めて上記層間絶縁膜の上面
を覆うフォト・レジスト膜を形成し、フォト・レジスト
膜をマスクにした緩衝弗酸液によるエッチングにより上
記酸化シリコン膜キャップ,酸化シリコン膜スペーサお
よびチタン・タングステン膜を除去する工程と、上記フ
ォト・レジスト膜を除去し、化学気相成長法により,上
記コンタクト・プラグの上端直上並びに上端直上近傍の
上記第2の窒化チタン膜の側面と上記アルミニウム合金
膜の側面および上面とな自己整合的にアルミニウム膜を
形成し、これらのアルミニウム膜と上記積層導電体膜か
らなるパターンとからなる上層配線を形成する工程とを
有することにある。好ましくは、上記第1の窒化チタン
膜を形成するスパッタ法が、コリメトリ・スパッタ法で
ある。さらに好ましくは、上記アルミニウム膜の化学気
相成長法における原料ガスが、トリ・メチル・アルミニ
ウムの気化ガス,ヂ・メチル・アルミニウム・ハイドラ
イドの気化ガスもしくはトリ・イソ・ブチル・アルミニ
ウムの気化ガスからなる。
【0016】本発明の半導体装置の製造方法の第4の態
様の特徴は、半導体基板の表面もしくはこの半導体基板
の表面上に設けられた下層配線は平坦な上面を有した層
間絶縁膜により覆われ、最小加工寸法に等しい最小線幅
と最小間隔とを有してこの層間絶縁膜の上面上に設けら
れた上層配線が、この層間絶縁膜に設けられた最小加工
寸法に等しい口径を有してこれらの下層配線に達するコ
ンタクト孔を介してこれらの下層配線に接続される半導
体装置の製造方法であって、上記半導体基板の表面もし
くは表面上に上記下層配線を形成し、これらの下層配線
を覆い,平坦な上面を有する層間絶縁膜を形成する工程
と、上記層間絶縁膜の表面における上記コンタクト孔の
上端が形成される予定領域に重複する領域のこの層間絶
縁膜の表面に、上記上層配線が形成される予定の長手方
向に最小加工寸法より長い長さを有し,長手方向に直交
する方向に最小加工寸法に等しい幅を有し,さらにこれ
らの下層配線の上面より高い位置に底部を有する凹部を
形成する工程と、少なくとも上記凹部の底部の一部を貫
通し,最小加工寸法に等しい口径を有して上記下層配線
に達するコンタクト孔を上記層間絶縁膜に形成する工程
と、スパッタ法により全面に第1のバリア導電体膜を形
成し、気相成長法により全面にタングステン膜を形成
し、CMP法により上記層間絶縁膜の上面を覆うこのタ
ングステン膜および第1のバリア導電体膜を除去して上
記コンタクト孔並びに上記凹部を充填し,これらのタン
グステン膜および第1のバリア導電体膜からなるコンタ
クト・プラグを形成する工程と、全面に第1の所要の膜
厚の第2のバリア導電体膜を形成し、スパッタ法により
全面に第2の所要の膜厚のアルミニウム合金膜を形成
し、全面に第3の所要の膜厚の第3のバリア導電体膜を
形成し、これらの第3のバリア導電体膜,アルミニウム
合金膜および第2のバリア導電体膜からなる積層導電体
膜を異方性エッチングによりパターニングして上記上層
配線を形成する工程とを有するにある。好ましくは、上
記第1のバリア導電体膜を形成するスパッタ法が、コリ
メトリ・スパッタ法である。
【0017】
【発明の実施の形態】次に、図面を参照して本発明を説
明する。
【0018】半導体装置の平面模式図である図1(a)
と、図1(a)のAA線およびBB線での断面模式図で
ある図1(b)および図1(c)とを参照すると、本発
明の第1の実施の形態の一実施例による半導体装置は、
最小加工寸法が0.4μm(400nm)でアライメン
ト・マージンが0.05μm(50nm)となる0.4
μm設計ルール(およびプロセス技術)による多層配線
を有した半導体装置であり、以下のとおりになってい
る。なお、図1(b),(c)の断面模式図では、煩雑
さを回避するために、半導体基板および導電体膜のみに
ハッチングを施し、絶縁体膜に対するハッチングは省い
てある。また、以下に記載する各種の線幅,間隔および
コンタクト孔の口径等に関しては、エッチング等の製造
方法に依存した縮小もしくは拡大等のゆらぎ(ないしは
ばらつき)等を無視した理想的な状態のもとでの値(設
計目標値に等しい値)を前提にして記述してある。
【0019】例えばシリコン基板101の表面上には絶
縁膜102を介して下層配線111a,111b,11
1c,111d等が設けられている。なお、絶縁膜10
2は例えば膜厚0.4μm程度のLOCOS型のフィー
ルド酸化膜からなり、絶縁膜102の上面は必らずしも
平坦である必要はない。さらになお、本一実施例での下
層配線はシリコン基板101の表面上に設けられたもの
(それぞれの下層配線の上面の高さが同じ場合)に限定
されるのではなく、シリコン基板101の表面に設けら
れた半導体素子を構成する拡散層等を含んでいてもよ
い。これらの下層配線111a等の最小線幅および最小
間隔はそれぞれ0.4μmであり、最小配線ピッチは
0.8μmである。(拡散層からなる下層配線を除い
て)これらの下層配線111a等の膜厚は例えば0.4
μmである。下層配線111a等がアルミニウム合金膜
を主体としているときには、これらの下層配線111a
等の上面は例えば窒化チタン膜等のバリア導電体膜によ
り覆われている。
【0020】下層配線111a,111b,111c,
111d等を含めて絶縁膜102の上面は酸化シリコン
膜からなる層間絶縁膜112により覆われている。層間
絶縁膜112の上面は平坦であり、例えば下層配線11
1a直上での層間絶縁膜の膜厚は1.0μmである。層
間絶縁膜112には、それぞれ下層配線111a,11
1b,111c,111dに達するコンタクト孔115
a,115b,115c,115dが設けられている。
これらのコンタクト孔115a等の口径は0.4μmで
あり、最近接のコンタクト孔(例えばコンタクト孔11
5aとコンタクト孔115bと)の間隔も0.4μmで
あり、コンタクト孔の最小配置ピッチは0.8μmとな
る。コンタクト孔115aにより下層配線111aに形
成される露出部は主として上面であるが、(拡散層から
なる下層配線を除いて)シリコン基板101の表面上に
設けられた下層配線においても、これらの上面の間に高
低差が存在することと、コンタクト孔形成時のフォト・
リソグラフィのマスク・アライメントのずれが伴なうこ
ととから、下層配線111aの側面の一部にも露出部が
形成されている。下層配線111aの側面おいてコンタ
クト孔115aにより形成された空隙部分の幅は、アラ
イメント・マージン以下の値であり,高々0.05μm
(50nm)である。
【0021】コンタクト孔115a,115b,115
c,115dはそれぞれコンタクト・プラグ116によ
り充填されている。コンタクト・プラグ116の上端は
概ね層間絶縁膜112の上面と一致している。コンタク
ト・プラグ116は、第1のバリア導電体膜である例え
ば窒化チタン膜131aに、タングステン膜132aが
積層されてなる。第1のバリア導電体膜は窒化チタン膜
に限定されるものではなく、チタン・タングステン膜で
もよく、例えば下層配線に拡散層が含まれる場合にはチ
タン膜に窒化チタン膜が積層された膜からなる。下層配
線111a等の上面における窒化チタン膜131a等の
膜厚は、バリア導電体膜として機能するためには、少な
くとも50nm程度であることが好ましい。コンタクト
孔115a等の側面を直接に覆う部分での窒化チタン膜
131a等の膜厚は、厚くても下層配線111a等の上
面に設けられた部分での窒化チタン膜131a等の膜厚
の数分の1程度である。
【0022】コンタクト孔115a,115b,115
c,115dに設けられたコンタクト・プラグ116の
上端は、それぞれアルミニウム膜142a,142b,
142c,142dにより直接に覆われている。これら
のアルミニウム膜142a,142b,142c,14
2dの膜厚は、それぞれ例えば0.2μm程度である。
層間絶縁膜112の上面を直接に覆ってこの上面上に設
けられたアルミニウム合金膜143a,143b,14
3c,143dの膜厚は例えば0.4μm程度であり、
これらのアルミニウム合金膜143a,143b,14
3c,143dはコンタクト孔115a,115b,1
15c,115dの上端部においてそれぞれアルミニウ
ム膜142a,142b,142c,142dに直接に
接続される。アルミニウム合金膜143a等の最小線幅
および最小間隔はそれぞれ0.4μmであり、最小配線
ピッチは0.8μmである。これらのアルミニウム合金
膜143aは、例えば0.5wt.%の銅を含んだアル
ミニウム合金からなる。これらのアルミニウム合金膜1
43a,143b,143c,143dの上面は、それ
ぞれ第2のバリア導電体膜である例えば膜厚25nm〜
50nmの窒化チタン膜144a,144b,144
c,144dにより直接に覆われている。第2のバリア
導電体膜は窒化チタン膜に限定されものではなく、チタ
ン・タングステン膜でもよい。これらの窒化チタン膜1
44a等は、上層配線のストレス・マイグレーション
(SMと略記する)耐性を向上させるとともに、(製造
法上の利点ではあるが)反射防止膜としての機能も有し
ている。
【0023】コンタクト孔115aを介して下層配線1
11aに接続される上層配線121aはアルミニウム膜
142a,アルミニウム合金膜143aおよび窒化チタ
ン膜144aから構成され、コンタクト孔115bを介
して下層配線111bに接続される上層配線121bは
アルミニウム膜142b,アルミニウム合金膜143b
および窒化チタン膜144bから構成され、コンタクト
孔115cを介して下層配線111cに接続される上層
配線121cはアルミニウム膜142c,アルミニウム
合金膜143cおよび窒化チタン膜144cから構成さ
れ、コンタクト孔115dを介して下層配線111dに
接続される上層配線121dはアルミニウム膜142
d,アルミニウム合金膜143dおよび窒化チタン膜1
44dから構成されている。
【0024】本第1の実施の形態の本一実施例では、ア
ルミニウム膜142a等の存在が重要になる(ここで、
例えばアルミニウム膜142aが存在しないならば、通
常のボーダレス・コンタクト孔を有した多層配線構造と
同じになり、本発明の課題を解決できないことにな
る)。例えば上層配線121aはコンタクト孔115a
の上端においてアルミニウム膜142aによりコンタク
ト・プラグ116の上端を完全に覆うことになり、上層
配線121aとコンタクト・プラグ116との接触面積
は(0.4μm)2 になる。このため本第1の実施の形
態の本一実施例によれば、上層配線とコンタクト・プラ
グとの間のコンタクト抵抗の増大を抑制することが容易
になり、コンタクト孔の上端部あるいはその近傍におけ
る上層配線の電流密度の局所的な増大を抑制することが
容易になり、EM耐性の低下を抑制することが容易にな
る。隣接する上層配線の間隔が0.4μm(最小加工寸
法)より狭くなり,アルミニウム系の金属膜の膜厚が厚
くなるのは、それぞれ上層配線全体ではなくコンタクト
孔(コンタクト・プラグ)の上端直上の部分に限定され
ることから、隣接する上層配線間のカップリング容量の
増大を低く抑えることが容易になる。
【0025】なお、アルミニウム合金膜143aが(窒
化チタン膜144aとは異なる)別のバリア導電体膜を
介して層間絶縁膜112の上面を覆い(層間絶縁膜11
2の上面上での上層配線が2層構造からなり),コンタ
クト孔115a(コンタクト・プラグ116)の上端に
おいてアルミニウム合金膜143aがこの別のバリア導
電体膜を介してアルミニウム膜142aに接続されると
いう構造は好ましくない。この場合には、アルミニウム
膜142aはコンタクト孔115aを充填するコンタク
ト・プラグ116の上端部を成すと見なされることにな
り、この別のバリア導電体膜(からなるパターン)とア
ルミニウム膜142aとの接触面積(すなわち、上層配
線とコンタクト・プラグとの接触面積)が(0.4μ
m)2 より小さくなるため、ここでのコンタクト抵抗の
増大,電流密度の増大等が防止できなくなる。
【0026】図1(a)のAA線での製造工程の断面模
式図である図2および図3と、図1とを併せて参照する
と、本第1の実施の形態の本一実施例による半導体装置
は、以下のとおりに形成される。
【0027】まず、シリコン基板101の表面を覆う例
えば膜厚0.4μm程度のLOCOS型のフィールド酸
化膜からなる絶縁膜102が形成される。シリコン基板
101の表面もしくは表面上に、(例えば絶縁膜102
を介して)下層配線111a,111b,111c,1
11d等が形成される。シリコン基板101の表面に形
成された拡散層以外の下層配線の膜厚は例えば0.4μ
mである。全面に酸化シリコン膜が形成され、CMP法
によりこの酸化シリコン膜の上面が平坦化されて、層間
絶縁膜112が形成される。絶縁膜102の平坦な部分
の上面に形成された下層配線111aの上面と層間絶縁
膜112の上面との差は例えば1.0μmである。異方
性エッチングを用いたフォト・リソグラフィにより、層
間絶縁膜112には0.4μmの口径を有して下層配線
111a,111b,111c,111dに達するコン
タクト孔115a,115b,115c,115dが形
成される。これらのコンタクト孔115a等が下層配線
111a等の底面にまで達しないようにすることは容易
である〔図1,図2(a)〕。なお、下層配線に下層配
線111aの上面と0.4μm以上の高低差の上面を有
した下層配線(例えばシリコン基板101の表面に形成
された拡散層等)が含まれている場合、上記フォト・リ
ソグラフィとは別のフォト・リソグラフィにより、それ
らの下層配線に達するコンタクト孔を形成することが好
ましい。
【0028】次に、スパッタ法により、コンタクト孔1
15a等を含めて全面に窒化チタン膜131が形成され
る。下層配線111a等に対して窒化チタン膜131が
バリア導電体膜として機能するためには、コンタクト孔
115a等の底部での下層配線111a等の上面では、
窒化チタン膜131の膜厚が50nm程度になることが
好ましい。上記スパッタ法が通常のスパッタ法であるな
らばコンタクト孔115aの側壁部での膜厚は10nm
前後になり、コリメトリ・スパッタ法であるならば高々
5nm程度になる。なお、下層配線に拡散層が含まれる
場合には、チタン膜131の下に前もってチタン膜を形
成しておくことが好ましい。続いて、6弗化タングステ
ン(WF6 )とモノ・シラン(SiH4 )とを原料ガス
とし,水素(H2 )をキャリア・ガスとしたブランケッ
トCVD法により、全面に膜厚400nm〜500nm
程度のタングステン膜132が形成される。このタング
ステン膜132のコンタクト孔115a等に対する充填
性は優れていることから、下層配線111a等の側面と
コンタクト孔115aとの間に形成された空隙部分にお
いて、窒化チタン膜131の被覆性に支障があってもそ
の部分はタングステン膜132によりほぼ完璧に充填さ
れる〔図2(b)〕。なお、ブランケットCVD法によ
るタングステン膜132の形成に代えてタングステン膜
の選択成長を行なうのは、全ての下層配線の上面の高さ
が同一であるとは限らず,下層配線に達するコンタクト
孔の深さが同一となるとは限らないため、好ましくな
い。
【0029】続いて、層間絶縁膜112の上面の上記タ
ングステン膜132および窒化チタン膜131が完全に
除去されるまでタングステン膜132および窒化チタン
膜131に対してCMP法が施されて、コンタクト孔1
15a等の内部にはそれぞれタングステン膜132aお
よび窒化チタン膜131aからなるコンタクト・プラグ
116が残置形成される。コンタクト・プラグ116の
上端は、概ね平坦であり、さらに、概ね層間絶縁膜11
2の上面に一致している〔図1,図2(c)〕。層間絶
縁膜112の上面が平坦であることから、CMP法によ
りこのようなコンタクト・プラグ116の形成が可能に
なる。CMP法によらずにエッチ・バック法によりこの
ような形状のコンタクト・プラグ116を形成すること
は、タングステン膜132と窒化チタン膜131とに対
するエッチング速度がほぼ等しいエッチング・ガス(も
しくはエッチング条件)がないことから、容易ではな
い。エッチ・バック法に依るならばコンタクト・プラグ
の上端の形状が段差を有することになり、次工程でのア
ルミニウム膜の好ましい形成(選択成長)に支障を来た
すことになる。
【0030】次に、CVD法(減圧CVD(LPCV
D)法)により、コンタクト孔115a,115b,1
15c,115dを充填したコンタクト・プラグ116
の上端には、これらをそれぞれ選択的かつ直接に覆う膜
厚200nm程度のアルミニウム膜142a,142
b,142c,142dが形成される。このときコンタ
クト・プラグ116の上端の形状が上述のようになって
いることから、段差被覆性に左右されない形状のアルミ
ニウム膜142a等の形成が容易になる〔図1,図3
(a)〕。もし仮にコンタクト・プラグ116の上端に
凹凸が存在するならば、アルミニウム膜142a等の上
面が平坦ではなく凹凸を有することになり、後述する上
層配線を構成するアルミニウム合金膜のエッチングの制
御性に支障を生じることになる。
【0031】このアルミニウム膜の選択的なLPCVD
法としては、原料ガスとしてトリ・メチル・アルミニウ
ム(Al(CH3 3 )の気化ガス,ヂ・メチル・アル
ミニウム・ハイドライド(Al・H(CH3 2 )の気
化ガスもしくはトリ・イソ・ブチル・アルミニウム(A
l(CH2 ・CH(CH3 2 3 )の気化ガスが用い
られ、キャリア・ガスとして水素(H2 )および窒素
(N2 )が用いられる。例えばトリ・イソ・ブチル・ア
ルミニウムは20℃,25Pa程度で気化し、ヂ・メチ
ル・アルミニウム・ハイドライドは20℃,270Pa
程度で気化する。トリ・イソ・ブチル・アルミニウムの
気化ガスを原料ガスに用いるときには250℃,130
Pa程度でのLPCVD法が採用され、ヂ・メチル・ア
ルミニウム・ハイドライドの気化ガスを原料ガスに用い
るときには100℃〜250℃,130Pa程度でのL
PCVD法が採用される。
【0032】次に、150℃〜250℃の基板温度のも
とに、スパッタ法により膜厚400nmのアルミニウム
−銅からなるアルミニウム合金膜143が全面に形成さ
れる。このアルミニウム合金膜143の形成には、(後
述する理由から)高温スパッタ法は好ましくない。続い
て、例えばスパッタ法により、全面に膜厚25nm〜5
0nm程度の窒化チタン膜144が形成される〔図3
(b)〕。
【0033】次に、エッチング・ガスとして塩化ボロン
(BCl3 )と塩素(Cl2 )との混合ガスを採用し,
フォト・レジスト膜をマスクに用いた異方性ドライ・エ
ッチングにより、窒化チタン膜144とアルミニウム合
金膜143とのエッチングが順次行なわれる。このと
き、アルミニウム膜142a等もエッチングされるが、
コンタクト・プラグ116の上端を完全に覆うアルミニ
ウム膜142a等を残すことが必要なため、これらアル
ミニウム膜142aのエッチングは可能な限り少なく抑
えることが好ましい。これにより、アルミニウム膜14
2a,142b,142c,142dの上面にそれぞれ
直接に接続されるアルミニウム合金膜143a,143
b,143c,143dが形成され、これらのアルミニ
ウム合金膜143a,143b,143c,143dの
上面をそれぞれ直接に覆う窒化チタン膜144a,14
4b,144c,144dが形成され、上層配線121
a,121b,121c,121dが形成される〔図
1〕。上記フォト・レジスト膜が除去された後、アルミ
ニウム膜等に対する450℃前後での合金化熱処理が施
される。この熱処理により、アルミニウム合金膜143
aとアルミニウム膜142aとの界面は実質的に消滅す
る。
【0034】上記異方性エッチングでは、エッチングの
制御性が要求される。少なくともアルミニウム合金膜1
43とアルミニウム膜142a等との界面近傍では、エ
ッチング速度を低くすることが好ましい。例えば800
Wのパワー,1.3Paのもとで、塩化ボロンおよび塩
素の流量をそれぞれ3sccmおよび6sccmとする
ならば、これらのアルミニウム系の膜のエッチング速度
は50nm/min程度と極めて低くなる。さらにこの
異方性エッチングにおける上記界面の検出手段が必要で
ある。この場合、アルミニウム合金膜143には銅が含
まれていることから、塩化銅(CuCl2 )の発光スペ
クトル分析もしくは銅の2次イオン質量スペクトル分析
(SIMS)によりアルミニウム合金膜143のエッチ
ング終止点の検出を行なう。特にSIMSによるエッチ
ング終止点の検出を行なう場合には、応答の遅延が大き
いことから、上記エッチングにおけるエッチング速度は
低いことが好ましくなる。
【0035】なお、アルミニウム膜142a等の上面が
凹凸を有する場合には、上記界面の検出が不明瞭にな
る。さらに、アルミニウム合金膜143の形成を高温ス
パッタ法により行なうならば、アルミニウム合金膜14
3の成膜時に銅等がアルミニウム膜142a中に拡散さ
れてアルミニウム合金膜143とアルミニウム膜142
a等との界面が不明確になることから、上記異方性エッ
チングにおいて上記モニタリング方法によりアルミニウ
ム膜142a等のエッチングを抑制することは困難にな
る。例えば、本出願人により先に出願した(コンタクト
・プラグの上端がコンタクト孔の上端より低い位置に設
けることを利用した上層配線の製造方法に係わる発明で
ある)特開平6−260441号公報にボーダレン・コ
ントクト孔を適用しても、アルミニウム合金膜およびバ
リア導電体膜をパターニングして上層配線を形成する際
に、コンタクト孔の上端部を充填するアルミニウム合金
膜,バリア導電体膜を選択的に残置させることは異方性
エッチングのマイクロ・ローディング効果から容易では
ない。
【0036】上記第1の実施の形態では、コンタクト・
プラグの上端に選択成長によりアルミニウム膜を形成
し、このアルミニウム膜の存在の利用により発明の目的
の達成がなされている。これに対して本発明の第2の実
施の形態では、上層配線をアルミニウム合金膜を含んで
なる積層導電体膜(のパターン)とコンタクト・プラグ
の上端直上および上端直上近傍における少なくとも積層
導電体膜(のパターン)の側面を直接に覆うアルミニウ
ム膜とにより構成することにより、本発明の目的を達成
している。
【0037】半導体装置の平面模式図である図4(a)
と、図4(a)のAA線およびBB線での断面模式図で
ある図4(b)および図4(c)とを参照すると、本発
明の第2の実施の形態の第1の実施例による半導体装置
も、最小加工寸法が0.4μmでアライメント・マージ
ンが0.05μmとなる0.4μm設計ルール(および
プロセス技術)による多層配線を有した半導体装置であ
り、以下のとおりになっている。なお、図4(b),
(c)の断面模式図でも、煩雑さを回避するために、半
導体基板および導電体膜のみにハッチングを施し、絶縁
体膜に対するハッチングは省いてある。また、以下に記
載する各種の線幅,間隔およびコンタクト孔の口径等に
関しても、エッチング等の製造方法に依存した縮小もし
くは拡大等のゆらぎ(ないしはばらつき)等を無視した
理想的な状態のもとでの値(設計目標値に等しい値)を
前提にして記述してある。
【0038】例えばシリコン基板201aの表面上には
絶縁膜202aを介して下層配線211aa,211a
b,211ac,211ad等が設けられている。な
お、絶縁膜202aは例えば膜厚0.4μm程度のLO
COS型のフィールド酸化膜からなり、絶縁膜202a
の上面は必らずしも平坦である必要はない。さらにな
お、本第2の実施の形態の本第1の実施例での下層配線
も、シリコン基板201aの表面上に設けられたもの
(それぞれの下層配線の上面の高さが同じ場合)に限定
されるのではなく、シリコン基板201aの表面に設け
られた半導体素子を構成する拡散層等を含んでいてもよ
い。これらの下層配線211aa等の最小線幅および最
小間隔はそれぞれ0.4μmであり、最小配線ピッチは
0.8μmである。下層配線211aa等が拡散層でな
い場合、これらの下層配線211aa等の膜厚は例えば
0.4μmである。
【0039】下層配線211aa,211ab,211
ac,211ad等を含めて絶縁膜202aの上面は酸
化シリコン膜からなる層間絶縁膜212aにより覆われ
ている。層間絶縁膜212aの上面は平坦であり、例え
ば下層配線211aa直上での層間絶縁膜の膜厚は1.
0μmである。層間絶縁膜212aには、それぞれ下層
配線211aa,211ab,211ac,211ad
に達するコンタクト孔215aa,215ab,215
ac,215adが設けられている。これらのコンタク
ト孔215aa等の口径は0.4μmであり、最近接の
コンタクト孔(例えばコンタクト孔215aaとコンタ
クト孔215abと)の間隔も0.4μmであり、コン
タクト孔の最小配置ピッチは0.8μmとなる。下層配
線211aaの側面とコンタクト孔215aaの側面と
により形成された空隙部分の幅は、アライメント・マー
ジン以下の値であり,高々0.05μm(50nm)で
ある。
【0040】コンタクト孔215aa,215ab,2
15ac,215adはそれぞれコンタクト・プラグ2
16aにより充填されている。コンタクト・プラグ21
6aの上端は概ね層間絶縁膜212aの上面と一致して
いる。コンタクト・プラグ216aは第1のバリア導電
体膜である例えば窒化チタン膜231aにタングステン
膜232aが積層されてなる。第1のバリア導電体膜は
窒化チタン膜に限定されるものではなく、チタン・タン
グステン膜でもよく、例えば下層配線に拡散層が含まれ
る場合にはチタン膜に窒化チタン膜が積層された膜から
なる。下層配線211aaの上面における窒化チタン膜
231aの膜厚は、バリア導電体膜として機能するため
には、少なくとも50nm程度であることが好ましい。
コンタクト孔215aa等の側面を直接に覆う部分での
窒化チタン膜231aの膜厚は、厚くても下層配線21
1aaの上面に設けられた部分での窒化チタン膜231
aの膜厚の数分の1程度である。
【0041】コンタクト孔215aa,215ab,2
15ac,215adに設けられたコンタクト・プラグ
216aの上端には、それぞれ第2のバリア導電体膜で
ある膜厚50nm程度の窒化チタン膜241aa,24
1ab,241ac,241adが直接に接続されてい
る。これらの窒化チタン膜241aa,241ab,2
41ac,241adは、それぞれ層間絶縁膜212a
の上面を直接に覆う姿態を有してそれぞれ層間絶縁膜2
12aの上面上に延在している。これらの窒化チタン膜
241aa,241ab,241ac,241adの最
小線幅および最小間隔はそれぞれ0.4μmである。第
2のバリア導電体膜としては窒化チタン膜に限定される
ものではなく、チタン膜,チタン膜と窒化チタン膜との
積層膜,チタン・タングステン膜でもよい。これらの窒
化チタン膜241aa,241ab,241ac,24
1adの上面には、それぞれの上面を直接に覆う姿態を
有し,これらの窒化チタン膜と同一形状のアルミニウム
合金膜243aa,243ab,243ac,243a
dが設けられている。アルミニウム合金膜243aa等
の膜厚は例えば0.4μmであり、例えば0.5wt.
%の銅を含んだアルミニウム合金からなる。
【0042】これらのアルミニウム合金膜243aa,
243ab,243ac,243adの上面は、それぞ
れ第3のバリア導電体膜である例えば膜厚25nm〜5
0nmの窒化チタン膜244aa,244ab,244
ac,244adにより直接に覆われている。第3のバ
リア導電体膜は窒化チタン膜に限定されものではなく、
チタン・タングステン膜でもよい。さらに、窒化チタン
膜244aa,244ab,244ac,244adの
上面は、それぞれ酸化シリコン膜キャップ246aa,
246ab,246ac,246adにより直接に覆わ
れている。例えば窒化チタン膜241aa,アルミニウ
ム合金膜243aaおよび窒化チタン膜244aaから
なる積層導電体膜(パターン)は、コンタクト孔215
aaにおいて、このコンタクト孔215aaを充填する
コンタクト・プラグ216aの上端を完全に覆うとは限
らない。これはフォト・リソグラフィにおけるアライメ
ントのずれに由来するものであり、この積層導電体膜に
覆われないコンタクト・プラグ216aの露出部分の最
大幅は(アライメント・マージンに等しく)50nm程
度である。
【0043】例えば窒化チタン膜241aa,アルミニ
ウム合金膜243aaおよび窒化チタン膜244aaか
らなる積層導電体膜(パターン)では、コンタクト孔2
15aaを充填するコンタクト・プラグ216aの上端
直上およびこの上端直上から例えば0.2μm以内の近
傍のこの積層導電体膜の側面は膜厚50nm〜100n
mのアルミニウム膜247aaにより直接に覆われてい
る。さらにこのアルミニウム膜247aaは、この積層
導電体膜に覆われないコンタクト・プラグ216aの露
出部分も直接かつ完全に覆っている。
【0044】コンタクト孔215aaを介して下層配線
211aaに接続される上層配線221aaは窒化チタ
ン膜241aa,アルミニウム合金膜243aa,窒化
チタン膜244aaおよびアルミニウム膜247aaか
ら構成され、コンタクト孔215abを介して下層配線
211abに接続される上層配線221abは窒化チタ
ン膜241ab,アルミニウム合金膜243ab,窒化
チタン膜244abおよびアルミニウム膜247abか
ら構成され、コンタクト孔215acを介して下層配線
211acに接続される上層配線221acは窒化チタ
ン膜241ac,アルミニウム合金膜243ac,窒化
チタン膜244acおよびアルミニウム膜247acか
ら構成され、コンタクト孔215adを介して下層配線
211adに接続される上層配線221adは窒化チタ
ン膜241ad,アルミニウム合金膜243ad,窒化
チタン膜244adおよびアルミニウム膜247adか
ら構成されている。
【0045】本第2の実施の形態の本第1の実施例で
は、アルミニウム膜247aa等の存在が重要になる
(ここで、例えばアルミニウム膜247aaが存在しな
いならば、通常のボーダレス・コンタクト孔を有した多
層配線構造と同じになり、本発明の課題を解決できない
ことになる)。例えばコンタクト孔215aaの上端で
は、窒化チタン膜241aaとアルミニウム膜247a
aとによりコンタクト・プラグ216aの上端が完全に
覆われることになり、上層配線221aaとコンタクト
・プラグ216aとの接触面積は(0.4μm)2 にな
る。このため本第2の実施の形態の本第1の実施例も、
上記第1の実施の形態の上記一実施例と同様に、上層配
線とコンタクト・プラグとの間のコンタクト抵抗の増大
を抑制することが容易になり、コンタクト孔の上端部あ
るいはその近傍における上層配線の電流密度の局所的な
増大を抑制することが容易になり、EM耐性の低下を抑
制することが容易になる。上層配線の間隔が0.4μm
(最小加工寸法)より狭くなるのは、それぞれ上層配線
全体ではなくコンタクト孔上端およびそと近傍の部分に
限定されることから、隣接する上層配線間のカップリン
グ容量の増大を低く抑えることが容易になる(なお、上
記アルミニウム膜247aa等が上記積層導電体膜(パ
ターン)の側面全体に設けられていることは、隣接する
上層配線間のカップリング容量を増大させることから、
好ましくない)。
【0046】本第2の実施の形態の本第1の実施例によ
る上層配線は、上記第1の実施の形態の上記一実施例に
よる上層配線より膜厚が厚くなっている。しかしながら
この膜厚増はカップリング容量の増大をほとんど引き起
さない。EMによりコンタクト孔直上(およびその近
傍)にアルミニウム(合金)のボイドが発生しない限
り、窒化チタンの抵抗率がアルミニウム(合金)の抵抗
率より1桁〜2桁程度高いことから、両実施例の上層配
線ともアルミニウム合金膜のみが電流パスとして機能す
るためである。さらに、本第2の実施の形態では、アル
ミニウム合金膜の上面と底面とにそれぞれ窒化チタン膜
が設けられていることから、上記第1の実施の形態より
SM耐性の高い上層配線が実現できる。さらにまた、E
Mによりコンタクト孔直上(およびその近傍)にアルミ
ニウム(合金)のボイドが発生した場合でも、本第2の
実施の形態の本第1の実施例による上層配線の方が上記
第1の実施の形態の上記一実施例による上層配線より有
利である。
【0047】半導体装置の主要製造工程の平面模式図で
ある図5と、図5のAA線での断面模式図である図6
と、図4とを併せて参照すると、本第2の実施の形態の
本第1の実施例の半導体装置は、次のとおりに形成され
る。
【0048】まず、シリコン基板201aの表面を覆う
例えば膜厚0.4μm程度のLOCOS型のフィールド
酸化膜からなる絶縁膜202aが形成される。シリコン
基板201aの表面もしくは表面上に、(例えば絶縁膜
202aを介して)下層配線211aa,211ab,
211ac,211ad等が形成される。この場合、シ
リコン基板201aの表面を基準にすると、絶縁膜20
2aの平坦な部分の上面と高さは概ね0.2μm程度で
ある。(シリコン基板201aの表面に形成された拡散
層を除いた)下層配線211aa等の膜厚は例えば0.
4μmである。全面に酸化シリコン膜が形成され、CM
P法によりこの酸化シリコン膜の上面が平坦化されて、
層間絶縁膜212aが形成される。(絶縁膜202aの
平坦な部分の上面に形成された)下層配線211aaの
上面と層間絶縁膜212aの上面との差は例えば1.0
μmである。異方性エッチングを用いたフォト・リソグ
ラフィにより、層間絶縁膜212aには0.4μmの口
径を有してそれぞれ下層配線211aa,211ab,
211ac,211adに達するコンタクト孔215a
a,215ab,215ac,215adが形成される
〔図4〕。なお、下層配線に下層配線211aaの上面
と0.4μm以上の高低差の上面を有した下層配線(例
えばシリコン基板201aの表面に形成された拡散層
等)が含まれている場合、上記フォト・リソグラフィと
は別のフォト・リソグラフィによりそれらの下層配線に
達するコンタクト孔を形成することが好ましい。
【0049】次に、スパッタ法(好ましくはコリメトリ
・スパッタ法)により、コンタクト孔215aa等を含
めて全面に窒化チタン膜が形成される。下層配線211
aa等に対して窒化チタン膜がバリア導電体膜として機
能するためには、コンタクト孔215aa等の底部での
下層配線211aa等の上面では、窒化チタン膜の膜厚
が50nm程度になることが好ましい。なお、下層配線
に拡散層が含まれる場合には、窒化チタン膜の下に前も
ってチタン膜を形成しておくことが好ましい。続いて、
ブランケットCVD法により、全面に膜厚400nm〜
500nm程度のタングステン膜が形成される。
【0050】続いて、層間絶縁膜212aの上面の上記
タングステン膜および窒化チタン膜が完全に除去される
までCMP法が施されて、コンタクト孔215aa等の
内部にはそれぞれタングステン膜232aおよび窒化チ
タン膜231aからなるコンタクト・プラグ216aが
残置形成される。コンタクト・プラグ216aの上端
は、概ね平坦であり、さらに、概ね層間絶縁膜212a
の上面に一致している〔図4〕。
【0051】次に、例えばスパッタ法により全面に膜厚
50nmの(第2のバリア導電体膜である)第2の窒化
チタン膜が形成され、例えば400℃前後の温度での高
温スパッタ法により全面に膜厚400nmの(銅を含ん
でなる)アルミニウム合金膜が形成され、全面に例えば
スパッタ法により膜厚25nm〜50nmの(第3のバ
リア導電体膜である)第3の窒化チタン膜が形成され
る。さらに全面にCVD法により酸化シリコン膜が形成
される。上記第1の実施の形態と相違して本第2の実施
の形態では、(コンタント・プラグを覆うアルミニウム
膜が存在せずに)第2の窒化チタン膜の表面にこのアル
ミニウム合金膜を形成することになるため、高温スパッ
タ法を採用することが可能になる。
【0052】フォト・レジスト膜(図示せず)をマスク
にした上記酸化シリコン膜に対する異方性エッチングが
行なわれ、酸化シリコン膜キャップ246aa,246
ab,246ac,246adが形成される。さらにこ
のフォト・レジスト膜をマスクにして、塩素と塩化ボロ
ンとの混合ガスをエッチング・ガスに用いた異方性エッ
チングが上記第3の窒化チタン膜,アルミニウム合金膜
および第2の窒化チタン膜に対して順次行なわれ、窒化
チタン膜244aa,244ab,244ac,244
adと、アルミニウム合金膜243aa,243ab,
243ac,243adと、窒化チタン膜241aa,
241ab,241ac,241adとが形成される
〔図4,図5(a),図6(a)〕。
【0053】塩素と塩化ボロンとの混合ガスを用いた異
方性エッチングに際して、コンタクト・プラグ216a
を構成してコンタクト孔215aa等の側面を直接に覆
う窒化チタン膜231aはマイクロ・ローディング効果
によりかなり激しくエッチング除去されるはずである
が、実際にはほとんどエッチングされない(エッチング
の際に生ずるデポジションによるものともとも推測され
るが、明確な原因は不明である)。上述したようにこの
第1の窒化チタン膜をコリメトリ・スパッタ法により形
成しておくならば、このようなことをほとんど危惧しな
くてすむ。第1のバリア導電体膜をチタン・タングステ
ン膜で形成するならば、この危惧はさらに確実に回避で
きる。なお、この窒化チタン膜231aが多少エッチン
グ除去されてコンタクト孔215aa等の側壁に沿った
空隙部が形成されたとしても、後工程でのアルミニウム
膜の選択成長によってこの空隙部は充填される。
【0054】上記フォト・レジスト膜が除去された後、
それぞれのコンタクト孔215aaに対応して0.8μ
m□の開口部を有するフォト・レジスト膜252aが形
成される。例えばコンタクト孔215aaとコンタクト
孔215abとのように、2つのコンタクト孔が最近接
の位置にある場合には、このフォト・レジスト膜252
aのこれらのコンタクト孔に対応した開口部は接続され
ることになる〔図5(b),図6(b)〕。
【0055】続いて、上記フォト・レジスト膜252a
をマスクにしたアルミニウム膜の選択的なLPCVD法
により、窒化チタン膜241aa,アルミニウム合金膜
243aaおよび窒化チタン膜244aa等からなる積
層導電体膜(パターン)の露出した側面と、コンタクト
・プラグ216aの露出した上面とに、アルミニウム膜
247aa等が選択的に形成される。このときのLPC
VD法は、フォト・レジスト膜252aをマスクとして
利用することから、100℃〜150℃程度の基板温度
で行なうことが必要であり、原料ガスとしてはトリ・メ
チル・アルミニウムの気化ガスもしくはジ・メチル・ア
ルミニウム・ハイドライドの気化ガスを用いることが好
ましい。その後、フォト・レジスト膜252aが除去さ
れ、450℃前後での合金加熱処理が施される〔図
4〕。
【0056】本第2の実施の形態の本第1の実施例に関
わる製造方法では、上層配線を構成する積層導電体膜
(パターン)の加工形成に際して、上記第1の実施の形
態で要求されたような制御性は不用である。
【0057】半導体装置の平面模式図である図7(a)
と、図7(a)のAA線およびBB線での断面模式図で
ある図7(b)および図7(c)とを参照すると、本発
明の第2の実施の形態の第2の実施例による半導体装置
も、最小加工寸法が0.4μmでアライメント・マージ
ンが0.05μmとなる0.4μm設計ルール(および
プロセス技術)による多層配線を有した半導体装置であ
り、本第2の実施の形態の上記第1の実施例による半導
体装置との主な相違点はコンタクト孔(コンタクト・プ
ラグ)の上端直上および上端直上近傍における上層配線
の上面が第3のバリア導電体膜の代りにアルミニウム膜
により覆われているという点であり、以下のとおりにな
っている。なお、図7(b),(c)の断面模式図で
も、煩雑さを回避するために、半導体基板および導電体
膜のみにハッチングを施し、絶縁体膜に対するハッチン
グは省いてある。
【0058】例えばシリコン基板201bの表面上には
絶縁膜202bを介して下層配線211ba,211b
b,211bc,211bd等が設けられている。な
お、絶縁膜202bは例えば膜厚0.4μm程度のLO
COS型のフィールド酸化膜からなり、絶縁膜202b
の上面は必らずしも平坦である必要はない。さらにな
お、本第2の実施の形態の本第1の実施例での下層配線
も、シリコン基板201bの表面上に設けられたもの
(それぞれの下層配線の上面の高さが同じ場合)に限定
されるのではなく、シリコン基板201bの表面に設け
られた半導体素子を構成する拡散層等を含んでいてもよ
い。これらの下層配線211ba等の最小線幅および最
小間隔はそれぞれ0.4μmであり、最小配線ピッチは
0.8μmである。下層配線211ba等が拡散層でな
い場合、これらの下層配線211ba等の膜厚は例えば
0.4μmである。
【0059】下層配線211ba,211bb,211
bc,211bd等を含めて絶縁膜202bの上面は酸
化シリコン膜からなる層間絶縁膜212bにより覆われ
ている。層間絶縁膜212bの上面は平坦であり、例え
ば下層配線211ba直上での層間絶縁膜の膜厚は0.
95μmである。層間絶縁膜212bの上面は膜厚25
0nm程度の窒化シリコン膜213により、直接に覆わ
れている。窒化シリコン膜213と層間絶縁膜212b
との積層絶縁膜には、それぞれ下層配線211ba,2
11bb,211bc,211bdに達するコンタクト
孔215ba,215bb,215bc,215bdが
設けられている。これらのコンタクト孔215ba等の
口径は0.4μmであり、最近接のコンタクト孔(例え
ばコンタクト孔215baとコンタクト孔215bb
と)の間隔も0.4μmであり、コンタクト孔の最小配
置ピッチは0.8μmとなる。下層配線211baの側
面とコンタクト孔215baの側面とにより形成された
空隙部分の幅は、アライメント・マージン以下の値であ
り,高々0.05μm(50nm)である。
【0060】コンタクト孔215ba,215bb,2
15bc,215bdはそれぞれコンタクト・プラグ2
16bにより充填されている。コンタクト・プラグ21
6bの上端は概ね窒化シリコン膜213の上面と一致し
ている。コンタクト・プラグ216bは第1のバリア導
電体膜である例えば窒化チタン膜231bにタングステ
ン膜232bが積層されてなる。例えば下層配線に拡散
層が含まれる場合にはチタン膜に窒化チタン膜が積層さ
れた膜からなる。下層配線211baの上面における窒
化チタン膜231bの膜厚は、バリア導電体膜として機
能するためには、少なくとも50nm程度であることが
好ましい。コンタクト孔215ba等の側面を直接に覆
う部分での窒化チタン膜231bの膜厚は、厚くても下
層配線211baの上面に設けられた部分での窒化チタ
ン膜231bの膜厚の数分の1程度である。なお、本第
2の実施例では、第1のバリア導電体膜はチタン・タン
グステン膜からなることが好ましくない。
【0061】コンタクト孔215ba,215bb,2
15bc,215adに設けられたコンタクト・プラグ
216bの上端には、それぞれ第2のバリア導電体膜で
ある膜厚50nm程度の窒化チタン膜241ba,24
1bb,241bc,241bdが直接に接続されてい
る。これらの窒化チタン膜241ba,241bb,2
41bc,241bdは、それぞれ窒化シリコン膜21
3の上面を直接に覆う姿態を有してそれぞれ達化シリコ
ン膜213の上面上に延在している。これらの窒化チタ
ン膜241ba,241bb,241bc,241bd
の最小線幅および最小間隔はそれぞれ0.4μmであ
る。第2のバリア導電体膜としては、チタン膜,窒化チ
タン膜,もしくはチタン膜と窒化チタン膜との積層膜で
あることが好ましく、チタン・タングステン膜は好まし
くない。これらの窒化チタン膜241ba,241b
b,241bc,241bdの上面には、それぞれの上
面を直接に覆う姿態を有し,これらの窒化チタン膜と同
一形状のアルミニウム合金膜243ba,243bb,
243bc,243bdが設けられている。アルミニウ
ム合金膜243ba等の膜厚は例えば0.4μmであ
り、例えば0.5wt.%の銅を含んだアルミニウム合
金からなる。
【0062】それぞれコンタクト孔215ba,215
bb,215bc,215bdの上端直上および上端直
上から0.2μmの範囲の除いて、アルミニウム合金膜
243ba,243bb,243bc,243bdの上
面は、それぞれ第3のバリア導電体膜である例えば膜厚
25nm〜50nmのチタン・タングステン膜245b
a,245bb,245bc,245bdにより直接に
覆われている。さらに、チタン・タングステン膜145
ba,145bb,145bc,145bdの上面は、
それぞれ酸化シリコン膜キャップ246ba,246b
b,246bc,246bdにより直接に覆われてい
る。さらにまた、酸化シリコン膜キャップ246ba,
チタン・タングステン膜ba,アルミニウム合金膜24
3baおよび窒化チタン膜241baからなる積層膜の
側面と、酸化シリコン膜キャップ246bb,チタン・
タングステン膜bb,アルミニウム合金膜243bbお
よび窒化チタン膜241bbからなる積層膜の側面と、
酸化シリコン膜キャップ246bc,チタン・タングス
テン膜bc,アルミニウム合金膜243bcおよび窒化
チタン膜241bcからなる積層膜の側面と、酸化シリ
コン膜キャップ246bd,チタン・タングステン膜b
d,アルミニウム合金膜243bdおよび窒化チタン膜
241bdからなる積層膜の側面とはそれぞれ例えば膜
厚50nm程度の酸化シリコン膜スペーサ248bによ
り直接に覆われている。本第2の実施の形態の本第2の
実施例では、第3のバリア導電体膜はチタン・タングク
テン膜であることが好ましい。
【0063】例えばアルミニウム合金膜243baおよ
び窒化チタン膜244baからなる積層導電体膜(パタ
ーン)は、コンタクト孔215baにおいて、このコン
タクト孔215baを充填するコンタクト・プラグ21
6bの上端を完全に覆うとは限らない。これはフォト・
リソグラフィにおけるアライメントのずれに由来するも
のであり、この積層導電体膜に覆われないコンタクト・
プラグ216bの露出部分の最大幅は(アライメント・
マージンに等しく)50nm程度である。
【0064】酸化シリコン膜キャップ246baと酸化
シリコン膜スペーサ248bとに覆われていない部分に
おいて、アルミニウム合金膜243baおよび窒化チタ
ン膜244baからなる積層導電体膜(パターン)の上
面並びに側面と、この積層導電体膜(パターン)に覆わ
れずに露出したコンタクト孔215baを充填するコン
タクト・プラグ216bの上端とが膜厚50nm〜10
0nmのアルミニウム膜247baにより直接に覆われ
ている。上層配線221baは、アルミニウム膜247
ba,チタン・タングステン膜247ba,アルミニウ
ム合金膜243baおよび窒化チタン膜241baから
構成されている。酸化シリコン膜キャップ246bbと
酸化シリコン膜スペーサ248bとに覆われていない部
分において、アルミニウム合金膜243bbおよび窒化
チタン膜244bbからなる積層導電体膜(パターン)
の上面並びに側面と、この積層導電体膜(パターン)に
覆われずに露出したコンタクト孔215bbを充填する
コンタクト・プラグ216bの上端とが膜厚50nm〜
100nmのアルミニウム膜247bbにより直接に覆
われている。上層配線221bbは、アルミニウム膜2
47bb,チタン・タングステン膜247bb,アルミ
ニウム合金膜243bbおよび窒化チタン膜241bb
から構成されている。酸化シリコン膜キャップ246b
cと酸化シリコン膜スペーサ248bとに覆われていな
い部分において、アルミニウム合金膜243bcおよび
窒化チタン膜244bcからなる積層導電体膜(パター
ン)の上面並びに側面と、この積層導電体膜(パター
ン)に覆われずに露出したコンタクト孔215bcを充
填するコンタクト・プラグ216bの上端とが膜厚50
nm〜100nmのアルミニウム膜247bcにより直
接に覆われている。上層配線221bcは、アルミニウ
ム膜247bc,チタン・タングステン膜247bc,
アルミニウム合金膜243bcおよび窒化チタン膜24
1bcから構成されている。酸化シリコン膜キャップ2
46bdと酸化シリコン膜スペーサ248bとに覆われ
ていない部分において、アルミニウム合金膜243bd
および窒化チタン膜244bdからなる積層導電体膜
(パターン)の上面並びに側面と、この積層導電体膜
(パターン)に覆われずに露出したコンタクト孔215
bdを充填するコンタクト・プラグ216bの上端とが
膜厚50nm〜100nmのアルミニウム膜247bd
により直接に覆われている。上層配線221bdは、ア
ルミニウム膜247bd,チタン・タングステン膜24
7bd,アルミニウム合金膜243bdおよび窒化チタ
ン膜241bdから構成されている。
【0065】本第2の実施の形態の本第2の実施例で
は、本第2の実施の形態の上記第1の実施例におけるア
ルミニウム膜247aa,247ab,247ac,2
47adの代りの機能をアルミニウム膜247ba,2
47bb,247bc,247bdがそれぞれ果してい
る。
【0066】半導体装置の主要製造工程の断面模式図で
あり図7のBB線での断面模式図である図8と、図7と
を併せて参照すると、本第2の実施の形態の本第2の実
施例の半導体装置は、次のとおりに形成される。
【0067】まず、シリコン基板201bの表面を覆う
例えば膜厚0.4μm程度のLOCOS型のフィールド
酸化膜からなる絶縁膜202bが形成される。シリコン
基板201bの表面もしくは表面上に、(例えば絶縁膜
202bを介して)下層配線211ba,211bb,
211bc,211bd等が形成される。(シリコン基
板201bの表面に形成された拡散層を除いた)下層配
線211ba等の膜厚は例えば0.4μmである。全面
に酸化シリコン膜が形成され、CMP法によりこの酸化
シリコン膜の上面が平坦化されて、層間絶縁膜212b
が形成される。(絶縁膜202bの平坦な部分の上面に
形成された)下層配線211baの上面と層間絶縁膜2
12bの上面との差は例えば0.95μmである。CV
D法により、層間絶縁膜212bの上面を覆う膜厚50
nm程度の窒化シリコン膜213が形成される。異方性
エッチングを用いたフォト・リソグラフィにより、窒化
シリコン膜213および層間絶縁膜212bからなる積
層絶縁膜には0.4μmの口径を有してそれぞれ下層配
線211ba,211bb,211bc,211bdに
達するコンタクト孔215ba,215bb,215b
c,215bdが形成される〔図7〕。なお、下層配線
に下層配線211baの上面と0.4μm以上の高低差
の上面を有した下層配線(例えばシリコン基板201b
の表面に形成された拡散層等)が含まれている場合、上
記フォト・リソグラフィとは別のフォト・リソグラフィ
によりそれらの下層配線に達するコンタクト孔を形成す
ることが好ましい。
【0068】次に、スパッタ法(好ましくはコリメトリ
・スパッタ法)により、コンタクト孔215ba等を含
めて全面に窒化チタン膜が形成される。下層配線211
ba等に対して窒化チタン膜がバリア導電体膜として機
能するためには、コンタクト孔215ba等の底部での
下層配線211ba等の上面では、窒化チタン膜の膜厚
が50nm程度になることが好ましい。なお、下層配線
に拡散層が含まれる場合には、窒化チタン膜の下に前も
ってチタン膜を形成しておくことが好ましい。続いて、
ブランケットCVD法により、全面に膜厚400nm〜
500nm程度のタングステン膜が形成される。
【0069】続いて、窒化シリコン膜213の上面の上
記タングステン膜および窒化チタン膜が完全に除去され
るまでCMP法が施されて、コンタクト孔215ba等
の内部にはそれぞれタングステン膜232bおよび窒化
チタン膜231bからなるコンタクト・プラグ216b
が残置形成される。コンタクト・プラグ216bの上端
は、概ね平坦であり、さらに、概ね窒化シリコン膜21
3の上面に一致している〔図7〕。
【0070】次に、例えばスパッタ法により全面に膜厚
50nmの(第2のバリア導電体膜である)第2の窒化
チタン膜が形成され、例えば400℃前後の温度での高
温スパッタ法により全面に膜厚400nmの(銅を含ん
でなる)アルミニウム合金膜が形成され、全面に例えば
スパッタ法により膜厚25nm〜50nmの(第3のバ
リア導電体膜である)第3の窒化チタン膜が形成され
る。さらに全面にCVD法により酸化シリコン膜が形成
される。上記第1の実施の形態と相違して本第2の実施
の形態では、(コンタント・プラグを覆うアルミニウム
膜が存在せずに)第2の窒化チタン膜の表面にこのアル
ミニウム合金膜を形成することになるため、高温スパッ
タ法を採用することが可能になる。
【0071】フォト・レジスト膜(図示せず)をマスク
にして弗素系のエッチング・ガスを用いた異方性エッチ
ングが上記酸化シリコン膜およびチタン・タングステン
膜に対して順次施されて、酸化シリコン膜キャップ24
6ba,246bb,246bc,246bdと、チタ
ン・タングステン膜245ba,245bb,245b
c,245bdとが形成される。さらにこのフォト・レ
ジスト膜をマスクにして、塩素と塩化ボロンとの混合ガ
スをエッチング・ガスに用いた異方性エッチングが上記
アルミニウム合金膜および第2の窒化チタン膜に対して
順次行なわれ、アルミニウム合金膜243ba,243
bb,243bc,243bdと、窒化チタン膜241
ba,241bb,241bc,241bdとが形成さ
れる。
【0072】塩素と塩化ボロンとの混合ガスを用いた異
方性エッチングに際して、コンタクト・プラグ216b
を構成してコンタクト孔215ba等の側面を直接に覆
う窒化チタン膜231bはマイクロ・ローディング効果
によりかなり激しくエッチング除去されるはずである
が、実際にはほとんどエッチングされない。なお、この
窒化チタン膜231bが多少エッチング除去されてコン
タクト孔215ba等の側壁に沿った空隙部が形成され
たとしても、後工程でのアルミニウム膜の選択成長によ
ってこの空隙部は充填される。
【0073】上記フォト・レジスト膜が除去された後、
段差被覆性に優れたCVD法により、全面に膜厚50n
m程度の酸化シリコン膜248が形成される〔図8
(a)〕。この酸化シリコン膜248がエッチ・バック
されて酸化シリコン膜スペーサ248bが形成される。
【0074】次に、それぞれのコンタクト孔215ba
に対応して0.8μm□の開口部を有するフォト・レジ
スト膜252bが形成される。例えばコンタクト孔21
5baとコンタクト孔215bbとのように、2つのコ
ンタクト孔が最近接の位置にある場合には、このフォト
・レジスト膜252bのこれらのコンタクト孔に対応し
た開口部は接続されることになる。フォト・レジスト膜
252bをマスクにして、緩衝弗酸によるウェット・エ
ッチングが行なわれ、酸化シリコン膜スペーサ248b
と、酸化シリコン膜キャップ246ba,246bb,
246bc,246bdと、チタン・タングステン膜2
45ba,245bb,245bc,245bdとが除
去される〔図8(b)〕。このウェット・エッチングの
際に、層間絶縁膜212bの上面は窒化シリコン膜21
3により覆われているためエッチングされない。また、
第1および第2のバリア導電体膜はそれぞれ窒化チタン
膜からなるため窒化チタン膜231bと窒化チタン膜2
41ba,241bb,241bc,241bdもエッ
チングされないことになる。
【0075】次に、上記フォト・レジスト膜252bが
除去された後、アルミニウム膜の選択的なLPCVD法
により、アルミニウム合金膜243aaおよび窒化チタ
ン膜244aa等からなる積層導電体膜(パターン)の
露出した側面並びに上面と、コンタクト・プラグ216
bの露出した上面とに、アルミニウム膜247ba等が
選択的に形成される。このときのLPCVD法は、上記
第1の実施例より高い基板温度(例えば250℃)で個
々なうことが可能である。その後、フォト・レジスト膜
252aが除去され、450℃前後での合金加熱処理が
施される〔図7〕。
【0076】上記第1の実施の形態,第2の実施の形態
ではそれぞれ選択成長によるアルミニウム膜を採用する
ことにより目的の達成が行なわれたが、本発明はこれら
に限定されるものではない。本発明の第3の実施の形態
では、層間絶縁膜の表面にコンタクト孔と重複する凹部
を設けてコンタクト孔の上端部を実効的に広げり手段が
採用されている。
【0077】半導体装置の平面模式図である図9(a)
と、図9(a)のAA線およびBB線での断面模式図で
ある図9(b)および図9(c)とを参照すると、本発
明の第3の実施の形態の一実施例による半導体装置も、
最小加工寸法が0.4μmでアライメント・マージンが
0.05μmとなる0.4μm設計ルール(およびプロ
セス技術)による多層配線を有した半導体装置であり、
以下のとおりになっている。なお、図9(b),(c)
の断面模式図でも、煩雑さを回避するために、半導体基
板および導電体膜のみにハッチングを施し、絶縁体膜に
対するハッチングは省いてある。
【0078】例えばシリコン基板301の表面上には絶
縁膜302を介して下層配線311a,311b,31
1c,311d等が設けられている。なお、絶縁膜30
2は例えば膜厚0.4μm程度のLOCOS型のフィー
ルド酸化膜からなり、絶縁膜302の上面は必らずしも
平坦である必要はない。さらになお、本第3の実施の形
態の本一実施例での下層配線も、シリコン基板301の
表面上に設けられたもの(それぞれの下層配線の上面の
高さが同じ場合)に限定されるのではなく、シリコン基
板301の表面に設けられた半導体素子を構成する拡散
層等を含んでいてもよい。これらの下層配線311a等
の最小線幅および最小間隔はそれぞれ0.4μmであ
り、最小配線ピッチは0.8μmである。下層配線31
1a等が拡散層でない場合、これらの下層配線311a
等の膜厚は例えば0.4μmである。
【0079】下層配線311a,311b,311c,
311d等を含めて絶縁膜302の上面は酸化シリコン
膜からなる層間絶縁膜312により覆われている。層間
絶縁膜312の上面は平坦であり、例えば下層配線31
1a直上での層間絶縁膜の膜厚は1.0μmである。層
間絶縁膜312には、それぞれ下層配線311a,31
1b,311c,311dに達するコンタクト孔315
a,315b,315c,315dと、これらのコンタ
クト孔315a,315b,315c,315dに重複
し,これらのコンタクト孔315a,315b,315
c,315dに接続される上層配線の長手方向に延在す
る姿態を有した凹部314a,314b,314c,3
14dとが設けられている。これらの凹部314a,3
14b,314c,314dは、上層配線の長手方向で
の長さが例えばそれぞれ0.6μmであり、長手方向に
直交する方向での幅はそれぞれ0.4μmであり、底面
の(層間絶縁膜312上面からの)深さは例えばそれぞ
れ0.2μmである。コンタクト孔315a,315
b,315c,315dはそれぞれ凹部314a,31
4b,314c,314dの底面の一部を貫通する姿態
を有している。これらのコンタクト孔315a等の口径
は0.4μmであり、最近接のコンタクト孔(例えばコ
ンタクト孔315aとコンタクト孔315bと)の間隔
も0.4μmであり、コンタクト孔の最小配置ピッチは
0.8μmとなる。下層配線311aの側面とコンタク
ト孔315aの側面とにより形成された空隙部分の幅
は、アライメント・マージン以下の値であり,高々0.
05μm(50nm)である。
【0080】凹部314aおよびコンタクト孔315a
と、凹部314bおよびコンタクト孔315bと、凹部
314cおよびコンタクト孔315cと、凹部314d
およびコンタクト孔315dとは、それぞれコンタクト
・プラグ316により充填されている。コンタクト・プ
ラグ316の上端は、概ね層間絶縁膜312の上面と一
致し,概ね平坦である。コンタクト・プラグ316は第
1のバリア導電体膜である例えば窒化チタン膜331に
タングステン膜332が積層されてなる。第1のバリア
導電体膜は窒化チタン膜に限定されるものではなく、チ
タン・タングステン膜でもよく、例えば下層配線に拡散
層が含まれる場合にはチタン膜に窒化チタン膜が積層さ
れた膜からなる。凹部314aの底部および下層配線3
11aの上面における窒化チタン膜331の膜厚は、バ
リア導電体膜として機能するためには、少なくとも50
nm程度であることが好ましい。コンタクト孔315a
等の側面を直接に覆う部分での窒化チタン膜331の膜
厚は、厚くても下層配線311aの上面に設けられた部
分での窒化チタン膜331の膜厚の数分の1程度であ
る。
【0081】凹部314aおよびコンタクト孔315a
に設けられたコンタクト・プラグ316,凹部314b
およびコンタクト孔315bに設けられたコンタクト・
プラグ316,凹部314cおよびコンタクト孔315
cに設けられたコンタクト・プラグ316,凹部314
dおよびコンタクト孔315dに設けられたコンタクト
・プラグ316の上端には、それぞれ第2のバリア導電
体膜である膜厚50nm程度の窒化チタン膜341a,
341b,341c,341dが直接に接続されてい
る。これらの窒化チタン膜341a,341b,341
c,341dは、それぞれ層間絶縁膜212aの上面を
直接に覆う姿態を有してそれぞれ層間絶縁膜212aの
上面上に延在している。これらの窒化チタン膜341
a,341b,341c,341dの最小線幅および最
小間隔はそれぞれ0.4μmである。第2のバリア導電
体膜としては窒化チタン膜に限定されるものではなく、
チタン膜,チタン膜と窒化チタン膜との積層膜,あるい
はチタン・タングステン膜でもよい。これらの窒化チタ
ン膜341a,341b,341c,341dの上面に
は、それぞれの上面を直接に覆う姿態を有し,これらの
窒化チタン膜と同一形状のアルミニウム合金膜343
a,343b,343c,343dが設けられている。
アルミニウム合金膜343a等の膜厚は例えば0.4μ
mであり、例えば0.5wt.%の銅を含んだアルミニ
ウム合金からなる。
【0082】これらのアルミニウム合金膜343a,3
43b,343c,343dの上面は、それぞれ第3の
バリア導電体膜である例えば膜厚25nm〜50nmの
窒化チタン膜344a,344b,344c,344d
により直接に覆われている。第3のバリア導電体膜は窒
化チタン膜に限定されものではなく、チタン・タングス
テン膜でもよい。凹部314a並びにコンタクト孔31
5aを介して下層配線311aに接続される上層配線3
21aは窒化チタン膜341a,アルミニウム合金膜3
43aおよび窒化チタン膜344aから構成され、凹部
314b並びにコンタクト孔315bを介して下層配線
311bに接続される上層配線321bは窒化チタン膜
341b,アルミニウム合金膜343bおよび窒化チタ
ン膜344bから構成され、凹部314c並びにコンタ
クト孔315cを介して下層配線311cに接続される
上層配線321cは窒化チタン膜341c,アルミニウ
ム合金膜343cおよび窒化チタン膜344cから構成
され、凹部314d並びにコンタクト孔315dを介し
て下層配線311dに接続される上層配線321dは窒
化チタン膜341d,アルミニウム合金膜343dおよ
び窒化チタン膜344dから構成されている。
【0083】上層配線321aは、凹部314a並びに
コンタクト孔315aにおいて、この凹部314a並び
にコンタクト孔315aを充填するコンタクト・プラグ
316の上端を完全に覆うとは限らない。これはフォト
・リソグラフィにおけるアライメントのずれに由来する
ものであり、この積層導電体膜に覆われないコンタクト
・プラグ316の露出部分の最大幅は(アライメント・
マージンに等しく)50nm程度である。しかしなが
ら、アライメントずれを考慮して上層配線321aとコ
ンタクト・プラグ316との接触面積が最小になったと
しても、(0.6−0.05)×(0.4−0.05)
μm=0.1925μm2 であるから、この接触面積は
(0.4μm)2 より大きくなる。このため、本第3の
実施の形態の本一実施例も、上記第1,第2の実施の形
態と同様の効果を有している。
【0084】半導体装置の主要製造工程の平面模式図で
ある図10と、図10のAA線での断面模式図である図
11と、図10のBB線での断面模式図である図12
と、図9とを併せて参照すると、本第3の実施の形態の
本一実施例による半導体装置は、以下のとおりに形成さ
れる。
【0085】まず、シリコン基板301の表面を覆う例
えば膜厚0.4μm程度のLOCOS型のフィールド酸
化膜からなる絶縁膜302が形成される。シリコン基板
301の表面もしくは表面上に、(例えば絶縁膜302
を介して)下層配線311a,311b,311c,3
11d等が形成される。この場合、シリコン基板301
の表面を基準にすると、絶縁膜302の平坦な部分の上
面と高さは概ね0.2μm程度である。(シリコン基板
301の表面に形成された拡散層を除いた)下層配線3
11a等の膜厚は例えば0.4μmである。全面に酸化
シリコン膜が形成され、CMP法によりこの酸化シリコ
ン膜の上面が平坦化されて、層間絶縁膜212aが形成
される。(絶縁膜302の平坦な部分の上面に形成され
た)下層配線311aの上面と層間絶縁膜212aの上
面との差は例えば1.0μmである。
【0086】下層配線311a,311b,311c,
311dに達するコンタクト孔が形成される領域をそれ
ぞれ含んでこれらのコンタクト孔に接続される上層配線
の長手方向にそれぞれ0.6μmの長さを有してこれら
に直交する方向にそれぞれ0.4μmな幅を有してさら
に0.2μm程度の深さを有する凹部314a,314
b,314c,314dが、異方性エッチングを用いた
フォト・リソグラフィにより層間絶縁膜312の表面に
形成される〔図9,図10(a),図11(a),図1
2(a)〕。これらの凹部314a等におれる長さは、
0.6μmに限定されるものではない。
【0087】異方性エッチングを用いたフォト・リソグ
ラフィにより、層間絶縁膜212aには0.4μmの口
径を有してそれぞれ凹部314a,314b,314
c,314dの底面の一部の貫通してそれぞれ下層配線
311a,311b,311c,311dに達するコン
タクト孔315a,315b,315c,315dが形
成される〔図9,図10(b),図11(b),図12
(b)〕。なお、下層配線に下層配線311aの上面と
0.4μm以上の高低差の上面を有した下層配線(例え
ばシリコン基板301の表面に形成された拡散層等)が
含まれている場合、上記フォト・リソグラフィとは別の
フォト・リソグラフィによりそれらの下層配線に達する
コンタクト孔を形成することが好ましい。
【0088】次に、スパッタ法(好ましくはコリメトリ
・スパッタ法)により、コンタクト孔315a等を含め
て全面に窒化チタン膜が形成される。下層配線311a
等に対して窒化チタン膜がバリア導電体膜として機能す
るためには、コンタクト孔315a等の底部での下層配
線311a等の上面では、窒化チタン膜の膜厚が50n
m程度になることが好ましい(このとき、凹部314a
の底面での窒化チタン膜の膜厚も50nm程度にな
る)。なお、下層配線に拡散層が含まれる場合には、窒
化チタン膜の下に前もってチタン膜を形成しておくこと
が好ましい。続いて、ブランケットCVD法により、全
面に膜厚400nm〜500nm程度のタングステン膜
が形成される。続いて、層間絶縁膜312の上面の上記
タングステン膜および窒化チタン膜が完全に除去される
までCMP法が施されて、(凹部314aおよび)コン
タクト孔315a等の内部にはそれぞれタングステン膜
332および窒化チタン膜331からなるコンタクト・
プラグ316が残置形成される。コンタクト・プラグ3
16の上端は、概ね平坦であり、さらに、概ね層間絶縁
膜312の上面に一致している〔図9〕。
【0089】次に、例えばスパッタ法により全面に膜厚
50nmの(第2のバリア導電体膜である)第2の窒化
チタン膜が形成され、例えば400℃前後の温度での高
温スパッタ法により全面に膜厚400nmの(銅を含ん
でなる)アルミニウム合金膜が形成され、全面に例えば
スパッタ法により膜厚25nm〜50nmの(第3のバ
リア導電体膜である)第3の窒化チタン膜が形成され
る。
【0090】フォト・レジスト膜(図示せず)をマスク
にして、塩素と塩化ボロンとの混合ガスをエッチング・
ガスに用いた異方性エッチングが上記第3の窒化チタン
膜,アルミニウム合金膜および第2の窒化チタン膜に対
して順次行なわれ、窒化チタン膜344a,344b,
344c,344dと、アルミニウム合金膜343a,
343b,343c,343dと、窒化チタン膜341
a,341b,341c,341dとが形成され、上層
配線321a,321b,321c,321dが形成さ
れる。上記フォト・レジスト膜が除去された後、450
℃前後での合金化熱処理が施される〔図9〕。
【0091】
【発明の効果】以上説明したように本発明のボーダレス
・コンタクト孔を含んでなる多層配線を有した半導体装
置は、コンタクト孔の充填するコンタクト・プラグの上
端へのに選択成長によるアルミニウム膜の設置,上層配
線における少なくともコンタント孔の上端直上および上
端直上近傍の側面への選択成長によるアルミニウム膜の
設置,あるいは層間絶縁膜へのコンタクト孔に接続され
る凹部の設置により、コンタクト・プラグと上層配線と
の接触面積を縮小を抑制している。その結果、コンタク
ト・プラグがタングステン膜を主体とし,上層配線がア
ルミニウム合金膜を主体とする多層配線を有した半導体
装置において、隣接する上層配線間のカップリング容量
の増大を抑制しつつ上層配線のEM耐性の劣化を抑制
し、さらに、消費電力の増大を抑制することが容易にな
る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の一実施例を説明す
るための平面模式図および断面模式図である。
【図2】上記第1の実施の形態の上記一実施例の製造工
程の断面模式図であり、図1(a)のAA線での断面模
式図である。
【図3】上記第1の実施の形態の上記一実施例の製造工
程の断面模式図であり、図1(a)のAA線での断面模
式図である。
【図4】本発明の第2の実施の形態の第1の実施例を説
明するための平面模式図および断面模式図である。
【図5】上記第2の実施の形態の上記第1の実施例の主
要製造工程を説明するための平面模式図である。
【図6】上記第2の実施の形態の上記第1の実施例の主
要製造工程を説明するための断面模式図であり、図5の
AA線での断面模式図である。
【図7】本発明の第2の実施の形態の第2の実施例を説
明するための平面模式図および断面模式図である。
【図8】上記第2の実施の形態の上記第2の実施例の主
要製造工程を説明するための断面模式図であり、図7の
BB線での断面模式図である。
【図9】本発明の第3の実施の形態の一実施例を説明す
るための平面模式図および断面模式図である。
【図10】上記第3の実施の形態の上記一実施例の主要
製造工程を説明するための平面模式図である。
【図11】上記第3の実施の形態の上記一実施例の主要
製造工程を説明するための断面模式図であり、図10の
AA線での断面模式図である。
【図12】上記第3の実施の形態の上記一実施例の主要
製造工程を説明するための断面模式図であり、図10の
BB線での断面模式図である。
【符号の説明】
101,201a,201b,301 シリコン基板 102,202a,202b,302 絶縁膜 111a〜111d,211aa〜211ad,211
ba〜211bd,311a〜311d 下層配線 115a〜115d,215aa〜215ad,215
ba〜215bd,315a〜315d コンタクト
孔 116,216a,216b,316 コンタクト・
プラグ 121a〜121d,221aa〜221ad,221
ba〜221bd,321a〜321d 上層配線 131,131a,144,144a〜144d,23
1a,231b,241aa〜241ad,241ba
〜241bd,244aa〜244ad,331,34
1a〜341d,344a〜344d 窒化チタン膜 132,132a,231a,232b,332 タ
ングステン膜 143,143a〜143d,243aa〜243a
d,243ba〜243bd,343a〜343d
アルミニウム合金膜 142a〜142d,247aa〜247ad,247
ba〜247bdアルミニウム膜 213 窒化シリコン膜 246aa〜246ad,246ba〜246bd
酸化シリコン膜キャップ 248 酸化シリコン膜スペーサ 252a,252b フォト・レジスト膜 314a〜314d 凹部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面もしくは該半導体基板
    の表面上に設けられた下層配線は平坦な上面を有した層
    間絶縁膜により覆われ、該層間絶縁膜には最小加工寸法
    に等しい口径を有して該下層配線に達するコンタクト孔
    が設けられ、該コンタクト孔は少なくともタングステン
    膜を含んでなるコンタクト・プラグにより充填されてお
    り、さらに、少なくとも該下層配線に直接に接続する該
    コンタクト・プラグの底部はバリア導電体膜からなり、 前記コンタクト・プラグを介して前記下層配線に接続さ
    れる上層配線が、該コンタクト・プラグの上端を選択的
    に直接に覆うアルミニウム膜と、所要の膜厚を有し,最
    小加工寸法に等しい最小線幅と最小間隔とを有して前記
    層間絶縁膜の上面を直接に覆い,さらに該コンタクト・
    プラグの上端直上において該アルミニウム膜に直接に接
    続するアルミニウム合金膜とを少なくとも含んでなるこ
    とを特徴とする半導体装置。
  2. 【請求項2】 前記コンタクト・プラグの上端が前記層
    間絶縁膜の上面に概ね一致することを特徴とする請求項
    1記載の半導体装置。
  3. 【請求項3】 前記アルミニウム合金膜の上面が、第2
    所要の膜厚を有した第2のバリア導電体膜により直接
    に覆われていることを特徴とする請求項1あるいは請求
    項2記載の半導体装置。
  4. 【請求項4】 半導体基板の表面もしくは該半導体基板
    の表面上に設けられた下層配線は平坦な上面を有した層
    間絶縁膜により覆われ、該層間絶縁膜には最小加工寸法
    に等しい口径を有して該下層配線に達するコンタクト孔
    が設けられ、該コンタクト孔は少なくともタングステン
    膜を含んでなるコンタクト・プラグにより充填されてお
    り、さらに、少なくとも該下層配線に直接に接続する該
    コンタクト・プラグの底部はバリア導電体膜からなり、 前記コンタクト・プラグを介して前記下層配線に接続さ
    れる上層配線が、所要の膜厚を有し,最小加工寸法に等
    しい最小線幅と最小間隔とを有して前記層間絶縁膜の上
    面上に設けられたアルミニウム合金膜と、該コンタクト
    ・プラグの上端直上および該上端直上近傍において該ア
    ルミニウム合金膜の側面を直接に覆うアルミニウム膜と
    を少なくとも含んでなることを特徴とする半導体装置。
  5. 【請求項5】 前記アルミニウム合金膜の底面と前記層
    間絶縁膜との間には第2の所要の膜厚を有した第2のバ
    リア導電体膜が設けられ、さらに該第2のバリア導電体
    膜が前記コンタクト・プラグの上端に直接に接続し、 前記アルミニウム合金膜の上面は第3の所要の膜厚を有
    した第3のバリア導電体膜により直接に覆われており、 前記コンタクト・プラグの上端直上および該上端直上近
    傍において、前記第2および第3のバリア導電体膜の側
    面が前記アルミニウム膜により直接に覆われていること
    を特徴とする請求項4記載の半導体装置。
  6. 【請求項6】 前記アルミニウム合金膜の底面と前記層
    間絶縁膜との間には第2の所要の膜厚を有した第2のバ
    リア導電体膜が設けられ、さらに該第2のバリア導電体
    膜が前記コンタクト・プラグの上端に直接に接続し、 前記コンタクト・プラグの上端直上並びに該上端直上近
    傍を除いた前記アルミニウム合金膜の上面が、第3の所
    要の膜厚を有した第3のバリア導電体膜により直接に覆
    われており、 前記コンタクト・プラグの上端直上および該上端直上近
    傍において、前記第2のバリア導電体膜の側面が前記ア
    ルミニウム膜により直接に覆われており,さらに前記ア
    ルミニウム合金膜の上面が該アルミニウム膜により直接
    に覆われていることを特徴とする請求項4記載の半導体
    装置。
  7. 【請求項7】 前記コンタクト・プラグの上端が前記層
    間絶縁膜の上面に概ね一致することを特徴とする請求項
    4,請求項5あるいは請求項6記載の半導体装置。
  8. 【請求項8】 半導体基板の表面もしくは該半導体基板
    の表面上に設けられた下層配線は平坦な上面を有した層
    間絶縁膜により覆われ、最小加工寸法に等しい最小線幅
    と最小間隔とを有して該層間絶縁膜の上面上に設けられ
    た上層配線が、該層間絶縁膜に設けられた最小加工寸法
    に等しい口径を有して該下層配線に達するコンタクト孔
    を介して該下層配線に接続される半導体装置であって、 前記コンタクト孔の上端部における前記層間絶縁膜の表
    面には、前記上層配線の長手方向には最小加工寸法より
    長い長さを有し,該長手方向に直交する方向には最小加
    工寸法に等しい幅を有した凹部が該コンタクト孔と重複
    する姿態を有して設けられ、さらに、該凹部の底面は前
    記下層配線の上面より高い位置に設けられており、 前記コンタクト孔並びに前記凹部は少なくともタングス
    テン膜を含んでなるコンタクト・プラグにより充填さ
    れ、さらに、少なくとも該下層配線に直接に接続する該
    コンタクト・プラグにおける該コンタクト孔の底部並び
    に該コンタクト・プラグにおける該凹部の底面はバリア
    導電体膜からなり、 さらに前記上層配線が、少なくとも所要の膜厚のアルミ
    ニウム合金膜を含んでなることを特徴とする半導体装
    置。
  9. 【請求項9】 前記アルミニウム合金膜の底面と前記層
    間絶縁膜との間には第2の所要の膜厚を有した第2のバ
    リア導電体膜が設けられ、さらに、該第2のバリア導電
    体膜が前記コンタクト・プラグの上端に直接に接続し、 前記アルミニウム合金膜の上面は第3の所要の膜厚を有
    した第3のバリア導電体膜により直接に覆われているこ
    とを特徴とする請求項8記載の半導体装置。
  10. 【請求項10】 前記コンタクト・プラグの上端が前記
    層間絶縁膜の上面に概ね一致することを特徴とする請求
    項8あるいは請求項9記載の半導体装置。
  11. 【請求項11】 半導体基板の表面もしくは表面上に下
    層配線を形成し、該下層配線を覆い,平坦な上面を有す
    る層間絶縁膜を形成し、最小加工寸法に等しい口径を有
    して該下層配線に達するコンタクト孔を該層間絶縁膜に
    形成する工程と、 全面に第1のバリア導電体膜を形成し、気相成長法によ
    り全面にタングステン膜を形成し、化学機械研磨(CM
    P)法により前記層間絶縁膜の上面を覆う該タングステ
    ン膜および第1のバリア導電体膜を除去して前記コンタ
    クト孔を充填する該タングステン膜および第1のバリア
    導電体膜からなるコンタクト・プラグを形成する工程
    と、 気相成長法により前記コンタクト・プラグの上端に自己
    整合的にアルミニウム膜を形成し、スパッタ法により全
    面に第1の所要の膜厚のアルミニウム合金膜を形成し、
    全面に第2の所要の膜厚の第2のバリア導電体膜を形成
    する工程と、 少なくとも前記第2のバリア導電体膜とアルミニウム合
    金膜とからなる積層導電体膜を異方性エッチングにより
    パターニングして、前記アルミニウム膜と最小加工寸法
    に等しい最小線幅と最小間隔とを有した該積層導電体膜
    のパターンとからなる上層配線を形成する工程とを有す
    ることを特徴とする半導体装置の製造方法。
  12. 【請求項12】 前記第2のバリア導電体膜とアルミニ
    ウム合金膜とからなる積層導電体膜をパターニングする
    ための異方性エッチングがECRプラズマ・エッチング
    であることを特徴とする請求項11記載の半導体装置の
    製造方法。
  13. 【請求項13】 前記第2のバリア導電体膜とアルミニ
    ウム合金膜とからなる積層導電体膜をパターニングする
    ための異方性エッチングにおいて、該アルミニウム合金
    膜を構成するアルミニウムを除いた元素もしくは該元素
    の化合物をモニタリングして、該異方性エッチングにお
    ける前記アルミニウム膜のエッチングを抑制することを
    特徴とする請求項11あるいは請求項12記載の半導体
    装置の製造方法。
  14. 【請求項14】 半導体基板の表面もしくは表面上に下
    層配線を形成し、該下層配線を覆い,平坦な上面を有す
    る層間絶縁膜を形成し、最小加工寸法に等しい口径を有
    して該下層配線に達するコンタクト孔を該層間絶縁膜に
    形成する工程と、 スパッタ法により全面に第1のバリア導電体膜を形成
    し、気相成長法により全面にタングステン膜を形成し、
    CMP法により前記層間絶縁膜の上面を覆う該タングス
    テン膜および第1のバリア導電体膜を除去して前記コン
    タクト孔を充填する該タングステン膜および第1のバリ
    ア導電体膜からなるコンタクト・プラグを形成する工程
    と、 全面に第1の所要の膜厚の第2のバリア導電体膜を形成
    し、スパッタ法により全面に第2の所要の膜厚のアルミ
    ニウム合金膜を形成し、全面に第3の所要の膜厚の第3
    のバリア導電体膜を形成し、さらに気相成長法により全
    面に絶縁膜を形成する工程と、 前記絶縁膜を異方性エッチングによりパターニングし、
    さらに前記第3のバリア導電体膜,アルミニウム合金膜
    および第2のバリア導電体膜からなる積層導電体膜を異
    方性エッチングによりパターニングして、最小加工寸法
    に等しい最小線幅と最小間隔とを有した該積層導電体膜
    からなるパターンを形成する工程と、 前記コンタクト・プラグの上端直上並びに該上端直上近
    傍に開口部を有し,前記積層導電体膜からなるパターン
    を含めて前記層間絶縁膜の上面を覆うフォト・レジスト
    膜を形成し、該フォト・レジスト膜をマスクにした化学
    気相成長法により,該コンタクト・プラグの上端直上並
    びに該上端直上近傍の該積層導電体膜からなるパターン
    の側面に自己整合的にアルミニウム膜を形成して、該ア
    ルミニウム膜と該積層導電体膜からなるパターンとから
    なる上層配線を形成する工程とを有することを特徴とす
    る半導体装置の製造方法。
  15. 【請求項15】 前記第1のバリア導電体膜を形成する
    スパッタ法が、コリメトリ・スパッタ法であることを特
    徴とする請求項14記載の半導体装置の製造方法。
  16. 【請求項16】 前記アルミニウム膜の化学気相成長法
    における原料ガスが、トリ・メチル・アルミニウム(A
    l(CH3 3 )の気化ガスもしくはヂ・メチル・アル
    ミニウム・ハイドライド(Al・H(CH3 2 )の気
    化ガスからなることを特徴とする請求項14あるいは請
    求項15記載の半導体装置の製造方法。
  17. 【請求項17】 半導体基板の表面もしくは表面上に下
    層配線を形成し、該下層配線を覆い,平坦な上面を有
    し,酸化シリコン膜からなる層間絶縁膜を形成し、該層
    間絶縁膜の上面を覆う窒化シリコン膜を形成し、最小加
    工寸法に等しい口径を有し,該窒化シリコン膜および層
    間絶縁膜を貫通して該下層配線に達するコンタクト孔を
    形成する工程と、 スパッタ法により全面に第1の窒化チタン膜を形成し、
    気相成長法により全面にタングステン膜を形成し、CM
    P法により前記窒化シリコン膜の上面を覆う該タングス
    テン膜および第1の窒化チタン膜を除去して前記コンタ
    クト孔を充填する該タングステン膜および第1の窒化チ
    タン膜からなるコンタクト・プラグを形成する工程と、 全面に第1の所要の膜厚の第2の窒化チタン膜を形成
    し、スパッタ法により全面に第2の所要の膜厚のアルミ
    ニウム合金膜を形成し、全面に第3の所要の膜厚のチタ
    ン・タングステン膜を形成し、さらに気相成長法により
    全面に第1の酸化シリコン膜を形成する工程と、 前記第1の酸化シリコン膜を異方性エッチングによりパ
    ターニングして酸化シリコン膜キャップを形成、さらに
    前記チタン・タングステン膜,アルミニウム合金膜およ
    び第2の窒化チタン膜からなる積層導電体膜を異方性エ
    ッチングによりパターニングして、最小加工寸法に等し
    い最小線幅と最小間隔とを有した該積層導電体膜からな
    るパターンを形成する工程と、 全面に第2の酸化シリコン膜を形成し、該第2の酸化シ
    リコン膜をエッチ・バックして前記積層導電体膜からな
    るパターンの側面を覆う酸化シリコン膜スペーサを形成
    する工程と、 前記コンタクト・プラグの上端直上並びに該上端直上近
    傍に開口部を有し,前記積層導電体膜からなるパターン
    を含めて前記層間絶縁膜の上面を覆うフォト・レジスト
    膜を形成し、該フォト・レジスト膜をマスクにした緩衝
    弗酸液によるエッチングにより前記酸化シリコン膜キャ
    ップ,酸化シリコン膜スペーサおよびチタン・タングス
    テン膜を除去する工程と、 前記フォト・レジスト膜を除去し、化学気相成長法によ
    り,前記コンタクト・プラグの上端直上並びに該上端直
    上近傍の前記第2の窒化チタン膜の側面と前記アルミニ
    ウム合金膜の側面および上面とな自己整合的にアルミニ
    ウム膜を形成し、該アルミニウム膜と前記積層導電体膜
    からなるパターンとからなる上層配線を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  18. 【請求項18】 前記第1の窒化チタン膜を形成するス
    パッタ法が、コリメトリ・スパッタ法であることを特徴
    とする請求項17記載の半導体装置の製造方法。
  19. 【請求項19】 前記アルミニウム膜の化学気相成長法
    における原料ガスが、トリ・メチル・アルミニウムの気
    化ガス,ヂ・メチル・アルミニウム・ハイドライドの気
    化ガスもしくはトリ・イソ・ブチル・アルミニウム(A
    l(CH2 ・CH(CH3 2 3 )の気化ガスからな
    ることを特徴とする請求項17あるいは請求項18記載
    の半導体装置の製造方法。
  20. 【請求項20】 半導体基板の表面もしくは該半導体基
    板の表面上に設けられた下層配線は平坦な上面を有した
    層間絶縁膜により覆われ、最小加工寸法に等しい最小線
    幅と最小間隔とを有して該層間絶縁膜の上面上に設けら
    れた上層配線が、該層間絶縁膜に設けられた最小加工寸
    法に等しい口径を有して該下層配線に達するコンタクト
    孔を介して該下層配線に接続される半導体装置の製造方
    法であって、 前記半導体基板の表面もしくは表面上に前記下層配線を
    形成し、該下層配線を覆い,平坦な上面を有する層間絶
    縁膜を形成する工程と、 前記層間絶縁膜の表面における前記コンタクト孔の上端
    が形成される予定領域に重複する領域の該層間絶縁膜の
    表面に、前記上層配線が形成される予定の長手方向に最
    小加工寸法より長い長さを有し,該長手方向に直交する
    方向に最小加工寸法に等しい幅を有し,さらに該下層配
    線の上面より高い位置に底部を有する凹部を形成する工
    程と、 少なくとも前記凹部の底部の一部を貫通し,最小加工寸
    法に等しい口径を有して前記下層配線に達するコンタク
    ト孔を前記層間絶縁膜に形成する工程と、 スパッタ法により全面に第1のバリア導電体膜を形成
    し、気相成長法により全面にタングステン膜を形成し、
    CMP法により前記層間絶縁膜の上面を覆う該タングス
    テン膜および第1のバリア導電体膜を除去して前記コン
    タクト孔並びに前記凹部を充填し,該タングステン膜お
    よび第1のバリア導電体膜からなるコンタクト・プラグ
    を形成する工程と、 全面に第1の所要の膜厚の第2のバリア導電体膜を形成
    し、スパッタ法により全面に第2の所要の膜厚のアルミ
    ニウム合金膜を形成し、全面に第3の所要の膜厚の第3
    のバリア導電体膜を形成し、該第3のバリア導電体膜,
    アルミニウム合金膜および第2のバリア導電体膜からな
    る積層導電体膜を異方性エッチングによりパターニング
    して前記上層配線を形成する工程とを有する特徴とする
    半導体装置の製造方法。
  21. 【請求項21】 前記第1のバリア導電体膜を形成する
    スパッタ法が、コリメトリ・スパッタ法であることを特
    徴とする請求項20記載の半導体装置の製造方法。
JP09044028A 1997-02-27 1997-02-27 半導体装置およびその製造方法 Expired - Fee Related JP3104634B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP09044028A JP3104634B2 (ja) 1997-02-27 1997-02-27 半導体装置およびその製造方法
US09/829,877 US6528411B2 (en) 1997-02-27 2001-04-10 Semiconductor device and method of its fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09044028A JP3104634B2 (ja) 1997-02-27 1997-02-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10242270A JPH10242270A (ja) 1998-09-11
JP3104634B2 true JP3104634B2 (ja) 2000-10-30

Family

ID=12680198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09044028A Expired - Fee Related JP3104634B2 (ja) 1997-02-27 1997-02-27 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3104634B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622740U (ja) * 1992-08-11 1994-03-25 株式会社日立ホームテック 温風暖房器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3418615B2 (ja) 2001-06-12 2003-06-23 沖電気工業株式会社 半導体素子およびその製造方法
JP5626016B2 (ja) * 2011-02-28 2014-11-19 富士通セミコンダクター株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622740U (ja) * 1992-08-11 1994-03-25 株式会社日立ホームテック 温風暖房器

Also Published As

Publication number Publication date
JPH10242270A (ja) 1998-09-11

Similar Documents

Publication Publication Date Title
US6368939B1 (en) Multilevel interconnection structure having an air gap between interconnects
US5827778A (en) Method of manufacturing a semiconductor device using a silicon fluoride oxide film
US6483162B2 (en) Semiconductor device having improved metal line structure and manufacturing method therefor
US5543360A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
US6268661B1 (en) Semiconductor device and method of its fabrication
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US6806574B2 (en) Semiconductor device having multilevel interconnections and method of manufacturing the same
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
JP3104634B2 (ja) 半導体装置およびその製造方法
JPH09232423A (ja) 半導体装置およびその製造方法
US6355515B1 (en) Wiring structure of semiconductor device and method for manufacturing the same
US20230154853A1 (en) Semiconductor structure and semiconductor device
JP3109269B2 (ja) 半導体装置の製造方法
JP3914281B2 (ja) 半導体集積回路装置の製造方法
JP2004356315A (ja) 半導体装置及びその製造方法
US7119014B2 (en) Method for fabricating a semiconductor device having a tapered-mesa side-wall film
JP2988943B2 (ja) 配線接続孔の形成方法
JPH08203899A (ja) 半導体装置の製造方法
KR950009285B1 (ko) 메탈배선 형성방법
JP3196847B2 (ja) 配線構造及びその製造方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JPH11135629A (ja) 半導体デバイスの配線構造並びにその形成方法
JP2004079805A (ja) 配線、配線の形成方法、半導体装置及びその製造方法
JPH06275729A (ja) 半導体装置の製造方法
KR20030044447A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000801

LAPS Cancellation because of no payment of annual fees