JPH06275729A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 下地絶縁膜表面の平坦性が悪い場合でも絶縁
膜上の埋込み導電材残渣が発生しないようにして接続部
での信頼性を高める。 【構成】 ゲート電極１３が形成された基板上にＢＰＳ
Ｇ膜１５を堆積し、その上に易エッチング膜としてクロ
ム膜１６を堆積する。クロム膜１６とＢＰＳＧ膜１５を
パターン化して多結晶シリコン配線１３上にコンタクト
ホールを形成する。次に、基板全面に窒化チタン膜１８
を堆積し、その上にタングステン膜１９を堆積する。六
弗化硫黄とアルゴンの混合ガスを用いたエッチングによ
り、タングステン膜１９をエッチバックし、コンタクト
ホール以外のタングステン膜を除去する。次に、塩素ガ
スとアルゴンの混合ガスにより窒化チタン膜１８の露出
部を除去し、四塩化炭素と酸素の混合ガスによりクロム
膜１６を除去して、タングステンの残渣をクロム膜とと
もに除去する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にシリコン基板と配線との接続、多結晶シリコ
ン配線とメタル配線との接続、下層メタル配線と上層メ
タル配線との接続のように、絶縁膜の接続孔を通して接
続を行なう方法に特徴をもつ半導体装置の製造方法に関
するものである。

【０００２】

【従来の技術】シリコン基板上に形成された多結晶シリ
コン配線とメタル配線の間の接続について説明すると、
従来は図１（Ａ）に示されるように、シリコン基板１上
に絶縁膜２を介して形成された多結晶シリコン配線３上
から絶縁膜４を形成し、その絶縁膜４に写真製版とエッ
チングによりコンタクトホールを形成する。次に絶縁膜
４上からスパッタリング法によりアルミニウム合金膜を
形成し、それを写真製版とエッチングによりパターン化
して配線５を形成する。

【０００３】多結晶シリコン配線３と配線５の接続部分
では半導体素子の微細化、高集積化にともなってコンタ
クトホールのアスペクト比（コンタクトホールの直径に
対する深さの比）が増大するにつれて、コンタクトホー
ル内部での配線５のステップカバレッジが悪くなり、配
線５の断線が生じやすくなる。これが高集積化半導体素
子の信頼性低下の原因の１つとなっている。

【０００４】そこで、コンタクトホールやスルーホール
に導電材を埋め込むことにより接続部の信頼性を向上さ
せる技術が開発されている。図１（Ｂ）、（Ｃ）はその
ような埋込み導電材を有する配線構造を示したものであ
る。（Ｂ）では絶縁膜４にコンタクトホール又はスルー
ホールを形成した後、絶縁膜４上からバリアメタル及び
密着層を兼ねる窒化チタン膜等の薄膜６を形成し、その
上にタングステン膜７を形成する。その後、ドライエッ
チングによるエッチバックを施すことによりコンタクト
ホール又はスルーホール内部以外のタングステン膜を除
去する。その後、全面にスパッタリング法によりアルミ
ニウム合金膜を形成し、それを写真製版とエッチングに
よりパターン化して配線５を形成する。図１（Ｂ）は配
線５の下にバリアメタルと密着層を兼ねた窒化チタン膜
等の薄膜６を残した場合、図１（Ｃ）はその薄膜６を配
線５の下では除去した場合である。

【０００５】

【発明が解決しようとする課題】コンタクトホール又は
スルーホールに埋込み導電材７を埋め込む方法として、
従来はブランケット成長法とエッチバックを組み合わせ
ているが、その方法の場合、下地絶縁膜４の平坦性（凹
凸の大きさ）がよくない場合は、エッチバックをジャス
トエッチの条件で行なうと下地絶縁膜４の表面に埋込み
導電材の残渣が発生し、配線が短絡する不良が発生する
恐れがある。もし、その残渣を除去するためにオーバー
エッチを十分に行なう条件でエッチングをすると、コン
タクトホール部又はスルーホール部に埋め込まれる導電
材もエッチングされ、埋込み材表面の平坦性が悪くな
る。

【０００６】図１（Ｃ）のようにバリアメタル及び密着
層を兼ねた窒化チタン膜などの薄膜６を絶縁膜４上から
除去すると、埋込み導電材の残渣を除去することができ
るが、例えば埋込み材がタングステンで薄膜６が窒化チ
タンとした場合、両者のエッチング速度選択比が小さい
ので、結局コンタクトホール又はスルーホール部分のタ
ングステンもエッチングされて平坦性が悪くなる。

【０００７】本発明は下地絶縁膜表面の平坦性が悪い場
合でも絶縁膜上の埋込み導電材残渣が発生しないように
し、かつコンタクトホール又はスルーホールの埋込み導
電材表面の平坦性もよくして接続部での信頼性を高める
方法を提供することを目的とするものである。

【０００８】

【課題を解決するための手段】本発明方法の一態様は、
以下の工程（Ａ）から（Ｈ）を含んでいる。（Ａ）後で
形成される配線と接続される下地基板上に絶縁膜を形成
する工程、（Ｂ）その絶縁膜上に、後で形成される接続
孔に埋め込まれる導電材よりもエッチング速度が大きく
なる易エッチング膜を堆積する工程、（Ｃ）前記易エッ
チング膜及び前記絶縁膜にパターン化を施して接続孔を
開ける工程、（Ｄ）前記下地基板、前記絶縁膜及び前記
易エッチング膜の露出面上にバリアメタル膜又は密着膜
を堆積する工程、（Ｅ）前記バリアメタル膜又は密着膜
上に接続孔埋込み用導電材膜を堆積する工程、（Ｆ）前
記埋込み用導電材膜にエッチングを施し、前記接続孔内
部以外の前記埋込み用導電材膜を除去するエッチバック
工程、（Ｇ）前記易エッチング膜を当方性エッチングに
より除去する工程、（Ｈ）前記接続孔上及び前記絶縁膜
上に配線用メタル膜を堆積し、パターン化を施して配線
を形成する工程。

【０００９】他の態様では、易エッチング膜は前記絶縁
膜にパターン化を施して接続孔を開けた後に形成する。
さらに他の態様では、配線の下にバリアメタル膜又は密
着膜を残すようにするために、易エッチング膜は前記絶
縁膜に接続孔を開け、バリアメタル膜又は密着膜を堆積
した後に形成する。

【００１０】

【実施例】（実施例１）図２は本発明を多結晶シリコン
配線へのコンタクトについて適用した第１の実施例を表
わしている。 （Ａ）Ｐ型シリコン基板１１上に絶縁膜として約４００
Åの厚さのゲート酸化膜１２を形成し、その上にＮ型不
純物が添加された多結晶シリコン膜１３を形成する。そ
の多結晶シリコン膜１３上にフォトレジスト膜を形成し
た後、写真製版によりパターン化を施してレジストパタ
ーン１４を形成する。

【００１１】（Ｂ）そのレジストパターン１４をマスク
として多結晶シリコン膜１３とゲート酸化膜１２を反応
性イオンエッチング法によりエッチングしてゲート電極
を形成する。フォトレジスト膜を除去した後、ゲート電
極１３をマスクとして基板１１に砒素又はリンをイオン
注入してソース領域とドレイン領域を形成する。

【００１２】（Ｃ）基板上に絶縁膜として約７０００Å
の厚さのＢＰＳＧ膜１５をＣＶＤ法により堆積し、その
上に易エッチング膜として約１００Åの厚さのクロム膜
１６を堆積する。次に、クロム膜１６上にフォトレジス
ト膜を形成した後、写真製版によりパターン化を施して
コンタクトホール部に開口を有するレジストパターン１
７を形成する。コンタクトホール部の開口は一辺が約
０.５μｍの大きさとする。

【００１３】（Ｄ）レジストパターン１７をマスクとし
て反応性イオンエッチング法によりクロム膜１６とＢＰ
ＳＧ膜１５をパターン化して多結晶シリコン配線１３上
に一辺が約０.５μｍのコンタクトホールを形成する。
その後、レジスト膜を除去する。

【００１４】（Ｅ）次に、基板全面にバリアメタル及び
密着層を兼ねる窒化チタン膜１８を約１０００Åの厚さ
にスパッタリング法により堆積する。次に、六弗化タン
グステンと水素、又は六弗化タングステンとシランを用
いたＣＶＤ法により基板全面にタングステン膜１９を堆
積する。

【００１５】（Ｆ）六弗化硫黄とアルゴンの混合ガスを
用いたエッチングにより、タングステン膜１９をエッチ
バックし、コンタクトホール以外のタングステン膜を除
去する。次に、塩素ガスとアルゴンの混合ガスにより窒
化チタン膜１８の露出部を除去する。これらのエッチン
グではエッチング時間はジャストエッチの時間に設定
し、オーバーエッチによるコンタクトホール内部のタン
グステンのエッチングを防ぐ。

【００１６】（Ｇ）四塩化炭素と酸素の混合ガスにより
クロム膜１６を除去する。このとき、エッチング時の基
板温度を高くし、圧力を低くすることによりクロム膜の
エッチングが等方的に進行し、タングステンの残渣の下
のクロム膜もエッチングされやすくなる。その後、基板
全面に上部配線用にアルミニウム合金膜を堆積し、その
上にフォトレジスト膜を形成し、写真製版でレジストパ
ターンを形成した後、そのレジストパターンをマスクと
して反応性イオンエッチング法によりアルミニウム合金
膜をパターン化して配線２０を形成する。その後フォト
レジスト膜を除去する。

【００１７】図２の実施例ではコンタクトホールを形成
する前に、四塩化炭素と酸素の混合ガスによるエッチン
グに関しタングステンよりエッチング速度の大きい易エ
ッチング膜のクロム膜を形成している。それに対し、コ
ンタクトホール形成後に易エッチング膜のクロム膜を形
成するようにした実施例を実施例２として図３を参照し
て説明する。

【００１８】（実施例２）工程（Ａ）及び（Ｂ）は図２
と同じである。 （Ｃ）絶縁膜として図２と同じくＢＰＳＧ膜１５を堆積
した後、その上にフォトレジスト膜１７を形成し、写真
製版によりコンタクトホール用のパターン化を施す。

【００１９】（Ｄ）レジストパターン１７をマスクとし
て反応性イオンエッチング法によりＢＰＳＧ膜１５をパ
ターン化して多結晶シリコン配線１３上に一辺が約０.
５μｍのコンタクトホールを形成する。その後、フォト
レジスト膜を除去する。

【００２０】（Ｅ）基板全面に約１００Åの厚さにクロ
ム膜１６をスパッタリング法により形成する。このと
き、コンタクトホール内部にクロム膜がほとんど成膜さ
れないようにするのがよい。そのためのクロム膜成膜条
件として、スパッタリング時のガス圧を高くし、ターゲ
ットと基板間の距離を長くする。また、スパッタリング
後に逆スパッタリングを行なうことにより、コンタクト
ホール内部のクロム膜を完全に除去する。次に、基板表
面全面に図２と同様に窒化チタン膜１８を堆積し、その
上にタングステン膜１９を堆積する。

【００２１】（Ｆ）その後、図２と同様に、六弗化硫黄
とアルゴンの混合ガスを用いたエッチングにより、タン
グステン膜１９をエッチバックしてコンタクトホール以
外のタングステン膜を除去する。次に、塩素ガスとアル
ゴンの混合ガスにより窒化チタン膜１８の露出部を除去
する。 （Ｇ）その後、図２と同様に、四塩化炭素と酸素の混合
ガスによる等方的エッチングによりクロム膜１６を除去
する。その後、アルミニウム合金配線２０を形成する。

【００２２】図４は図３の実施例において、バリアメタ
ル及び密着層の窒化チタン膜１８とクロム膜１６との形
成順序を入れ替えたものである。図４では先にバリアメ
タル及び密着層の窒化チタン膜１８を形成し、その上に
クロム膜１６を形成する。このように工程の順序を変え
ることにより、タングステン膜１９をエッチバックした
後、クロム膜１６を除去しても窒化チタン膜１８を残す
ことができる。窒化チタン膜１８は配線アルミニウムの
下地膜としてエレクトロマイグレーション耐性を向上さ
せることができるので、バリアメタル及び密着層である
窒化チタン膜１８をそのまま下地膜として利用すること
ができる。

【００２３】（実施例３）図５は本発明をスルーホール
での配線の接続に適用した実施例を表わしたものであ
る。 （Ａ）メタル配線２１までを図２〜図４の実施例に従っ
て形成する。メタル配線２１上から絶縁膜として約７０
００ÅのＢＰＳＧ膜２２をＣＶＤ法により堆積し、その
上に約１００Åの厚さのクロム膜２３を形成する。その
上に、フォトレジスト膜を形成し、写真製版によりスル
ーホール部に開口をもつフォトレジストパターン２４を
形成する。スルーホールのサイズは例えば一辺が約０.
５μｍとする。

【００２４】（Ｂ）そのフォトレジストパターン１４を
マスクとして反応性イオンエッチング法によりクロム膜
２３及びＢＰＳＧ膜２２をパターン化し、スルーホール
を形成する。その後、フォトレジスト膜２４を除去す
る。 （Ｃ）基板表面全面にバリアメタル及び密着層として約
１０００Åの厚さの窒化チタン膜２５をスパッタリング
法により堆積する。次に、基板表面全面に図２と同様に
タングステン膜１９を堆積する。

【００２５】（Ｄ）その後、図２と同様に、六弗化硫黄
とアルゴンの混合ガスを用いたエッチングにより、タン
グステン膜２６をエッチバックしてスルーホール以外の
タングステン膜を除去する。次に、塩素ガスとアルゴン
の混合ガスにより窒化チタン膜２５の露出部を除去す
る。 （Ｅ）その後、図２と同様に、四塩化炭素と酸素の混合
ガスによる等方的エッチングによりクロム膜２３を除去
する。その後、アルミニウム合金配線２７を形成する。

【００２６】図６は本発明をスルーホールでの接続に適
用した他の実施例を表わしたものである。 （Ａ）図５と同様に、メタル配線２１上から絶縁膜とし
て約７０００ÅのＢＰＳＧ膜２２をＣＶＤ法により堆積
する。そのＢＰＳＧ膜２２上にフォトレジスト膜を形成
し、写真製版によりスルーホール部に開口をもつフォト
レジストパターン２４を形成する。

【００２７】（Ｂ）フォトレジストパターン２４をマス
クとして反応性イオンエッチング法によりＢＰＳＧ膜２
２をパターン化してメタル配線２１上に一辺が約０.５
μｍのコンタクトホールを形成する。その後、フォトレ
ジスト膜を除去する。 （Ｃ）基板全面に約１００Åの厚さにクロム膜２３をス
パッタリング法により形成する。このとき、スルーホー
ル内部にクロム膜がほとんど成膜されないようにするの
がよい。そのためのクロム膜成膜条件は図３で示したも
のと同じであり、スパッタリング時のガス圧を高くし、
ターゲットと基板間の距離を長くする。また、スパッタ
リング後に逆スパッタリングを行なうことにより、スル
ーホール内部のクロム膜を完全に除去する。

【００２８】（Ｄ）次に、基板表面全面に図２と同様に
窒化チタン膜２５を堆積し、その上にタングステン膜２
６を堆積する。 （Ｅ）その後、図２と同様に、六弗化硫黄とアルゴンの
混合ガスを用いたエッチングにより、タングステン膜２
６をエッチバックしてコンタクトホール以外のタングス
テン膜を除去する。次に、塩素ガスとアルゴンの混合ガ
スにより窒化チタン膜２５の露出部を除去する。

【００２９】（Ｆ）その後、図２と同様に、四塩化炭素
と酸素の混合ガスによる等方的エッチングによりクロム
膜２３を除去する。その後、上層のアルミニウム合金配
線２７を形成する。

【００３０】図７は図６の実施例において、窒化チタン
膜２５とクロム膜２３の形成順序を入れ替えた実施例を
示したものである。図７の実施例では上層メタル配線２
７の下に窒化チタン膜２５を残し、エレクトロマイグレ
ーション耐性を向上させることができる。

【００３１】図２〜図４の実施例は多結晶シリコン配線
へのコンタクトについて示したものであり、図５〜図７
のメタル配線間のスルーホールでの接続に適用した実施
例について示したものであるが、本発明は拡散領域への
コンタクトについても同様に適用することができる。

【００３２】実施例では易エッチング膜の例としてクロ
ム膜を用い、四塩化炭素と酸素との混合ガスでドライエ
ッチングを行なっているが、埋込み導電材よりもエッチ
ング速度が速い膜とエッチングガスとの組み合わせはこ
の例に限らず、他のものであってもよい。易エッチング
膜のエッチング速度が埋込み導電材よりも速ければ速い
ほど好ましい。

【００３３】埋込み導電材は実施例に挙げたタングステ
ンのみでなく、窒化チタン、多結晶シリコンなどのよう
な導電膜であってもよい。バリアメタルを兼ねる密着膜
も実施例の窒化チタン膜の他、チタン膜などの高融点金
属膜や、タングステンシリサイドなどの高融点金属シリ
サイドでもよい。バリアメタルバリアメタルを兼ねる密
着膜は配線膜と埋込み導電材との間で相互拡散の起こら
ない材質を選択すればよい。また層間絶縁膜としてＢＰ
ＳＧ膜を挙げているが、ＰＳＧ膜やＢＳＧ膜、高温酸化
膜（ＨＴＯ）でもよい。さらに、ＳＯＧ（スピンオング
ラス）との積層膜でもよい。

【００３４】

【発明の効果】本発明の製造方法では、埋込み導電材と
絶縁膜との間に埋込み導電材よりもエッチング速度が大
きい易エッチング膜を形成し、その後のエッチバックに
より埋込み導電材をコンタクトホール又はスルーホール
に残す際、絶縁膜表面でその易エッチング膜を除去する
ことによって埋込み導電材が絶縁膜表面に残らないよう
にしたので、信頼性の高い半導体装置を形成することが
できる。

【図面の簡単な説明】

【図１】（Ａ）〜（Ｃ）はそれぞれ従来の方法により形
成された接続部を示す断面図である。

【図２】第１の実施例を示す工程断面図である。

【図３】第２の実施例を示す工程断面図である。

【図４】第２の実施例の変形を示す工程断面図である。

【図５】第３の実施例を示す工程断面図である。

【図６】第４の実施例を示す工程断面図である。

【図７】第４の実施例の変形を示す工程断面図である。

【符号の説明】

１１ シリコン基板 １２ ゲート酸化膜 １３ 多結晶シリコン配線 １４，１７，２４ レジストパターン １５，２２ ＢＰＳＧ膜 １６，２３ クロム膜 １８，２５ 窒化チタン膜 １９，２６ タングステン膜 ２０，２７ アルミニウム合金配線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 以下の工程（Ａ）から（Ｈ）を含む半導
   体装置の製造方法。 （Ａ）後で形成される配線と接続される下地基板上に絶
   縁膜を形成する工程、 （Ｂ）その絶縁膜上に、後で形成される接続孔に埋め込
   まれる導電材よりもエッチング速度が大きくなる易エッ
   チング膜を堆積する工程、 （Ｃ）前記易エッチング膜及び前記絶縁膜にパターン化
   を施して接続孔を開ける工程、 （Ｄ）前記下地基板、前記絶縁膜及び前記易エッチング
   膜の露出面上にバリアメタル膜又は密着膜を堆積する工
   程、 （Ｅ）前記バリアメタル膜又は密着膜上に接続孔埋込み
   用導電材膜を堆積する工程、 （Ｆ）前記埋込み用導電材膜にエッチングを施し、前記
   接続孔内部以外の前記埋込み用導電材膜を除去するエッ
   チバック工程、 （Ｇ）前記易エッチング膜を当方性エッチングにより除
   去する工程、 （Ｈ）前記接続孔上及び前記絶縁膜上に配線用メタル膜
   を堆積し、パターン化を施して配線を形成する工程。
2. 【請求項２】 以下の工程（Ａ）から（Ｈ）を含む半導
   体装置の製造方法。 （Ａ）後で形成される配線と接続される下地基板上に絶
   縁膜を形成する工程、 （Ｂ）前記絶縁膜にパターン化を施して接続孔を開ける
   工程、 （Ｃ）前記絶縁膜上に、後で形成される接続孔に埋め込
   まれる導電材よりもエッチング速度が大きくなる易エッ
   チング膜を堆積する工程、 （Ｄ）前記下地基板、前記絶縁膜及び前記易エッチング
   膜の露出面上にバリアメタル膜又は密着膜を堆積する工
   程、 （Ｅ）前記バリアメタル膜又は密着膜上に接続孔埋込み
   用導電材膜を堆積する工程、 （Ｆ）前記埋込み用導電材膜にエッチングを施し、前記
   接続孔内部以外の前記埋込み用導電材膜を除去するエッ
   チバック工程、 （Ｇ）前記易エッチング膜を当方性エッチングにより除
   去する工程、 （Ｈ）前記接続孔上及び前記絶縁膜上に配線用メタル膜
   を堆積し、パターン化を施して配線を形成する工程。
3. 【請求項３】 以下の工程（Ａ）から（Ｈ）を含む半導
   体装置の製造方法。 （Ａ）後で形成される配線と接続される下地基板上に絶
   縁膜を形成する工程、 （Ｂ）前記絶縁膜にパターン化を施して接続孔を開ける
   工程、 （Ｃ）前記下地基板及び前記絶縁膜の露出面上にバリア
   メタル膜又は密着膜を堆積する工程、 （Ｄ）そのバリアメタル膜又は密着膜上に、後で形成さ
   れる接続孔に埋め込まれる導電材よりもエッチング速度
   が大きくなる易エッチング膜を堆積する工程、 （Ｅ）前記バリアメタル膜又は密着膜上に接続孔埋込み
   用導電材膜を堆積する工程、 （Ｆ）前記埋込み用導電材膜にエッチングを施し、前記
   接続孔内部以外の前記埋込み用導電材膜を除去するエッ
   チバック工程、 （Ｇ）前記易エッチング膜を当方性エッチングにより除
   去する工程、 （Ｈ）前記接続孔上及び前記絶縁膜上に配線用メタル膜
   を堆積し、パターン化を施して配線を形成する工程。