JP2682668B2 - 半導体装置の金属化層間の相互接続を提供する方法及び装置 - Google Patents

半導体装置の金属化層間の相互接続を提供する方法及び装置

Info

Publication number
JP2682668B2
JP2682668B2 JP63277203A JP27720388A JP2682668B2 JP 2682668 B2 JP2682668 B2 JP 2682668B2 JP 63277203 A JP63277203 A JP 63277203A JP 27720388 A JP27720388 A JP 27720388A JP 2682668 B2 JP2682668 B2 JP 2682668B2
Authority
JP
Japan
Prior art keywords
level
stud
metal
photoresist
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63277203A
Other languages
English (en)
Other versions
JPH01147845A (ja
Inventor
エイ．ロアン ボビィ
Original Assignee
テキサス インスツルメンツ インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテツド filed Critical テキサス インスツルメンツ インコーポレイテツド
Publication of JPH01147845A publication Critical patent/JPH01147845A/ja
Application granted granted Critical
Publication of JP2682668B2 publication Critical patent/JP2682668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は一般に半導体装置に関し、より詳細には絶縁
体により分離した半導体装置の金属化層間の相互接続を
提供する方法及び装置に関する。
従来技術 半導体装置の製造において、幾つかのレベルの金属化
領域を互いの上に設けて絶縁層により分離するが、その
絶縁層はあるレベルから次のレベルへの干渉を防ぐ。所
定位置での様々なレベル間の電気的接触を提供すること
が望まれる場合、導電体は、その絶縁体層を通り抜け
て、各レベルの金属化領域と接触しなければならない。
従来は、第一のレベルを製造してから絶縁層で被覆し
た。それから、垂直な側壁の孔を絶縁層の所定位置のと
ころにあけ、次のレベルの金属化領域を絶縁体層の上に
加えた。金属化の共形層をスパッタリング或いは蒸着す
る従来の方法により、結果として露出表面全てに加えら
れる金属の薄い層が平らに加えられることになった。時
々、レベル間の垂直な側壁が垂直に降下しているため、
金属化領域は孔中に非常に薄く加えられ、そして電流を
選ぶのに不十分な孔中の金属のため、信頼性の問題が生
じた。
この信頼性の問題を解決する一つの試みは、孔に先細
の側壁を用いることであった。第一レベルの金属化領域
は従前の同一の方法により絶縁層で被覆するが、垂直な
側壁の孔をあける代わりに、傾斜の側壁或いは先細の側
壁の孔をあけた。これにより、第二レベルの金属化領域
が加えられるところの表面の直径が、第一レベルの金属
化領域に最も近い底面の直径よりも大きい孔となった。
絶縁層中の垂直な降下を除去することにより、より多く
の金属が孔の中に流れることが可能になり、その結果、
従来の信頼性問題の発生を減らす一層厚い導電体が加え
られることになった。
不運にも、一つの問題のこの解決法が他の問題を生じ
ることになった。半導体装置が一層精巧になるにつれ
て、表面面積がプレミアムになる。先細の側壁孔等の様
に非機能の目的のために使用する場所が多くなればなる
ほど、電気回路用の場所が一層少なくなる。従って、側
壁を先細にすることにより場所を増大して使用すること
は、限られた表面面積の好ましくない浪費となった。そ
れゆえ、信頼性が高くかつ空間を無駄にしない、絶縁体
により分離した半導体装置の金属化領域層間の相互接続
の必要性が生じた。
発明が解決しようとする問題点 ここに開示する本発明により、絶縁体により分離した
半導体装置の金属化領域レベルを相互接続させる方法及
び装置を説明するが、それにより、レベルを接続する従
来技術に関連する問題が除去される。本発明により、突
き出した金属スタッドの建造を提供し、半導体装置のレ
ベル間相互接続として役立たせる。
本発明の一様態において、固体のスタッドを第一レベ
ルの金属化領域のリード上に形成し、拡散障壁によって
リードから分離する。このスタッドは、第一レベルとス
タッドの上に加えられた絶縁体を通して伸びており、第
二レベルの金属化領域を第一レベルと接続する。
本発明の他の様態において、第一レベルのリード工程
を終了した半導体スライスは、耐火金属とめっき可能な
金属のキャップすなわちシードとをその上に被着して、
拡散障壁を形成する。次に、この半導体スライスをフォ
トレジストで覆い、空洞をフォトレジスト中に形成す
る。この空洞を好ましい金属スタッドで半導体装置の設
計に必要な高さまでめっきする。
残りのフォトレジストをシリコン・スライスの表面か
らはぎ取り、拡散障壁と金属スタッドを露出させる。そ
れから耐火金属をエッチングして第一レベルのリードを
露出させるが、スタッドとその下の拡散障壁はそのまま
にする。次に、第一レベルのリードとスタッドを選択的
にクラッドする。本発明の技術利点は、第一レベルのリ
ードとスタッドとが、側壁を含む露出した表面全部にク
ラッドされ、リード或いはスタッドの腐食を防ぐのを助
けることができるということにある。それから半導体ス
ライスを絶縁体で覆い、第二レベルの金属化領域層を加
える。第二レベルは、スタッドの表面を露出させること
により、絶縁体を通して第一レベルと接続される。
本発明の他の技術利点は、様々な金属リード技術を同
様に適用できることにある。本発明は、例えば、アルミ
ニウム、銅、又はアルミニウムと銅の合金のリードを使
用することができる。更に他の技術利点は、本発明はい
かなる絶縁体金属技術、例えばプラズマ、化学気相成
長、或いは酸化物−窒化物等を使用してもよいというこ
とである。最後に、本発明の技術利点は、半導体スライ
ス表面の場所を少しも浪費せずに金属化領域のレベル間
に固体導電体を提供することである。
添付図面に関連して次の実施例の説明を参照すること
により、本発明及びその更に他の利点をより完全に理解
することができるであろう。
実施例 以下の説明において、種々の図面中の類似部分は参照
しやすいように同一及び対応番号で示す。第１図を参照
するが、同図はシリコン半導体スライス10の切断面を示
し、第一レベルのリード12をその表面に形成した後のも
のである。図示していないが、リード12は、絶縁体、例
えば酸化シリコンや窒化シリコン等によりスライス10か
ら絶縁されている。第一レベルのリード12はどんな標準
的な工程、例えば、スライス上に金属をスパッタリング
或いは蒸着してパターン形成し、その金属をエッチング
して回路間に導電体を定めるような工程によっても形成
することができる。第一レベルのリード12は、アルミニ
ウムや、アルミニウム−銅、或いは他の適切なリード金
属であり得る。
第２図により、耐火金属14及びメッキ可能な金属キャ
ップ16とを加えた後の、シリコン・スライス10及び第一
レベルのリード12の切断面を示す。耐火金属14及びメッ
キ可能な金属キャップ16を、スライス10の表面全体を覆
うことにより、第一レベルのリード12に加える。この耐
火金属14及びメッキ可能な金属キャップ16は、標準的な
工程、例えば、スパッタリング等により形成することが
できる。メッキ可能な金属キャップ16は、耐火金属14を
スパッタリングした直後に、そのスパッタリング装置中
の真空を破壊せずに、リード12及びスライス10上にスパ
ッタリングされる。耐火金属14とメッキ可能な金属キャ
ップ16との間のギャップにより好ましくない抵抗が生じ
てしまうので、そこには何もギャップがないのが好まし
い。耐火金属14は、例えばモリブテンやクロム、タンタ
ル、タングステン、或いはチタニウム−タングステン等
であり得る。耐火金属14とメッキ可能な金属キャップ16
は、以下により詳細に説明するように、拡散障壁として
役立つ。耐火金属14はメッキ不可能なので、シードの層
すなわちメッキ可能な金属キャップ16を耐火金属14の表
面上に置く。金属キャップ16は、例えば、金や銅、銀等
でよい。
第３図により、本発明の工程の次の段階を説明する。
さて、スライス10、第一レベルのリード12、耐火金属1
4、及び金属キャップ16の表面全体をフォトレジスト18
で覆う。このフォトレジスト18を、例えばレジスト・ス
ピンナや塗布装置中で回転させる。フォトレジスト18は
従来の感光性の有機材料であり、そこでは、光源がフォ
トレジスト18を露光するのに用いられる。図示していな
いが、好ましいパターン20を含むマスクを用いて、パタ
ーン20が現われるところを除いてフォトレジスト18を露
光する。フォトレジスト18の露光していない部分は現像
化合物（developer compound）中で溶解できるようにな
るが、一方、露光した部分は溶解しないままである。そ
れからこの露光されていないパターン20の部分を、現像
化合物により除去して、空洞22を造り出すが、残りの半
導体スライス10上にはフォトレジスト18を残す。空洞22
は、フォトレジスト18中の、メッキ可能な金属キャップ
16の上部まで下がっている円柱の孔を形成する。図示し
ていないが、空洞22は四角い孔や他のどんな好ましい幾
何学的な形も形成することができる。
第４図より、本発明を使用する工程の次の段階を説明
する。空洞22を金属スタッド24でめっきする。空洞22は
なるべくなら（図示していないが）電気めっき装置によ
りめっきするのがよく、その装置では、例えばめっきさ
れる金属が化学溶液中で陽極であり、スライス10が陰極
である。電流が化学溶液を通ると、陽極が分解されて、
陰極上に再被着される。スタッド24もまた、例えば無電
解めっき或いは浸漬めっき等の他のどんな適切な方法に
よってもめっきすることができる。金属スタッド24は、
銅、金、ニッケル−銅合金、ニッケル−金合金、或いは
めっき工程に用いることができる他のどんな材料でもよ
い。スタッド24の高さは、半導体装置の設計上の必要条
件によって定め、スライス10をどれくらいの間めっき工
程にさらすかにより調整する。
次に、フォトレジスト18は半導体スライス10の表面か
らはぎ取らなければならない。フォトレジスト18のスト
リッピングは、例えば、図示していないが、様々なレベ
ルに関連する金属のタイプによって、化学ウェット・ス
トリップ或いはドライ・ストリップ等の適切な方法によ
って行なう。フォトレジスト18が除去されると、金属ス
タッド24は、耐火金属14及びめっき可能な金属キャップ
16の上に突き出したままになる。それから耐火金属14及
びめっき可能に金属キャップ16をエッチングして、スラ
イス10からそれらを除去する。このエッチングは、例え
ば、図示しないが、周知技術であるマグネトロン・エッ
チャー等の反応イオン・エッチャー中で施す。アルゴン
のガスを用いてめっき可能な金属キャップ16をエッチン
グし、また六フッ化イオウにフレオン11を加えたものを
用いて第一レベルのリード12或いは（図示していない
が）酸化シリコンを除去せずに、耐火金属14を除去す
る。スタッド24がエッチング・ストップとして働くの
で、耐火金属14及びめっき可能な金属キャップ16は、ス
タッド24の下のところからは除去されない。スタッド24
の下の残りの耐火金属14及びめっき可能な金属キャップ
16は、スタッド24とリード12との間の拡散障壁を形成す
る。この拡散障壁により、例えば、半導体の動作温度50
0℃で生じ得る、スタッド24の第一レベルのリード12の
材料中への拡散を防ぐ。
次に、第５図に示すように、スタッド24及び第一レベ
ルのリード12を層28で選択的にクラッドする。周知技術
のような低圧化学気相成長工程を用いて、スライス10を
約300℃まで熱してから、層28の材料を含有するガスを
含むガスをスライス10上に流すことにより、スタッド24
及びリード12を覆うクラッド層28を形成する。クラッド
層28用の材料としては、例えばタングステン或いはモリ
ブデンをそのガスから取りだして用い、スライス10上の
スタッド24及びリード12の熱した表面に被着し、残りの
ガスは除去する。ここで、選択的という言葉は、露出し
た金属の表面全て、即ち第一レベルのリード12及びスタ
ッド24を意味する（が、酸化シリコン領域は意味しな
い）ことと定義する。本発明の技術利点は、第一レベル
のリード12の垂直表面を含む露出した金属表面全部をク
ラッドし、それにより装置が、例えば塩素等の腐食剤と
接触する場合に、腐食を防がれるということである。
この点から、プラズマ強化或いは化学気相成長により
装置を絶縁体層で覆うような、標準的なレベル間の誘電
工程を続けて行うことができる。それから第二レベルの
金属化領域を、第一レベルと同一の工程、即ちスパッタ
リングで加え、第一レベルをスタッド24により第二レベ
ルと接続させる。
第６図により、本発明の工程の段階的な適用を説明す
る。
第１段階：第一レベルのリードを形成した後にシリコン
半導体スライスを得る。
第２段階：スライス及び第一レベルのリード上に耐火金
属及びめっき可能な金属キャップすなわちシードを被着
する。
第３段階：耐火金属及びめっき可能な金属キャップの上
にフォトレジストを加え、空洞を形成する。
第４段階：好ましい金属で空洞を埋めてスタッドを形成
する。
第５段階：フォトレジストをはぎ取り、耐火金属及び金
属キャップをエッチングする。
第６段階：スタッド及び第一レベルのリードを選択的に
クラッドする。
第７段階：レベル間の誘電工程を続けて行なう。
以上に、本発明をその特定の好ましい実施例に関連し
て説明したが、様々な変化及び変更が当業者にとって可
能であり、本発明はこの様な変化及び変更を添付の特許
請求の範囲内に含もうとするものである。
以上の説明に関連して、更に下記の項を開示する。
（１） 絶縁体により分離した第一及び第二の金属化領
域レベル間の半導体装置の相互接続であって、 垂直な側壁の固体のスタッドが、第一レベルの金属化
領域から絶縁体を通して第二レベルの金属化領域と接触
するまで伸びていることと、 前記スタッドを、絶縁体を形成するのに先立って、第
一レベルの金属化領域上に形成することとを含む半導体
装置の相互接続。
（２） 第（１）項に記載した相互接続において、前記
金属化領域層をシリコン半導体スライス基板上に形成す
ることを特徴とする相互作用。
（３） 第（１）項に記載した相互接続において、前記
スタッドを、めっき可能な金属キャップで覆った耐火金
属を含む拡散障壁により、第一レベルから分離すること
を特徴とする相互接続。
（４） 第（１）項に記載した相互接続において、前記
スタッドがめっきした導電体を含むことを特徴とする相
互接続。
（５） 第（４）項に記載した相互接続において、低圧
化学気相成長により、導電体を防食材料で選択的にクラ
ッドすることを特徴とする相互接続。
（６） 第（５）項に記載した相互接続において、防食
材料がタングステンを含むことを特徴とする相互接続。
（７） 第５項に記載した相互接続において、防食材料
がモリブデンを含むことを特徴とする相互接続。
（８） 半導体基板上の複数の金属化領域レベルを間隔
をあけて相互接続する装置であって、 半導体基板に形成した酸化物領域と、 前記酸化物領域の上に所定のリードを形成する第一レ
ベルの金属化領域と、 前記リードの上に形成した拡散障壁と、 前記拡散障壁から伸びている導電体と、 前記第一レベル及び前記導電体の上に加えた絶縁体で
あって、前記導電体が前記絶縁体を突き出るようにする
ことと、 前記絶縁体の上に加えた第二の金属化領域レベルであ
って、前記導電体により第一レベルの金属化領域が前記
第二レベルの金属化領域と相互接続するようにすること
とを含む金属化領域レベルを相互接続する装置。
（９） 第（８）項に記載した金属化領域レベルを相互
接続する装置において、前記所定のリードがアルミニウ
ムを含むことを特徴とする装置。
（10） 第（８）項に記載した金属化領域レベルを相互
接続する装置において、前記所定のリードがアルミニウ
ム−銅合金を含むことを特徴とする装置。
（11） 第（８）項に記載した金属化領域レベルを相互
接続する装置において、前記所定のリードがリードを基
板上にスパッタリングすることにより形成されることを
特徴とする装置。
（12） 第（８）項に記載した金属化領域レベルを相互
接続する装置において、前記所定のリードがリードを基
板上に蒸着することにより形成されることを特徴とする
装置。
（13） 第（８）項に記載した金属化領域レベルを相互
接続する装置において、前記拡散障壁が、スパッタリン
グした耐火金属の上にめっき可能な金属キャップをスパ
ッタリングすることにより、リード上に形成されること
を特徴とする装置。
（14） 第（８）項に記載した金属化領域レベルを相互
接続する装置において、前記導電体が、パターン化した
フォトレジストの空洞中に形成しためっき金属スタッド
を含むことを特徴とする装置。
（15） 第（14）項に記載した金属化領域レベルを相互
接続する装置において、前記スタッド及び前記所定のリ
ードが更に耐食層を含むことを特徴とする装置。
（16） 絶縁体により分離した、半導体装置の複数の金
属化領域レベルを相互接続させる方法であって、 拡散障壁を第一レベルの金属化領域の上に形成する段
階と、 前記拡散障壁の上に固体のスタッドを形成して、前記
スタッドを前記第一レベルから分離させるようにする段
階と、 絶縁体を加えて、スタッドが絶縁体を通って伸び、第
二レベルの金属化領域と接続するようにする段階とを含
む方法。
（17） 第（16）項に記載した金属化領域レベルを相互
接続させる方法において、拡散障壁により第一レベルか
らスタッドを分離する段階が、 前記第一レベルに耐火金属をスパッタリングする段階
と、 前記耐火金属の上に金属キャップをスパッタリングす
る段階とを含むことを特徴とする方法。
（18） 第（16）項に記載した金属化領域レベルを相互
接続させる方法において、固定のスタッドを形成する段
階が、 前記第一レベルの上のフォトレジストを回転させる段
階と、 前記フォトレジスト中に空洞を形成する段階と、 前記空洞を導電体で埋めてスタッドを形成する段階
と、 残りのフォトレジストをはぐ段階と、 スタッドを防食材料でクラッドする段階とを含むこと
を特徴とする方法。
（19） 第（18）項に記載した金属化領域レベルを相互
接続させる方法において、空洞を導電体で埋めてスタッ
ドを形成する段階が、空洞中に導電体を電気めっきする
段階を含むことを特徴とする方法。
（20） 第（18）項に記載した金属化領域レベルを相互
接続させる方法において、空洞を導電体で埋めてスタッ
ドを形成する段階が、空洞中に導電体を浸漬めっきする
段階を含むことを特徴とする方法。
（21） 第（18）項に記載した金属化領域レベルを相互
接続させる方法において、空洞を導電体で埋めてスタッ
ドを形成する段階が、空洞中に導電体を無電解めっきす
る段階を含むことを特徴とする方法。
（22） 第（18）項に記載した金属化領域レベルを相互
接続させる方法において、残りのフォトレジストのスト
リッピングが化学ウェット・ストリッピングを含むこと
を特徴とする方法。
（23） 第（18）項に記載した金属化領域レベルを相互
接続させる方法において、残りのフォトレジストのスト
リッピングがドライ・ストリッピングを含むことを特徴
とする方法。
（24） 第（18）項に記載した金属化領域レベルを相互
接続させる方法において、スタッドをクラッドする段階
が、 圧力室中で半導体装置を熱する段階と、 防食材料を含むガスを熱した半導体装置上に送って、
防食材料がスタッドを覆うようにする段階とを含むこと
を特徴とする方法。
（25） 第（16）項に記載した金属化領域レベルを相互
接続させる方法において、絶縁体を加える段階が、プラ
ズマ強化により半導体装置を被覆することを含むことを
特徴とする方法。
（26） 第（16）項に記載した金属化領域レベルを相互
接続させる方法において、絶縁体を加える段階が、化学
気相成長により半導体装置を被覆することを含むことを
特徴とする方法。
（27） 絶縁体を通過させて半導体装置の複数の金属化
領域レベルを相互接続する導電体を形成する方法が、 半導体装置の第一レベルの金属化領域上のリードを拡
散障壁で覆う段階と、 拡散障壁をフォトレジストで覆い、フォトレジストの
所定の位置に空洞を形成する段階と、 前記空洞中に導電体をめっきして、空洞中の拡散障壁
上にスタッドを形成する段階と、 フォトレジストをはがして、拡散障壁をエッチング
し、スタッドの下の拡散障壁のみを残す段階と、 スタッド及びリードを防食材料でクラッドする段階
と、 絶縁体を第一レベルの上に加えて、スタッドが絶縁体
を突き抜けて半導体装置の第二レベルの金属化領域と接
触するようにする段階とを含む方法。
（28） 第（27）項に記載した導電体を形成する方法に
おいて、半導体装置が更に、第一レベルの金属化領域が
上に形成されるフィールド酸化物層を含み、また、第一
レベルの金属化領域を拡散障壁で覆う段階が耐火金属の
層をスパッタリングしてからめっき可能な金属キャップ
をスパッタリングする段階を含むことを特徴とする方
法。
（29） 第（27）項に記載した導電体を形成する方法に
おいて、拡散障壁をフォトレジストで覆い空洞を形成す
る段階が、フォトレジストを回転させ、フォトレジスト
を露光させて、パターンを造り出し、前記パターン形成
したフォトレジストを除去してフォトレジスト中に拡散
障壁までの空洞を形成する段階を含む法。
（30） 金属スタッド24を提供して、半導体スライス10
上の絶縁体により分離した金属化領域レベルを相互接続
する。リード12を耐火金属14及びめっき可能な金属キャ
ップ16で覆う。それからフォトレジスト18を加えて、空
洞22をフォトレシスト18内に形成する。空洞22をめっき
して、スタッド24を形成する。スタッド24を耐食層28で
クラッドする。
【図面の簡単な説明】
第１図は、第一リードが付けられたシリコン半導体スラ
イスの斜視図である。 第２図は、第１図の斜視図に耐火金属及び金属キャップ
を加えたものである。 第３図は、第２図の斜視図にフォトレジスト及び空洞を
形成したものである。 第４図は、第３図の斜視図の空洞にスタッドを加えたも
のである。 第５図は、本発明に従って完成した半導体スライスを示
す斜視図である。 第６図は、本発明を用いる製造段階のフロー・チャート
である。 主な符号の説明 10:シリコン半導体スライス 12:第一レベルのリード 14:耐火金属 16:めっき可能な金属キャップ 18:フォトレジスト 22:空洞 24:スタッド 28:耐食層

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】集積回路における第１及び第２レベルのア
    ルミニウム配線間の垂直コンタクトであって、 第１レベルのアルミニウム配線上に設けられた耐火金属
    層と、 前記耐火金属層上に設けられたメッキ可能な金属層と、 前記メッキ可能な金属層上に設けられ、垂直側壁を有
    し、前記第２レベルのアルミニウム配線と接するメッキ
    によって形成され、クラッド層の設けられた金属スタッ
    ドとからなることを特徴とする前記垂直コンタクト。
  2. 【請求項２】集積回路における第１及び第２レベルのア
    ルミニウム配線を接続する方法であって、 第１レベルのアルミニウム配線上に耐火金属層を形成す
    る工程と、 前記耐火金属層上にメッキ可能な金属層を形成する工程
    と、 メッキ可能な金属層上にマスクを形成する工程と、 前記マスクの開口において、垂直スタッドをメッキによ
    って形成する工程と、 前記垂直スタッドをクラッドする工程と、 前記垂直スタッドの上に、第２レベルのアルミニウム配
    線を形成する工程とからなることを特徴とする前記方
    法。
JP63277203A 1987-11-02 1988-11-01 半導体装置の金属化層間の相互接続を提供する方法及び装置 Expired - Fee Related JP2682668B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US115282 1987-11-02
US07/115,282 US4873565A (en) 1987-11-02 1987-11-02 Method and apparatus for providing interconnection between metallization layers on semiconductor devices

Publications (2)

Publication Number Publication Date
JPH01147845A JPH01147845A (ja) 1989-06-09
JP2682668B2 true JP2682668B2 (ja) 1997-11-26

Family

ID=22360354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63277203A Expired - Fee Related JP2682668B2 (ja) 1987-11-02 1988-11-01 半導体装置の金属化層間の相互接続を提供する方法及び装置

Country Status (2)

Country Link
US (1) US4873565A (ja)
JP (1) JP2682668B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701032A (nl) * 1987-05-01 1988-12-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met interconnecties die zowel boven een halfgeleidergebied als boven een daaraan grenzend isolatiegebied liggen.
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH09232423A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体装置およびその製造方法
US6077762A (en) * 1997-12-22 2000-06-20 Vlsi Technology, Inc. Method and apparatus for rapidly discharging plasma etched interconnect structures
EP0971409A1 (en) * 1998-07-07 2000-01-12 Interuniversitair Micro-Elektronica Centrum Vzw Method for forming copper-containing metal studs
EP0971403A1 (en) 1998-07-07 2000-01-12 Interuniversitair Microelektronica Centrum Vzw Method for forming copper-containing metal studs
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290565A (en) * 1963-10-24 1966-12-06 Philco Corp Glass enclosed, passivated semiconductor with contact means of alternate layers of chromium, silver and chromium
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
JPS5450284A (en) * 1977-09-28 1979-04-20 Matsushita Electronics Corp Forming method of electrode wiring layers
JPS60153149A (ja) * 1984-01-23 1985-08-12 Matsushita Electric Ind Co Ltd 多層配線の形成方法
US4725877A (en) * 1986-04-11 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Metallized semiconductor device including an interface layer

Also Published As

Publication number Publication date
JPH01147845A (ja) 1989-06-09
US4873565A (en) 1989-10-10

Similar Documents

Publication Publication Date Title
US6150723A (en) Copper stud structure with refractory metal liner
US5933753A (en) Open-bottomed via liner structure and method for fabricating same
US6492722B1 (en) Metallized interconnection structure
KR100345940B1 (ko) 이중의 장벽층이 있는 전자 소자의 중간 접속부, 그것의형성 방법, 그 중간 접속부를 갖는 다층 전자 소자 및 이소자의 제조 방법
US4770897A (en) Multilayer interconnection system for multichip high performance semiconductor packaging
WO1999034415A1 (en) A single step electroplating process for interconnect via fill and metal line patterning
JPS62290153A (ja) 多レベル金属集積回路の製造方法
JP2682668B2 (ja) 半導体装置の金属化層間の相互接続を提供する方法及び装置
KR100301644B1 (ko) 반도체소자상호접속구조체및반도체소자레벨간상호접속형성방법
JP4886165B2 (ja) デポジション処理によって、相互接続領域を選択的に合金にする方法
US4963510A (en) Method and apparatus for providing interconnection between metallization layers on semiconductors devices
JP2530088B2 (ja) 半導体チップ間の電気的接続方法
US6245668B1 (en) Sputtered tungsten diffusion barrier for improved interconnect robustness
JP2737762B2 (ja) 半導体装置の製造方法
KR100247644B1 (ko) 반도체 소자의 금속 배선 방법
KR100340852B1 (ko) 반도체소자의다층금속배선형성방법
KR100396687B1 (ko) 반도채장치의금속배선형성방법
KR100559032B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100720400B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100472856B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH0799199A (ja) 半導体装置の製造方法
KR100444610B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100196228B1 (ko) 반도체 집적회로의 배선 형성방법
KR20020008614A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선층형성 방법
JP2929850B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees