JP2970757B2 - 金属スペーサを用いた相互接続およびその形成方法 - Google Patents

金属スペーサを用いた相互接続およびその形成方法

Info

Publication number
JP2970757B2
JP2970757B2 JP10091982A JP9198298A JP2970757B2 JP 2970757 B2 JP2970757 B2 JP 2970757B2 JP 10091982 A JP10091982 A JP 10091982A JP 9198298 A JP9198298 A JP 9198298A JP 2970757 B2 JP2970757 B2 JP 2970757B2
Authority
JP
Japan
Prior art keywords
conductive material
forming
electrical conductor
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10091982A
Other languages
English (en)
Other versions
JPH10289949A (ja
Inventor
ジョン・イー・クローニン
トマス・ジェイ・ハーツウィック
アンソニー・ケイ・スタンパー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10289949A publication Critical patent/JPH10289949A/ja
Application granted granted Critical
Publication of JP2970757B2 publication Critical patent/JP2970757B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体の製造に関す
るものであり、特に半導体の製造における相互接続に関
するものである。
【０００２】
【従来の技術】現代のＶＬＳＩ半導体加工によれば、単
一のウエーハ上に何百万もの装置を搭載することができ
る。これらの装置を接続するために、ＶＳＬＩの設計に
は電気導体を使用する。これらの相互接続線は通常、一
般に金属層１、金属層２などと呼ばれるいくつかの異な
る層である。相互接続線は一般に、スタッドと呼ばれる
各種のレベル間相互接続構造により、上または下にある
他の相互接続線と接続される。これらのスタッドを作る
にはいくつかの異なる技術がある。相互接続スタッド
は、一般に層を接続するのに分離した金属の相互接続レ
ベルを使用し、他の技術ではテーパのあるバイア（すな
わち接続を形成するための金属層を分離する絶縁体中の
テーパのある開口）を使用する。相互接続スタッドは、
その構造によって小型化したがって装置の集積度の増大
が可能になるため、普及している。
【０００３】図５に、半導体の部分８００を示す。部分
８００では、相互接続スタッド８０２が第１の接続線８
０４と第２の接続線８０６とを接続している。相互接続
スタッド８０２は、一般にチタン・窒化チタン（Ｔｉ／
ＴｉＮ）ライナ８０８を被覆したタングステン（Ｗ）コ
ア８０１からなるが、他の適した材料を使用する場合も
ある。
【０００４】相互接続スタッド８０２は第１の接続線８
０４と第２の接続線８０６により直接ライニングされる
のが理想である。しかし、マスクとウエーハとのミスア
ライメントにより、一般にスタッド８０２と接続線８０
４および８０６との間にある程度のオフセットが生じ
る。スタッドと接続線の間に十分な接続が残っている限
り、これは一般に許容される。
【０００５】第１の接続線８０４と第２の接続線８０６
は一般に、アルミニウム銅（ＡｌＣｕ）、銅（Ｃｕ）な
どの導電性の高い金属、またはポリシリコンなどの他の
導体からなる。アルミニウム銅は導電性が良好なために
一般に選択される。ＡｌＣｕをパターニング、すなわち
付着させ、反応性エッチング（ＲＩＥ）またはその他の
方向性エッチングを行うことは比較的容易なためでも有
利である。
【０００６】接続線８０４は一般に、まずＡｌＣｕのブ
ランケットを付着させた後、チタン８１０をブランケッ
ト付着させる。次にフォトレジストを塗布し、露光、現
像を行い、チタンとＡｌＣｕのブランケット上にフォト
レジストのパターンを残す。次に反応性イオン・エッチ
ングを使用してフォトレジストが現像により除去された
箇所のＴｉ／ＡｌＣｕを除去する。反応性イオン・エッ
チングには、Ｔｉ／ＡｌＣｕと化学的に反応し、物理的
に衝撃を与える塩素を主体とするイオンを使用して、フ
ォトレジストで被覆された部分のＴｉ／ＡｌＣｕだけを
残す。
【０００７】反応性イオン・エッチングの効果のひとつ
は、重合体皮膜８１４がＴｉ／ＡｌＣｕの側壁上に形成
されることである。これは、反応性イオン・エッチング
の間に生じるフォトレジストに劣化によるものである。
フォトレジストは一般に炭素を含有するが、この炭素が
エッチング工程中に他の元素と反応して、炭素化された
重合体の原子を生成し、これがＴｉ／ＡｌＣｕの側壁上
に付着する。これらの重合体皮膜８１４（太線で示す）
はエッチングにより除去されず、一種の側壁マスクとな
る。この重合体皮膜は、塩素ガスが近くの垂直Ｔｉ／Ａ
ｌＣｕ金属ラインの側面を等方性にエッチングするのを
防止し、相互接続線のアンダーカットの可能性を排除す
る。
【０００８】ＡｌＣｕはいくつかの利点を有するが、エ
レクトロ・マイグレーションを生じやすいという欠点も
ある。ＡｌＣｕに十分な電流を供給すると、エレクトロ
・マイグレーションによってＡｌＣｕラインに空洞を形
成することがある。これらの空洞が大きい場合、開路が
形成される可能性がある。
【０００９】このことが、ＡｌＣｕ接続線８０４上にチ
タン層８１０を形成させる理由のひとつである。チタン
層はラインをまとめて保持し、空洞がＡｌＣｕラインに
開路を形成する箇所に代替の導通路を設ける機能を有す
る。チタンはＡｌＣｕと比較して導電性が低いが、エレ
クトロ・マイグレーションを生じ始める前に、それより
も大量の電流を流すことができる。これにより、チタン
層８１０はＡｌＣｕ接続線８０４の寿命を延ばすことが
できる。
【００１０】接続線８０４は、相互接続スタッド８０２
を介して接続線８０６に接続されている。相互接続スタ
ッドは、次の金属層の一部としての金属により充てんさ
れたテーパのあるバイアを使用するなどの他の技術より
高密度で使用することができる。
【００１１】相互接続スタッドは通常、充てん材料とし
てタングステンを使用する。タングステンは、化学的気
相付着（ＣＶＤ）を用いて近くの垂直な穴に付着させて
スタッドを形成することができるために使用される。ス
パッタリングまたは蒸着により付着させるＡｌＣｕなど
の材料は、穴の中に形成させたときに空洞を形成しやす
いため、相互接続スタッドには使用しない。Ｔｉ／Ａｌ
Ｃｕ接続線８０４を形成した後二酸化シリコン（ＳｉＯ
2）またはポリイミドなどの絶縁体をブランケット付着
させた後、線８１５に示すようにＣＭＰにより平坦化さ
せる。フォトレジストを塗布し、フォトレジスト中の開
口を露光、現像し、絶縁体にＲＩＥを施し、残った不必
要なフォトレジストをＯ2プラズマで除去することによ
り、開口を相互接続線８０４に露出させたスタッド用の
開口または穴を絶縁体中に形成させる。
【００１２】次に、チタン・窒化チタン（Ｔｉ／Ｔｉ
Ｎ）層８０８を穴中にスパッタリングさせることにより
スタッド８０２を形成させる。Ｔｉ／ＴｉＮ層８０８
は、タングステンＣＶＤ工程中にフッ素がチタンと反応
して、抵抗が非常に高い物質であるＴｉＦ3を生成する
のを防止するために形成する。次にタングステンを穴中
に化学的気相付着させて、穴を充てんする。化学機械研
磨（ＣＭＰ）を用いてタングステンが平坦になるまで研
磨する。
【００１３】次に、第１の接続線８０４と同様に第２の
接続線８０６を形成する。これにより、第１の接続線８
０４と第２の接続線８０６が、タングステンの相互接続
スタッド８０２により接続される。遺憾ながら、このシ
ステムには欠点がある。具体的には、重合体皮膜８１４
が絶縁体として機能する。したがって、タングステンの
スタッド８０２と第１の接続線８０４との電気的接続だ
けが、Ｔｉ／ＴｉＮ層８０８と、領域８１６におけるチ
タン層８１０の上面を介して行われる。
【００１４】ミスアライメントの場合、Ｔｉ／ＴｉＮ層
８０８の一部だけが領域８１６でチタン層８１０の一部
と接触する。さらに、ＴｉもＴｉＮも導電性が比較的良
くない。このことは、従来の技術では層が比較的薄いた
めに許容されている。しかし、導電性が低いこととミス
アライメントが重なると、半導体装置の集積度が高ま
り、接続面積が減少するにつれて問題となる。これらの
要素すべてにより接続抵抗が増大し、最終的に接続部間
の導通が不十分になる点に達する。
【００１５】
【発明が解決しようとする課題】本発明の目的は、接続
線と相互接続スタッドとの間の相互接続を容易にし、装
置の寸法が減少しても、十分な導電性のある相互接続が
確実に行えるような方法および構造を提供することにあ
る。
【００１６】
【課題を解決するための手段】本発明の好ましい実施例
では、レベル間相互接続線の間の導電性が増大する。こ
の実施例では、相互接続線の側面に側壁スペーサを使用
して、相互接続線と相互接続スタッドとの間の接触面積
を大きくする。この面積の増大により、接続抵抗を改善
し、接続の導電性を減少させることなく装置を小型化す
ることができる。
【００１７】
【発明の実施の形態】本発明の好ましい実施例では、相
互接続線とレベル間相互接続スタッドとの接触面積が増
大する。この実施例では、相互接続線の側面に側壁スペ
ーサを使用して、相互接続線と相互接続スタッドとの間
の接触面積を大きくする。この面積の増大により、接続
抵抗が減少し、半導体装置の集積度が増大する。
【００１８】図１は、本発明の第１の実施例による半導
体部分１００の側断面図である。半導体部分１００は、
第１の接続線１０４と、第２の接続線１０６とを接続す
る相互接続スタッド１０２を有する。
【００１９】第１の接続線１０４と第２の接続線１０６
は一般に、アルミニウム銅（ＡｌＣｕ）などの導電性の
高い金属、または他の導体からなる。アルミニウム銅は
導電性が良好なために一般に選択される。ＡｌＣｕをパ
ターニング、すなわち付着させ、反応性エッチングＲＩ
Ｅまたはその他の方向性エッチングを行うことは比較的
容易なためでも有利である。
【００２０】第１の接続線１０４を形成するには、Ａｌ
Ｃｕまたは他の適した材料を付着させる。次にＴｉ層を
ＡｌＣｕ層の上に付着させる。フォトレジストのマスク
を付着させ、パターニングした後、ウエーハに反応性イ
オン・エッチングを行う。ＲＩＥにより、過剰なＡｌＣ
ｕとＴｉが除去される。これによりＡｌＣｕの接続線１
０４と、Ｔｉ層１１０が形成される。
【００２１】反応性イオン・エッチングの効果のひとつ
は、重合体皮膜がＴｉ／ＡｌＣｕの側壁上に形成される
ことである。これは、反応性イオン・エッチングの間に
生じるフォトレジストに劣化によるものである。重合体
皮膜１１４の導電性は非常に低く、第１の接続線１０４
を、接続する相互接続スタッドから電気的に分離する。
【００２２】図１に示す第１の実施例では、絶縁体を付
着させる前に側壁スペーサ１２０および１２２を第１の
接続線１０４に追加する。側壁スペーサ、特に側壁スペ
ーサ１２２により、第１の接続線１０４と相互接続スタ
ッド１０２との間に代替の導通路が形成される。特に、
側壁スペーサ１２２は、その外側に沿ってＴｉ／ＴｉＮ
層１０８と接触する。図１では、線１５０は、抵抗の低
い通路に沿って第１の接続線１０４から第２の接続線１
０６に流れる電流を示す。線１５２は、これより抵抗が
高いが、通路全体の抵抗が低い大きな面積に配分される
第２の通路の例を示す。
【００２３】図２は、増大した導電面積を示す半導体部
分の斜視図である。相互接続スタッド１０２は側壁スペ
ーサ１２２に接続され、側壁スペーサ１２２はさらに第
１の接続線１０４に接続されている。側壁スペーサ１２
２は、第１の接続線１０４の側壁全体に沿って接続線１
０４に接続されている。電流は第１の接続線１０４の側
壁全体に沿って、第１の接続線１０４から側壁スペーサ
１２２へ流れることができる。特に、第１の接続線１０
４と側壁スペーサ１２２との間に大きい導通面積があ
る。この導通面積の大きさは、重合体皮膜１１４による
抵抗の増大を相殺する。したがって、側壁スペーサ１２
２を使用することにより第１の接続線１０４と相互接続
スタッド１０２との間の接続の導電性を増大させる。
【００２４】図１に戻って、側壁スペーサ１２０および
１２２のタングステンを付着させる前に、ウエーハの表
面にチタンと窒化チタンを付着させる。このＴｉ／Ｔｉ
Ｎ層（図１には図示されていない）は、接続線１０４へ
の接触抵抗を低下させ、化学的気相付着による側壁スペ
ーサ１２０および１２２のタングステン付着の間に、六
フッ化タングステン（ＷＦ6）による接続線１０４のエ
ッチングを防止する。物理蒸着（ＰＶＤ）など、他の方
法によりタングステンを付着させれば、Ｔｉ／ＴｉＮ層
は不要であるが、Ｔｉ／ＴｉＮ層を付着させれば導電性
はさらに増大する。
【００２５】次に側壁スペーサ１２０および１２２を、
好ましくはまずＣＶＤまたはＰＶＤを用いてタングステ
ンのコンフォーマル層をウエーハの表面に付着させて形
成する。次にタングステン層を垂直方向に方向性エッチ
ングする。この方法により、第１の接続線１０４の側壁
上にタングステンが残り、水平な表面からＴｉ／ＴｉＮ
およびタングステンが除去され、これにより側壁スペー
サ１２０および１２２が形成される。この側壁スペーサ
１２０および１２２の形成方法は、マスキング工程を追
加する必要がないため好ましい。
【００２６】次の工程は、第１の接続線１０４を被覆す
る誘電材料の付着である。この誘電材料は二酸化シリコ
ン、または他の適した材料である。次に誘電体を化学機
械研磨（ＣＭＰ）により平坦化させる。
【００２７】次の工程で、相互接続スタッドを形成する
穴を誘電材料中に形成する。これは一般にバイア・エッ
チングと呼ばれる方法により行う。次にこの誘電体に反
応性イオン・エッチングを行い、相互接続スタッドの穴
を形成する。反応性イオン・エッチングを選択したの
は、チタン層１１０または側壁スペーサ１２０および１
２２よりも誘電体をはるかに速くエッチングするためで
ある。
【００２８】誘電体に穴を形成した後、チタン／窒化チ
タン（Ｔｉ／ＴｉＮ）ライナ１０８を穴中に形成する。
ライナ１０８はコリメータを使用し、または使用せずに
スパッタ付着させるのが好ましいが、他の適当な方法を
使用してもよい。次に、穴の中に相互接続スタッド１０
２のコアを形成する。これは、タングステン（Ｗ）など
の金属導体を穴全体が充てんされるように穴の中に化学
的気相付着させることによって行うのが好ましい。もち
ろん、他の適当な材料および形成方法を使用することも
できる。
【００２９】次に、化学機械研磨（ＣＭＰ）により装置
を平坦化させる。次に第２の接続線１０６を、第１の接
続線１０４と同様な方法で形成する。このようにして第
１の接続線１０４と第２の接続線１０６とが相互接続ス
タッド１０２により接続される。このような相互接続ス
タッドは、ひとつの金属層上の接続線を他の金属層上の
接続線に接続するのに用いるレベル間相互接続構造の一
例である。
【００３０】このように、図１の第１の実施例により、
相互接続スタッドと接続線との間に改善された導通路が
形成される。改善された導通路は、側壁スペーサを通っ
て、相互接続スタッドへ導通路を形成することにより形
成される。この改善は、マスキング工程を追加したり、
他の工程変更を行うことなく行うことができる。
【００３１】次に図３に、本発明の第２の実施例を示
す。本実施例では第１の接続線は第１の実施例と同様の
方法で形成される。具体的には、第１の接続線は、まず
ＡｌＣｕまたは他の適当な材料をブランケット付着さ
せ、ＡｌＣｕ上にチタン層を付着させることにより形成
する。次にフォトレジストを付着させ、露光、現像を行
い、ＡｌＣｕのブランケット上にフォトレジストのパタ
ーンを残す。次に反応性イオン・エッチングを用いて、
フォトレジストのない場所のＡｌＣｕとチタンを除去す
る。
【００３２】この第２の実施例では、反応性イオン・エ
ッチングはＡｌＣｕの深さ全体が除去される前に終了さ
せる。この場合にも、反応性イオン・エッチングにより
ＡｌＣｕの側壁に重合体皮膜３１４が形成する副作用が
ある。これらの重合体皮膜３１４（太線で示す）はエッ
チングされず、一種の側壁マスクとなる。重合体皮膜は
ＡｌＣｕの側壁に形成されるが、ＡｌＣｕの水平面には
形成されない。その理由は、ＲＩＥ中に生じるイオンの
衝突が垂直に下降し、水平面上に重合体が堆積するのを
防止する。
【００３３】次にＴｉ／ＴｉＮ層（図１に図示されてい
ない）を付着させて、接続線３０４への接触抵抗を低下
させ、タングステンの化学的気相付着中に六フッ化タン
グステン（ＷＦ6）による接続線３０４のエッチングを
防止する。
【００３４】次にウエーハの表面にタングステンまたは
他の適当な材料をコンフォーマル付着させて、側壁スペ
ーサ３２０および３２２を形成する。この場合も、ＣＶ
Ｄを使用して行うのが好ましい。次にＴｉ／ＴｉＮ層と
タングステン層を、側壁スペーサ３２０および３２２が
残るまで垂直方向に方向性エッチングする。
【００３５】次に垂直方向に方向性エッチングを開始し
て、ラインの間からタングステン／ＴｉＮ／Ｔｉ／Ａｌ
Ｃｕが除去されるまで続ける。側壁スペーサ３２０およ
び３２２は下のＡｌＣｕをマスキングし、これにより方
向性エッチングがＡｌＣｕを、フォトレジストまたは側
壁スペーサ３２０および３２２により被覆されない部分
からのみ除去する。ＡｌＣｕを部分的にエッチングし、
側壁スペーサを形成し、残ったＡｌＣｕをエッチングす
る工程により、ＡｌＣｕの各側壁から延びる「ステッ
プ」を有する第１の接続線３０４を形成する。
【００３６】ＡｌＣｕの水平面には重合体皮膜がないた
め、第１の接続線のステップは、側壁スペーサ３２２と
第１の接続線３０４との間に導電性の高い領域３１０を
追加する。さらに、側壁スペーサ３２２は接続線３０４
の側壁３１１に沿って第１の接続線３０４と接続され
る。第１の実施例と同様に、重合体被膜３１４はこれを
高抵抗パスにするが、それは側壁スペーサ３２２と第１
の接続線３０４との間の大きな導電性の領域によって相
殺される。
【００３７】図４は第３の実施例を示す。この実施例は
第２の実施例の変更態様である。第３の実施例では、接
続線は第１の層５１９を付着させた後、第２の層５２１
を付着させて形成するのが好ましい。好ましい実施例で
は、接続線の第１層５１９はチタンであり、接続線の第
２層５２１はＡｌＣｕである。次に接続線を第２の実施
例と同様にパターニングし、エッチングして、エッチン
グを接続線の第１層５１９またはその近くで中止する。
次に、タングステンなどの適当な材料をコンフォーマル
に付着させ、方向性エッチングを行って、側壁スペーサ
５２０および５２２を接続線の第２層５２１の側壁上に
形成する。次に方向性エッチングを再度行うと、接続線
の第１層５１９と接続線の第２層５１２との間の遷移部
の側壁に「ステップ」を有する接続線が得られる。
【００３８】水平面には重合体皮膜がないため、第１の
接続線の「ステップ」は、側壁スペーサ５２２と第１の
接続線との間に導電性の高い領域５１０を追加する。さ
らに、側壁スペーサ５２２は、接続線の第２層５２１の
側壁５１１に沿って第１の接続線３０４と接続される。
第１の実施例と同様に、重合体皮膜３１４はこれを高抵
抗の通路にするが、側壁スペーサ５２２と第１の接続線
との間の大きな導電性の領域によってオフセットされ
る。
【００３９】第３の実施例の変更態様では、代わりに接
続線の第１層５１９を、第１の接続線を下の接続線に接
続するのに使用する相互接続スタッドの上部として形成
する。この変更態様では、「ステップ」の上部が相互接
続スタッドと接続線の第２層５２１との間の遷移部に生
じる。
【００４０】本発明の実施例はそれぞれ、接続線と垂直
な相互接続スタッドとの間の導電性を改善する。この改
善は、過剰な工程やマスク層の追加を必要とせずに行わ
れる。改善された導電性により、十分な接触を維持しな
がら、フィーチャの寸法をさらに減少させることができ
る。
【００４１】
【００４２】
【図面の簡単な説明】
【図１】本発明の第１の実施例による接続線と相互接続
スタッドを示す側断面図である。
【図２】本発明の第１の実施例による接続線と相互接続
スタッドを示す斜視断面図である。
【図３】本発明の第２の実施例による接続線と相互接続
スタッドを示す側断面図である。
【図４】本発明の第３の実施例による接続線と相互接続
スタッドを示す側断面図である。
【図５】従来の技術による接続線と相互接続スタッドを
示す側断面図である。
【符号の説明】
１００ 半導体 １０２ 相互接続スタッド １０４ 第１の接続線 ３０４ 第１の接続線 １０６ 第２の接続線 １０８ Ｔｉ／ＴｉＮ層 １１４ 重合体皮膜 ３１４ 重合体皮膜 １２０ 側壁スペーサ １２２ 側壁スペーサ ３２０ 側壁スペーサ ３２２ 側壁スペーサ ５２０ 側壁スペーサ ５２２ 側壁スペーサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トマス・ジェイ・ハーツウィック アメリカ合衆国05489 バーモント州ア ンダーヒル アール・アール１ ボック ス920 (72)発明者 アンソニー・ケイ・スタンパー アメリカ合衆国05495 バーモント州ウ ィリストン オーク・ノール・ロード 57 (56)参考文献 特開 平８−250589（ＪＰ，Ａ) 特開 平８−293549（ＪＰ，Ａ) 特開 平３−54828（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項１】ａ）半導体装置の基板上に第１レベルの電
    気導体を形成する工程と、 ｂ）第１レベルの電気導体の側壁にステップを形成する
    工程と、 ｃ）第１レベルの電気導体の側壁およびステップの上に
    少なくとも１個の導電性スペーサを形成する工程と、 ｄ）電気導体の少なくとも一部と、導電性スペーサの少
    なくとも一部に接触する相互接続構造を形成する工程
    と、 ｅ）相互接続構造の少なくとも一部に接触する第２レベ
    ルの電気導体を形成する工程とを含む、 半導体装置中にレベル間相互接続を形成する方法。
  2. 【請求項２】第１レベルの電気導体を形成する工程が、
    アルミニウム銅からなる第１の金属層と、上記アルミニ
    ウム銅の上にチタンからなる表面層を付着させる工程を
    有することを特徴とする、請求項１に記載の方法。
  3. 【請求項３】第１レベルの電気導体を形成する工程がさ
    らに、フォトレジストを付着させ、上記フォトレジスト
    をパターニングし、上記アルミニウム銅および上記チタ
    ンをエッチングする工程を有することを特徴とする、請
    求項２に記載の方法。
  4. 【請求項４】第１レベルの電気導体の側壁にステップを
    形成する工程が、半導体装置の基板上に第１の導電性材
    料を付着させ、上記第１の導電性材料の上にフォトレジ
    ストを付着させ、上記フォトレジストをパターニング
    し、上記第１の導電性材料をエッチングする工程を有
    し、上記エッチングが第１の導電性材料を完全に貫通す
    る前に停止させ、これにより第１レベルの電気導体の側
    壁にステップを形成することを特徴とする、請求項１に
    記載の方法。
  5. 【請求項５】側壁スペーサを形成する工程が、側壁に第
    ２の導電性材料をコンフォーマルに付着させ、上記第２
    の導電性材料を方向性エッチングする工程を有すること
    を特徴とする、請求項１に記載の方法。
  6. 【請求項６】上記側壁スペーサがタングステンを含むこ
    とを特徴とする、請求項５に記載の方法。
  7. 【請求項７】第１レベルの電気導体の側壁にステップを
    形成する工程が、半導体装置の基板上に第１の導電性材
    料を付着させ、上記第１の導電性材料の上にフォトレジ
    ストを付着させ、上記フォトレジストをパターニング
    し、上記第１の導電性材料をエッチングする工程を有
    し、上記エッチングは第１の導電性材料を完全に貫通す
    る前に停止させ、これにより第１レベルの電気導体の側
    壁に上記ステップを形成し、上記側壁スペーサを形成す
    る工程が、上記側壁に第２の導電性材料をコンフォーマ
    ルに付着させ、上記第２の導電性材料を方向性エッチン
    グする工程を含むことを特徴とする、請求項１に記載の
    方法。
  8. 【請求項８】第１レベルの電気導体の側壁にステップを
    形成する工程が、半導体装置の基板上に第１の導電性材
    料と上記第１の導電性材料の上の第２の導電性材料の層
    とを付着させ、上記第２の導電性材料の上にフォトレジ
    ストを付着させ、上記フォトレジストをパターニング
    し、上記第２の導電性材料をエッチングする工程を有
    し、上記エッチングは上記第１の導電性材料を完全に貫
    通する前に停止させ、これにより第１レベルの電気導体
    の側壁にステップを形成し、上記側壁スペーサを形成す
    る工程が、第２の導電性材料を上記側壁にコンフォーマ
    ルに付着させ、上記第２の導電性材料を方向性エッチン
    グする工程を含むことを特徴とする、請求項１に記載の
    方法。
  9. 【請求項９】第１の導電性材料がチタンを含み、第２の
    導電性材料がアルミニウム銅を含み、スペーサの導電性
    材料がタングステンを含むことを特徴とする、請求項８
    に記載の方法。
  10. 【請求項１０】相互接続構造が、タングステン・スタッ
    ドであることを特徴とする、請求項１に記載の方法。
  11. 【請求項１１】第１レベルの電気導体の側壁にステップ
    を形成する工程が、下層の相互接続スタッド上に上記第
    １レベルの電気導体を形成し、上部平面を有するステッ
    プを、上記第１レベルの電気導体と上記下層の相互接続
    スタッドとの境界面に形成する工程を含み、少なくとも
    １個の導電性スタッドを形成する工程が、上記ステップ
    の上部平面に接するスペーサを形成する工程を含むこと
    を特徴とする、請求項１に記載の方法。
  12. 【請求項１２】ａ）第１レベルの電気導体の側面に少な
    くとも１個の導電性側壁スペーサと、 ｂ）第１の電気導体の少なくとも一部と、少なくとも１
    個の導電性側壁スペーサの少なくとも一部とに接触し、
    上記第１の電気導体を第２の電気導体と接続するレベル
    間相互接続を具備し、第１レベルの電気導体が、第１の
    導電性材料の層と、上記第１の導電性材料の層上に形成
    した第２の導電性材料の層を有し、上記第１の導電性材
    料の層が、上記第２の導電性材料の層の側面を越えて延
    びるステップを第１の導電性材料の層の側面に形成され
    ていることを特徴とする、半導体装置相互接続構造。
  13. 【請求項１３】第１レベルの電気導体が、アルミニウム
    銅からなる第１の金属層と、上記アルミニウム銅の上に
    チタンからなる表面層を有することを特徴とする、請求
    項１２に記載の半導体装置相互接続構造。
  14. 【請求項１４】導電性側壁スペーサが、方向性エッチン
    グし、コンフォーマルに付着させた導電性材料を含むこ
    とを特徴とする、請求項１２に記載の半導体装置相互接
    続構造。
  15. 【請求項１５】上記側壁スペーサがタングステンを含む
    ことを特徴とする、請求項１４に記載の半導体装置相互
    接続構造。
  16. 【請求項１６】第１の導電性材料の層がチタンを含み、
    第２の導電性材料の層がアルミニウム銅を含み、側壁ス
    ペーサがタングステンを含むことを特徴とする、請求項
    １４に記載の半導体装置相互接続構造。
  17. 【請求項１７】第１レベルの電気導体が下層の相互接続
    スタッドの上にあり、第１レベルの電気導体の上記下層
    の相互接続スタッドの境界面が上面を有するステップを
    形成し、上記少なくとも１個の導電性側壁スペーサが上
    記上面に接触することを特徴とする、請求項１２に記載
    の半導体装置相互接続構造。
  18. 【請求項１８】ａ）少なくとも１層の導電性材料を付着
    させ、上記導電性材料の上にフォトレジストを付着さ
    せ、上記フォトレジストをパターニングし、上記導電性
    材料をエッチングし、上記エッチングを上記導電性材料
    が完全に貫通する前に停止して第１レベルの電気導体の
    側壁にステップを形成することにより、半導体装置の基
    板上に第１レベルの電気導体を形成する工程と、 ｂ）スペーサの導電性材料をコンフォーマルに付着さ
    せ、上記スペーサの導電性材料を方向性エッチングし
    て、第１レベルの電気導体の側面に少なくとも１個の導
    電性スペーサを形成する工程と、 ｃ）電気導体の少なくとも一部と、導電性スペーサの少
    なくとも一部に接触するレベル間相互接続構造を形成す
    る工程と、 ｄ）レベル間相互接続構造の少なくとも一部に接触する
    第２レベルの電気導体を形成する工程とを含む、 半導体装置中にレベル間相互接続を形成する方法。
JP10091982A 1997-04-08 1998-04-03 金属スペーサを用いた相互接続およびその形成方法 Expired - Fee Related JP2970757B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/838371 1997-04-08
US08/838,371 US5808364A (en) 1997-04-08 1997-04-08 Interconnects using metal spacers

Publications (2)

Publication Number Publication Date
JPH10289949A JPH10289949A (ja) 1998-10-27
JP2970757B2 true JP2970757B2 (ja) 1999-11-02

Family

ID=25276953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10091982A Expired - Fee Related JP2970757B2 (ja) 1997-04-08 1998-04-03 金属スペーサを用いた相互接続およびその形成方法

Country Status (6)

Country Link
US (2) US5808364A (ja)
JP (1) JP2970757B2 (ja)
KR (1) KR100301644B1 (ja)
MY (1) MY117252A (ja)
SG (1) SG63828A1 (ja)
TW (1) TW379433B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US6074943A (en) * 1997-04-16 2000-06-13 Texas Instruments Incorporated Sidewalls for guiding the via etch
US5969425A (en) * 1997-09-05 1999-10-19 Advanced Micro Devices, Inc. Borderless vias with CVD barrier layer
US5925932A (en) 1997-12-18 1999-07-20 Advanced Micro Devices, Inc. Borderless vias
US6146996A (en) * 1998-09-01 2000-11-14 Philips Electronics North America Corp. Semiconductor device with conductive via and method of making same
TW503518B (en) * 2000-04-19 2002-09-21 Ibm Interconnect via structure and method
US6426286B1 (en) * 2000-05-19 2002-07-30 Lsi Logic Corporation Interconnection system with lateral barrier layer
US7087997B2 (en) 2001-03-12 2006-08-08 International Business Machines Corporation Copper to aluminum interlayer interconnect using stud and via liner
US6686279B2 (en) * 2002-04-01 2004-02-03 Chartered Semiconductor Manufacturing Limited Method for reducing gouging during via formation
US7196006B2 (en) * 2004-04-13 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method for microelectronic device
US8299455B2 (en) * 2007-10-15 2012-10-30 International Business Machines Corporation Semiconductor structures having improved contact resistance
US10468346B2 (en) 2018-04-09 2019-11-05 International Business Machines Corporation Advanced interconnects containing an IMT liner

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146291A (en) * 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
JPH0354828A (ja) * 1989-07-24 1991-03-08 Oki Electric Ind Co Ltd 半導体装置の複合導電層、複合導電層を用いたキャパシタおよび複合導電層の穴開け方法
JP3170791B2 (ja) * 1990-09-11 2001-05-28 ソニー株式会社 Ａｌ系材料膜のエッチング方法
US5061647A (en) * 1990-10-12 1991-10-29 Motorola, Inc. ITLDD transistor having variable work function and method for fabricating the same
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
JPH04288828A (ja) * 1991-03-18 1992-10-13 Sony Corp ドライエッチング方法
US5053351A (en) * 1991-03-19 1991-10-01 Micron Technology, Inc. Method of making stacked E-cell capacitor DRAM cell
JP3225532B2 (ja) * 1991-03-29 2001-11-05 ソニー株式会社 ドライエッチング方法
US5170243A (en) * 1991-11-04 1992-12-08 International Business Machines Corporation Bit line configuration for semiconductor memory
US5291053A (en) * 1992-07-06 1994-03-01 Motorola, Inc. Semiconductor device having an overlapping memory cell
US5670806A (en) * 1993-12-28 1997-09-23 Lg Semicon Co., Ltd. Semiconductor memory device
US5514622A (en) * 1994-08-29 1996-05-07 Cypress Semiconductor Corporation Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole
JPH08250589A (ja) * 1995-03-14 1996-09-27 Sony Corp 半導体装置の製造方法
JPH08293549A (ja) * 1995-04-25 1996-11-05 Sony Corp 多層配線コンタクト構造およびその形成方法
US5484747A (en) * 1995-05-25 1996-01-16 United Microelectronics Corporation Selective metal wiring and plug process
US5633781A (en) * 1995-12-22 1997-05-27 International Business Machines Corporation Isolated sidewall capacitor having a compound plate electrode

Also Published As

Publication number Publication date
US5808364A (en) 1998-09-15
KR100301644B1 (ko) 2001-10-19
TW379433B (en) 2000-01-11
US5926738A (en) 1999-07-20
JPH10289949A (ja) 1998-10-27
SG63828A1 (en) 1999-03-30
MY117252A (en) 2004-06-30
KR19980079710A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
US6465888B2 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6265313B1 (en) Method of manufacturing copper interconnect
US6756297B2 (en) Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer
US6384481B1 (en) Single step electroplating process for interconnect via fill and metal line patterning
JP4742147B2 (ja) 相互接続コンタクトのドライ・エッチバック
JP2000150647A (ja) 配線構造およびその製造方法
JPH10189733A (ja) 多孔性誘電体の金属被覆法
JP2002050690A (ja) レベル間相互の接続構造および方法
JP2970757B2 (ja) 金属スペーサを用いた相互接続およびその形成方法
US7119006B2 (en) Via formation for damascene metal conductors in an integrated circuit
US20020048944A1 (en) Multi-level circuit structure
JP2000323571A (ja) 半導体装置の製造方法
JP2002134612A (ja) 半導体装置及びその製造方法
US5639691A (en) Copper pellet for reducing electromigration effects associated with a conductive via in a semiconductor device
KR100482179B1 (ko) 반도체 소자 제조방법
US20040251552A1 (en) Semiconductor device and manufacturing method the same
US6255192B1 (en) Methods for barrier layer formation
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
KR20010009036A (ko) 반도체장치의 배선 및 그 연결부 형성방법
KR100458594B1 (ko) 반도체 소자 제조 방법
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
KR100226786B1 (ko) 반도체소자의 배선 형성방법
KR101036159B1 (ko) 듀얼 다마신 방법을 이용한 금속 배선 형성 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees