KR100233995B1 - 박막형 광로 조절장치 모듈의 제조 방법 - Google Patents

박막형 광로 조절장치 모듈의 제조 방법 Download PDF

Info

Publication number
KR100233995B1
KR100233995B1 KR1019960064447A KR19960064447A KR100233995B1 KR 100233995 B1 KR100233995 B1 KR 100233995B1 KR 1019960064447 A KR1019960064447 A KR 1019960064447A KR 19960064447 A KR19960064447 A KR 19960064447A KR 100233995 B1 KR100233995 B1 KR 100233995B1
Authority
KR
South Korea
Prior art keywords
tcp
active matrix
pcb
pad
actuator
Prior art date
Application number
KR1019960064447A
Other languages
English (en)
Other versions
KR19980046154A (ko
Inventor
이석원
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960064447A priority Critical patent/KR100233995B1/ko
Publication of KR19980046154A publication Critical patent/KR19980046154A/ko
Application granted granted Critical
Publication of KR100233995B1 publication Critical patent/KR100233995B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

TCP 및 PCB를 용이하게 연결할 수 있는 박막형 광로조절 장치 모듈의 제조 방법이 개시되어 있다. 트랜지스터가 내장되고 드레인패드 및 가장자리에 패널패드가 형성된 액티브매트릭스 상에 멤브레인을 형성하고, 멤브레인의 상부에 하부전극, 변형층 및 상부전극을 포함하는 액츄에이터를 형성한 후, 6개의 패널패드를 노출시키고, 여기에 6개의 TCP를 연결한 다음, 액티브매트릭스 및 6개의 TCP와 PCB를 연결한다. TCP 및 PCB를 연결할 때, 일련의 과정들을 순차적으로 체계화함으로써 연결 에러의 발생을 방지할 수 있으며, 연결 공정의 재현성을 향상시켜 모듈의 성능을 향상시킬 수 있다.

Description

박막형 광로조절 장치 모듈의 제조방법
본 발명은 박막형 광로조절 장치인 TMA(Thin film Micromirror Array-actuated) 모듈(module)의 제조방법에 관한 것으로, 보다 상세하게는 TMA 패널(panel) 패드(pad)와 TCP(Tape Carrier Package)의 패드를 연결한 후, TMA 모듈에 신호를 인가하는 PCB(Printed Circuit Board)를 연결하는 박막형 광로조절 장치 모듈의 제조방법에 관한 것이다.
일반적으로 광속을 조절하여 화상을 형성할 수 있는 광로조절 장치는 크게 두 종류로 구분된다. 그 한 종류는 직시형 화상표시 장치로서 CRT(Cathode Ray Tube) 등이 있으며, 다른 한 종류는 투사형 화상표시 장치로서 액정표시 장치(Liquid Crystal Display; LCD) 또는 DMD(Deformable Mirror Device), AMA(Actuated Mirror Array) 등이 이에 해당한다. 상기 CRT 장치는 화상의 질은 우수하지만 화면의 대형화에 따라 장치의 중량과 용적이 증가하며 그 제조 비용이 상승하게 되는 문제점이 있다. 이에 비하여 액정표시 장치(LCD)는 광학적 구조가 간단하여 얇게 형성할 수 있어 그 중량 및 용적을 줄일 수 있는 장점이 있다. 그러나 상기 액정표시 장치(LCD)는 입사되는 광속의 편광으로 인하여 1∼2%의 광효율을 가질 정도로 효율이 저하되며, 액정 물질의 응답 속도가 느리고 내부가 과열되기 쉬운 문제점이 있다.
따라서 상기 문제점들을 해결하기 위하여 DMD 내지 AMA 등의 화상표시 장치가 개발되었다. 현재, DMD 장치가 5% 정도의 광효율을 가지는 것에 비하여 AMA 장치는 10% 이상의 광효율을 얻을 수 있다. 또한 AMA 장치는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 영향을 받지 않을 뿐만 아니라 광속의 극성에 영향을 끼치지도 않는다. 이러한 미합중국 특허 제5,126,836호(issued to Gregory Um)에 개시된 AMA의 엔진 시스템의 개략도를 도 1에 도시하였다.
도 1에 도시한 바와 같이, 광원(1)으로부터 입사된 광속은 제1슬릿(3) 및 제1렌즈(5)를 지나면서 R·G·B(Red·Green·Blue) 표색계에 따라 분광된다. 상기 R·G·B 별로 분광된 광속은 각기 제1거울(7), 제2 거울(9) 및 제3 거울(11)에 의하여 반사되어 각각의 거울에 대응하여 설치된 AMA 소자들(13)(15)(17)로 입사된다. 상기 R·G·B 별로 형성된 AMA 소자들(13)(15)(17)은 각기 내부에 구비된 거울들을 소정의 각도로 경사지게 하여 입사된 광속을 반사시킨다. 이 때, 상기 거울은 거울의 하부에 형성된 변형부의 변형에 따라 기울게 된다. 상기 AMA 소자들(13)(15)(17)로부터 반사된 빛은 제2 렌즈(19) 및 제2 슬릿(21)을 통과한 후, 투영렌즈(23)에 의하여 스크린(도시되지 않음)에 투영되어 화상을 맺게 된다.
이러한 광로조절 장치인 AMA는 크게 벌크(bulk)형과 박막형(TMA)으로 구분된다. 상기 벌크형 광로조절 장치는 미합중국 특허 제5,085,497호(issued to Gregory Um et al.)에 개시되어 있다. 벌크형 광로조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼(wafer)를 트랜지스터가 내장된 액티브매트릭스(active matrix)상에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나 벌크형 광로조절 장치는 설계 및 제조에 있어서 높은 정밀도가 요구되고 변형부의 응답 속도가 느리다는 문제점이 있다. 이에 따라 반도체 공정을 이용하여 제조할 수 있는 박막형 광로조절 장치가 개발되어 있다.
상기 박막형 광로조절 장치는 본 출원인이 1996년 9월 24일에 특허출원한 특허출원 제96-42199호(발명의 명칭 : 박막형 광로조절 장치의 패드 연결방법)에 개시되어 있다. 도 2는 상기 선행출원에 기재된 박막형 광로조절 장치의 평면도를 도시한 것이며, 도 3은 도 2의 장치를 A-A'선으로 자른 단면도를 도시한 것이며, 도 4a 내지 도 4c는 도 3에 도시한 장치의 제조 공정도이며, 도 5는 도 2에 도시한 장치를 M×N(M, N은 정수)으로 배열한 평면도를 도시한 것이며, 도 6은 도 5에 도시한 장치에 TCP 본딩을 한 평면도를 도시한 것이며, 도 7a 내지 도 7b는 도 6에 도시한 장치를 B-B' 선으로 자른 단면도를 도시한 것이다.
도 2 및 도 3을 참조하면, 상기 박막형 광로조절 장치는 액티브매트릭스(31)와 액티브매트릭스(active matrix)(31)의 상부에 형성된 액츄에이터(actuator)(47)를 포함한다. 상기 액티브매트릭스(31)는 일측 상부에 형성된 드레인(drain)(32), 액티브매트릭스(31) 및 드레인(32)의 상부에 적층된 보호층(33) 그리고 보호층(33)의 상부에 적층된 식각방지층(etch stop layer)(35)을 포함한다.
상기 액츄에이터(47) 상기 식각방지층(35) 중 하부에 드레인(32)이 형성된 부분에 그 일측이 접촉되며 타측이 에어갭(air gap)(38)을 개재하여 식각방지층(35)과 평행하게 적층된 멤브레인(membrane)(37), 멤브레인(37)의 상부에 적층된 하부전극(bottom electrode)(39), 하부전극(39)의 상부에 적층된 변형부(active layer)(41), 변형부(41)의 일측 상부에 적층된 상부 전극(top electrode)(43), 그리고 변형부(41)의 타측으로부터 변형부(41), 하부전극(39), 멤브레인(37), 식각방지층(35) 및 보호층(33)을 통하여 상기 드레인(32)까지 수직하게 형성된 비어컨택(via contact)(42)을 포함한다.
또한, 도 2를 참조하면, 상기 멤브레인(37)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 사각형 형상의 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상을 가진다. 상기 멤브레인(37)의 타측은 인접한 액츄에이터의 멤브레인의 계단형으로 넓어지는 오목한 부분에 대응하도록 계단형으로 좁아지는 돌출부를 갖는다. 따라서, 상기 멤브레인(37)의 돌출부는 인접한 멤브레인의 오목한 부분에 끼워지고, 상기 멤브레인(37)의 오목한 부분에 인접한 멤브레인의 돌출부가 끼워져서 형성된다.
이하 상기 박막형 광로조절 장치의 제조방법을 설명한다.
도 4a을 참조하면, M×N개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장되어 있고, 그 일측 상부에 드레인(32)이 형성되어 있는 액티브매트릭스(31)의 상부에 보호층(33)을 적층한다. 보호층(33)은 인실리케이트유리(Phosphor-Silicate Glass; PSG)를 화학기상증착(Chemical Vapor Deposition; CVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(33)은 후속하는 공정 동안 트랜지스터가 내장된 액티브매트릭스(31)가 손상을 입는 것을 방지한다.
상기 보호층(33)의 상부에는 식각방지층(35)이 적층된다. 식각방지층(35)은 질화물을 저압화학기상증착(Low Pressure CVD; LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 상기 식각방지층(35)은 광원으로부터 입사된 광속에 의한 광전류를 차단하며 동시에 상기 액티브매트릭스(31) 및 보호층(33)이 후속되는 공정으로 인하여 식각되는 것을 방지한다.
상기 식각방지층(35)의 상부에는 희생층(36)이 적층된다. 희생층은 인실리케이트유리(PSG)를 대기압화학기상증착(Atmospheric Pressure CVD; APCVD) 방법으로 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상기 희생층(36) 중 아래에 드레인(32)이 형성되어 있는 부분을 식각하여 상기 식각방지층(35)의 일부를 노출시킨다.
도 4b를 참조하면, 상기 노출된 식각방지층(35)의 상부 및 희생층의 상부에 멤브레인(37)을 적층한다. 멤브레인(37)은 질화물을 저압화학기상증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖게 형성한다. 이어서, 백금(Pt) 또는 백금-탄탈륨(Pt-Ta) 등으로 구성된 신호전극인 하부전극(39)을 상기 멤브레인(37)의 상부에 적층한다. 상기 하부전극(39)은 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 하부전극(39)에는 액티브매트릭스(31)에 내장된 트랜지스터로부터 전달된 화상신호가 드레인(32)을 통하여 인가된다.
상기 하부전극(39)의 상부에는 변형부(41)가 적층된다. 변형부(41)는 PZT 또는 PLZT 등의 압전물질을 졸-겔(Sol-Gel)법 또는 화학기상증착(CVD) 방법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 급속열처리(Rapid Thermal Annealing; RTA) 방법을 이용하여 변형부(41)를 상변이시킨다.
상부전극(43)은 상기 변형부(41)의 일측 상부에 적층된다. 상부전극(43)은 알루미늄 또는 백금 등을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 상기 상부전극(43)은 공통전극으로서 바이어스 신호가 인가된다. 따라서, 상기 하부전극(39)에 화상신호가 인가되고 상부전극(43)에 바이어스 신호가 인가되면, 상부전극(43)과 하부전극(39) 사이에 전계가 발생한다. 이 전계에 의하여 상기 변형부(41)가 변형을 일으킨다. 그리고 상부전극(43)을 패터닝하여 스트라이프(44)를 형성한다. 스트라이프(44)는 액츄에이터(47)가 변형을 일으킬 때, 상부전극(43)을 균일하게 동작시켜 입사되는 광속이 난반사되는 것을 방지한다. 이어서, 상기 상부전극(43), 변형부(41), 하부전극(39) 그리고 멤브레인(37)을 순차적으로 패터닝하여 소정의 픽셀(pixel) 형상을 갖도록 한다.
도 4c를 참조하면, 상기 변형부(41)의 타측으로부터 통상의 포토리쏘그래피(photolithography) 방법을 이용하여 변형부(41), 하부전극(39), 멤브레인(37), 식각방지층(35) 그리고 보호층(33)을 차례로 식각하여 비어홀(via hole)(42)을 형성한다. 따라서, 상기 비어홀(42)은 상기 변형부(41)의 타측으로부터 상기 드레인(32)까지 수직하게 형성된다. 이어서, 텅스텐(W) 또는 티타늄(Ti) 등의 금속을 스퍼터링 방법을 이용하여 비어컨택(via contact)(45)을 형성한다. 비어컨택(45)은 상기 드레인(32)과 하부전극(39)을 전기적으로 연결한다. 그러므로, 화상신호는 액티브매트릭스(31)에 내장된 트랜지스터로부터 드레인(32) 및 비어컨택(45)을 통하여 하부전극(39)에 인가된다.
도 5 및 도 6을 참조하면, 상술한 바와 같이 M×N 개의 TMA 소자를 완성한 후, 백금-탄탈륨(Pt-Ta)을 스퍼터링 방법을 이용하여 액티브매트릭스(31)의 하단에 증착시켜 오믹컨택(ohmic contact)(도시하지 않음)을 형성한다. 그리고, 후속하는 상부전극(43)에 바이어스 신호를 인가하고 하부전극(39)에 화상신호를 인가하기 위한 TCP(50) 본딩을 대비하여 통상의 포토리쏘그래피 방법을 이용하여 액티브매트릭스(31)를 자른다. 이 경우, 후속되는 공정을 대비하여 액티브매트릭스(31)를 ⅓ 정도의 두께까지만 잘라낸다. 이어서, TMA 패널(48)의 패드(49) 부위를 식각하여 TCP(50) 본딩에 요구되는 TMA 패널(48)의 패드(49)를 노출시킨다.
도 6, 도 7a 및 도 7b를 참조하면, TMA 소자가 형성된 액티브매트릭스(31)를 소정의 형상으로 완전히 잘라낸 후, TMA 패널(48)의 패드(49)와 TCP(50)의 패드(51)를 ACF(53)로 연결한다. 도 7a에 도시한 바와 같이, ACF(53)는 수지(53a)의 내부에 전기 전도성이 우수한 금속볼(metal ball)(53b)이 포함된 필름이다. ACF(53)를 사용하여 TCP(50)의 패드(51)와 TMA 패널(48)의 패드(49)를 연결하는 공정은 하기와 같다.
먼저, 도 7a를 참조하면, ACF(53)의 한쪽 면을 TCP(50)의 패드(51) 또는 TMA 패널(48)의 패드(49)중 어느 한쪽에 압착하는 예비압착 공정을 수행한다. 이어서, 도 7b에 도시한 바와 같이, TCP(50)의 패드(51)와 TMA 패널(48)의 패드(49)를 서로 정렬하여 일치시키고 압착하는 본압착 공정을 수행하여 TCP(50)의 패드(51)와 TMA 패널(48)의 패드(49)가 서로 통전되도록 한다. 이 때, ACF(53)가 TCP(50)의 패드(51)와 TMA 패널(48)사이에서 압착되어 ACF(53)에 포함된 금속 볼(53b)이 TCP(50)의 패드(51)와 TMA 패널(48)의 패드(49)를 전기적으로 연결한다. 상기 본압착 공정에 있어서, 금속볼(53b)이 TCP(50)의 패드(51)와 TMA 패널(48)의 패드(49) 사이에 끼워지게 되고, 이에 따라 TCP(50)의 패드(51)와 TMA 패널(48)의 패드(49)가 금속볼(53b)을 통하여 전기적으로 연결된다. 이 경우, 금속볼(53b)은 TCP(50)의 패드(51)와 TMA 패널(48)의 패드(49) 사이에만 끼워져 있고 ACF(53)의 나머지 부분은 수지(53a)로 구성되어 있으므로 전기는 TCP(50)의 패드(51)로부터 TMA 패널(48)의 패드(49) 방향인 수직한 방향으로만 흐르며 수평한 방향으로는 전기가 흐르지 않게 된다. 따라서, 상부전극(43) 및 하부전극(39)에 TCP(50)의 패드(51) 및 TMA 패널(48)의 패드(49)를 통하여 신호를 인가할 수 있다. 이후에, TCP(50)의 패드(51) 및 TMA 패널(48)의 패드(49)를 통하여 하부전극(39)에 인가되는 화상신호를 발생시키는 PCB(도시하지 않음)를 상기 TCP(50)와 연결하여 박막형 광로조절 장치 모듈의 제조를 완료한다.
상기 박막형 광로조절 장치에 있어서, 상부전극(43)에는 TCP(50)의 패드(51) 및 TMA 패널(48)의 패드(49)를 통하여 바이어스 신호가 인가된다. 동시에 PCB로부터 발생하여 상기 TCP(50)의 패드(51) 및 TMA 패널(48)의 패드(49)를 통하여 전달된 화상신호는 상기 액티브매트릭스(31)에 내장된 트랜지스터와 드레인(32) 및 비어컨택(45)을 통하여 하부전극(39)에 인가된다. 따라서, 상부 전극(43)과 하부전극(39) 사이에 전계가 발생하며, 이 전계에 의하여 상부전극(43)과 하부전극(39) 사이의 변형부(41)가 변형을 일으킨다. 변형부(41)는 전계에 대하여 수직한 방향으로 수축하며, 따라서 엑츄에이터(47)는 소정의 각도를 가지고 멤브레인(37)이 형성되어 있는 방향의 반대 방향으로 휘어진다. 광속을 반사하는 거울의 기능도 수행하는 상부전극(43)은 액츄에이터(47)의 상부에 형성되어 있으므로 액츄에이터(47)와 함께 경사진다. 이에 따라서, 상부전극(43)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
그러나 상술한 박막형 광로조절 장치에 있어서, TCP와 PCB를 연결할 때, 일련의 공정 순서가 명확하지 않기 때문에 TCP와 PCB 사이의 연결 에러의 발생이 높고 공정의 재현성이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 TCP와 PCB를 연결할 때, 일련의 과정들을 순차적으로 체계화함으로써, TCP와 PCB 사이의 연결 에러의 발생을 방지할 수 있으며, 연결 공정의 재현성을 향상시켜 소자의 성능을 향상시킬 수 있는 박막형 광로조절 장치 모듈의 제조 방법을 제공함에 있다.
제1도는 종래의 박막형 광로조절 장치의 엔진 시스템의 개략도이다.
제2도는 본 출원인의 선행 출원에 기재된 박막형 광로조절 장치의 평면도이다.
제3도는 제2도의 장치를 A-A'선으로 자른 단면도이다.
제4a도 내지 제4c도는 제3도에 도시한 장치의 제조 공정도이다.
제5도는 제2도에 도시한 장치를 M×N으로 배열한 평면도이다.
제6도는 제5도에 도시한 장치에 TCP 본딩을 한 평면도이다.
제7a도 내지 제7b도는 제6도에 도시한 장치를 B-B'선으로 자른 단면도이다.
제8도는 본 발명에 따른 박막형 광로조절 장치의 평면도이다.
제9도는 제8도에 도시한 장치를 C-C'선으로 자른 단면도이다.
제10a도 내지 제10c도는 제9도에 도시한 장치의 제조 공정도이다.
제11도는 제8도에 도시한 장치를 M×N 으로 배열한 평면도이다.
제12a도 내지 제12c도는 제11도에 도시한 장치에 TCP를 연결하는 제조 공정도이다.
제13a도 내지 제13c도는 제12c도에 도시한 장치에 PCB를 연결하는 제조 공정도이다.
〈도면의 주요부분에 대한 부호의 설명〉
100 : 액티브매트릭스 102 : 드레인패드
104 : 보호층 106 : 식각방지층
112 : 멤브레인 114 : 하부전극
116 : 변형층 118 : 상부전극
120 : 스트라이프 122 : 비어홀
124 : 비어컨택 130 : 액츄에이터
140 : TMA 패널 패드 142 : TMA 패널
150a,150b,150c,150d,150e,150f : TCP
170 : PCB
전술한 본 발명의 목적을 달성하기 위하여 본 발명은, MOS 트랜지스터가 내장되고, 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드를 가지며, 가장자리에 6개의 패널패드가 형성된 액티브매트릭스를 제공하는 단계, 상기 액티브매트릭스의 상부에 일측이 접촉되며 타측이 에어갭을 개재하여 상기 액티브매트릭스에 대하여 평행하게 멤브레인을 형성하는 단계, 상기 멤브레인의 상부에 화상신호가 인가되는 하부전극, 전기장에 따라 변형을 일으키는 변형층 및 바이어스 신호가 인가되는 동시에 거울로 기능하는 상부전극을 포함하는 액츄에이터를 형성하는 단계, 상기 상부전극 및 상기 하부전극에 상기 신호를 인가하기 위하여 상기 액티브매트릭스의 상기 6개의 패널패드들을 노출시키는 단계, 그리고 i) 상기 액츄에이터에 대하여 한쪽 열 방향의 패널패드들에 각기 제1TCP 및 제2TCP를 연결하는 단계, ii) 상기 액티브매트릭스를 180°회전한 후, 상기 액츄에이터에 대하여 다른 쪽 열 방향의 패널패드들에 각기 제3TCP 및 제4TCP를 연결하는 단계, iii) 상기 액츄에이터에 대하여 한쪽 행 방향의 패널패드에 제5TCP를 연결하는 단계, 그리고 iv) 상기 액츄에이터에 대하여 다른 쪽 행 방향의 패널패드에 제6TCP를 연결하는 단계를 구비하는 상기 패널패드들에 각기 6개의 TCP를 연결하는 단계를 포함하는 박막형 광로조절 장치 모듈의 제조방법을 제공한다.
상술한 본 발명에 따른 박막형 광로조절 장치에 있어서, 상부전극에는 PCB로부터 PCB의 백 바이어스 부재, TCP의 패드 및 TMA 패널의 패드를 통하여 바이어스 신호가 인가된다. 동시에 PCB로부터 상기 TCP의 패드 및 TMA 패널의 패드를 통하여 전달된 화상신호는 상기 액티브매트릭스에 내장된 트랜지스터, 드레인패드 및 비어컨택을 통하여 하부전극에 인가된다. 따라서, 상부전극과 하부전극 사이에 전기장이 발생하며, 이 전기장에 의하여 상부전극과 하부전극 사이의 변형부가 변형을 일으킨다. 변형부는 전기장에 대하여 직교하는 방향으로 수축하며, 따라서 액츄에이터는 소정의 각도로 휘어진다. 광속을 반사하는 거울의 기능도 수행하는 상부전극은 액츄에이터의 상부에 형성되어 있으므로 액츄에이터와 함께 경사진다. 이에 따라서, 상부전극은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
본 발명에 따른 박막형 광로조절 장치 모듈의 제조 방법에 따르면, TCP 및 PCB를 연결할 때, 일련의 과정들을 순차적으로 체계화함으로써 연결 에러의 발생을 방지할 수 있으며, 연결 공정의 재현성을 향상시켜 소자의 성능을 향상시킬 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 박막형 광로조절 장치 모듈의 제조방법을 상세하게 설명한다.
도 8은 본 발명의 일 실시예에 따른 박막형 광로조절 장치의 평면도를 도시한 것이며, 도 9는 도 8에 도시한 장치를 C-C' 선으로 자른 단면도를 도시한 것이며, 도 10a 내지 도 10c도는 도 9에 도시한 장치의 제조 공정도를 도시한 것이며, 도 11은 도 8에 도시한 장치를 M×N(M, N은 자연수)으로 배열한 평면도를 도시한 것이며, 도 12a 내지 도 12c는 도 11에 도시한 장치에 TCP를 연결하는 제조 공정도이며, 도 13a 내지 도 13c는 도 12c에 도시한 장치에 PCB를 연결하는 제조 공정도이다. 도 10a 내지 도 13c에 있어서 도 9와 동일한 부재들에 대해서는 동일한 참조번호를 사용한다.
도 8 및 도 9를 참조하면, 본 발명에 따른 박막형 광로조절 장치는 액티브매트릭스(100)와 액티브매트릭스(100)의 상부에 형성된 액츄에이터(130)를 포함한다.
상기 액티브매트릭스(100)는 액티브매트릭스(100)의 일측 상부에 형성된 드레인패드(102), 액티브매트릭스(100) 및 드레인패드(102)의 상부에 적층된 보호층(104) 그리고 보호층(104)의 상부에 적층된 식각방지층(106)을 포함한다.
멤브레인(112)은 상기 식각방지층(106)중 하부에 드레인패드(102)가 형성된 부분에 그 일측에 접촉되며 타측이 에어갭(110)을 개재하여 상기 식각방지층(106)에 대하여 평행하게 적층된다.
상기 액츄에이터(130)는, 멤브레인(112)의 상부에 적층된 하부전극(114), 하부전극(114)의 상부에 적층된 변형층(116), 변형층(116)의 상부에 적층된 상부전극(118), 변형층(116)의 일측으로부터 변형층(116), 하부전극(114), 멤브레인(112), 식각방지층(106) 및 보호층(104)을 통하여 상기 드레인패드(102)까지 수직하게 형성된 비어홀(122), 그리고 비어홀(122) 내부에 상기 하부전극(114)과 드레인패드(102)가 연결되도록 형성된 비어컨택(124)을 포함한다.
또한, 도 8을 참조하면, 상기 멤브레인(112)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 사각형 형상의 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상을 가진다. 상기 멤브레인(112)의 타측은 인접한 액츄에이터의 멤브레인의 계단형으로 넓어지는 오목한 부분에 대응하도록 계단형으로 좁아지는 돌출부를 갖는다. 따라서, 상기 멤브레인(112)의 돌출부는 인접한 멤브레인의 오목한 부분에 끼워지고, 상기 멤브레인(112)의 오목한 부분에 인접한 멤브레인의 돌출부가 끼워져서 형성된다.
이하 상기 박막형 광로조절 장치 모듈의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 10a를 참조하면, 집적도를 높일 수 있는 특징을 가지며 반도체 기억 소자로서 대규모 집적 회로에 널리 쓰이는 M×N(M, N은 자연수)개의 MOS 트랜지스터가 내장되어 있고, 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인패드(102)가 형성된 액티브매트릭스(100)가 제공된다. 바람직하게는, 상기 액티브매트릭스(100)는 실리콘(Si)과 같은 반도체로 이루어진다. 다음에, 상기 액티브매트릭스(100)의 상부에 보호층(104)을 화학기상증착(CVD) 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 갖도록 적층한다. 바람직하게는, 상기 보호층(25)은 인실리케이트유리(PSG)로 이루어지며, 후속 공정에서 형성되는 희생층(108)의 표면을 평탄화시킬 때 액티브매트릭스(100)가 손상되는 것을 방지한다.
이어서, 상기 보호층(104)의 상부에 질화규소(Si3N4)로 이루어진 식각방지층(106)을 1000∼2000Å 정도의 두께로 증착시킨다. 상기 식각방지층(106)은 박막을 증착시키는 저압화학기상증착(LPCVD) 공정을 이용하여 증착시킨다. 즉, 저압의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하여 보호층(104) 위에 질화물을 증착시킴으로써 식각방지층(106)을 형성한다. 상기 식각방지층(106)은 희생층(108)을 식각할 때 상기 액티브매트릭스(100) 및 보호층(106)이 식각되어 손상되는 것을 방지하는 역할을 한다.
이어서, 상기 식각방지층(106)의 상부에 희생층(sacrificial layer)(108)을 증착시킨다. 상기 희생층(108)은 TMA 모듈을 형성하기 위한 적층을 용이하게 하는 기능을 수행하며, 상기 TMA 모듈의 적층이 완료된 후에는 플루오르화 수소(HF) 증기에 의해서 제거된다. 상기 희생층(108)은 높은 인(P) 농도의 인실리케이트유리(PSG)를 대기압화학기상증착(APCVD) 공정을 이용하여 0.5∼2.0㎛ 정도의 두께로 형성된다. 즉, 대기압 하의 반응요기 내에서 열 에너지에 의한 화학 반응을 이용하여 희생층(108)을 증착시킨다. 한편, 상기 희생층(108)은 트랜지스터들이 내장된 액티브매트릭스(100)의 표면을 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 알코올-기지 솔벤트에 혼합된 실록산 또는 실리케이트로 이루어진 스핀 온 글래스(Spin On Glass; SOG)를 이용하거나 CMP(Chemical Mechanical Polishing) 공정을 이용하여 희생층(108)의 표면을 평탄화시킨다.
계속하여, 건식 또는 습식 공정을 이용하여 상기 희생층(108)을 패터닝함으로써, 액츄에이터(130)의 지지부가 형성될 위치를 만든다. 즉, 예를 들어 플루오르화 수소(HF)와 같은 식각 용액을 이용하여 희생층(108)을 식각하거나 또는 플라즈마(plasma)나 이온 빔(ion beam)을 이용하여 희생층(108)을 식각하여 액츄에이터(130)의 지지부가 형성될 위치를 만든다.
도 10b를 참조하면, 액츄에이터(130)의 지지부 형성 위치를 만든 후, 질화물로 이루어진 멤브레인(112)을 0.1∼1.0㎛ 정도의 두께로 형성한다. 상기 멤브레인(112)은 질화물로 이루어진 식각방지층(106)의 형성 방법과 유사하게 저압화학기상증착(LPCVD) 공정을 이용하여 증착시킨다. 이때, 저압의 반응 용기 내에서 반응성 가스의 비(ratio)를 시간별로 변화시키면서 멤브레인(112)을 형성함으로써 멤브레인(112) 내부의 스트레스(stress)를 조절한다.
다음에는, 스퍼터링(sputtering) 공정을 이용하여 백금(Pt) 또는 백금(Pt)-탄탈륨(Ta)을 상기 멤브레인(112) 상부에 0.1∼1.0㎛ 정도의 두께로 증착시켜 신호전극인 하부전극(114)을 형성한다.
상기 하부전극(33)을 형성한 후에는, 하부전극(114)을 각각의 화소(pixel)별로 분리하기 위하여 iso-cutting한다. 이어서, 졸-겔(Sol-Gel)법을 이용하여 압전세라믹 또는 전왜세라믹을 적층하여 압전층인 변형층(116)을 형성한다. 예를 들면, 압전세라믹 BaTiO3, Pb(Zr, Ti)O3또는 (Pb, La)(Zr,Ti)O3를 증착시키거나, 전왜세라믹인 Pb(Mg,Nb)O3를 증착시킨다. 바람직하게는, PZT(Pb(Zr,Ti)O3)를 0.1∼1.0㎛ 정도의 두께로 적층하여 변형층(116)을 형성한다. 다음에는, 상기 변형층(116)을 급속열처리(RTA) 공정을 이용하여 열처리하여 상변이시킨다. 이어서, 변형층(116)의 상부에 전기 전도성 및 반사성이 좋은 알루미늄(Al)이나 백금(Pt)을 스퍼터링한다. 그 결과, 0.1∼1.0㎛ 정도의 두께를 갖는 공통전극인 상부전극(118)이 형성된다.
도 10c를 참조하면, 상부전극(118), 변형층(116) 및 하부전극(114)을 소정의 화소 형상으로 순차적으로 패터닝한다. 즉, 상부전극(118) 위에 식각될 재료에 대해서 내성을 갖는 포토레지스트(photo resist) 보호층(도시되지 않음)을 형성한 후, 상기 상부전극(118)을 패터닝한다. 이 때, 상부전극(118)의 중앙부에는 입사되는 광속의 난반사를 방지하는 스프라이프(stripe)(120)가 형성되도록 상부전극(118)을 패터닝한다. 이어서, 상기 상부전극(118)과 변형층(116)을 상부에 포토레지스트 보호층(도시되지 않음)을 형성한 후, 상기 변형층(116)을 식각한다. 이와 같은 방식으로 하부전극(114) 역시 소정의 화소 형상으로 순차적으로 패터닝한다.
전술한 바와 같이 패터닝이 완료된 후에는, 포토리쏘그래피공정을 이용하여 상기 변형층(116)의 일측으로부터 상기 변형층(116), 하부전극(114), 멤브레인(112), 식각방지층(106) 및 보호층(104)을 순차적으로 식각함으로써 비어홀(122)을 형성한다. 식각이 종료되어 비어홀(122)이 형성되면, 스퍼터링 공정을 이용하여 상기 버어홀(122) 내부에 도전성 재료를 충전시킨다. 즉, 도전성이 좋은 텅스텐(W)이나 티타늄(Ti)을 금속 스퍼터링 공정을 이용하여 비어홀(122) 내부를 충전시킨다. 이와 같이, 도전성 재료를 비어홀(122) 내에 충전시킴으로써 상기 드레인패드(102)와 하부전극(114)을 전기적으로 연결하는 비어컨택(124)이 형성된다.
상기와 같이 비어컨택(124)을 형성한 후에는, 장치를 보호하기 위해 포토레지스트 보호층(도시되지 않음)을 도포한 후, 멤브레인(112)을 소정의 화소 형상으로 패터닝하고, 이어서 희생층(108)을 플루오르화 수소(HF) 증기를 이용하여 제거한다. 상기 포토레지스트 보호층을 제거한 후, 남아 있는 식각 용액을 제거하기 위하여 헹굼(rinsing) 및 건조(drying) 처리를 수행한다. 이와 같이 희생층(108)이 제거되면 에어갭(110)이 형성된다.
도 11을 참조하면, 상술한 바와 같이 M×N 개의 TMA 소자를 완성한 후, 크롬(Cr), 구리(Cu) 또는 금(Au) 등의 금속을 증착(evaporation) 또는 스퍼터링 방법을 이용하여 액티브매트릭스(100)의 하단에 증착시켜 오믹컨택(도시하지 않음)을 형성한다. 그리고, 후속하는 공통전극인 상부전극(118)에 바이어스 신호를 인가하고 신호전극인 하부전극(114)에 화상신호를 인가하기 위한 TCP(150) 본딩(bonding)을 대비하여 통상의 포토리쏘그래피 방법을 이용하여 액티브매트릭스(100)를 자른다. 이 경우, 후속되는 공정을 대비하여 액티브매트릭스(100)를 약 ⅓ 정도까지만 잘라낸다. 이어서, TCP(150) 본딩에 대비하여 충분한 높이를 가지도록 TMA 패널(142)의 패드(140) 상부에 포토레지스트층(도시되지 않음)을 형성한 후, 상기 포토레지스트층 중 아래의 패널패드(140)가 형성되어 있는 부분을 패터닝하여 TMA 패널(142)의 패드(140)를 노출시킨다. 이 후에, 상기 포토레지스트층을 제거한다.
도 12a 및 도 12c를 참조하면, 6개의 부분으로 구성된 TMA 패널(142)의 패드(140)와 6개의 TCP(150)의 패드(155)를 각기 ACF(Anisotropic Conductive Film)(도시하지 않음)을 사용하여 연결한다.
상기 6개의 TCP(150)는 TMA 패널(142) 상부에 형성된 소자에 대하여 열(column) 방향으로 한쪽에 제1TCP(150a) 및 제2TCP(150b)가 연결되고 다른 쪽에 제3TCP(150c) 및 제4TCP(150d)가 연결된다. 또한, TMA 패널(142) 상부에 형성된 소자에 대하여 행(row) 방향으로 한쪽에 제5TCP(150e)가 연결되고 다른 쪽에 제6TCP(150f)가 연결된다. 이 경우, TMA 패널(142) 상에 형성된 소자에 대하여 한쪽 열(column) 방향의 제1TCP(150a) 및 제2TCP(150b)를 먼저 본딩한 후, 액티브매트릭스(100)를 180°회전시켜 다른 쪽 열 방향의 제3TCP(150c) 및 제4TCP(150d)를 연결한다. 다음에, TMA 패널(142) 상에 형성된 소자에 대하여 한쪽 행(row) 방향의 제5TCP(150e)를 연결한 후, 다른 쪽 행 방향의 제6TCP(150f)를 마저 연결한다.
상술한 바와는 다른 순서에 의하여, 6개의 부분으로 구성된 TMA 패널(142)의 패드(140)와 6개의 TCP(150)의 패드(155)를 각기 ACF(도시하지 않음)을 사용하여 연결할 수 있다. 우선, 상기 액티브매트릭스(100) 상부에 형성된 소자에 대하여 한쪽 열 방향에 제1TCP(150a)를 연결한 후, 상기 액티브매트릭스(100)를 180°회전한 후, 상기 제1TCP(150a)와 대칭이 되게 제3TCP(150c)를 연결한다. 다음에, 상기 액티브매트릭스를 180°회전한 후, 상기 제1TCP(150a)와 나란하게 제2TCP(150b)를 연결한 후, 상기 액티브매트릭스(100)를 다시 180°회전한 후, 상기 제3TCP(150c)와 나란하게 제4TCP(150d)를 연결한다. 이후에, 상기 액티브매트릭스(100) 상부에 형성된 소자에 대하여 한쪽 행 방향의 제5TCP(150e)를 연결한 후, 마지막으로 상기 액티브매트릭스(100) 상부에 형성된 소자에 대하여 다른 쪽 행 방향의 제6TCP(150f)를 연결한다.
도 13a 내지 도 13c를 참조하면, 상기와 같이 액티브매트릭스(100)에 부착된 6개의 TCP(150) 중 행 방향의 제5TCP(150e)의 입력단(input) 및 제6TCP(150f)의 입력단을 각각 백 바이어스(back bias) 부재(도시하지 않음)가 부착되어 있고 구동회로(도시하지 않음)가 구비된 PCB(170)에 납땜(soldering), 또는 ACF(도시하지 않음)을 사용하여 연결한다. 이 때, PCB(170)는 액티브매트릭스(100)의 뒷면에 상기 백 바이어스 부재를 통하여 연결된다. 다음에, 액티브매트릭스(100)에 부착된 6개의 TCP(150) 중 열 방향의 제1TCP(150a), 제2TCP(150b), 제3TCP(150c) 그리고 제4TCP(150d) 중 일부를 각기 접어서 PCB(170)의 뒷면에 형성된 패드(175)에 연결하여 박막형 광로조절 장치 모듈의 제조를 완료한다. 따라서, 제1TCP(150a)의 입력단, 제2TCP(150b)의 입력단, 제3TCP(150c)의 입력단, 그리고 제4TCP(150d)의 입력단은 각각 PCB(170)의 패드와 연결된다.
상술한 본 발명에 따른 박막형 광로조절 장치에 있어서, 상부전극(118)에는 PCB(170)로부터 PCB(170)의 백 바이어스 부재, TCP(150)의 패드(155) 및 TMA 패널(142)의 패드(140)를 통하여 바이어스 신호가 인가된다. 동시에 PCB(170)로부터 상기 TCP(150)의 패드(155) 및 TMA 패널(142)의 패드(140)를 통하여 전달된 화상신호는 상기 액티브매트릭스(100)에 내장된 트랜지스터, 드레인패드(102) 및 비어컨택(124)을 통하여 하부전극(114)에 인가된다. 따라서, 상부전극(118)과 하부전극(114) 사이에 전위차에 따른 전기장이 발생하며, 이러한 전기장에 의하여 상부전극(118)과 하부전극(114) 사이의 변형층(116)이 변형을 일으킨다. 변형층(116)은 상기 전기장에 대하여 직교하는 방향으로 수축하며, 따라서 액츄에이터(130)는 소정의 각도로 휘어진다.
광속을 반사하는 거울의 기능을 수행하는 상부전극(118)은 액츄에이터(130)의 상부에 형성되어 있으므로 액츄에이터(130)와 함께 경사진다. 이에 따라서, 상부전극(118)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
종래에는 TCP와 PCB를 연결할 때, 일련의 공정 순서가 명확하지 않음으로 인하여 연결 에러의 발생이 높고 공정의 재현성이 저하되어 결국 소자의 성능이 저하되는 문제점이 있었다.
이에 비하여, 본 발명에 따른 방법은 TCP 및 PCB를 연결할 때, 일련의 과정들을 순차적으로 체계화함으로써 TCP 및 PCB의 연결 에러의 발생을 방지할 수 있으며, 연결 공정의 재현성을 향상시켜 소자의 성능을 향상시킬 수 있다.
이상, 본 발명을 바람직한 실시예에 의하여 상세하게 설명 및 도시하였지만, 본 발명은 이에 의하여 제한되는 것이 아니라 당 분야에서 통상의 지식을 가진자가 통상적인 범위 내에서 이를 변형하는 것이나 개량하는 것이 가능하다.

Claims (3)

  1. MOS 트랜지스터가 내장되고, 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드를 가지며, 가장자리에 6개의 패널패드가 형성된 액티브매트릭스를 제공하는 단계; 상기 액티브매트릭스의 상부에 일측이 접촉되며 타측이 에어갭을 개재하여 상기 액티브매트릭스에 대하여 평행하게 멤브레인을 형성하는 단계; 상기 멤브레인의 상부에 화상신호가 인가되는 하부전극, 전기장에 따라 변형을 일으키는 변형층 및 바이어스 신호가 인가되는 동시에 거울로 기능하는 상부전극을 포함하는 액츄에이터를 형성하는 단계; 상기 상부전극 및 상기 하부전극에 상기 신호를 인가하기 위하여 상기 액티브매트릭스의 상기 6개의 패널패드들을 노출시키는 단계; 그리고 i) 상기 액츄에이터에 대하여 한쪽 열 방향의 패널패드들에 각기 제1TCP 및 제2TCP를 연결하는 단계, ii) 상기 액티브매트릭스를 180°회전한 후, 상기 액츄에이터에 대하여 다른 쪽 열 방향의 패널패드들에 각기 제3TCP 및 제4TCP를 연결하는 단계, iii) 상기 액츄에이터에 대하여 한쪽 행 방향의 패널패드에 제5TCP를 연결하는 단계, 그리고 iv) 상기 액츄에이터에 대하여 다른 쪽 행 방향의 패널패드에 제6TCP를 연결하는 단계를 구비하는 상기 패널패드들에 각기 6개의 TCP를 연결하는 단계를 포함하는 박막형 광로조절 장치 모듈의 제조 방법.
  2. 제1항에 있어서, 상기 액티브매트릭스 및 상기 6개의 TCP와 PCB를 연결하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로조절 장치 모듈의 제조방법.
  3. 제2항에 있어서, 상기 액티브매트릭스 및 상기 6개의 TCP와 상기 PCB를 연결하는 단계는, 상기 액티브매트릭스에 연결된 상기 6개의 TCP 중 제5TCP의 입력단 및 제6TCP의 입력단을 PCB에 연결하는 단계, 상기 PCB를 상기 액티브매트릭스의 뒷면에 백바이어스 부재를 사용하여 연결하는 단계, 그리고 상기 6개의 TCP 중 제1TCP, 제2TCP, 제3TCP 및 제4TCP중 일부를 각기 접어서 제1TCP의 입력단, 제2TCP의 입력단, 제3TCP의 입력단 및 제4TCP의 입력단을 각기 상기 PCB의 뒷면의 패드에 연결하는 단계를 더 구비하는 것을 특징으로 하는 박막형 광로조절 장치 모듈의 제조방법.
KR1019960064447A 1996-12-11 1996-12-11 박막형 광로 조절장치 모듈의 제조 방법 KR100233995B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064447A KR100233995B1 (ko) 1996-12-11 1996-12-11 박막형 광로 조절장치 모듈의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064447A KR100233995B1 (ko) 1996-12-11 1996-12-11 박막형 광로 조절장치 모듈의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980046154A KR19980046154A (ko) 1998-09-15
KR100233995B1 true KR100233995B1 (ko) 1999-12-15

Family

ID=19487296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064447A KR100233995B1 (ko) 1996-12-11 1996-12-11 박막형 광로 조절장치 모듈의 제조 방법

Country Status (1)

Country Link
KR (1) KR100233995B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191539A (ja) * 1989-12-20 1991-08-21 Nec Corp 電界効果トランジスタ
JPH0418744A (ja) * 1990-05-11 1992-01-22 Fujitsu Ltd 半導体ウェーハ支持方法
JPH0474432A (ja) * 1990-07-17 1992-03-09 Toshiba Corp 半導体装置及びその製造方法
JPH05166884A (ja) * 1991-12-18 1993-07-02 Toshiba Corp 半導体電子部品
KR960001845A (ko) * 1994-06-30 1996-01-25 배순훈 광로조절장치의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191539A (ja) * 1989-12-20 1991-08-21 Nec Corp 電界効果トランジスタ
JPH0418744A (ja) * 1990-05-11 1992-01-22 Fujitsu Ltd 半導体ウェーハ支持方法
JPH0474432A (ja) * 1990-07-17 1992-03-09 Toshiba Corp 半導体装置及びその製造方法
JPH05166884A (ja) * 1991-12-18 1993-07-02 Toshiba Corp 半導体電子部品
KR960001845A (ko) * 1994-06-30 1996-01-25 배순훈 광로조절장치의 제조방법

Also Published As

Publication number Publication date
KR19980046154A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US5886811A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
US5754330A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
KR100233995B1 (ko) 박막형 광로 조절장치 모듈의 제조 방법
KR100209959B1 (ko) 박막형 광로 조절장치의 제조 방법
KR100225586B1 (ko) 박막형 광로 조절 장치 모듈 및 그 제조 방법
KR100209949B1 (ko) 박막형 광로 조절 장치의 패드 연결 방법
JP3887424B2 (ja) 薄膜型光路調節装置及びその製造方法
KR100254942B1 (ko) 박막형 광로 조절장치의 패드 연결방법
KR100237341B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100209950B1 (ko) 박막형 광로 조절장치의 백 바이어스(back bias) 전극 연결 방법
KR100233371B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100248995B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100244518B1 (ko) 박막형 광로 조절장치의 제조 방법
KR100248985B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100248488B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100261769B1 (ko) 개선된비어컨택을갖는박막형광로조절장치및그제조방법
KR100233994B1 (ko) 광효율을 향상시킬 수 있는 박막형 광로 조절장치 및 이의 제조 방법
KR100251101B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100251107B1 (ko) 박막형광로조절장치및그제조방법
KR100271002B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR19980077658A (ko) 광전류를 차단할 수 있는 박막형 광로 조절 장치의 제조 방법
KR19980085798A (ko) 박막형 광로 조절 장치의 제조 방법
KR19980077659A (ko) 형상 기억 합금을 이용한 박막형 광로 조절 장치
KR19980054846A (ko) 박막형 광로 조절장치의 제조 방법
KR20000031506A (ko) 박막형 광로조절 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090901

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee