JPH03191539A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH03191539A JPH03191539A JP1332079A JP33207989A JPH03191539A JP H03191539 A JPH03191539 A JP H03191539A JP 1332079 A JP1332079 A JP 1332079A JP 33207989 A JP33207989 A JP 33207989A JP H03191539 A JPH03191539 A JP H03191539A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- effect transistor
- electrode
- field
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 6
- 241000220317 Rosa Species 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに関し、特に高周波帯で
使用する高出力用途の電界効果トランジスタに関する。
使用する高出力用途の電界効果トランジスタに関する。
従来、この種の電界幼果トランジスタは、チップ１上の
ゲート、ドレイン、ソースの各ボンディング・パッド電
極は、活性領域５の外側に形成されていた。しかも、ゲ
ート、ドレイノ、ソースの各ストライプ電極Ｓ／、 ２
／、 ３／は、活性領域５上に形成されるとともに、活
性領域５上の外側まで引き出されて、各ボンディング・
バラ）”［極４゜２．３と接続されていた。
ゲート、ドレイン、ソースの各ボンディング・パッド電
極は、活性領域５の外側に形成されていた。しかも、ゲ
ート、ドレイノ、ソースの各ストライプ電極Ｓ／、 ２
／、 ３／は、活性領域５上に形成されるとともに、活
性領域５上の外側まで引き出されて、各ボンディング・
バラ）”［極４゜２．３と接続されていた。
前述した従来の電界効果トランジスタは、ゲート・ボン
ディング１１ ハツト電極４金中心として、複数個のゲ
ート・ストライプ電極８′が分岐した形で配置されてい
るため、高周波動作をさせた場合、ゲート・ストライプ
電極８′ が等倹約に分布定数線路となるため、ゲート
・ストライプＷ７ｉＬ極８′のゲート−ボンディング・
バッド電極４に近い部分と比較して遠く離れた部分では
、ＲＦ動作が働かなく欠点がある。また、その欠点を緩
和するために、各ゲートストライプ電極８′の長さを短
くすると、一定のゲート幅を得るためには、どうしても
、ゲート・ストライプ電極８′ と増やさざるとえす、
チップ１の横方向の長さが長くなり、チップ全体に亘っ
て均一なＲＦ動作ができなくなるという欠点がある。
ディング１１ ハツト電極４金中心として、複数個のゲ
ート・ストライプ電極８′が分岐した形で配置されてい
るため、高周波動作をさせた場合、ゲート・ストライプ
電極８′ が等倹約に分布定数線路となるため、ゲート
・ストライプＷ７ｉＬ極８′のゲート−ボンディング・
バッド電極４に近い部分と比較して遠く離れた部分では
、ＲＦ動作が働かなく欠点がある。また、その欠点を緩
和するために、各ゲートストライプ電極８′の長さを短
くすると、一定のゲート幅を得るためには、どうしても
、ゲート・ストライプ電極８′ と増やさざるとえす、
チップ１の横方向の長さが長くなり、チップ全体に亘っ
て均一なＲＦ動作ができなくなるという欠点がある。
本発明の目的は、前記欠点が解決され、良好なＲＦ動作
ができるようにした電界効果トランジスタを提供するこ
とにある。
ができるようにした電界効果トランジスタを提供するこ
とにある。
本発明の亙界効来トランジスタの構成は、半導体基也の
活性ｖＩ域ピコに、ゲート領域、ドレイン領域、ソース
穎城が形成され、前記活性領域上に一株に絶Ｍ涙がｙ成
され、ｎＩ記絶縁課の開口部を介（７て、ゲートストラ
イプ１１Ｌ極と電気的に接続され／こゲートφボッデイ
／ダーバプドＩＩ極が前記活性領域上に形成されている
ことを特徴とする。
活性ｖＩ域ピコに、ゲート領域、ドレイン領域、ソース
穎城が形成され、前記活性領域上に一株に絶Ｍ涙がｙ成
され、ｎＩ記絶縁課の開口部を介（７て、ゲートストラ
イプ１１Ｌ極と電気的に接続され／こゲートφボッデイ
／ダーバプドＩＩ極が前記活性領域上に形成されている
ことを特徴とする。
次に本発明について図面を参照して説明°Ｔる。
第１図は本発明の一実施例の電界効果トランジスタのチ
ップを示す平凹図である。
ップを示す平凹図である。
第１図において、本実施例の電界効果トランジスタは、
電界効果トランジスタ・チップ１上のドレイン・ボンデ
ィング拳パッド電極２と、ノースボンディング・バット
電極３とが、電界効果トランジスタの活性層領域５を挟
んで、対向した位置に配置されている。ここで、ゲート
・ボンディング・パッド１ｊＬ極４は、活性層領域５の
直上に、二酸化シリコン（ＳｉＣｈ）や窒化シリコン（
Ｓ ｉ Ｎ）等の絶縁膜７を挾んで、設けられている。
電界効果トランジスタ・チップ１上のドレイン・ボンデ
ィング拳パッド電極２と、ノースボンディング・バット
電極３とが、電界効果トランジスタの活性層領域５を挟
んで、対向した位置に配置されている。ここで、ゲート
・ボンディング・パッド１ｊＬ極４は、活性層領域５の
直上に、二酸化シリコン（ＳｉＣｈ）や窒化シリコン（
Ｓ ｉ Ｎ）等の絶縁膜７を挾んで、設けられている。
この場合は、前記絶縁膜７上に設けられた開口窓６を介
して、ゲート・ボンディング拳パッド電極３と、各複数
個のゲート・ストライプ電極８とが、電気的に接続され
ている。こうして、ゲート・ボンディング・パッド電極
４から導入されたＲＦ倍信号、極めて均一に各ゲート中
ストライブ電極８に配分させ、均一なＲＦ動作が実現さ
れる。
して、ゲート・ボンディング拳パッド電極３と、各複数
個のゲート・ストライプ電極８とが、電気的に接続され
ている。こうして、ゲート・ボンディング・パッド電極
４から導入されたＲＦ倍信号、極めて均一に各ゲート中
ストライブ電極８に配分させ、均一なＲＦ動作が実現さ
れる。
以上説明したように、本発明は、実施例として明示した
ように、前記活性層上に絶縁膜’ｌ−様に成長させ、そ
の後ゲートストライプ電極部８のみ選択的に絶縁膜７を
除去することによって、絶縁膜７上に開口窓６を形成し
て、さらにこの開口窓６を介して、前記ゲート・ストラ
イプ電極８と電気的接続が可能な新たなゲート・ボンデ
ィング・バッド′＃Ｌ極４を前記活性層上に形成してい
るからサラｌｃゲート・ボンディング・バット電極を電
界効果トランジスタの活性層の上の位置に配置している
から、各ゲート・ストライプｍ６をＲＦ駆動するため、
ゲート・ストライプ電極の各部分と、ゲート・ボンディ
ング・パッド電極との距離が実効的に小さくなり、従来
構造に比較してはるかにＲＦ倍信号各グートーストライ
プ電極に均一に配分され、ゲート全体が均一に動作し、
このため、高出力化及び高利得化が実現できるという効
果がある。
ように、前記活性層上に絶縁膜’ｌ−様に成長させ、そ
の後ゲートストライプ電極部８のみ選択的に絶縁膜７を
除去することによって、絶縁膜７上に開口窓６を形成し
て、さらにこの開口窓６を介して、前記ゲート・ストラ
イプ電極８と電気的接続が可能な新たなゲート・ボンデ
ィング・バッド′＃Ｌ極４を前記活性層上に形成してい
るからサラｌｃゲート・ボンディング・バット電極を電
界効果トランジスタの活性層の上の位置に配置している
から、各ゲート・ストライプｍ６をＲＦ駆動するため、
ゲート・ストライプ電極の各部分と、ゲート・ボンディ
ング・パッド電極との距離が実効的に小さくなり、従来
構造に比較してはるかにＲＦ倍信号各グートーストライ
プ電極に均一に配分され、ゲート全体が均一に動作し、
このため、高出力化及び高利得化が実現できるという効
果がある。
第１図は本発明の一実施例の電界効果トランジスタのチ
ップの平面図、第２図は従来構造の電界効果トランジス
タのチップの平面図である。 １・・・・・・電界効果トランジスタ・チップ、２′・
・・・・・ドレイン・ストライプ電極、２・・・・・・
ドレイ／・ボンディング・パッド電極、３・・・・・・
ソース・ボンディング拳パッド電極、３′ ・・・・・
・ソース・ストライプ電極、４・・・・・・ゲート・ボ
ンディング・パッド電極、５・・・・・・電界効果トラ
ンジスタの活性領域、６・・・・・・絶縁膜の開口窓、
７・・・・・・絶縁膜、８，８′・・・・・・複数個の
ゲート・ストライプ電極。
ップの平面図、第２図は従来構造の電界効果トランジス
タのチップの平面図である。 １・・・・・・電界効果トランジスタ・チップ、２′・
・・・・・ドレイン・ストライプ電極、２・・・・・・
ドレイ／・ボンディング・パッド電極、３・・・・・・
ソース・ボンディング拳パッド電極、３′ ・・・・・
・ソース・ストライプ電極、４・・・・・・ゲート・ボ
ンディング・パッド電極、５・・・・・・電界効果トラ
ンジスタの活性領域、６・・・・・・絶縁膜の開口窓、
７・・・・・・絶縁膜、８，８′・・・・・・複数個の
ゲート・ストライプ電極。
Claims (1)
- 半導体基板の活性領域内に、ゲート領域、ドレイン領域
、ソース領域が形成され、前記活性領域上に一様に絶縁
膜が形成され、前記絶縁膜の開口部を介して、ゲートス
トライプ電極と電気的に接続されたゲート・ボンディン
グ・パッド電極が前記活性領域上に形成されていること
を特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332079A JPH03191539A (ja) | 1989-12-20 | 1989-12-20 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332079A JPH03191539A (ja) | 1989-12-20 | 1989-12-20 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03191539A true JPH03191539A (ja) | 1991-08-21 |
Family
ID=18250910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1332079A Pending JPH03191539A (ja) | 1989-12-20 | 1989-12-20 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03191539A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100233995B1 (ko) * | 1996-12-11 | 1999-12-15 | 전주범 | 박막형 광로 조절장치 모듈의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260236A (ja) * | 1985-09-10 | 1987-03-16 | Tdk Corp | 縦形半導体装置およびその製造方法 |
-
1989
- 1989-12-20 JP JP1332079A patent/JPH03191539A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260236A (ja) * | 1985-09-10 | 1987-03-16 | Tdk Corp | 縦形半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100233995B1 (ko) * | 1996-12-11 | 1999-12-15 | 전주범 | 박막형 광로 조절장치 모듈의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03191539A (ja) | 電界効果トランジスタ | |
| JP2884577B2 (ja) | 電界効果トランジスタ | |
| JPS63127575A (ja) | 多セル型マイクロ波電界効果トランジスタ | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| JP2638514B2 (ja) | 半導体パッケージ | |
| US6465850B1 (en) | Semiconductor device | |
| JPS63120431A (ja) | 電力用半導体装置 | |
| JPS63202974A (ja) | 半導体装置 | |
| JPS566476A (en) | Ultrahigh frequency field effect transistor | |
| JPH0432761Y2 (ja) | ||
| JPH01216608A (ja) | 半導体装置用パッケージ | |
| JP2003007931A (ja) | 半導体装置およびその製造方法 | |
| JPS55148449A (en) | Semiconductor device | |
| JP2601952B2 (ja) | 高周波半導体装置 | |
| JPS597224B2 (ja) | フリツプチツプ装着体 | |
| JPH03141676A (ja) | 半導体記憶装置 | |
| JPH04162729A (ja) | 電界効果トランジスタ | |
| JPH0491441A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0442603A (ja) | 弾性表面波装置 | |
| JPH05235048A (ja) | 電界効果トランジスタ | |
| JPH04271136A (ja) | 半導体装置 | |
| JPS5676579A (en) | Longitudinal microwave transistor package | |
| JPS59124750A (ja) | 半導体装置 | |
| JPS6222477A (ja) | ベ−ス接地型半導体装置 | |
| JPS61131435A (ja) | 半導体装置 |