KR100271002B1 - 박막형 광로 조절 장치의 제조 방법 - Google Patents

Abstract

제1 희생층 및 제2 희생층의 제거 시 거울, 변형층 및 액티브 매트릭스가 손상되는 것을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법이 개시된다. 액티브 매트릭스 전면의 상부에 제1 희생층을 형성한 후, 액츄에이터를 형성한다. 액츄에이터의 상부에 평탄한 제2 희생층을 형성하고 거울을 형성한다. 제1 희생층 및 제2 희생층을 BrF₃또는 XeF₂를 사용하여 동시에 제거한다. 비정질 실리콘 또는 폴리 실리콘을 사용하여 제2 희생층이 평탄한 표면을 갖도록 형성한 후, 제2 희생층의 상부에 거울을 형성함으로써 거울의 수평도를 향상시켜 광원으로부터 입사되는 광의 광효율을 향상시킬 수 있다. 또한, BrF₃또는 XeF₂를 사용하여 제1 희생층 및 제2 희생층을 동시에 식각함으로써 액티브 매트릭스, 변형층 및 거울이 손상을 입는 것을 방지할 수 있다.

Description

박막형 광로 조절 장치의 제조 방법

본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치의 제조 방법에 관한 것으로, 보다 상세하게는 거울의 수평도를 향상시킬 수 있으며 제1 희생층 및 제2 희생층의 제거 시 거울, 변형층 및 액티브 매트릭스가 손상되는 것을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.

광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리, 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 상기 광로 조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.

직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD와 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.

LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.

DMD는 5％ 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트가 향상되어 밝고 선명한 화상을 얻을 수 있다.

AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O₃) 또는 PLZT((Pb, La)(Zr, Ti)O₃) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O₃) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.

이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법을 이용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.

이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 12월 11일 대한민국 특허청에 특허 출원한 특허 출원 제96-64440호(발명의 명칭: 박막형 광로 조절 장치의 제조 방법)에 개시되어 있다.

도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 단면도를 도시한 것이다.

도 1을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1), 액츄에이터(25), 그리고 거울(29)을 포함한다. 내부에 M×N(M, N은 정수)개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드(7)가 형성된 상기 액티브 매트릭스(1)는, 상기 액티브 매트릭스(1) 및 드레인 패드(7)의 상부에 적층된 보호층(3)과 보호층(3)의 상부에 적층된 식각 방지층(5)을 포함한다.

상기 액츄에이터(25)는, 상기 식각 방지층(5) 중 아래에 드레인 패드(7)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(11)을 개재하여 수평하게 형성된 멤브레인(13), 멤브레인(13)의 상부에 적층된 하부 전극(15), 하부 전극(15)의 상부에 적층된 변형층(17), 변형층(17)의 상부에 적층된 상부 전극(19), 그리고 변형층(140)의 일측으로부터 변형층(17), 하부 전극(15), 멤브레인(13), 식각 방지층(5) 및 보호층(3)을 통하여 상기 드레인 패드(7)까지 수직하게 형성된 비어 홀(21) 내에 상기 하부 전극(15)과 드레인 패드(7)가 서로 전기적으로 연결되도록 형성된 비어 컨택(23)을 포함한다. 상기 거울(29)은 일측이 직각으로 구부러져 상기 상부 전극(19)에 접촉되며 타측이 수평하게 형성된다. 상기 거울(29)은‘ㄱ’자의 형상을 갖는다.

이하 상술한 박막형 광로 조절 장치의 제조 방법을 설명한다. 도 2a 내지 도 2d는 도 1에 도시한 장치의 제조 공정도이다.

도 2a를 참조하면, M×N 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 드레인 패드(7)가 형성된 액티브 매트릭스(1)의 상부에 인 실리케이트 유리(PSG)를 사용하여 보호층(3)을 적층한다. 보호층(3)은 화학 기상 증착(CVD) 방법을 이용하여 1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(3)은 후속하는 공정 동안 상기 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.

상기 보호층(3)의 상부에는 질화물로 구성된 식각 방지층(5)이 적층된다. 식각 방지층(5)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(5)은 후속하는 식각 공정 동안 보호층(3) 및 액티브 매트릭스(1) 등이 식각되는 것을 방지한다. 상기 식각 방지층(5)의 상부에는 제1 희생층(9)이 적층된다. 제1 희생층(9)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1．0∼3．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 제1 희생층(9)은 상기 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 제1 희생층(9)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 제1 희생층(9) 중 아래에 드레인 패드(7)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(5)의 일부를 노출시킴으로써 액츄에이터(25)의 지지부가 형성될 위치를 만든다.

도 2b를 참조하면, 멤브레인(13)은 상기 노출된 식각 방지층(5)의 상부 및 제1 희생층(9)의 상부에 0．1∼1．0㎛ 정도의 두께로 적층된다. 상기 멤브레인(13)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 형성된다. 이 때, 저압의 반응 용기 내에서 반응 가스의 비(ratio)를 변화시키면서 상기 멤브레인(13)을 형성하여 멤브레인(13) 내의 스트레스(stress)를 조절한다.

상기 멤브레인(13)의 상부에는 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 금속으로 구성된 하부 전극(15)이 적층된다. 하부 전극(15)은 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 하부 전극(15)에는, 외부로부터 액티브 매트릭스(1)에 내장된 트랜지스터를 통하여 제1 신호(화상 신호)가 인가된다.

상기 하부 전극(15)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 구성된 변형층(17)이 적층된다. 변형층(17)은 졸-겔법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한 후, 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 변형층(17)은 상부 전극(19)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(15)에 제1 신호가 인가되어 상부 전극(19)과 하부 전극(15) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.

상부 전극(19)은 변형층(17)의 상부에 적층된다. 상부 전극(19)은 알루미늄 또는 백금 등의 전기 전도성이 우수한 금속을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상부 전극(19)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다.

도 2c를 참조하면, 상기 상부 전극(19), 변형층(17), 그리고 하부 전극(15)을 각기 소정의 화소 형상을 갖도록 패터닝한 후, 변형층(17)의 일측으로부터 드레인 패드(7)까지 변형층(17), 하부 전극(15), 멤브레인(13), 식각 방지층(5), 및 보호층(3)을 순차적으로 식각하여 상기 변형층(17)으로부터 드레인 패드(7)까지 수직하게 비어 홀(21)을 형성한다. 이어서, 상기 비어 홀(21) 내에 텅스텐, 백금, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인 패드(7)와 하부 전극(15)이 전기적으로 연결되도록 비어 컨택(23)을 형성한다. 따라서, 비어 컨택(23)은 상기 비어 홀(21) 내에서 상기 하부 전극(15)으로부터 드레인 패드(7)까지 수직하게 형성된다. 그러므로, 제1 신호는 외부로부터 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(7) 및 비어 컨택(23)을 통하여 하부 전극(15)에 인가된다. 이어서, 백금-탄탈륨(Pt-Ta)을 스퍼터링 방법을 이용하여 액티브 매트릭스(1)의 하단에 증착시켜 백사이드 메탈층(도시되지 않음)을 형성한다. 계속하여, 제1 희생층(9)을 플루오르화 수소(HF) 증기로 식각하여 제1 희생층(9)의 위치에 에어 갭(11)을 형성함으로서 액츄에이터(25)를 완성한다.

도 2d를 참조하면, 전술한 바와 같이 에어 갭(11)을 형성한 후, 상기 결과물 전면에 제2 희생층(27)을 형성한다. 제2 희생층(27)은 유동성이 좋은 폴리머 등을 스핀 코팅 방법을 이용하여 형성하며, 상기 에어 갭(11)을 완전히 채우면서 액츄에이터(25)를 완전히 덮도록 형성된다. 이어서, 제2 희생층(27)을 패터닝하여 상기 상부 전극(19)의 일측에 거울(29)이 형성될 포스트를 만든다. 따라서, 상부 전극(19)의 일측이 노출된다. 계속하여, 포스트가 형성된 제2 희생층(27) 및 노출된 상부 전극(19)의 상부에 스퍼터링 방법을 이용하여 반사성을 갖는 금속인 알루미늄(Al)이나 은(Ag)을 0．1∼1．0㎛ 정도의 두께로 증착시켜 거울(29)을 형성한다. 바람직하게는, 상기 거울(29)은‘ㄱ’자 형상을 가지며, 일측이 직각으로 구부러져 상기 상부 전극(19)에 접촉되며, 타측이 상부 전극(19)에 대하여 수평하게 형성된다. 그리고, 상기와 같이 거울(29)을 형성한 후, 제2 희생층(27)을 플루오르화 수소 증기 또는 산소 플라즈마를 사용하여 제거하고 헹굼 및 건조 처리를 수행하여 도 1에 도시한 바와 같은 박막형 AMA 소자를 완성한다.

상술한 박막형 광로 조절 장치에 있어서, 하부 전극(15)에 제1 신호가 인가되고 상부 전극(19)에 제2 신호가 인가되어, 상부 전극(19)과 하부 전극(15) 사이에 전위차에 따른 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(19)과 하부 전극(15) 사이에 형성된 변형층(17)이 변형을 일으키게 되며, 변형층(17)은 상기 전기장에 직교하는 방향으로 수축하게 된다. 이에 따라, 변형층(17)을 포함하는 액츄에이터(25)가 소정의 각도로 휘어지고, 액츄에이터(25)의 상부 전극(19)의 상부에 장착된 거울(29)은 휘어진 상부 전극(19)에 의해 그 축이 움직여서 경사지게 되어 광원으로부터 입사되는 광을 반사한다. 상기 거울(29)에 의하여 반사된 광은 슬릿을 통하여 스크린에 투영됨으로서 화상을 맺게 된다.

그러나, 상술한 박막형 광로 조절 장치의 제조 방법에 있어서, 제1 희생층 및 제2 희생층을 플루오르화 수소를 사용하여 제거하는 동안 상기 플루오르화 수소의 침투에 의하여 액티브 매트릭스, 변형층 및 거울이 상기 플루오르화 수소에 의해 손상을 입게 된다. 또한, 평탄하지 않은 표면을 갖는 제2 희생층의 상부에 거울을 형성하기 때문에 거울의 표면이 불규칙하게 되거나 그 수평도가 떨어지는 문제점이 있다.

따라서, 본 발명의 목적은 평탄한 표면을 갖는 제2 희생층의 상부에 거울을 형성함으로써 거울의 수평도를 향상시키고 제2 희생층을 제거하는 동안 액티브 매트릭스, 변형층 및 거울이 손상을 입는 것을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는 것이다.

도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 단면도이다.

도 2a 내지 도 2d는 도 1에 도시한 장치의 제조 공정도이다.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.

도 4는 도 3에 도시한 장치를 확대한 사시도이다.

도 5는 도 4에 도시한 장치를 C-C' 선으로 자른 단면도이다.

도 6a 내지 6e는 도 5에 도시한 장치의 제조 공정도이다.

＜도면의 주요 부분에 대한 부호의 설명＞

100 : 액티브 매트릭스 130 : 제1 금속층

135 : 제1 보호층 140 : 제2 금속층

145 : 제2 보호층 150 : 식각 방지층

155 : 제1 희생층 160 : 제1 에어 갭

165 : 지지층 170 : 하부 전극

175 : 변형층 180 : 상부 전극

185 : 비어 홀 190 : 비어 컨택

195 : 하부 전극 연결 부재 200 : 공통 전극선

205 : 상부 전극 연결 부재 210 : 액츄에이터

215 : 제2 희생층 220 : 포스트

230 : 거울 240 : 백사이드 메탈층

250 : 제2 에어 갭

상술한 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계; 상기 액티브 매트릭스 전면의 상부에 제1 희생층을 형성하는 단계; 상기 제1 희생층을 패터닝한 후, 상기 패터닝된 제1 희생층의 상부에 지지층, 하부 전극, 변형층, 및 상부 전극을 포함하는 액츄에이터를 형성하는 단계; 상기 액티브 매트릭스의 후면에 백사이드 메탈층을 형성하는 단계; 상기 액츄에이터의 상부에 제2 희생층을 형성하는 단계; 상기 제2 희생층을 패터닝하여 상기 상부 전극의 일부를 노출시키는 단계; 상기 노출된 상부 전극 및 상기 제2 희생층의 상부에 포스트 및 거울을 형성하는 단계; 그리고 상기 제1 희생층 및 상기 제2 희생층을 플루오르화 브롬(BrF₃) 또는 플루오르화 크세논(XeF₂)을 사용하여 동시에 제거하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.

본 발명에 의하면, 비정질 실리콘 또는 폴리 실리콘을 사용하여 제2 희생층이 평탄한 표면을 갖도록 형성한 후, 제2 희생층의 상부에 거울을 형성함으로써 거울의 수평도를 향상시켜 광원으로부터 입사되는 광의 광효율을 향상시킬 수 있다. 또한, 플루오르화 브롬 또는 플루오르화 크세논을 사용하여 제1 희생층 및 제2 희생층을 동시에 식각함으로써 액티브 매트릭스, 변형층 및 거울이 손상을 입는 것을 방지할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 4는 도 3에 도시한 장치를 확대한 사시도이며, 도 5는 도 4의 장치를 C-C' 선으로 자른 단면도를 도시한 것이다.

도 3 내지 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100), 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(210), 그리고 액츄에이터(210)의 상부에 형성된 거울(230)을 포함한다.

상기 액티브 매트릭스(100)는, 액티브 매트릭스(100)의 전면(前面)에 액티브 매트릭스(100)를 액티브 영역과 필드 영역으로 구분하기 위한 소자 분리막(120)과, 상기 액티브 영역에 게이트(115), 소오스(110) 및 드레인(105)을 갖고 형성된 M×N(M, N은 정수) 개의 P-MOS 트랜지스터를 포함한다. 또한, 상기 액티브 매트릭스(100)는 상기 MOS 트랜지스터의 상부에 적층되고 상기 소오스(110) 및 드레인(105)에 각각 접속되도록 패터닝된 제1 금속층(130), 제1 금속층(155)의 상부에 적층된 제1 보호층(135), 제1 보호층(135)의 상부에 적층된 제2 금속층(140), 제2 금속층(140)의 상부에 적층된 제2 보호층(145), 그리고 제2 보호층(145)의 상부에 적층된 식각 방지층(150)을 포함한다. 상기 제1 금속층(130)은 상기 MOS 트랜지스터의 드레인(105)으로부터 연장되는 드레인 패드를 포함하며, 제2 금속층(140)은 티타늄(Ti)층 및 질화 티타늄(TiN)층으로 이루어진다.

상기 액티브 매트릭스(100)의 후면(後面)에는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터에 바이어스 전압을 인가하여 상기 트랜지스터 내에 역방향으로 전류가 흐르는 것을 방지하는 백사이드 메탈(backside metal)층(240)이 형성된다. 백사이드 메탈층(240)은 탄탈륨층(238) 및 백금층(239)으로 이루어지며, 탄탈륨층(238)은 액티브 매트릭스(100)와 백금층(239)의 접착을 용이하게 하여 백금층(239)에는 바이어스 전압이 인가되어 상기 트랜지스터에 역방향 전류가 흐르는 것을 방지한다.

상기 액츄에이터(210)는, 상기 식각 방지층(150) 중 아래에 제1 금속층(130)의 드레인 패드가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(160)을 개재하여 수평하게 형성된 지지층(165), 지지층(165)의 상부에 적층된 하부 전극(170), 하부 전극(170)의 상부에 적층된 변형층(197), 변형층(175)의 상부에 적층된 상부 전극(180), 그리고 상기 변형층(175)의 일측으로부터 변형층(175), 하부 전극(170), 지지층(165), 식각 방지층(150), 제2 보호층(145) 및 제1 보호층(135)을 통하여 상기 제1 금속층(130)의 드레인 패드까지 수직하게 형성된 비어 홀(185)의 내부에 상기 하부 전극(170)과 제1 금속층(130)의 드레인 패드가 서로 연결되도록 형성된 비어 컨택(190)을 포함한다. 상기 지지층(165)은 선행 출원에 기재된 박막형 광로 조절 장치 중 액츄에이터를 지지하는 멤브레인의 기능을 수행한다. 바람직하게는, 상기 지지층(165)은'T'자의 형상을 가지며, 하부 전극(170)은 사각형의 형상으로 지지층(165)의 중앙부 상에 형성된다. 상기 변형층(175)은 하부 전극(170)보다 작은 면적의 사각형의 형상을 가지며, 상부 전극(180)은 변형층(175)보다 작은 면적의 사각형의 형상을 가진다.

또한, 도 4를 참조하면, 상기 액츄에이터(210)는, 상기 비어 컨택(190)으로부터 하부 전극(170)까지 형성되어 비어 컨택(190)과 하부 전극(170)을 연결하는 하부 전극 연결 부재(170), 상기 지지층(165)의 일측 상부에 형성된 공통 전극선(200), 그리고 상기 상부 전극(180)과 공통 전극선(200)을 연결하는 상부 전극 연결 부재(205)를 포함한다. 하부 전극(170)에는 외부로부터 상기 액티브 매트릭스(100)에 내장된 트랜지스터, 비어 컨택(190) 및 하부 전극 연결 부재(195)를 통하여 제1 신호(화상 신호)가 인가된다. 동시에 상부 전극(180)에는 외부로부터 공통 전극선(200) 및 상부 전극 연결 부재(205)를 통하여 제2 신호(바이어스 신호)가 인가되면, 상부 전극(180)과 하부 전극(170) 사이에 형성된 변형층(175)이 변형을 일으킨다.

상기 거울(230)은 상부 전극(200)의 일측에 형성된 포스트(post)(220)에 의하여 그 하부가 지지되며 양측이 수평하게 형성된 사각형의 평판의 형상을 갖는다.

이하, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.

도 6a 내지 도 6e는 도 5에 도시한 장치의 제조 공정도이다.

도 6a를 참조하면, n형으로 도핑된 실리콘(Si) 웨이퍼인 액티브 매트릭스(100)를 준비한 후, 통상의 소자 분리 공정, 예들 들면, 실리콘 부분 산화법(LOCOS)을 이용하여 상기 액티브 매트릭스(100)에 액티브 영역 및 필드 영역을 구분하기 위한 소자 분리막(120)을 형성한다. 이어서, 상기 액티브 영역의 상부에 불순물이 도핑된 폴리 실리콘과 같은 도전 물질로 이루어진 게이트(115)를 형성한 후, 이온 주입 공정으로 p⁺소오스(110) 및 드레인(105)을 형성함으로써, M×N(M, N은 정수) 개의 P-MOS 트랜지스터를 형성한다.

상기 P-MOS 트랜지스터가 형성된 결과물의 상부에 산화물로 이루어진 절연막(125)을 형성한 후, 사진 식각 공정으로 상기 소오스(110) 및 드레인(105)의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화 티타늄, 텅스텐 등과 같은 금속을 증착한 후 이를 패터닝하여 제1 금속층(130)을 형성한다. 상기와 같이 패터닝된 제1 금속층(130)은 상기 P-MOS 트랜지스터의 드레인(105)으로부터 상기 액츄에이터(210)의 지지부인 앵커(anchor)(182)까지 연장되는 드레인 패드를 포함한다.

상기 P-MOS 트랜지스터가 내장된 액티브 매트릭스(100)를 보호하기 위하여 제1 금속층(130)의 상부에 제1 보호층(135)을 형성한다. 제1 보호층(135)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 약 8000Å 정도의 두께를 가지도록 형성한다.

상기 제1 보호층(135)의 상부에는 티타늄층 및 질화 티타늄층으로 이루어진 제2 금속층(140)이 형성된다. 제2 금속층(140)을 형성하기 위하여, 먼저 티타늄(Ti)을 스퍼터링하여 약 300Å 정도의 두께로 티타늄층을 형성한다. 이어서, 상기 티타늄층의 상부에 질화 티타늄을 물리 기상 증착(PVD) 방법을 사용하여 적층하여 질화 티타늄층을 형성한다. 상기 제2 금속층(140)은 광원으로부터 입사되는 거울(230) 뿐만 아니라 거울(230)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100)에 광 누설 전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 그리고, 후속 공정에서 비어 컨택(190)이 형성될 위치를 고려하여 상기 제2 금속층(140) 중 제1 금속층(130)의 드레인 패드의 상부에 형성된 일부를 사진 식각 공정을 통해 식각하여 개구부(143)를 형성함으로써 제1 보호층(135)의 일부를 노출시킨다.

상기 노출된 제1 보호층(135) 및 제2 금속층(140)의 상부에는 제2 보호층(145)이 형성된다. 제2 보호층(145)은 인 실리케이트 유리(PSG)를 사용하여 약 2000Å 정도의 두께를 갖도록 형성한다. 상기 제2 보호층(145)은 후속하는 공정 동안 상기 액티브 매트릭스(100) 및 상기 액티브 매트릭스(100) 상에 형성된 결과물들이 손상을 입게 되는 것을 방지한다.

상기 제2 보호층(145)의 상부에는 식각 방지층(150)이 형성된다. 식각 방지층(150)은 상기 제2 보호층(145) 등이 후속되는 식각 공정으로 인하여 식각되어 손상을 입는 것을 방지한다. 상기 식각 방지층(150)은 질화물을 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 약 1000∼2000Å 정도의 두께를 가지도록 형성한다.

상기 식각 방지층(150)의 상부에는 제1 희생층(155)이 형성된다. 제1 희생층(155)은 액츄에이터(210)를 형성하기 위한 박막들의 적층을 용이하게 하는 기능을 수행한다. 상기 제1 희생층(155)은 비정질 실리콘(amorphous silicon) 또는 폴리(ploy) 실리콘을 약 600℃ 정도의 온도에서 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 형성한다. 상기 제1 희생층(155)을 형성함에 있어서, 비정질 실리콘은 그 자체가 매끄러운 표면을 가지기 때문에 비정질 실리콘을 사용하여 제1 희생층(155)을 형성할 경우, 별도의 평탄화 공정이 필요 없게 되므로 약 1.0㎛ 정도의 두께로 비정질 실리콘을 증착하면 제1 희생층(155)의 형성이 완료된다. 이에 비하여, 폴리 실리콘은 그 표면이 불규칙한 특성을 가지므로 폴리 실리콘을 사용하여 제1 희생층(155)을 형성할 경우, 약 2.0∼3.0㎛ 정도의 두께로 폴리 실리콘을 증착한 후, 화학 기계적 연마(CMP) 방법을 이용하여 상기 폴리 실리콘으로 이루어진 제1 희생층(155)이 약 1．0㎛ 정도의 두께가 되도록 표면을 연마하여 평탄화시키는 공정이 필요하다.

계속하여, 상기와 같이 비정질 실리콘 또는 폴리 실리콘으로 이루어진 제1 희생층(155)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 상기 제1 포토레지스트를 마스크로 이용하여 제1 희생층(155) 중 아래에 제2 금속층(140)의 개구부(143)가 형성된 부분과 인접한 부분(도 5 참조)을 식각하여 상기 식각 방지층(150)의 일부를 노출시킴으로써, 액츄에이터(210)의 지지부인 앵커(182)를 형성한다. 이 경우, 상기 앵커(182) 부분의 모서리에 변형 응력이 집중되어 액츄에이터(210)가 휘어지는 것을 방지하기 위하여 앵커 부분의 모서리가 완만한 경사를 갖도록 제1 희생층(155)을 패터닝한다. 이러한 방법으로서는 건식 식각 및 습식 식각을 차례로 수행하는 방법, 그레이 마스크(gray mask)를 사용하는 방법, 또는 포토레지스트를 리플로우시키는 방법 등을 들 수 있다.

도 6b를 참조하면, 상기 노출된 식각 방지층(175)의 상부 및 제1 희생층(180)의 상부에 제1 층(164)을 형성한다. 제1 층(164)은 경질의 물질, 예를 들면, 질화물 또는 금속 등을 사용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 갖도록 형성한다. 제1 층(164)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 형성한다. 이 경우, 저압의 반응 용기 내에서 반응성 가스의 비를 시간별로 변화시키면서 제1 층(164)을 형성함으로써 제1 층(164) 내부의 스트레스를 조절한다. 제1 층(164)은 후에 'T'자의 형상을 갖는 지지층(165)으로 패터닝된다.

상기 제1 층(164)의 상부에 스핀 코팅(spin coating) 방법을 이용하여 제2 포토레지스트(167)를 도포한 후, 제2 포토레지스트(167)를 패터닝하여 제1 층(164) 중 아래에 제2 금속층(140)의 개구부(143)가 형성된 부분과 인접한 부분을 제1 금속층(130)의 드레인 패드가 형성된 방향과 직교하는 방향을 따라 사각형의 형상으로 노출시킨다. 상기 노출된 제1 층(164)의 상부 및 제1 포토레지스트(167)의 상부에 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 하부 전극층을 형성한 후, 후속하여 공통 전극선(200)이 형성될 위치를 고려하여 상기 하부 전극층을 패터닝함으로써 상기 노출된 제1 층(164)의 상부에 사각형의 형상을 갖는 하부 전극(170)이 형성되도록 한다. 따라서, 하부 전극(170)은 제1 층(164)의 중앙 상부에만 형성된다. 상기 하부 전극층(169)은 전기 전도성을 갖는 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 사용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 바람직하게는, 상기 하부 전극(170)은 백금-탄탈륨을 스퍼터링 방법을 이용하여 약 0.15㎛ 정도의 두께로 증착하여 형성한다.

상기 하부 전극(170) 및 제2 포토레지스트(167)의 상부에는 제2 층(174)이 형성된다. 제2 층(174)은 압전 물질인 ZrO₂, PZT, 또는 PLZT를 사용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 바람직하게는, 제2 층은 PZT를 졸-겔(sol-gel)법으로 형성한 후, 스퍼터링 방법 또는 화학 기상 증착(CVD) 방법을 이용하여 약 0.4㎛ 정도의 두께로 상기 하부 전극(170) 및 제2 포토레지스트(170)의 상부에 증착시켜 형성한다. 이어서, 상기 제2 층(174)을 구성하는 압전 물질을 급속 열처리(RTA) 방법을 이용하여 열처리하여 상변이시킨다. 제2 층(174)은 후에 변형층(175)으로 패터닝된다.

제2 층(174)의 상부에는 상부 전극층(179)이 형성된다. 상부 전극층(179)은 전기 전도성을 갖는 금속인 백금, 탄탈륨, 또는 백금-탄탈륨을 사용하여 형성한다. 상부 전극층(179)은 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 상부 전극층(179)은 후에 제2 신호(바이어스 신호)가 인가되는 상부 전극(180)으로 패터닝된다.

도 6c를 참조하면, 상부 전극층(179)의 상부에 제3 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포하고 패터닝한 후, 상기 제3 포토레지스트를 식각 마스크로 이용하여 상부 전극층(179)을 사각형의 형상을 갖는 상부 전극(180)으로 패터닝한다. 그 결과, 상기 상부 전극(180)은 상기 제1 층(164)의 중앙 상부에 형성된다.

제2 층(174)은 상부 전극층(179)을 패터닝하는 방법과 동일한 방법을 사용하여 상부 전극(180) 보다는 넓고 하부 전극(170)보다는 작은 면적의 사각형의 형상을 갖는 변형층(175)으로 패터닝된다. 이 때, 상기 상부 전극(180) 및 변형층(175) 중 앵커(182) 상에 형성된 부분은 하부 전극(170)보다 약간 돌출하여 형성된다. 동시에 상기 제2 포토레지스트(167)를 제거한다. 이와 같이 제2 포토레지스트(167)가 제거되면 하부 전극(170)의 일측에 제3 에어 갭(202)이 형성된다.

제1 층(164)도 상기와 같은 방법으로 지지층(165)으로 패터닝된다. 지지층(165)은 하부 전극(170)의 형상과는 달리 'T'자의 형상을 가지며, 하부 전극(170)은 상기 지지층(165)의 중앙부 상에 형성된다. 이어서, 공통 전극선(200)을 상기 지지층(165)의 일측 상에 형성한다. 즉, 상기 지지층(165) 상에 제4 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포하고, 상기 제4 포토레지스트를 패터닝하여 상기 지지층(165)의 일측을 노출시킨 후, 백금, 탄탈륨, 백금-탄탈륨, 알루미늄, 또는 은을 사용하여 공통 전극선(200)을 형성한다. 공통 전극선(200)은 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 0．5∼2．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 공통 전극선(200)은 하부 전극(170)과는 소정의 거리만큼 이격된다. 계속하여, 상기 공통 전극선(200)과 동일한 물질 및 동일한 방법을 사용하여 공통 전극선(200)과 상부 전극(180) 중 하부 전극(170) 보다 돌출된 부분을 연결하는 상부 전극 연결 부재(205)를 형성한다. 따라서, 상부 전극 연결 부재(205)는 하부 전극(170)과는 제3 에어 갭(202)을 개재하여 소정의 거리만큼 이격되어 하부 전극(205)과 접촉되지 않는다.

또한, 상기 제4 포토레지스트를 패터닝할 때, 상기 지지층(165) 중 아래에 제2 금속층(140)의 개구부(143)가 형성된 부분의 상부로부터 하부 전극(170)이 형성된 부분까지 노출시킨다. 그리고, 상기 지지층(165)으로부터 식각 방지층(150), 제2 보호층(145) 및 제1 보호층(135)을 식각하여 상기 제1 금속층(130)의 드레인 패드까지 수직하게 비어 홀(185)을 형성한 후, 비어 홀(185)의 내부에 상기 드레인 패드로부터 지지층(165)까지 비어 컨택(190)을 형성한다. 동시에 상기 하부 전극(170)으로부터 상기 비어 홀(185)까지 비어 컨택(190)과 연결되도록 하부 전극 연결 부재(195)를 형성한다. 그러므로, 상기 비어 컨택(190), 하부 전극 연결 부재(195) 및 하부 전극(170)은 서로 연결되어 도 4에 도시한 바와 같은 상부 전극(180), 변형층(175), 하부 전극(170) 및 지지층(165)을 포함하는 액츄에이터(210)가 액티브 매트릭스(100)의 전면(前面)에 형성된다. 상기 비어 컨택(190) 및 하부 전극 연결 부재(195)는 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 형성한다. 상기 비어 컨택(190) 및 하부 전극 연결 부재(195)는 전기 전도성을 갖는 금속인 백금, 탄탈륨 또는 백금-탄탈륨을 사용하여 형성된다. 이 경우, 상기 하부 전극 연결 부재(195)는 0.5∼1.0㎛ 정도의 두께를 가지도록 형성된다. 따라서, 제1 신호는 외부로부터 상기 액티브 매트릭스(100)에 내장된 MOS 트랜지스터, 제1 금속층(130)의 드레인 패드, 비어 컨택(190) 및 하부 전극 연결 부재(195)를 통하여 하부 전극(170)에 인가된다.

계속하여, 상기와 같이 전면에 액츄에이터(210)가 형성된 액티브 매트릭스(100)의 후면(後面)에 탄탈륨층(238) 및 백금층(239)을 포함하는 백사이드 메탈층(240)을 형성한다. 상기 탄탈륨층(238)은 탄탈륨을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 약 500∼1000Å 정도의 두께로 증착시켜 형성한다. 다음에, 상기 탄탈륨층(238) 상에 백금을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 약 1500∼2000Å 정도의 두께로 증착하여 백금층(239)을 형성한다. 상기 탄탈륨층(238)은 실리콘 웨이퍼인 액티브 매트릭스(100)와 백금층(239)이 양호하게 접착되게 하는 역할을 수행하며, 상기 백금층(239)에는 바이어스 전압이 인가되어 액티브 매트릭스(100)에 내장된 MOS 트랜지스터에 역방향 전류가 흐르는 것을 방지한다.

이어서, 후속하는 상부 전극(180)에 제2 신호(바이어스 신호)를 인가하는 동시에 하부 전극(170)에 제1 신호(화상 신호)를 인가하기 위한 TCP(Tape Carrier Package)(도시되지 않음) 본딩(bonding)을 대비하여 액티브 매트릭스(100)를 다이싱(dicing)한다. 이 때, 후속되는 공정을 위하여 액티브 매트릭스(100) 두께의 약 ⅓ 정도인 약 200㎛ 정도까지만 자른다. 그리고, TCP 본딩에 요구되는 AMA 패널(pannel)의 패드(도시되지 않음)를 노출시키기 위해 AMA 패널의 패드 부위를 식각한다.

도 6d를 참조하면, 상기 제1 희생층(155)을 제거하지 않은 상태에서, 상기와 같이 액티브 매트릭스(100)의 전면에 형성된 액츄에이터(210)의 상부에 제2 희생층(215)을 형성한다. 제2 희생층(215)은 거울(230) 및 포스트(220)를 형성하기 금속층의 적층을 용이하게 하는 기능을 수행한다. 상기 제2 희생층(215)은 비정질 실리콘 또는 폴리 실리콘을 약 600℃ 정도의 온도에서 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 형성한다. 이 경우, 제2 희생층(215)은 상부 전극(180)을 완전히 덮도록 하기 위하여 충분한 두께를 갖고 형성된다. 후에 형성되는 거울(230)의 수평도를 향상시키기 위하여 상기 제2 희생층(215)을 형성함에 있어서, 비정질 실리콘은 그 자체가 매끄러운 표면을 가지기 때문에 비정질 실리콘을 사용하여 제2 희생층(215)을 형성할 경우, 별도의 평탄화 공정이 필요 없게 되므로 비정질 실리콘이 상부 전극(180)의 상부로부터 약 1.0㎛ 정도의 두께를 갖도록 증착하면 제2 희생층(215)의 형성이 완료된다. 이에 비하여, 폴리 실리콘은 그 표면이 불규칙한 특성을 가지므로 폴리 실리콘을 사용하여 제2 희생층(215)을 형성할 경우, 약 2.0∼3.0㎛ 정도의 두께로 폴리 실리콘을 증착한 후, 화학 기계적 연마(CMP) 방법을 이용하여 폴리 실리콘으로 이루어진 제2 희생층(215)이 상부 전극(180)의 상부로부터 약 1．0㎛ 정도의 두께가 되도록 표면을 연마하여 평탄화시키는 공정이 필요하다.

이어서, 상기 제2 희생층(215)의 상부에 제5 포토레지스트(225)를 스핀 코팅 방법으로 도포한 후, 포스트(220)가 형성될 위치를 고려하여 상기 제5 포토레지스트(225)를 패터닝한다. 이 경우, 앵커(182)와 마찬가지로 상기 제5 포토레지스트(225) 패턴이 완만한 경사를 갖도록 한다. 계속하여, 완만한 경사면을 갖는 제5 포토레지스트(225) 패턴을 마스크로 이용하여 제2 희생층(215)을 패터닝함으로써 상부 전극(180)의 일측을 노출시킨다. 따라서, 상기 제2 희생층(215)의 패턴도 제5 포토레지스트(225) 패턴의 형상을 따라 완만한 경사면을 갖게 된다. 그리고, 상기 제5 포토레지스트(225)를 제거한다.

도 6e를 참조하면, 상기 노출된 상부 전극(180)의 일측 및 제2 희생층(215)의 상부에 반사성을 갖는 금속인 알루미늄, 백금, 또는 은, 바람직하게는, 알루미늄을 사용하여 포스트(220) 및 거울(230)을 동시에 형성한다. 포스트(220) 및 거울(230)은 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 형성한다. 광원(도시되지 않음)으로부터 입사되는 광을 반사하는 상기 거울(230)은 0.7∼1.5㎛ 정도의 두께를 갖는다. 상기 포스트(220)는 완만한 경사면을 갖는 제2 희생층(215) 패턴을 따라 역시 완만한 경사면을 갖게 되므로 거울(230) 및 포스트(220)의 형성 시 포스트(220)의 모서리 부분에 응력이 집중되어 이러한 모서리 부분으로부터 균열(crack)이 발생하는 것을 방지할 수 있다. 이어서, 상기 거울(230)이 사각형의 형상을 갖도록 패터닝한 후, 제1 희생층(155) 및 제2 희생층(215)을 플루오르화 브롬(BF₃) 또는 플루오르화 크세논(XeF₂)을 사용하여 동시에 제거한다.

종래에는 제1 희생층과 제2 희생층을 플루오르화 수소 증기를 사용하여 제거하였다. 그러나, 상기 플루오르화 수소는 액티브 매트릭스 및 변형층에 심각한 손상을 입히는 경우가 많았다. 또한, 알루미늄으로 이루어진 거울은 상기 플루오르화 수소에 대한 내식성이 약하므로 플루오르화 수소에 의해 쉽게 식각되는 문제가 흔히 발생하였다. 이에 비하여, 본 발명에서는, 상기와 같이 제1 희생층(155)과 제2 희생층(215)을 각기 폴리 실리콘 또는 비정질 실리콘으로 형성하고 이를 실리콘에 대하여 우수한 식각성을 갖는 플루오르화 브롬 또는 플루오르화 크세논을 사용하여 식각함으로써, 플루오르화 브롬 또는 플루오르화 크세논에 대해서는 내식성을 갖는 변형층(175) 및 거울(230)에 아무런 손상도 주지 않고 제1 희생층(155) 및 제2 희생층(215)을 동시에 제거할 수 있다. 상기와 같이 제1 희생층(155) 및 제2 희생층(215)이 제거되면 식각 방지층(150)과 액츄에이터(210) 사이에 제1 에어 갭(air gap)(160)이 형성되며, 액츄에이터(210)와 거울(230) 사이에는 제2 에어 갭(250)이 형성된다.

그리고, 상기 액츄에이터(210) 및 백사이드 메탈층(240)이 형성된 액티브 매트릭스(100)를 완전히 잘라 낸 후, 세정 및 건조하여 AMA 소자를 완성한다.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터, 제1 금속층(130)의 드레인 패드 및 비어 컨택(190)을 통해 하부 전극(170)에 인가된다. 동시에, 상부 전극(180)에는 외부로부터 제2 신호가 인가되어 상기 상부 전극(180)과 하부 전극(170) 사이에 전위차에 따른 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(180)과 하부 전극(170) 사이에 형성된 변형층(175)이 변형을 일으킨다. 변형층(175)은 상기 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(210)는 소정의 각도로 휘게 된다. 거울(230)은 액츄에이터(210)의 상부에 형성되어 있으므로 액츄에이터(210)와 같은 각도를 가지고 틸팅된다. 그러므로, 상기 거울(230)은 광원으로부터 입사되는 빛을 소정의 각도로 반사하며, 반사된 빛은 슬릿을 통과하여 스크린에 투영되어 화상을 맺게 된다.

상술한 바와 같이 본 발명에 의하면, 제1 희생층과 제2 희생층을 비정질 실리콘 또는 폴리 실리콘을 사용하여 형성하고, 제2 희생층이 평탄한 표면을 갖도록 증착시킨 후, 상기 비정질 실리콘 또는 폴리 실리콘에 대해 식각율이 높은 플루오르화 브롬 또는 플루오르화 크세논을 사용하여 제1 희생층 및 제2 희생층을 동시에 식각함으로써, 제조 단계를 줄일 수 있으며, 액티브 매트릭스, 변형층 및 거울이 손상을 입는 것을 방지할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

1. M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계;

   상기 액티브 매트릭스 전면의 상부에 제1 희생층을 형성하는 단계;

   상기 제1 희생층을 패터닝한 후, 상기 패터닝된 제1 희생층의 상부에 지지층, 하부 전극, 변형층, 및 상부 전극을 포함하는 액츄에이터를 형성하는 단계;

   상기 액티브 매트릭스의 후면에 백사이드 메탈층을 형성하는 단계;

   상기 액츄에이터의 상부에 제2 희생층을 형성하는 단계;

   상기 제2 희생층을 패터닝하여 상기 상부 전극의 일부를 노출시키는 단계;

   상기 노출된 상부 전극 및 상기 제2 희생층의 상부에 포스트 및 거울을 형성하는 단계; 그리고

   상기 제1 희생층 및 상기 제2 희생층을 플루오르화 브롬(BrF₃) 또는 플루오르화 크세논(XeF₂)을 사용하여 동시에 제거하는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
2. 제1항에 있어서, 상기 제1 희생층을 형성하는 단계 및 상기 제2 희생층을 형성하는 단계는 비정질 실리콘을 사용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
3. 제1항에 있어서, 상기 제1 희생층을 형성하는 단계 및 상기 제2 희생층을 형성하는 단계는 폴리 실리콘을 사용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
4. 제3항에 있어서, 상기 제1 희생층을 형성하는 단계 및 상기 제2 희생층을 형성하는 단계는 각기 화학 기계적 연마 방법으로 상기 제1 희생층 및 상기 제2 희생층의 표면을 평탄화시키는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.

Images