KR100270991B1 - 박막형 광로 조절 장치 및 그 제조 방법 - Google Patents

박막형 광로 조절 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100270991B1
KR100270991B1 KR1019980025191A KR19980025191A KR100270991B1 KR 100270991 B1 KR100270991 B1 KR 100270991B1 KR 1019980025191 A KR1019980025191 A KR 1019980025191A KR 19980025191 A KR19980025191 A KR 19980025191A KR 100270991 B1 KR100270991 B1 KR 100270991B1
Authority
KR
South Korea
Prior art keywords
layer
lower electrode
electrode
upper electrode
forming
Prior art date
Application number
KR1019980025191A
Other languages
English (en)
Other versions
KR20000003891A (ko
Inventor
송용진
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019980025191A priority Critical patent/KR100270991B1/ko
Publication of KR20000003891A publication Critical patent/KR20000003891A/ko
Application granted granted Critical
Publication of KR100270991B1 publication Critical patent/KR100270991B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/904—Micromirror

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

포인트 결함 및 라인 결함을 최소화할 수 있는 박막형 광로 조절 장치 및 그 제조 방법이 개시되어 있다. 상기 장치는 액티브 매트릭스, 지지 부재, 제1 및 제2 하부 전극부, 하부 전극 연결부, 그리고 제1 및 제2 하부 전극 돌출부를 포함하는 하부 전극, 비어 컨택, 제1 및 제2 변형층, 제1 및 제2 상부 전극, 공통 전극 라인, 그리고 거울을 포함하며, 상기 공통 전극 라인은 상기 제1 및 제2 상부 전극의 상부에 형성되어 제1 및 제2 상부 전극과 연결된다. 하부 전극을 아이소-커팅하는 공정을 배제하고 제1 및 제2 상부 전극의 상부에 공통 전극 연결 부재를 형성함으로써, 화소의 포인트 결함 및 라인 결함이 발생하는 것을 최소화할 수 있었다.

Description

박막형 광로 조절 장치 및 그 제조 방법
본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 화소의 포인트 결함 및 라인 결함을 최소화할 수 있는 박막형 광로 조절 장치 및 그 제조 방법에 관한 것이다.
광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 상기 광로 조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct view image display device)와 투사형 화상 표시 장치(projection type image display device)로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD와 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.
DMD는 5％ 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.
AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법을 이용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 이러한 박막형 광로 조절 장치는 본 출원인이 1996년 11월 28일 대한민국 특허청에 특허 출원한 특허출원 제96-59191호(발명의 명칭 : 광 효율을 향상시킬 수 있는 박막형 광로 조절 장치)에 개시되어 있다.
도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 사시도를 도시한 것이며, 도 2는 도 1의 장치를 A1-A2선으로 자른 단면도를 도시한 것이다.
도 1 및 도 2를 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(10), 액츄에이터(65), 그리고 거울(60)을 포함한다.
상기 액티브 매트릭스(10)는, M×N(여기서, M 및 N은 자연수) 개의 모스(MOS) 트랜지스터(도시되지 않음)가 내장되고 상기 모스 트랜지스터의 드레인으로부터 연장되는 드레인 패드(5)가 형성된 기판(1), 기판(1)의 상부에 적층된 보호층(2), 그리고 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.
상기 액츄에이터(65)는, 식각 방지층(15) 중 하부에 드레인 패드(5)가 형성된 부분에 일측의 양측 하부가 접촉되며 액츄에이터(65)를 지지하는 앵커(anchor)들(31a, 31b)들이 되며 타측이 에어 갭(25)을 개재하여 수평하게 형성된 멤브레인(membrane)(30), 멤브레인(30)의 상부에 적층된 하부 전극(35), 하부 전극(35)의 상부에 적층된 변형층(40), 변형층(40)의 상부에 적층된 상부 전극(45), 그리고 변형층(40)의 일측으로부터 변형층(130), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 드레인 패드(5)까지 수직하게 형성된 비어 홀(50)의 내부에 하부 전극(35)과 드레인 패드(5)가 연결되도록 형성된 비어 컨택(55)을 포함한다.
도 1을 참조하면, 상기 멤브레인(30)은 양측 지지부인 앵커들(31a, 31b)로부터 평행하게 형성된 2 개의 직사각형 형상의 암(arm)들의 사이에 사각 평판이 동일 평면상에서 상기 암들과 일체로 형성되어 있는 형상을 갖는다. 상기 멤브레인(30)의 중앙부인 사각 평판의 상부에는 거울(60)이 형성된다. 따라서, 거울(60)은 사각 평판의 형상을 갖는다.
이하 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.
도 3a 내지 도 3d는 상기 박막형 광로 조절 장치의 제조 공정도이다. 도 3a를 참조하면, M×N 개의 모스 트랜지스터(도시되지 않음)가 내장되고, 상기 모스 트랜지스터의 드레인으로부터 전기적으로 연결되는 드레인 패드(5)가 형성된 반도체 기판(1)의 상부에 보호층(2)을 적층한다. 보호층(2)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 보호층(2)은 후속하는 공정 동안 상기 모스 트랜지스터가 내장된 반도체 기판(1)이 손상을 입게 되는 것을 방지한다.
상기 보호층(2)의 상부에는 식각 방지층(15)이 적층된다. 식각 방지층(15)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å의 두께를 가지도록 형성한다. 식각 방지층(15)은 그 하부층들이 후속하는 식각 공정으로 인하여 손상되는 것을 방지한다.
식각 방지층(15)의 상부에는 희생층(20)이 적층된다. 희생층(20)은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법으로 0.5∼4.0㎛의 두께를 가지도록 형성한다. 이 경우, 희생층(20)은 액티브 매트릭스(10)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 상기 희생층(20)의 표면을 스핀 온 글래스(SOG) 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(20) 중 아래에 드레인 패드(5)가 형성되어 있는 부분 및 이와 인접한 부분을 식각하여 식각 방지층(15)의 일부를 노출시킴으로서 액츄에이터(65)를 지지하는 앵커들(31a, 31b)이 형성될 위치를 만든다.
도 3b를 참조하면, 상기 노출된 식각 방지층(15)의 상부 및 희생층(20)의 상부에 멤브레인(30)을 적층한다. 멤브레인(30)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛의 두께를 가지도록 형성한다. 이어서, 백금, 탄탈륨 또는 백금-탄탈륨 등의 금속을 사용하여 하부 전극(35)을 멤브레인(30)의 상부에 적층한다. 하부 전극(35)은 스퍼터링 방법을 이용하여 0.1∼1.0㎛의 두께를 가지도록 형성한 후, 각각의 화소(pixel)별로 독립적으로 제1 신호를 인가하기 위하여 하부 전극(35)을 아이소-커팅(Iso-cutting)한다. 하부 전극(35)에는 외부로부터 제1 신호(화상 신호)가 상기 드레인 패드(5)를 통하여 인가된다.
상기 하부 전극(35)의 상부에는 변형층(40)이 적층된다. 변형층(40)은 PZT 또는 PLZT 등의 압전 물질을 졸-겔(sol-gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0.1∼1.0㎛, 바람직하게는, 약 0.4㎛의 두께를 가지도록 형성한다. 이어서, 급속 열처리(RTA) 방법을 이용하여 상기 변형층(40)을 구성하는 압전 물질을 상변이시킨다.
상부 전극(45)은 상기 변형층(40)의 상부에 적층된다. 상부 전극(45)은 알루미늄, 백금, 또는 은 등을 스퍼터링 방법을 이용하여 0.1∼1.0㎛의 두께를 가지도록 형성한다. 각 화소들의 상부 전극(45)은 공통 전극 라인이 되며, 이 라인에 제2 신호(바이어스 신호)가 인가된다. 따라서, 하부 전극(35)에 제1 신호가 인가되고 상부 전극(45)에 제2 신호가 인가되면, 상부 전극(45)과 하부 전극(35) 사이에 전위차에 따른 전기장이 발생한다. 이러한 전기장에 따라 상부 전극(45)과 하부 전극(35) 사이에 형성된 변형층(40)이 변형을 일으키게 된다.
도 3c를 참조하면, 상기 상부 전극(45)의 상부에 제1 포토레지스트(도시되지 않음)를 스핀 코팅(spin coating) 방법으로 도포하고 패터닝한 후, 상기 제1 포토레지스트를 마스크로 이용하여 상부 전극(45)이 거울 상의‘ㄷ’자의 형상을 가지도록 패터닝한다. 이어서, 상기 제1 포토레지스트를 제거한 후, 상기 패터닝된 상부 전극(45) 및 변형층(40)의 상부에 제2 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포하고 패터닝한 다음, 상기 제2 포토레지스트를 마스크로 이용하여 상기 변형층(40)이 상부 전극(45) 보다 약간 넓은 거울 상의‘ㄷ’자의 형상을 갖도록 패터닝한다. 계속하여, 상기 제2 포토레지스트를 제거한 후, 상기 상부 전극(45), 변형층(40) 및 하부 전극(35)의 상부에 제3 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포하고 패터닝한 다음, 상기 제3 포토레지스트를 마스크로 이용하여 상기 하부 전극(35)을 변형층(40) 보다 약간 넓은 거울 상의‘ㄷ’자의 형상을 갖도록 패터닝한다.
그리고, 상기 변형층(40) 중 아래에 드레인 패드(5)가 형성된 부분으로부터 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(2)을 차례로 식각하여 변형층(40)의 일측으로부터 드레인 패드(5)까지 비어 홀(50)을 형성한 후, 비어 홀(50)의 내부에 텅스텐, 백금, 알루미늄, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 드레인 패드(5)와 하부 전극(35)이 서로 연결되도록 비어 컨택(55)을 형성한다. 따라서, 제1 신호는 외부로부터 모스 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 이 후에, 상기 제3 포토레지스트를 제거한다.
도 3d를 참조하면, 상기와 같이 패터닝된 하부 전극(35) 및 비어 홀(50)의 상부에 제4 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포하고 패터닝한 후, 상기 제4 포토레지스트를 마스크로 이용하여 멤브레인(30)을 패터닝한다. 이 경우, 멤브레인(30)은 양측 지지부인 앵커들(31a, 31b)로부터 연장되는 부분은 하부 전극(35) 보다 약간 넓은 사각형의 형상을 가지며, 이와 일체로 형성된 멤브레인(30)의 중앙부는 사각 평판의 형상으로 패터닝된다. 즉, 도 1에 도시한 바와 같이 멤브레인(30)은 양측 지지부인 앵커들(31a, 31b)로부터 직사각형의 암들이 형성되고, 이러한 암들 사이에 암들보다 넓은 면적을 갖는 사각 평판이 동일 평면상에서 상기 암들과 일체로 형성된 형상을 가진다. 이어서, 상기 제4 포토레지스트를 제거한다. 상기와 같이 멤브레인(30)이 패터닝된 결과, 희생층(20)의 일부가 노출된다.
계속하여, 상기 노출된 희생층(20)의 상부 및 멤브레인(30)의 상부에 제5 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 상기 제5 포토레지스트를 패터닝하여 상기 멤브레인(30)의 중앙부인 사각 평판이 노출되게 한다. 그리고, 상기 사각형 형상으로 노출된 멤브레인(30)의 상부에 은, 백금 또는 알루미늄 등의 금속을 0.3∼2.0㎛의 두께로 스퍼터링한 후, 상기 스퍼터링된 금속을 상기 사각형 형상의 노출된 멤브레인(30)의 형상과 동일한 형상을 갖도록 패터닝하여 거울(60)을 형성한다. 계속하여, 상기 제5 포토레지스트 및 희생층(20)을 플루오르화 수소(HF) 증기를 사용하여 제거한 후, 세정 및 건조 처리를 수행하여 M×N 개의 AMA 소자를 형성한다.
그러나, 상술한 박막형 광로 조절 장치에 있어서, 하부 전극을 아이소-커팅(Iso-cutting)하고 그 상부에 변형층을 형성함으로써, 상기 아이소-커트(Iso-cut)된 부분 상에 적층된 변형층에 균열(crack)이 생기기 쉬운 구조가 형성된다. 이러한 구조에서는, 상부 전극을 적층할 때 변형층의 균열을 통하여 상부 전극과 하부 전극이 단락(short)될 수 있는 문제점이 있다. 이렇게, 상부 전극과 하부 전극이 단락되면 단락이 발생한 액츄에이터가 구동하지 않게 되어 결국 화소의 포인트 결함(point defect)을 유발한다.
또한, 이러한 구조에서는, 상기 아이소-커트 부분에서 공통 전극 라인이 끊어져 그 라인에 있는 모든 액츄에이터가 구동하지 않게 되는 라인 결함(line defect)을 유발시키는 문제가 발생한다.
따라서, 본 발명의 일 목적은 하부 전극의 아이소-커팅 단계를 배재함으로써 화소의 포인트 결함 및 라인 결함을 최소화할 수 있는 박막형 광로 조절 장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은 하부 전극의 아이소-커팅 단계를 배재함으로써 화소의 포인트 결함 및 라인 결함을 최소화할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는 것이다.
도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 사시도이다.
도 2는 도 1의 장치를 A1-A2선으로 자른 단면도이다.
도 3a 내지 도 3d는 도 2에 도시한 장치의 제조 공정도이다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
도 5는 도 4의 장치의 사시도이다.
도 6은 도 5의 장치를 B1­B2선으로 자른 단면도이다.
도 7은 도 5의 장치를 C1­C2선으로 자른 단면도이다.
도 8a 내지 도 8g는 본 발명에 따른 박막형 광로 조절 장치의 제조 공정도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 기판 101： 액티브 매트릭스
135 : 제1 금속층 140 : 제1 보호층
145 : 제2 금속층 150 : 제2 보호층
155 : 식각 방지층 160 : 제1 희생층
170 : 지지층 171 : 제1 앵커
172a, 172b : 제2 앵커 175 : 지지 부재
180, 181 : 제1 및 제2 하부 전극부
180a, 181a : 제1 및 제2 하부 전극 돌출부
182 : 하부 전극 연결부 190, 191 : 제1 및 제2 변형층
200, 201 : 제1 및 제2 상부 전극
205 : 공통 전극 라인 210 : 액츄에이터
250 : 포스트 260 : 거울
270 : 비어 홀 290 : 비어 컨택
300 : 제2 희생층 305 : 제3 희생층
상술한 본 발명의 일 목적을 달성하기 위하여 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스, 액츄에이터, 공통 전극 라인 그리고 거울을 포함한다. 상기 액티브 매트릭스는 모스 트랜지스터가 내장되고, 상기 모스 트랜지스터의 드레인으로부터 전기적으로 연결되는 드레인 패드를 갖는 제1 금속층을 포함한다. 상기 액츄에이터는 상기 액티브 매트릭스의 상부에 형성되며 고리 형상을 갖는 지지층과 지지층과 일체로 형성되며 상기 지지층을 지지하는 제1 앵커 및 제2 앵커들을 포함하는 지지 부재, 상기 지지층의 상부에 형성되는 제1 및 제2 하부 전극부, 상기 제1 및 제2 하부 전극부와 일체로 형성되는 하부 전극 연결부 및 상기 제1 및 제2 하부 전극부로부터 돌출된 제1 및 제2 하부 전극 돌출부를 포함하는 하부 전극, 상기 제1 및 제2 하부 전극 돌출부와 상기 제1 금속층의 드레인 패드를 전기적으로 연결하는 비어 컨택, 상기 제1 및 제2 하부 전극부의 상부에 형성되는 제1 및 제2 변형층, 그리고 상기 제1 및 제2 변형층의 상부에 형성되는 제1 및 제2 상부 전극을 포함한다. 상기 공통 전극 라인은 상기 제1 및 제2 상부 전극의 상부에 소정의 거리만큼 이격되어 형성되며, 제1 및 제2 홀(hole)을 통하여 상기 제1 및 제2 상부 전극과 연결된다. 상기 거울은 상기 공통 전극 라인의 상부에 형성된다.
상술한 본 발명의 다른 목적을 달성하기 위하여 본 발명에 따른 박막형 광로 조절 장치의 제조 방법은 모스 트랜지스터가 내장되고 상기 모스 트랜지스터의 드레인으로부터 전기적으로 연결되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 형성하는 단계, 상기 액티브 매트릭스의 상부에 제1 희생층을 형성한 후, 상기 제1 희생층을 패터닝하여 상기 액티브 매트릭스 중 하부에 상기 드레인 패드가 형성된 부분 및 그 부분의 양측부를 노출시키는 단계, 상기 액티브 매트릭스 및 상기 제1 희생층의 상부에 제1 층, 상기 제1 층의 상부에 하부 전극층, 상기 하부 전극층의 상부에 제2 층, 그리고 상기 제2 층의 상부에 상부 전극층을 순차적으로 형성하는 단계, 상기 상부 전극층을 패터닝하여 제1 및 제2 상부 전극을 형성하는 단계, 상기 제2 층을 패터닝하여 제1 및 제2 변형층을 형성하는 단계, 상기 하부 전극층을 패터닝하여 제1 및 제2 하부 전극부, 하부 전극 연결부 그리고 제1 및 제2 하부 전극 돌출부를 포함하는 하부 전극을 형성하는 단계, 상기 제1 층을 패터닝하여 지지층, 제1 앵커 그리고 제2 앵커들을 포함하는 지지 부재를 형성하는 단계, 상기 제1 앵커에 상기 제1 금속층의 드레인 패드가 노출되도록 비어 홀을 형성하는 단계, 상기 비어 홀을 통하여 상기 제1 및 제2 하부 전극 돌출부와 상기 드레인 패드를 전기적으로 연결하는 비어 컨택을 형성하는 단계, 상기 제1 및 제2 상부 전극의 상부에 제2 희생층을 적층한 후 평탄화하는 단계, 상기 평탄화된 제2 희생층에 상기 제1 및 제2 상부 전극이 노출되도록 제1 및 제2 홀을 형성하는 단계, 상기 제1 및 제2 홀을 통하여 상기 제1 및 제2 상부 전극과 전기적으로 연결되는 공통 전극 라인을 형성하는 단계, 상기 제2 희생층의 상부에 제3 희생층을 적층한 후 평탄화하는 단계, 그리고 상기 평탄화된 제3 희생층에 제3 홀을 형성한 후, 포스트 및 거울을 형성하는 단계를 포함한다.
본 발명에 따른 광로 조절 장치는 제1 상부 전극 및 제2 상부 전극의 상부에 제1 및 제2 상부 전극과 소정의 거리만큼 이격되어 수직하게 형성된 공통 전극 라인을 구비한다. 상기 공통 전극 라인은 각 화소의 상기 제1 및 제2 상부 전극과 전기적으로 연결되어 있다. 더욱이, 하부 전극을 아이소-커팅하는 공정을 배제함으로써, 하부 전극의 아이소-커트 영역 상에 적층된 변형층에 균열이 생겨 상부 전극을 적층할 때 이러한 균열을 통하여 하부 전극과 단락될 수 있었던 종래 기술의 문제, 즉, 화소의 포인트 결함이 발생하는 것을 최소화하였다. 또한, 종래의 아이소-커트 상부의 공통 전극 라인(상부 전극)이 끊어져 라인 결함이 발생할 가능성이 높았으나, 본 발명에서는 이러한 라인 결함의 가능성을 현저히 줄였다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 박막형 광로 조절 장치를 상세하게 설명한다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 5는 도 4의 장치의 사시도를 도시한 것이며, 도 6은 도 5의 장치를 B1­B2선으로 자른 단면도를 도시한 것이며, 도 7은 도 5의 C1­C2선으로 자른 단면도를 도시한 것이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는, 액티브 매트릭스(101), 액티브 매트릭스(101)의 상부에 형성된 지지 부재(175), 지지 부재(175)의 상부에 나란하게 형성된 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211), 제1 및 제2 액츄에이팅부(210, 211)의 상부에 소정의 거리만큼 이격되어 형성된 공통 전극 라인(205), 그리고 상기 공통 전극 라인(205)의 상부에 소정의 거리만큼 이격되어 형성된 거울(260)을 포함한다.
도 6 및 도 7을 참조하면, 상기 액티브 매트릭스(101)는, M×N(여기서, M 및 N은 자연수) 개의 p-모스 트랜지스터(120)가 형성된 기판(100), 상기 모스 트랜지스터(120)의 드레인(105) 및 소오스(110)로부터 연장되어 기판(100)의 상부에 형성된 제1 금속층(135), 제1 금속층(135)의 상부에 형성된 제1 보호층(140), 제1 보호층(140)의 상부에 형성된 제2 금속층(145), 제2 금속층(145)의 상부에 형성된 제2 보호층(150), 그리고 제2 보호층(150)의 상부에 형성된 식각 방지층(155)을 포함한다. 제1 금속층(135)은, 제1 신호(화상 신호)를 전달하기 위한 드레인 패드를 포함한다. 제2 금속층(145)은 티타늄층 및 질화티타늄층으로 이루어지며, 제2 금속층(145) 중 아래에 상기 드레인 패드가 형성된 부분에는 개구부(147)가 형성된다.
도 4 내지 도 5를 참조하면, 지지 부재(175)는 지지층(170), 제1 앵커(171) 및 제2 앵커들(172a, 172b)을 포함한다. 상기 지지층(170)은 제1 에어 갭(165)을 개재하여 액티브 매트릭스(101)의 상부에 수평하게 형성되며, 사각 고리의 형상, 바람직하게는, 직사각 고리의 형상을 가진다. 상기 사각 고리의 형상을 갖는 지지층(170) 중 서로 평행하게 형성된 2 개의 암(arm)들 사이의 하부에는 제1 앵커(171)가 상기 2 개의 암들과 일체로 형성되어 식각 방지층(155)에 부착되며, 상기 2 개의 암들의 외측 하부에는 2 개의 제2 앵커들(172a, 172b)이 각각 상기 2 개의 암들과 일체로 형성되어 식각 방지층(155)에 부착된다. 상기 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각각 사각 상자의 형상을 갖는다. 지지층(170)은 제1 앵커(171)에 의하여 그 중앙부가 지지되며 제2 앵커들(172a, 172b)에 의하여 그 양측부가 지지된다.
제1 앵커(171)는 상기 식각 방지층(155) 중 아래에 제1 금속층(135)의 드레인 패드가 형성된 부분 상에 형성된다. 상기 제1 앵커(171)의 중앙부에는 식각 방지층(155), 제2 보호층(150), 제2 금속층(145)의 개구부(147) 및 제1 보호층(140)을 통하여 제1 금속층(135)의 드레인 패드까지 비어 홀(270)이 형성되며, 비어 홀(270)의 내부에는 비어 컨택(290)이 형성된다.
제1 하부 전극부(180) 및 제2 하부 전극부(181)는 각기 상기 지지층(170)의 2 개의 암들의 상부에 형성되며, 사각형의 형상, 바람직하게는, 직사각형의 형상을 가진다. 제1 하부 전극부(180)의 일단과 제2 하부 전극부(181)의 일측단은 하부 전극 연결부(182)를 통하여 연결된다. 또한, 제1 하부 전극부(180) 및 제2 하부 전극부(181)의 각각의 타측단으로부터 돌출되어 지지층(170)의 표면을 거쳐 제1 앵커(171)의 바닥면을 덮도록 형성된 제1 하부 전극 돌출부(180a) 및 제2 하부 전극 돌출부(181a)가 제1 하부 전극부(180), 제2 하부 전극부(181) 및 하부 전극 연결부(182)와 일체로 형성된다. 이 때, 제1 하부 전극 돌출부(180a) 및 제2 하부 전극 돌출부(181a)는 비어 홀(270)로부터 소정의 거리만큼 이격되게 형성된다. 비어 컨택(290)은 제1 하부 전극 돌출부(180a) 및 제2 하부 전극 돌출부(181a)와 접촉되어 제1 금속층(135)의 드레인 패드와 제1 하부 전극(180) 및 제2 하부 전극(181)을 전기적으로 연결한다.
제1 변형층(190) 및 제2 변형층(191)은 각기 제1 하부 전극부(180) 및 제2 하부 전극부(181)의 상부에 형성되며, 제1 하부 전극부(180) 및 제2 하부 전극부(181)보다 좁은 면적의 사각형 형상을 가진다. 제1 상부 전극(200) 및 제2 상부 전극(201)은 각기 제1 변형층(190) 및 제2 변형층(191)의 상부에 형성되며, 제1 변형층(190) 및 제2 변형층(191)보다 좁은 면적의 사각형 형상을 가진다.
상기 제1 상부 전극(200) 및 제2 상부 전극(201)의 상부에는 제1 상부 전극(200) 및 제2 상부 전극(201)과 소정의 거리만큼 이격되어 수직한 방향으로 공통 전극 라인(205)이 형성된다. 공통 전극 라인(205)과 제1 상부 전극(200) 및 제2 상부 전극(201)은 서로 연결된다.
거울(260)은 포스트(250)에 의하여 중앙부가 지지되며, 제2 에어 갭(310)을 개재하여 제1 액츄에이팅부(210), 제2 액츄에이팅부(211) 및 공통 전극 라인(205) 상에 수평하게 형성된다. 상기 거울(260)은 광원으로부터 입사되는 광을 소정의 각도로 반사한다.
이하, 본 발명의 바람직한 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 8a 내지 도 8g는 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 설명하기 위한 도면들이다.
도 8a를 참조하면, 먼저 n형 반도체 기판(100)을 준비한 후, 통상의 소자 분리 공정인 실리콘 부분 산화법(LOCOS)을 이용하여 반도체 기판(100)에 액티브 영역 및 필드 영역을 구분하기 위한 소자 분리막(125)을 형성한다. 이어서, 상기 액티브 영역의 상부에 불순물이 도핑된 다결정 규소(poly silicon)와 같은 도전 물질로 이루어진 게이트(115)를 형성한 후, 이온 주입 공정을 이용하여 p+소오스(110) 및 p+드레인(105)을 형성함으로써, 기판(100)에 M×N(여기서, M 및 N은 자연수) 개의 p-모스 트랜지스터(120)를 형성한다.
상기 모스 트랜지스터(120)가 형성된 기판(100)의 상부에 산화물로 이루어진 절연막(130)을 형성한 후, 사진 식각 방법을 사용하여 상기 소오스(110) 및 드레인(105)의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 이어서, 이 결과물의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물이 순차적으로 적층된 제1 금속층(135)을 형성한 후, 이를 사진 식각 방법으로 패터닝한다. 이와 같이 패터닝된 제1 금속층(135)은 모스 트랜지스터(120)의 드레인(105)으로부터 제1 앵커(171)의 하부까지 연장되는 드레인 패드를 포함한다.
상기 제1 금속층(135) 및 절연막(130)의 상부에는 제1 보호층(140)이 형성된다. 제1 보호층(140)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 약 8000Å의 두께를 가지도록 형성한다. 제1 보호층(140)은 후속하는 공정 동안 그 하부층들이 손상을 입는 것을 방지한다.
제1 보호층(140)의 상부에는 제2 금속층(145)이 형성된다. 제2 금속층(145)은 티타늄을 스퍼터링 방법을 사용하여 약 300Å 정도의 두께로 티타늄층을 형성한 후, 상기 티타늄층의 상부에 질화티타늄을 물리 기상 증착 방법(PVD)을 사용하여 약 1200Å 정도의 두께를 갖는 질화티타늄층을 형성함으로써 완성된다. 상기 제2 금속층(145)은 광원으로부터 입사되는 광이 거울(260)뿐만 아니라, 거울(260)이 덮고 있는 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(101)에 광전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(145) 중 후속 공정에서 비어 홀(270)이 형성될 부분, 즉 그 아래에 제1 금속층(135)의 드레인 패드가 형성되어 있는 부분을 식각하여 도 7에 도시한 바와 같이 제2 금속층(145)에 개구부(147)를 형성한다.
제2 금속층(145)의 상부에는 제2 보호층(150)이 적층된다. 제2 보호층(150)은 인 실리케이트 유리(PSG)를 화학 기상 증착 방법을 사용하여 약 2000Å의 두께를 가지도록 형성한다. 제2 보호층(150)은 후속 공정에서 그 하부층들이 손상을 입는 것을 방지한다. 제2 보호층(150)의 상부에는 식각 방지층(155)이 적층된다. 식각 방지층(155)은 그 하부층들이 후속하는 식각 공정으로 인하여 손상되는 것을 방지한다. 식각 방지층(155)은 산화실리콘(SiO2) 또는 오산화인(P2O5) 등의 저온 산화물(Low Temperature Oxide; LTO)로 이루어진다. 식각 방지층(155)은 저압 화학 기상 증착(LPCVD) 방법을 사용하여 350∼450℃의 온도에서 약 0.2∼0.8㎛의 두께를 갖도록 형성한다.
상기 식각 방지층(155)의 상부에는 제1 희생층(160)이 적층된다. 제1 희생층(160)은 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)를 구성하는 박막들의 적층을 용이하게 하는 기능을 수행한다. 제1 희생층(160)은 다결정 규소를 약 500℃ 이하의 온도에서 저압 화학 기상 증착(LPCVD) 방법을 사용하여 약 2.0∼3.0㎛의 두께를 갖도록 형성한다. 이어서, 제1 희생층(160)의 표면을 화학 기계적 연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층(160)이 약 1.1㎛의 두께를 갖도록 그 표면을 평탄화시킨다.
도 8b는 제1 희생층(160)을 패터닝한 상태를 나타내는 평면도이다. 도 8b를 참조하면, 제1 희생층(160)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 상기 제1 포토레지스트를 마스크로 이용하여 제1 희생층(160) 중 아래에 제2 금속층(145)의 개구부(147)가 형성된 부분 및 이와 양측으로 인접한 부분들을 식각하여 3 개의 사각형의 형상으로 식각 방지층(155)을 노출시킨다. 이어서, 상기 제1 포토레지스트를 제거한다.
도 8c를 참조하면, 제1 층(169)을 상기와 같이 사각형의 형상으로 노출된 식각 방지층(155) 및 제1 희생층(160)의 상부에 적층한다. 제1 층(169)은 질화물과 같은 경질의 물질을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 약 0.1∼1.0㎛의 두께를 가지도록 형성한다.
하부 전극층(179)은 제1 층(179)의 상부에 적층된다. 하부 전극층(179)은 백금(Pt), 탄탈륨(Ta) 또는 백금-탄탈륨(Pt-Ta) 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 약 0.1∼1.0㎛의 두께를 가지도록 형성한다.
하부 전극층(179)의 상부에는 PZT 또는 PLZT 둥의 압전 물질로 이루어진 제2 층(189)이 적층된다. 제2 층(189)은 졸-겔법, 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 0.1∼1.0㎛의 두께를 가지도록 형성한다. 바람직하게는, 상기 제2 층(189)은 졸-겔법으로 제조된 PZT를 스퍼터링하여 약 0.4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상기 제2 층(189)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다.
상부 전극층(199)은 제2 층(189)의 상부에 적층된다. 상부 전극층(199)은 백금, 탄탈륨, 은(Ag) 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 약 0.1∼1.0㎛의 두께를 가지도록 형성한다.
도 8d를 참조하면, 상기 상부 전극층(199)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 상기 제2 포토레지스트를 마스크로 이용하여 상부 전극층(199)을 각기 사각 평판의 형상, 바람직하게는, 직사각 평판의 형상을 가지며 서로 소정 거리만큼 분리되어 나란하게 형성된 제1 상부 전극(200) 및 제2 상부 전극(201)으로 패터닝한다(도 5 참조). 이어서, 상기 제2 포토레지스트를 제거한다.
계속하여, 상부 전극층(199)을 패터닝하는 방법과 동일한 방법으로 상기 제2 층(189)을 패터닝하여 각각 직사각 평판의 형상을 가지며, 서로 소정의 거리만큼 분리되어 나란하게 형성된 제1 변형층(190) 및 제2 변형층(191)을 형성한다. 이 경우, 도 5에 도시한 바와 같이, 제1 변형층(190) 및 제2 변형층(191)은 각기 제1 상부 전극(200) 및 제2 상부 전극(201)보다 약간 넓은 직사각형의 평판 형상을 갖도록 패터닝된다.
이어서, 하부 전극층(179)을 패터닝하여 제1 하부 전극부(180), 제1 하부 전극 돌출부(180a), 제2 하부 전극부(181), 제2 하부 전극 돌출부(181a) 및 하부 전극 연결부(182)를 동시에 형성한다. 제1 하부 전극부(180) 및 제2 하부 전극부(181)는 각기 직사각 평판의 형상을 가지며 서로 소정의 거리만큼 이격되게 형성되며, 각기 제1 변형층(190) 및 제2 변형층(191)보다 약간 넓은 면적을 가진다. 제1 하부 전극부(180)의 일측단과 제2 하부 전극부(181)의 일측단은 하부 전극 연결부(182)를 통하여 연결되도록 형성된다. 또한, 제1 하부 전극 돌출부(180a) 및 제2 하부 전극 돌출부(181a)는 각기 제1 하부 전극부(180) 및 제2 하부 전극부(181)의 타측단으로부터 돌출되어 지지층(170)의 상부를 거쳐 제1 앵커(171)의 바닥면을 덮으면서 비어 홀(270)로부터 소정의 거리만큼 이격되게 형성된다.
계속하여, 제1 층(169)을 패터닝하여 지지층(170), 제1 앵커(171) 및 제2 앵커들(172a, 172b)을 포함하는 지지 부재(175)를 형성한다. 이 때, 제1 층(169) 중 상기 3 개의 사각형의 형상으로 노출된 식각 방지층(155)에 접촉되는 부분 중 양측부는 제2 앵커들(172a, 172b)이 되며, 중앙부는 제1 앵커(171)가 된다. 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각각 사각 상자의 형상을 가지며, 제1 앵커(171)의 아래에는 제2 금속층(145)의 개구부(147)가 형성되어 있다. 상기 지지층(170)은 사각 고리의 형상, 바람직하게는, 직사각 고리의 형상을 가진다.
도 8e는 비어 컨택(290)을 형성한 상태를 나타내는 도면이다. 도 8e를 참조하면, 아래에 제2 금속층(145)의 개구부(147) 및 제1 금속층(135)의 드레인 패드가 형성된 부분인 제1 앵커(171)의 중앙으로부터 제1 앵커(171), 식각 방지층(155), 제2 보호층(150) 및 제1 보호층(140)을 식각하여 상기 드레인 패드까지 비어 홀(270)을 형성한다. 이어서, 비어 홀(270)의 내부로부터 제1 앵커(171)의 바닥면 및 제1 하부 전극 돌출부(180a) 및 제2 하부 전극 돌출부(181a)까지를 덮는 비어 컨택(290)을 형성한다. 상기 비어 컨택(290)은 백금 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학 기상 증착 방법을 사용 약 0.1∼0.2㎛의 두께를 갖도록 증착시킨 후, 상기 증착된 금속을 패터닝하여 형성한다. 따라서, 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)가 완성된다.
도 8f를 참조하면, 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)의 상부에 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)를 완전히 덮을 수 있도록 충분한 높이를 갖는 제2 희생층(300)을 형성한다. 이어서, 상기 제2 희생층(300)의 상부가 평탄한 면을 갖도록 화학 기계적 연마(CMP) 방법을 이용하여 제2 희생층(300)의 표면을 평탄화시킨다. 계속하여, 제2 희생층(300)을 식각하여 제1 홀 및 제2 홀을 형성함으로써, 제1 상부 전극(200) 및 제2 상부 전극(201)의 일부가 노출되도록 한다. 그리고, 상기 노출된 제1 상부 전극(220), 제2 상부 전극(201) 및 제2 희생층(300)의 상부에 백금, 탄탈륨 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 증착시키고 상기 증착된 금속을 패터닝하여 공통 전극 라인(205)을 형성한다.
이어서, 상기 공통 전극 라인(205) 및 제2 희생층(300)의 상부에 충분한 높이를 갖는 제3 희생층(305)을 형성한 후, 제3 희생층(305)의 상부가 평탄한 면을 갖도록 화학 기계적 연마(CMP) 방법을 이용하여 제3 희생층(305) 표면을 평탄화 시킨다. 계속하여, 상기 제3 희생층(305)을 식각하여 하부 전극 연결부(182)의 중앙부를 노출시킴으로써, 거울(260) 및 포스트(250) 형성을 위한 제3 홀을 형성한다. 그리고, 상기 노출된 하부 전극 연결부(182) 및 제3 희생층(305)의 상부에 반사성이 우수한 알루미늄과 같은 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 증착하고, 상기 증착된 금속을 패터닝하여 사각 평판의 형상을 갖는 거울(260)과 이를 지지하는 포스트(250)를 동시에 형성한다.
계속하여, 플루오르화 크세논(XeF2) 또는 플루오르화 브롬(BrF2)을 사용하여 상기 제1 희생층(160), 제2 희생층(300) 및 제3 희생층(305)을 동시에 제거하고, 세정 및 건조 처리를 수행하여 도 5에 도시한 바와 같은 AMA 소자를 완성한다. 여기서, 제2 희생층(300) 및 제3 희생층(305)이 제거되면 그 위치에 제2 에어 갭(310)이 형성되고, 제1 희생층(160)이 제거되면 그 위치에 제1 에어 갭(165)이 형성된다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(101)에 내장된 모스 트랜지스터(120), 제1 금속층(135)의 드레인 패드, 비어 컨택(290) 그리고 제1 하부 전극 돌출부(180a) 및 제2 하부 전극 돌출부(181a)를 통하여 제1 하부 전극부(180) 및 제2 하부 전극부(181)에 각기 인가된다. 동시에, 제1 상부 전극(200) 및 제2 상부 전극(201)에는 외부로부터 공통 전극 라인(205)을 통하여 제2 신호가 인가된다. 따라서, 제1 상부 전극(200)과 제1 하부 전극부(180) 사이 및 제2 상부 전극(201)과 제2 하부 전극부(181) 사이에 각기 전위차에 따른 전기장이 형성된다. 그러면, 이러한 전기장에 대하여 직교하는 방향으로, 제1 상부 전극(200)과 제1 하부 전극부(180) 사이에 형성된 제1 변형층(190) 및 제2 상부 전극(201)과 제2 하부 전극부(181) 사이에 형성된 제2 변형층(191)이 각기 수축하게 된다. 이러한 수축은 제1 변형층(190) 및 제2 변형층(191)을 소정의 각도 만큼 상방으로 휘게 한다. 이에 따라, 상기 제1 변형층(190) 및 제2 변형층(191)과 접촉되어 있는 제1 상부 전극(200) 및 제2 상부 전극(201)과 제1 하부 전극부(180) 및 제2 하부 전극부(181), 그리고 제1 하부 전극부(180) 및 제2 하부 전극부(181)와 접촉되어 있는 지지층(170)도 함께 휘어지게 된다. 이에 따라, 포스트(250)에 의해 지지되는 거울(260)이 소정 각도로 경사지게 된다. 거울(260)은 입사광을 소정 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
본 발명에 따른 광로 조절 장치는 제1 상부 전극 및 제2 상부 전극의 상부에 제1 및 제2 상부 전극과 소정의 거리만큼 이격되어 수직하게 형성된 공통 전극 라인을 구비한다. 상기 공통 전극 라인은 각 화소의 상기 제1 및 제2 상부 전극과 전기적으로 연결되어 있다. 더욱이, 하부 전극을 아이소-커팅하는 공정을 배제함으로써, 하부 전극의 아이소-커트 영역 상에 적층된 변형층에 균열이 생겨 상부 전극을 적층할 때 이러한 균열을 통하여 하부 전극과 단락될 수 있었던 종래 기술의 문제, 즉, 화소의 포인트 결함이 발생하는 것을 최소화하였다. 또한, 종래의 아이소-커트 상부의 공통 전극 라인(상부 전극)이 끊어져 라인 결함이 발생할 가능성이 높았으나, 본 발명에서는 이러한 라인 결함의 가능성을 현저히 줄였다.

Claims (4)

  1. 모스 트랜지스터(120)가 내장되고 상기 트랜지스터(120)의 드레인(105)으로부터 연결되는 드레인 패드를 갖는 제1 금속층(135)을 포함하는 액티브 매트릭스(101);
    상기 액티브 매트릭스(101)의 상부에 형성되며, 고리 형상을 갖는 지지층(170), 그리고 상기 지지층(170)과 일체로 형성되어 상기 지지층(170)을 지지하는 제1 앵커(171) 및 제2 앵커들(172a, 172b)을 포함하는 지지 부재(175);
    상기 지지층(170)의 상부에 형성된 제1 하부 전극부(180) 및 제2 하부 전극부(181), 상기 제1 하부 전극부(180)및 제2 하부 전극부(181)와 일체로 형성된 하부 전극 연결부(182), 그리고 상기 제1 하부 전극부(180) 및 제2 하부 전극부(181)로부터 돌출되어 형성된 제1 하부 전극 돌출부(180a) 및 제2 하부 전극 돌출부(181a)를 포함하는 하부 전극;
    상기 제1 하부 전극 돌출부(180a) 및 제2 하부 전극 돌출부(181a)와 상기 제1 금속층(135)의 드레인 패드를 연결하는 비어 컨택(290);
    상기 제1 하부 전극부(180) 및 제2 하부 전극부(181)의 상부에 형성된 제1 변형층(190) 및 제2 변형층(191);
    상기 제1 변형층(190) 및 제2 변형층(191)의 상부에 형성된 제1 상부 전극(200) 및 제2 상부 전극(201);
    상기 제1 상부 전극(200) 및 제2 상부 전극(201)의 상부에, 상기 제1 상부 전극(200) 및 제2 상부 전극(201)과 수직 방향으로 형성되며, 하단이 각기 상기 제1 상부 전극(200) 및 제2 상부 전극(201)에 연결되는 공통 전극 라인(205); 그리고
    상기 공통 전극 라인(205)의 상부에 형성된 거울(260)을 포함하는 박막형 광로 조절 장치.
  2. 모스 트랜지스터가 내장되고 상기 모스 트랜지스터의 드레인으로부터 연결되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 형성하는 단계;
    상기 액티브 매트릭스의 상부에 제1 희생층을 형성한 후, 상기 제1 희생층을 패터닝하여 상기 액티브 매트릭스 중 상기 드레인 패드가 형성된 부분 및 그 부분의 양측부를 노출시키는 단계;
    상기 액티브 매트릭스 및 상기 제1 희생층의 상부에 제1 층, 하부 전극층, 제2 층 및 상부 전극층을 순차적으로 형성하는 단계;
    상기 상부 전극층을 패터닝하여 제1 상부 전극 및 제2 상부 전극을 형성하는 단계;
    상기 제2 층을 패터닝하여 제1 변형층 및 제2 변형층을 형성하는 단계;
    상기 하부 전극층을 패터닝하여 제1 하부 전극부, 제1 하부 전극 돌출부, 제2 하부 전극부, 제2 하부 전극 돌출부 및 하부 전극 연결부를 포함하는 하부 전극을 형성하는 단계;
    상기 제1 층을 패터닝하여 지지층, 제1 앵커 및 제2 앵커들을 포함하는 지지 부재를 형성하는 단계;
    상기 제1 앵커에 상기 제1 하부 전극 돌출부 및 제2 하부 전극 돌출부와 상기 제1 금속층의 드레인 패드를 각기 연결하는 비어 컨택을 형성하는 단계;
    상기 제1 상부 전극 및 제2 상부 전극의 상부에 제2 희생층을 적층한 후, 상기 제1 상부 전극 및 제2 상부 전극과 연결되는 공통 전극 라인을 형성하는 단계; 그리고
    상기 공통 전극 라인 및 상기 제2 희생층의 상부에 제3 희생층을 형성한 후, 포스트 및 거울을 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.
  3. 제2항에 있어서, 상기 공통 전극 라인을 형성하는 단계는, 상기 제2 희생층을 평탄화하는 단계 그리고 상기 평탄화된 제2 희생층을 식각하여 상기 제1 상부 전극 및 제2 상부 전극의 일부가 노출되도록 제1 홀 및 제2 홀을 형성하는 단계 후에 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  4. 제2항에 있어서, 상기 포스트 및 거울을 형성하는 단계는, 상기 제3 희생층을 평탄화 하는 단계 및 상기 평탄화된 제3 희생층을 식각하여 상기 하부 전극 연결부가 노출되도록 제3 홀을 형성하는 단계 후에 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
KR1019980025191A 1998-06-29 1998-06-29 박막형 광로 조절 장치 및 그 제조 방법 KR100270991B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025191A KR100270991B1 (ko) 1998-06-29 1998-06-29 박막형 광로 조절 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025191A KR100270991B1 (ko) 1998-06-29 1998-06-29 박막형 광로 조절 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20000003891A KR20000003891A (ko) 2000-01-25
KR100270991B1 true KR100270991B1 (ko) 2000-11-01

Family

ID=19541683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025191A KR100270991B1 (ko) 1998-06-29 1998-06-29 박막형 광로 조절 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100270991B1 (ko)

Also Published As

Publication number Publication date
KR20000003891A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100270991B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100270990B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100276663B1 (ko) 박막형 광로조절 장치의 제조방법
KR100276664B1 (ko) 박막형 광로조절 장치 및 그 제조 방법
KR100270996B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100270995B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100265951B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100276662B1 (ko) 박막형 광로조절 장치의 제조 방법
KR100270992B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100270998B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256874B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100276665B1 (ko) 박막형 광로조절 장치 및 그 제조방법_
KR20000004787A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000032305A (ko) 박막형 광로조절 장치의 제조 방법
KR20000004801A (ko) 광효율을 향상시킬 수 있는 박막형 광로 조절 장치의 제조 방법
KR20000044181A (ko) 박막형 광로조절 장치의 제조 방법
KR20000004783A (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR20000003886A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000004785A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000032306A (ko) 박막형 광로조절 장치의 제조 방법
KR20000026435A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000032900A (ko) 박막형 광로조절 장치의 제조 방법
KR20000004799A (ko) 박막형 광로 조절 장치
KR20000031951A (ko) 화소의 포인트 결함을 방지할 수 있는 박막형 광로조절 장치의제조방법
KR20000024883A (ko) 박막형 광로 조절 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee