JPS58184728A - 半導体素子とその製造法 - Google Patents
半導体素子とその製造法Info
- Publication number
- JPS58184728A JPS58184728A JP57066238A JP6623882A JPS58184728A JP S58184728 A JPS58184728 A JP S58184728A JP 57066238 A JP57066238 A JP 57066238A JP 6623882 A JP6623882 A JP 6623882A JP S58184728 A JPS58184728 A JP S58184728A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bonding pad
- semiconductor element
- anodizing
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子とそＶ＠造方法に関し、轡に半導体
素子Ｏパッジベージ冒ン躾とそｏ４威に関する。
素子Ｏパッジベージ冒ン躾とそｏ４威に関する。
半導体チップのパッジページ曹ンはチップ表向Ｏ汚染を
防ぎ１％性Ｏ安定化をはかるためにチップ表向にガラス
（リンガラス、ざリンガラス、ｓｔｏｗ）、Ｓ ｌ＠Ｎ
、 、ム１．０．などＯＩＩを被着する技術である。パ
ッジベージ目ン膜は外部へ露出したボンデングパッド（
電極パッド）を除くテッグ全面に施されるもＯであるが
、！Ｅ来Ｏ半導体チッグではぎンデングパツドとパッジ
ベージ曹ン膜との間にわずかながら隙間を生じ、ここか
ら水分やアルカリ全域イオン等が兼時閣Ｏ関に、徐々に
侵入してＩＣ郷の半導体チン１０品質や性能Ｏ劣化を生
じた。
防ぎ１％性Ｏ安定化をはかるためにチップ表向にガラス
（リンガラス、ざリンガラス、ｓｔｏｗ）、Ｓ ｌ＠Ｎ
、 、ム１．０．などＯＩＩを被着する技術である。パ
ッジベージ目ン膜は外部へ露出したボンデングパッド（
電極パッド）を除くテッグ全面に施されるもＯであるが
、！Ｅ来Ｏ半導体チッグではぎンデングパツドとパッジ
ベージ曹ン膜との間にわずかながら隙間を生じ、ここか
ら水分やアルカリ全域イオン等が兼時閣Ｏ関に、徐々に
侵入してＩＣ郷の半導体チン１０品質や性能Ｏ劣化を生
じた。
−このため０対策として、従来、バッジページ画ン処理
を行った半導体チップをさらにセラミックパッケージに
より保幽することが行われている・セラミックパッケー
ジは特に完全な気密性を保つことができるＯで望ましい
もＯではあるが、製造コストが高くなる。半導体チップ
自体が低価格化して来た現在では、パッケージ内部Ｆは
部品コストへ直接に影餐するので、安価なプラスチック
パッケージへＤ移行が望まれるところであるが、プラス
チックパッケージは耐湿性が問題であり、外部雰囲気中
Ｏ水分がパッケージ内部へ侵入し、さらにはｌンデング
パッドとパッシベーションａとの閾からチップ内へ水分
やアルカリイオン岬が侵入する。
を行った半導体チップをさらにセラミックパッケージに
より保幽することが行われている・セラミックパッケー
ジは特に完全な気密性を保つことができるＯで望ましい
もＯではあるが、製造コストが高くなる。半導体チップ
自体が低価格化して来た現在では、パッケージ内部Ｆは
部品コストへ直接に影餐するので、安価なプラスチック
パッケージへＤ移行が望まれるところであるが、プラス
チックパッケージは耐湿性が問題であり、外部雰囲気中
Ｏ水分がパッケージ内部へ侵入し、さらにはｌンデング
パッドとパッシベーションａとの閾からチップ内へ水分
やアルカリイオン岬が侵入する。
本発明者はパッケージがセラミックＯよ５な完全なもの
でなくても、パッシベーションを完全なもＯにすること
により、プラスチックパッケージで十分に安定かつ長寿
命ＯＩＣ等を得ることができるものと考えて鋭意噴究し
た結果、すぐれた半導体素子を提供することができた。
でなくても、パッシベーションを完全なもＯにすること
により、プラスチックパッケージで十分に安定かつ長寿
命ＯＩＣ等を得ることができるものと考えて鋭意噴究し
た結果、すぐれた半導体素子を提供することができた。
本発明はボンデングパッド部とそＯ周りＯパッシベーシ
ョン膜とを、同一のＡｌ展から出発して選択陽極酸化法
によりＡｌ＠４）＆ンデンダノくラド表向層、及び無孔
質ＯＡｌｌ□１ｌＩＣ＋パッジページ曹ン膜表面層を形
成することを４１黴とする・こＯよ５にすれば、ポンデ
ィングパッド表面層とパッシベーション膜とが連続化し
ていてこれらＯ閲に隙間が全く出来ないので、湿分Ｏ侵
入が起きるお七れが無くなり、プラスチックパッケージ
で一十分に安定かつ長鳥命の半導体素子を提供すること
ができる・ 従来からム１ｍｏｓｏバッジベージ薯ン膜は提案されて
いるが、適当な陽極酸化法がなかった・またボンデング
パッド部の電極とパッシベーション膜とは別々Ｏ処理に
より形成されて軸り、ｌＩ閾は避けることが困難であっ
た・本発明では一石駿とプロピレングリコールＯ水溶液
でｐｍ−４〜７Ｉｉ度（アンモニアなどで調整）０４．
ｅを用いると、陽極酸化法で容易にＡＩからム１１０８
無孔膜が形成でき、従って、非常に薄いム１ｓＯｓｊｌ
ｃ）形成でパッシベーションＯ目的・り十分に達成でき
ることが分った。無孔質ム１．０．膜はアルカリ金属イ
オン（Ｈａ）などに対してすぐれたバリヤ効果を有し、
また放射線に対して損傷を受は離いなどＯすぐれた４１
１１を有するから、これを本１Ｉｊ１１ｃ＋％殊な方法
でノ（ツシベーションｐとして形成するとき、耐湿性そ
の他のすぐれた作用効果を発揮できる・ 以下、図面に関連して好しく説明する。第１図に示−？
−ように、配線下のＩＣ１０表面にはＡ１１ｌによる所
ｌ！０配線パターンか形成されて（する。ム１６ｏうち
、ボンデングノ（ラドを形成すべき個所−１し、：示０
２である。第２図のようにＩくツシベーショ／気珊を行
うべきＩＣ基叡１及びその表面のＡｌ胛のヒ向全体に、
ＣＶＤ法（化学蒸着法）などＯ方法によりＳｉＯい５ｉ
ＢＮ４などの酸化１＃３を形成する０次いで第３図Ｏよ
うに元蝕刻技術によりポンディングパッド部を除く全面
にフ第１・レフ ス）１に’４を形成する。このとき、
メンディングツくラドＵ≦のエツジｈｉＡｌ膜のエツジ
よりも内側に来るようにボめる。フォトレジストの形成
後、ノくット。
ョン膜とを、同一のＡｌ展から出発して選択陽極酸化法
によりＡｌ＠４）＆ンデンダノくラド表向層、及び無孔
質ＯＡｌｌ□１ｌＩＣ＋パッジページ曹ン膜表面層を形
成することを４１黴とする・こＯよ５にすれば、ポンデ
ィングパッド表面層とパッシベーション膜とが連続化し
ていてこれらＯ閲に隙間が全く出来ないので、湿分Ｏ侵
入が起きるお七れが無くなり、プラスチックパッケージ
で一十分に安定かつ長鳥命の半導体素子を提供すること
ができる・ 従来からム１ｍｏｓｏバッジベージ薯ン膜は提案されて
いるが、適当な陽極酸化法がなかった・またボンデング
パッド部の電極とパッシベーション膜とは別々Ｏ処理に
より形成されて軸り、ｌＩ閾は避けることが困難であっ
た・本発明では一石駿とプロピレングリコールＯ水溶液
でｐｍ−４〜７Ｉｉ度（アンモニアなどで調整）０４．
ｅを用いると、陽極酸化法で容易にＡＩからム１１０８
無孔膜が形成でき、従って、非常に薄いム１ｓＯｓｊｌ
ｃ）形成でパッシベーションＯ目的・り十分に達成でき
ることが分った。無孔質ム１．０．膜はアルカリ金属イ
オン（Ｈａ）などに対してすぐれたバリヤ効果を有し、
また放射線に対して損傷を受は離いなどＯすぐれた４１
１１を有するから、これを本１Ｉｊ１１ｃ＋％殊な方法
でノ（ツシベーションｐとして形成するとき、耐湿性そ
の他のすぐれた作用効果を発揮できる・ 以下、図面に関連して好しく説明する。第１図に示−？
−ように、配線下のＩＣ１０表面にはＡ１１ｌによる所
ｌ！０配線パターンか形成されて（する。ム１６ｏうち
、ボンデングノ（ラドを形成すべき個所−１し、：示０
２である。第２図のようにＩくツシベーショ／気珊を行
うべきＩＣ基叡１及びその表面のＡｌ胛のヒ向全体に、
ＣＶＤ法（化学蒸着法）などＯ方法によりＳｉＯい５ｉ
ＢＮ４などの酸化１＃３を形成する０次いで第３図Ｏよ
うに元蝕刻技術によりポンディングパッド部を除く全面
にフ第１・レフ ス）１に’４を形成する。このとき、
メンディングツくラドＵ≦のエツジｈｉＡｌ膜のエツジ
よりも内側に来るようにボめる。フォトレジストの形成
後、ノくット。
部の穴あけを行うが、そ０手段とじてをま化学エツチン
グまたはグッズマ等を応用したドライエツチングなど任
意のエツチング手段が使用で館るＯエツチング後、フォ
トレジストを除去すると第４図Ｏ状態となる。
グまたはグッズマ等を応用したドライエツチングなど任
意のエツチング手段が使用で館るＯエツチング後、フォ
トレジストを除去すると第４図Ｏ状態となる。
そＯ後、第５図に示すように、スパッタ性成−１は真空
蒸着法により、ム１膜５を全一に付着させる・こ０ム１
膜５は後述Ｏよ５に一部は−ｌポンディングパッド構成
するもＯであり′、他ＯＩ１分は陽極酸化処理によりパ
ッシベーション膜に変換されるものであるｏ Ａ ｌ
９１１ Ｓ Ｏ厚さはノ（ツシベーシ冒ンＯ目的に十分
なもＯとし、一般にＩＯ９〜６０００Ａ根度である 次に光蝕刻技術により、／（ラド部０ＡｌｌｌｌｌＯ上
にフォトレジスト＠４を形成する。こＯ場会、７オシレ
ジスト＄ ６０ Ａターンサイズは、ポンディングパッ
ド部分（ム１）２０ポンデインダパツト。
蒸着法により、ム１膜５を全一に付着させる・こ０ム１
膜５は後述Ｏよ５に一部は−ｌポンディングパッド構成
するもＯであり′、他ＯＩ１分は陽極酸化処理によりパ
ッシベーション膜に変換されるものであるｏ Ａ ｌ
９１１ Ｓ Ｏ厚さはノ（ツシベーシ冒ンＯ目的に十分
なもＯとし、一般にＩＯ９〜６０００Ａ根度である 次に光蝕刻技術により、／（ラド部０ＡｌｌｌｌｌＯ上
にフォトレジスト＠４を形成する。こＯ場会、７オシレ
ジスト＄ ６０ Ａターンサイズは、ポンディングパッ
ド部分（ム１）２０ポンデインダパツト。
サイズと則じとするＯ第Ｓ図Ｏよ５に７オトレジスト膜
４を形成したら、足電流法により選択１ＩＩｋ酸化を行
う。本発明では特殊な電解液をＭ！−１′ｃ〜する。こ
の電解液は約Ｓｖｔ％Ｄ酒石酸水溶液にプ■ピレングリ
コールを約１：２０１４食で亀会し、アンモニア水を加
えてｐＨな約６〜７にした濠である。こＯ電解液中で陽
極酸化を行うと、ツオＦしシスト６で保−されていない
部分ＯＡｌ 膜５は直接無孔ＯＡ１鵞Ｏｓ＃７に変わる
。フォトレジスト６を除去するとｍ７図Ｏよ５になる。
４を形成したら、足電流法により選択１ＩＩｋ酸化を行
う。本発明では特殊な電解液をＭ！−１′ｃ〜する。こ
の電解液は約Ｓｖｔ％Ｄ酒石酸水溶液にプ■ピレングリ
コールを約１：２０１４食で亀会し、アンモニア水を加
えてｐＨな約６〜７にした濠である。こＯ電解液中で陽
極酸化を行うと、ツオＦしシスト６で保−されていない
部分ＯＡｌ 膜５は直接無孔ＯＡ１鵞Ｏｓ＃７に変わる
。フォトレジスト６を除去するとｍ７図Ｏよ５になる。
そのｖｋ％４５０℃でＮ、中３０分〜６０分処理すると
、陽極酸化＆１７はさらにち密化される。
、陽極酸化＆１７はさらにち密化される。
第７図から分るように、本発明の半導体素子０ポンディ
ングパッド表面層とそれに続くパッシベーション表向層
とは元々−っ０ム１膜より形成されていたもＯであるか
ら画部分Ｏ関に隙間がなく、しかも陽極酸化時０１ｍ＋
１１１によりさらに境界が緊桁化されて、水分がこ０境
界向から侵入するおそれがない。
ングパッド表面層とそれに続くパッシベーション表向層
とは元々−っ０ム１膜より形成されていたもＯであるか
ら画部分Ｏ関に隙間がなく、しかも陽極酸化時０１ｍ＋
１１１によりさらに境界が緊桁化されて、水分がこ０境
界向から侵入するおそれがない。
以上のように、本発明によると、ＩＣ等０半導体本子に
おける耐湿性が著しく向上し、ム１．ｏｓＯ使用により
ＮａｐＯイオンＯゲッタリング効果及び耐放射ｍｓ性も
向上する。従ってまた、プッ、アラ２．ツケイエゆ、□
＋：ｏｆ。。よオオ、あり、素子Ｏ価格を下げることが
できる。
おける耐湿性が著しく向上し、ム１．ｏｓＯ使用により
ＮａｐＯイオンＯゲッタリング効果及び耐放射ｍｓ性も
向上する。従ってまた、プッ、アラ２．ツケイエゆ、□
＋：ｏｆ。。よオオ、あり、素子Ｏ価格を下げることが
できる。
本発明Ｏ範囲内で多くＯ変形例がありうることは歯業者
には明らかであろう。
には明らかであろう。
第１図から第７図は本発明による半導体素子Ｏ糾造工程
Ｏ各段階を示す断面図である・園中、主な部分は次の通
りである。 １：配線下ＩＣ ２：ポンディングパッド部分（ムｌ） ｓ：ｃｖｏ酸化膜 ４、：フォトレジスト ５：ム１ｌ１ ６：７オＦレジスト ７：陽極酸化ｌＩ（ム１ｍ’ｓ ） 第１図 第２図 第３図 第４図 第５図 第６図 第７図 手続補正書 昭和５７年 ６月 ５日 特許庁長官 島 １）響 樹 殿 事１′１の表示 昭和５７年 特願第６４２５８ シ
Ｊ゛発明の名称 半導体素子とその製造法補正をする
者 ｉＧｆ’ｌとの関係 特許出願人
名 称 （Ｓ Ｏ６） 東京電気化学工業株式会社
代理人 〒用；１ 一゛： 補正の対象 ■ −一 明細書の発墨−４４し特許請求の範囲・発明の詳細な説
明の欄−一−−−−−−−−−−−、、゛− 補正の内容 別紙の通り ′ｔ □ 明細書中、次のように補正します。 ｔ 特許請求の範囲の項を次の通り訂正する。 ｔ 半導体素子におけるパッジベージ曹ン効果を向上さ
せるために、ムｌ膜の選択陽極酸化により、ポンディン
グパッド部以外の表面部分を無孔質のアルミナ（Ａｉｍ
’ｓ） バッジベージ曹ン膜でｆ＃威し、ポンディン
グパッド部とパッジページ曹ン膜との間の隙間を無くし
た半導体素子〇 λ ボンデングバッド部を有する半導体素子の表面全面
にムｌ膜を形成し、前記Ａ１膜のうちで前記ポンディン
グパッド部の個所にレジスジ膜をパターンニングし、酒
石酸とプロピレングリコールを含むｐ）（約６〜７の水
溶液中で選択的に陽極酸化処理して前記Ａ１膜のうち、
前記ポンディングパッド部以外の部分を無孔質のム１．
０．膜に変換することを特徴とする、半導体素子の製造
方法。」２ 第２貞第１０行及び第１２行、第３頁第８
行、第１７行及び第１９行、第４頁第１０行、嬉Ｓ屓第
７行に「ボンデングバッド」とあるを「プンデイングパ
ツド」と訂正します。
Ｏ各段階を示す断面図である・園中、主な部分は次の通
りである。 １：配線下ＩＣ ２：ポンディングパッド部分（ムｌ） ｓ：ｃｖｏ酸化膜 ４、：フォトレジスト ５：ム１ｌ１ ６：７オＦレジスト ７：陽極酸化ｌＩ（ム１ｍ’ｓ ） 第１図 第２図 第３図 第４図 第５図 第６図 第７図 手続補正書 昭和５７年 ６月 ５日 特許庁長官 島 １）響 樹 殿 事１′１の表示 昭和５７年 特願第６４２５８ シ
Ｊ゛発明の名称 半導体素子とその製造法補正をする
者 ｉＧｆ’ｌとの関係 特許出願人
名 称 （Ｓ Ｏ６） 東京電気化学工業株式会社
代理人 〒用；１ 一゛： 補正の対象 ■ −一 明細書の発墨−４４し特許請求の範囲・発明の詳細な説
明の欄−一−−−−−−−−−−−、、゛− 補正の内容 別紙の通り ′ｔ □ 明細書中、次のように補正します。 ｔ 特許請求の範囲の項を次の通り訂正する。 ｔ 半導体素子におけるパッジベージ曹ン効果を向上さ
せるために、ムｌ膜の選択陽極酸化により、ポンディン
グパッド部以外の表面部分を無孔質のアルミナ（Ａｉｍ
’ｓ） バッジベージ曹ン膜でｆ＃威し、ポンディン
グパッド部とパッジページ曹ン膜との間の隙間を無くし
た半導体素子〇 λ ボンデングバッド部を有する半導体素子の表面全面
にムｌ膜を形成し、前記Ａ１膜のうちで前記ポンディン
グパッド部の個所にレジスジ膜をパターンニングし、酒
石酸とプロピレングリコールを含むｐ）（約６〜７の水
溶液中で選択的に陽極酸化処理して前記Ａ１膜のうち、
前記ポンディングパッド部以外の部分を無孔質のム１．
０．膜に変換することを特徴とする、半導体素子の製造
方法。」２ 第２貞第１０行及び第１２行、第３頁第８
行、第１７行及び第１９行、第４頁第１０行、嬉Ｓ屓第
７行に「ボンデングバッド」とあるを「プンデイングパ
ツド」と訂正します。
Claims (1)
- 【特許請求の範囲】 ｔ 半導体素子におけるパッジページｌン効果を向上さ
せるために、ＡＩ膜の選択陽極酸化により、ｌンデイン
グパツド部以外Ｏ表面部分を無孔質０アルミナ（ム１．
０． ）パッジベージ曹ン農で形成し。 ポンディングパッド部とパッジベージ曹ン農と０間Ｏ隙
関を無くした半導体素子。 ２ メンデングパツド部を有する半導体素子の表面全曲
に＾ｌ膜を形成し、前記ムｌ験０５ちで前記ポンディン
グパッド部の個所にレジスト族をパターンユングし、酒
石酸とプロピレングリコールを含むｐＨ約６〜７０水浴
液中で選択的に陽極酸化処理して前記Ａｌ１１１２）５
ち、前記ボンディングパラ下部以外の部分を無孔＠ ｏ
Ａ ｔｌＯａ ＃に変換することな％黴とする、半導
体素子のｗＭ造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57066238A JPS58184728A (ja) | 1982-04-22 | 1982-04-22 | 半導体素子とその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57066238A JPS58184728A (ja) | 1982-04-22 | 1982-04-22 | 半導体素子とその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58184728A true JPS58184728A (ja) | 1983-10-28 |
Family
ID=13310072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57066238A Pending JPS58184728A (ja) | 1982-04-22 | 1982-04-22 | 半導体素子とその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58184728A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109044A (ja) * | 1985-11-08 | 1987-05-20 | Fuji Photo Film Co Ltd | ハロゲン化銀写真感光材料 |
| EP0753890A3 (en) * | 1995-07-14 | 1997-03-05 | Matsushita Electric Ind Co Ltd | Electrode structure for semiconductor device, method of making the same, and mounted body comprising a semiconductor device |
-
1982
- 1982-04-22 JP JP57066238A patent/JPS58184728A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109044A (ja) * | 1985-11-08 | 1987-05-20 | Fuji Photo Film Co Ltd | ハロゲン化銀写真感光材料 |
| EP0753890A3 (en) * | 1995-07-14 | 1997-03-05 | Matsushita Electric Ind Co Ltd | Electrode structure for semiconductor device, method of making the same, and mounted body comprising a semiconductor device |
| US6603207B2 (en) | 1995-07-14 | 2003-08-05 | Matsushita Electric Industrial Co., Ltd. | Electrode structure for semiconductor device, method for forming the same, mounted body including semiconductor device and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3255005A (en) | Masking process for semiconductor elements | |
| CN108414120A (zh) | Si基GaN压力传感器的制备方法 | |
| JP2003309228A (ja) | 半導体装置及びその製造方法 | |
| JPS58184728A (ja) | 半導体素子とその製造法 | |
| CN108598253A (zh) | Si基GaN压力传感器的制备方法 | |
| JPS6052050A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS58127333A (ja) | 半導体チップ封止方法 | |
| CN108400235A (zh) | Si基GaN压力传感器的制备方法 | |
| JPS56144530A (en) | Manufacture of semiconductor device | |
| JPS59168634A (ja) | 半導体装置の製造方法 | |
| JPS6097672A (ja) | 半導体装置およびその製造方法 | |
| TWI229380B (en) | Method for roughing embedded semiconductor device | |
| JPS6226812A (ja) | 半導体装置の製造方法 | |
| JPS58184729A (ja) | 半導体素子とその製造法 | |
| KR930008128B1 (ko) | 습식 식각법을 이용한 경사식각방법 | |
| JPS62166505A (ja) | 金属膜上の絶縁膜の漏洩電流削減法 | |
| JPH0250428A (ja) | 半導体装置の製造方法 | |
| JP2000252543A (ja) | 接合体の製造方法および接合体 | |
| JPS61172368A (ja) | 固体撮像装置 | |
| JPS60157246A (ja) | 半導体用リ−ドフレ−ム及びその製造方法 | |
| KR960042911A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPS61166048A (ja) | 半導体装置 | |
| JPH02199835A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63136664A (ja) | 半導体装置の製造方法 | |
| JPS63127554A (ja) | 半導体装置の製造方法 |