CN108109980A - 芯片尺寸封装结构及其制备方法 - Google Patents

芯片尺寸封装结构及其制备方法 Download PDF

Info

Publication number
CN108109980A
CN108109980A CN201711246266.4A CN201711246266A CN108109980A CN 108109980 A CN108109980 A CN 108109980A CN 201711246266 A CN201711246266 A CN 201711246266A CN 108109980 A CN108109980 A CN 108109980A
Authority
CN
China
Prior art keywords
weld pad
lead wire
metal lead
substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711246266.4A
Other languages
English (en)
Inventor
陈彦亨
周祖源
吴政达
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201711246266.4A priority Critical patent/CN108109980A/zh
Publication of CN108109980A publication Critical patent/CN108109980A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the wire connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85935—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing

Abstract

本发明提供一种芯片尺寸封装结构及其制备方法，所述芯片尺寸封装结构包括：一半导体芯片，所述半导体芯片正面形成有与其内部功能器件相连接的第一连接焊垫；一基板，所述基板的正面形成有第二连接焊垫；金属引线，位于所述半导体芯片与所述基板之间，且与一端与所述第一连接焊垫相连接，另一端与所述第二连接焊垫相连接。本发明的芯片尺寸封装结构通过打线工艺在半导体芯片表面形成金属引线，可以实现单一半导体芯片与基板的电连接，可以实现单一半导体芯片的塑封；同时，通过打线工艺形成的所述金属引线的高度可以根据实际需要进行控制，可以得到高度足够高的金属引线。

Description

芯片尺寸封装结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种芯片尺寸封装结构及其制备方法。
背景技术
在现有工艺中，一般是通过在晶圆上制作出若干个半导体芯片之后，将所述半导体芯片进行晶圆级封装(即先以晶圆为单位将半导体芯片进行封装，而后再将封装好结构切片呈一个一个单独的半导体芯片)，此时，所述半导体芯片可以通过铜柱(Cu pillarbump)与其他结构电连接。而若在特殊工艺中，需要对切割后的单个半导体芯片进行封装时，现有的工艺无法在单个所述半导体芯片上制作铜柱，无法通过现有的封装工艺对单个半导体芯片进行有效封装。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片尺寸封装结构及其制备方法，用于解决现有技术中无法在单个半导体芯片上制作铜柱，无法对单个半导体芯片进行有效封装的问题。
为实现上述目的及其他相关目的，本发明提供一种芯片尺寸封装结构，所述芯片尺寸封装结构包括：
一半导体芯片，所述半导体芯片正面形成有与其内部功能器件相连接的第一连接焊垫；
一基板，所述基板的正面形成有第二连接焊垫；
金属引线，位于所述半导体芯片与所述基板之间，且与一端与所述第一连接焊垫相连接，另一端与所述第二连接焊垫相连接。
优选地，所述芯片尺寸封装结构还包括固封层，位于所述半导体芯片与所述基板之间，且固封于各所述金属引线外围。
优选地，所述固封层的材料包括焊锡。
优选地，所述金属引线包括：
连接凸块，与所述第一连接焊垫相连接；
金属线，位于所述连接凸块上，与所述连接凸块及所述第二连接焊垫相连接。
优选地，所述金属引线包括：
连接凸块，与所述第二连接焊垫相连接；
金属线，位于所述连接凸块上，与所述连接凸块及所述第一连接焊垫相连接。
优选地，所述第一连接焊垫、所述第二连接焊垫及所述金属引线的数量均为若干个，且所述金属引线与所述第一连接焊垫及所述第二连接焊垫一一对应连接。
优选地，所述芯片尺寸封装结构还包括底部填充胶，填充于所述半导体芯片与所述基板之间，且填满所述金属引线之间的间隙。
本发明还提供一种芯片尺寸封装结构的制备方法，所述芯片尺寸封装结构的制备方法包括如下步骤：
1)提供一半导体芯片，所述半导体芯片的正面形成有第一连接焊垫；
2)采用打线工艺于所述半导体芯片正面形成金属引线，所述金属引线与所述第一连接焊垫相连接；
3)提供一基板，所述基板的正面形成有第二连接焊垫；
4)采用丝网印刷工艺于所述基板的正面形成焊锡，所述焊锡位于所述第二连接焊垫的表面；
5)将所述半导体芯片倒装装设于所述基板的正面，所述金属引线与所述焊锡相接触；
6)对所述焊锡进行回流处理，以使得所述金属引线插入所述焊锡内，并将所述焊锡固化为固封层固封于所述金属引线外围。
优选地，步骤1)中提供给的所述半导体芯片正面形成有若干个所述第一连接焊垫，步骤2)中采用打线工艺于各所述第一连接焊垫的表面分别形成所述金属引线，所述金属引线与所述第一连接焊垫一一对应连接；步骤3)中提供的所述基板正面形成有若干个所述第二连接焊垫。
优选地，步骤6)之后，还包括于所述半导体芯片与所述基板之间形成底部填充胶的步骤，所述底部填充胶填满所述金属引线之间的间隙。
如上所述，本发明的芯片尺寸封装结构及其制备方法，具有以下有益效果：本发明的芯片尺寸封装结构通过打线工艺在半导体芯片表面形成金属引线，可以实现单一半导体芯片与基板的电连接，可以实现单一半导体芯片的塑封；同时，通过打线工艺形成的所述金属引线的高度可以根据实际需要进行控制，可以得到高度足够高的金属引线。
附图说明
图1显示为本发明实施例一中提供的芯片尺寸封装结构的制备方法的流程图。
图2～图8显示为本发明实施例一中提供的芯片尺寸封装结构的制备方法各步骤所呈现的结构示意图，其中，图8显示为本发明的芯片尺寸封装结构的结构示意图。
元件标号说明
1 半导体芯片
11 第一连接焊垫
2 金属引线
21 连接凸块
22 金属线
3 打线机
4 基板
41 第二连接焊垫
5 丝网
51 开口
6 网刷
7 固封层
71 焊锡
8 底部填充胶
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本实施例提供一种芯片尺寸封装结构的制备方法，所述芯片尺寸封装结构的制备方法包括如下步骤：
1)提供一半导体芯片，所述半导体芯片的正面形成有第一连接焊垫；
2)采用打线工艺于所述半导体芯片正面形成金属引线，所述金属引线与所述第一连接焊垫相连接；
3)提供一基板，所述基板的正面形成有第二连接焊垫；
4)采用丝网印刷工艺于所述基板的正面形成焊锡，所述焊锡位于所述第二连接焊垫的表面；
5)将所述半导体芯片倒装装设于所述基板的正面，所述金属引线与所述焊锡相接触；
6)对所述焊锡进行回流处理，以使得所述金属引线插入所述焊锡内，并将所述焊锡固化为固封层固封于所述金属引线外围。
在步骤1)中，请参阅图1中的S1步骤及图2，提供一半导体芯片1，所述半导体芯片1的正面形成有第一连接焊垫11。
作为示例，所述半导体芯片12可以为现有的任意一种功能芯片，此处不做限定。
作为示例，所述第一连接焊垫11的具体数量可以根据实际需要进行设定，图2中以所述半导体芯片12正面形成有四个所述第一连接焊垫11作为示例。
需要说明的是，此处所述半导体芯片1是指半导体加工工艺完成后对晶圆进行切片后得到的独立的芯片(die)。
在步骤2)中，请参阅图1中的S2步骤及图3，采用打线工艺于所述半导体芯片1正面形成金属引线2，所述金属引线2与所述第一连接焊垫11相连接。
作为示例，可以采用打线机3依次在各个所述第一连接焊垫11的表面形成金属引线2，在形成所述金属引线2的过程中，所述金属引线2的高度可以根据实际需要进行截取。
作为示例，所述金属引线2可以为一根金属线，也可以为如图3所示包括：连接凸块21及金属线22，其中，所述连接凸块21与所述第一连接焊垫11相连接，具体的，所述连接凸块21位于所述第一连接焊垫11的上表面；所述金属线22位于所述连接凸块21上，与所述连接凸块21相连接。
作为示例，所述连接凸块21的宽度可以如图3所示大于所述金属线22的宽度，将所述金属引线2经由宽度大于所述金属线22的所述连接凸块21与所述第一连接焊垫11相接触，可以增大所述金属引线2与所述第一连接焊垫11的接触面积，从而改善所述金属引线2与所述第一连接焊垫11的接触性能。
当然，在其他示例中，所述金属引线2也可以经由所述金属线22与所述第一连接焊垫11相连接，即在其他示例中，所述金属线22与所述第一连接焊垫11相连接，所述连接凸块21位于所述金属线22上，且与所述金属线22相连接。
作为示例，所述金属引线2的材料可以为但不仅限于铜、铝、锡、金、钛、铊或银等中的至少一种，优选地，本实施例中，所述金属引线2的材料为铜，即所述连接凸块21与所述金属线22的材料均为铜。
在步骤3)中，请参阅图1中的S3步骤及图4，提供一基板4，所述基板4的正面形成有第二连接焊垫41。
作为示例，所述基板4可以为现有的任意一种具有连接结构或一定功能的基板，譬如，PCB板(印刷电路板)。
作为示例，所述基板4正面设有的所述第二连接焊垫41的数量可以根据实际需要进行设定，图4中以所述基板4的正面形成有四个所述第二连接焊垫41作为示例。优选地，本实施例中，所述第二连接焊垫41的数量与所述第一连接焊垫11的数量及所述金属引线2的数量均相同。需要说明的是，若所述基板4内部形成有连接结构或功能器件，所述第二连接焊垫41与位于所述基板4内的连接结构及功能器件相连接。
在步骤4)中，请参阅图1中的S4步骤及图5，采用丝网印刷工艺于所述基板4的正面形成焊锡71，所述焊锡71位于所述第二连接焊垫41的表面。
具体的，首先，可以将一具有若干个开口51的丝网5设置于所述基板4正面上方，所述丝网5上的所述开口51与所述第二连接焊垫41一一对应；其次，在靠近所述丝网5一侧表面设置焊锡71，此时，所述焊锡71呈流体状(譬如，胶着状)；然后，使用一网刷6自设置有所述焊锡71的一侧向另一侧刷动所述焊锡71，使得所述焊锡71经由所述开口51漏置于各个所述第二连接焊垫41的表面，如图5所示。
在步骤5)中，请参阅图1中的S5步骤及图6，将所述半导体芯片1倒装装设于所述基板4的正面，所述金属引线2与所述焊锡71相接触。
作为示例，将所述半导体芯片1倒装装设于所述基板4的正面时，所述金属引线2与所述第二连接焊垫41一一上下对应设置，以确保后续所述金属引线2可以与所述第二连接焊垫41一一对应接触。
需要说明的是，将所述半导体芯片1倒装装设于所述基板4的正面后，所述金属引线2可以在重力的作用下插入至所述焊锡71内与所述第二焊垫41的上表面接触，也可以为所述金属引线2部分插入所述焊锡71内仅与所述焊锡71相接触。
需要进一步说明的是，由于此时所述焊锡71可以呈现流体状，所述半导体芯片1倒装装设于所述基板4的正面之后可以通过固定夹具将所述半导体芯片1及所述基板4夹持，以防止所述半导体芯片1相较于所述基板4发生移动，从而导致所述金属引线2与所述第二金属引线2发生错位。
在步骤6)中，请参阅图1中的S6步骤及图7，对所述焊锡71进行回流处理，以使得所述金属引线2插入所述焊锡71内，并将所述焊锡71固化为固封层7固封于所述金属引线2外围。
作为示例，在上述步骤中，所述焊锡71可能存在使得所述金属引线2无法完全插入所述焊锡71内以与所述第二连接焊垫41相接触的可能，在该步骤中，将步骤5)得到的结构置于加热回流装置中，使得所述焊锡71呈现可以流动的液态，在回流过程中，所述金属引线2在重力的作用下可以确保插入至所述焊锡71内，且与所述第二连接焊垫41相接触；回流完毕后，将回流处理后的装置从所述加热回流装置中取出冷却，是的所述焊锡71固化为所述固封层7固封于所述金属引线2外围。
通过在所述金属引线2外围设置所述固封层7，可以加固所述半导体芯片1与所述基板4的结合力，从而避免在外力作用下导致所述半导体芯片1与所述基板4相分离。
作为示例，如图8所示，步骤6)之后，还包括于所述半导体芯片1与所述基板4之间形成底部填充胶8的步骤，所述底部填充胶8填满所述金属引线41之间的间隙。
作为示例，于所述半导体芯片1与所述基板4之间形成底部填充胶8具体为用化学胶水(主要成分为环氧树脂)对所述半导体芯片1与所述基板4之间进行填充，利用加热固化形式将所述半导体芯片1与所述基板4之间的间隙大面积填满(一般填满80％以上)，所述底部填充胶8将所述固封层7及所述金属引线2封裹塑封，从而达到进一步加固所述半导体芯片1与所述基板4的目的，增强封装结构的抗跌落性能。
作为示例，可以采用毛细填充(Capillary underfill)工艺或成型填充(MoldingUnderfill，简称MUF)工艺于所述半导体芯片1与所述基板4之间形成所述底部填充胶8。
本发明的芯片尺寸封装结构的制备方法通过打线工艺在所述半导体芯片1表面形成所述金属引线2，可以实现单一半导体芯片与所述基板4的电连接，可以实现单一半导体芯片的塑封；同时，通过打线工艺形成的所述金属引线2的高度可以根据实际需要进行控制，可以得到高度足够高的金属引线。
实施例二
请继续参阅图8，本实施例还提供一种芯片尺寸封装结构，所述芯片尺寸封装结构可以采用如实施例一中所述的制备方法制备而得到，所述芯片尺寸封装结构包括：一半导体芯片1，所述半导体芯片1正面形成有与其内部功能器件相连接的第一连接焊垫11；一基板4，所述基板4的正面形成有第二连接焊垫41；金属引线2，所述金属引线2位于所述半导体芯片1与所述基板4之间，且与一端与所述第一连接焊垫11相连接，另一端与所述第二连接焊垫41相连接。
作为示例，所述半导体芯片12可以为现有的任意一种功能芯片，此处不做限定。
作为示例，所述第一连接焊垫11的具体数量可以根据实际需要进行设定，图2中以所述半导体芯片12正面形成有四个所述第一连接焊垫11作为示例。
需要说明的是，此处所述半导体芯片1是指半导体加工工艺完成后对晶圆进行切片后得到的独立的芯片(die)。
作为示例，所述金属引线2可以为一根金属线，也可以为如图3所示包括：连接凸块21及金属线22，其中，所述连接凸块21与所述第一连接焊垫11相连接，具体的，所述连接凸块21位于所述第一连接焊垫11的上表面；所述金属线22位于所述连接凸块21上，与所述连接凸块21相连接。
作为示例，所述连接凸块21的宽度可以如图3所示大于所述金属线22的宽度，将所述金属引线2经由宽度大于所述金属线22的所述连接凸块21与所述第一连接焊垫11相接触，可以增大所述金属引线2与所述第一连接焊垫11的接触面积，从而改善所述金属引线2与所述第一连接焊垫11的接触性能。
当然，在其他示例中，所述金属引线2也可以经由所述金属线22与所述第一连接焊垫11相连接，即在其他示例中，所述金属线22与所述第一连接焊垫11相连接，所述连接凸块21位于所述金属线22上，且与所述金属线22相连接。
作为示例，所述金属引线2的材料可以为但不仅限于铜、铝、锡、金、钛、铊或银等中的至少一种，优选地，本实施例中，所述金属引线2的材料为铜，即所述连接凸块21与所述金属线22的材料均为铜。
作为示例，所述基板4可以为现有的任意一种具有连接结构或一定功能的基板，譬如，PCB板(印刷电路板)。
作为示例，所述基板4正面设有的所述第二连接焊垫41的数量可以根据实际需要进行设定，图4中以所述基板4的正面形成有四个所述第二连接焊垫41作为示例。优选地，本实施例中，所述第二连接焊垫41的数量与所述第一连接焊垫11的数量及所述金属引线2的数量均相同。需要说明的是，若所述基板4内部形成有连接结构或功能器件，所述第二连接焊垫41与位于所述基板4内的连接结构及功能器件相连接。
作为示例，所述第一连接焊垫11、所述第二连接焊垫41及所述金属引线2的数量均为若干个，且所述金属引线2与所述第一连接焊垫11及所述第二连接焊垫41一一对应连接。
作为示例，所述芯片尺寸封装结构还包括固封层7，所述固封层7位于所述半导体芯片1与所述基板4之间，且固封于各所述金属引线2外围。优选地，本实施例中，所述固封层7的材料包括焊锡。通过在所述金属引线2外围设置所述固封层7，可以加固所述半导体芯片1与所述基板4的结合力，从而避免在外力作用下导致所述半导体芯片1与所述基板4相分离。
作为示例，所述芯片尺寸封装结构还包括底部填充胶8，所述底部填充胶8填充于所述半导体芯片1与所述基板4之间，且填满所述金属引线2之间的间隙。所述底部填充胶8具体为用化学胶水(主要成分为环氧树脂)，所述底部填充胶8利用加热固化形式将所述半导体芯片1与所述基板4之间的间隙大面积填满(一般填满80％以上)，所述底部填充胶8将所述固封层7及所述金属引线2封裹塑封，从而达到进一步加固所述半导体芯片1与所述基板4的目的，增强封装结构的抗跌落性能。
综上所述，本发明的芯片尺寸封装结构及其制备方法，所述芯片尺寸封装结构包括：一半导体芯片，所述半导体芯片正面形成有与其内部功能器件相连接的第一连接焊垫；一基板，所述基板的正面形成有第二连接焊垫；金属引线，位于所述半导体芯片与所述基板之间，且与一端与所述第一连接焊垫相连接，另一端与所述第二连接焊垫相连接。本发明的芯片尺寸封装结构通过打线工艺在半导体芯片表面形成金属引线，可以实现单一半导体芯片与基板的电连接，可以实现单一半导体芯片的塑封；同时，通过打线工艺形成的所述金属引线的高度可以根据实际需要进行控制，可以得到高度足够高的金属引线。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种芯片尺寸封装结构，其特征在于，所述芯片尺寸封装结构包括：
一半导体芯片，所述半导体芯片正面形成有与其内部功能器件相连接的第一连接焊垫；
一基板，所述基板的正面形成有第二连接焊垫；
金属引线，位于所述半导体芯片与所述基板之间，且与一端与所述第一连接焊垫相连接，另一端与所述第二连接焊垫相连接。
2.根据权利要求1所述的芯片尺寸封装结构，其特征在于，所述芯片尺寸封装结构还包括固封层，位于所述半导体芯片与所述基板之间，且固封于各所述金属引线外围。
3.根据权利要求2所述的芯片尺寸封装结构，其特征在于，所述固封层的材料包括焊锡。
4.根据权利要求1所述的芯片尺寸封装结构，其特征在于，所述金属引线包括：
连接凸块，与所述第一连接焊垫相连接；
金属线，位于所述连接凸块上，与所述连接凸块及所述第二连接焊垫相连接。
5.根据权利要求1所述的芯片尺寸封装结构，其特征在于，所述金属引线包括：
连接凸块，与所述第二连接焊垫相连接；
金属线，位于所述连接凸块上，与所述连接凸块及所述第一连接焊垫相连接。
6.根据权利要求1所述的芯片尺寸封装结构，其特征在于，所述第一连接焊垫、所述第二连接焊垫及所述金属引线的数量均为若干个，且所述金属引线与所述第一连接焊垫及所述第二连接焊垫一一对应连接。
7.根据权利要求1至6中任一项所述的芯片尺寸封装结构，其特征在于，所述芯片尺寸封装结构还包括底部填充胶，填充于所述半导体芯片与所述基板之间，且填满所述金属引线之间的间隙。
8.一种芯片尺寸封装结构的制备方法，其特征在于，所述芯片尺寸封装结构的制备方法包括如下步骤：
1)提供一半导体芯片，所述半导体芯片的正面形成有第一连接焊垫；
2)采用打线工艺于所述半导体芯片正面形成金属引线，所述金属引线与所述第一连接焊垫相连接；
3)提供一基板，所述基板的正面形成有第二连接焊垫；
4)采用丝网印刷工艺于所述基板的正面形成焊锡，所述焊锡位于所述第二连接焊垫的表面；
5)将所述半导体芯片倒装装设于所述基板的正面，所述金属引线与所述焊锡相接触；
6)对所述焊锡进行回流处理，以使得所述金属引线插入所述焊锡内，并将所述焊锡固化为固封层固封于所述金属引线外围。
9.根据权利要求8所述的芯片尺寸封装结构的制备方法，其特征在于，步骤1)中提供给的所述半导体芯片正面形成有若干个所述第一连接焊垫，步骤2)中采用打线工艺于各所述第一连接焊垫的表面分别形成所述金属引线，所述金属引线与所述第一连接焊垫一一对应连接；步骤3)中提供的所述基板正面形成有若干个所述第二连接焊垫。
10.根据权利要求8或9所述的芯片尺寸封装结构的制备方法，其特征在于，步骤6)之后，还包括于所述半导体芯片与所述基板之间形成底部填充胶的步骤，所述底部填充胶填满所述金属引线之间的间隙。
CN201711246266.4A 2017-12-01 2017-12-01 芯片尺寸封装结构及其制备方法 Pending CN108109980A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711246266.4A CN108109980A (zh) 2017-12-01 2017-12-01 芯片尺寸封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711246266.4A CN108109980A (zh) 2017-12-01 2017-12-01 芯片尺寸封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN108109980A true CN108109980A (zh) 2018-06-01

Family

ID=62207939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711246266.4A Pending CN108109980A (zh) 2017-12-01 2017-12-01 芯片尺寸封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN108109980A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147150A (zh) * 1995-07-14 1997-04-09 松下电器产业株式会社 半导体器件的电极结构、形成方法及安装体和半导体器件
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
TW533556B (en) * 2002-02-21 2003-05-21 Advanced Semiconductor Eng Manufacturing process of bump
US20090108443A1 (en) * 2007-10-30 2009-04-30 Monolithic Power Systems, Inc. Flip-Chip Interconnect Structure
KR20090122514A (ko) * 2008-05-26 2009-12-01 (주)아이셀론 플립 칩 패키지 및 그 제조방법
JP2013251566A (ja) * 2008-12-03 2013-12-12 Renesas Electronics Corp 半導体装置
JP2014022592A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体装置の製造方法
CN103594587A (zh) * 2013-10-21 2014-02-19 溧阳市东大技术转移中心有限公司 一种发光二极管打线电极的制造方法
CN105390468A (zh) * 2015-12-01 2016-03-09 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及其制造方法
CN207503964U (zh) * 2017-12-01 2018-06-15 中芯长电半导体（江阴）有限公司 芯片尺寸封装结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147150A (zh) * 1995-07-14 1997-04-09 松下电器产业株式会社 半导体器件的电极结构、形成方法及安装体和半导体器件
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
US6214642B1 (en) * 1997-11-21 2001-04-10 Institute Of Materials Research And Engineering Area array stud bump flip chip device and assembly process
TW533556B (en) * 2002-02-21 2003-05-21 Advanced Semiconductor Eng Manufacturing process of bump
US20090108443A1 (en) * 2007-10-30 2009-04-30 Monolithic Power Systems, Inc. Flip-Chip Interconnect Structure
KR20090122514A (ko) * 2008-05-26 2009-12-01 (주)아이셀론 플립 칩 패키지 및 그 제조방법
JP2013251566A (ja) * 2008-12-03 2013-12-12 Renesas Electronics Corp 半導体装置
JP2014022592A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体装置の製造方法
CN103594587A (zh) * 2013-10-21 2014-02-19 溧阳市东大技术转移中心有限公司 一种发光二极管打线电极的制造方法
CN105390468A (zh) * 2015-12-01 2016-03-09 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及其制造方法
CN207503964U (zh) * 2017-12-01 2018-06-15 中芯长电半导体（江阴）有限公司 芯片尺寸封装结构

Similar Documents

Publication Publication Date Title
CN103311138B (zh) 封装方法和封装的半导体器件
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
TW586201B (en) Semiconductor device and the manufacturing method thereof
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
CN101794738B (zh) 半导体装置及其制造方法
CN105070671B (zh) 一种芯片封装方法
CN101345199B (zh) 一种封装结构及其形成方法
CN107978566A (zh) 堆叠封装结构的制造方法
US8759956B2 (en) Chip package and method of manufacturing the same
CN103378040B (zh) 半导体器件封装件及半导体器件封装方法
JP2002270638A (ja) 半導体装置および樹脂封止方法および樹脂封止装置
TW201312669A (zh) 半導體封裝結構的製造方法
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
TWI578412B (zh) 重構的插入式半導體封裝件
KR20050105361A (ko) 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법
US20090134504A1 (en) Semiconductor package and packaging method for balancing top and bottom mold flows from window
CN207503964U (zh) 芯片尺寸封装结构
KR101474189B1 (ko) 집적회로 패키지
JPH0855875A (ja) 半導体装置
CN108109980A (zh) 芯片尺寸封装结构及其制备方法
CN112185903A (zh) 电子封装件及其制法
TW201209971A (en) Semiconductor package with bonding wires in window encapsulated by underfill material and method fabricated for the same
CN102800639A (zh) 混合集成封装结构
TW201725656A (zh) 晶片封裝結構及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.