CN101312154A - 具有金属互连的半导体器件、制造方法及半导体集群设备 - Google Patents
具有金属互连的半导体器件、制造方法及半导体集群设备 Download PDFInfo
- Publication number
- CN101312154A CN101312154A CNA2008101277622A CN200810127762A CN101312154A CN 101312154 A CN101312154 A CN 101312154A CN A2008101277622 A CNA2008101277622 A CN A2008101277622A CN 200810127762 A CN200810127762 A CN 200810127762A CN 101312154 A CN101312154 A CN 101312154A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- diffusion impervious
- diffusion
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
Abstract
本发明提供一种半导体器件的制造方法。该方法包括提供具有导电图案的半导体衬底和在导电图案和半导体衬底上形成绝缘层。对绝缘层进行构图以形成露出一部分导电图案的开口。在开口的内壁和绝缘层的顶面上形成预扩散阻挡层。向预扩散阻挡层上提供氧原子以形成第一扩散阻挡层。在第一扩散阻挡层上形成金属层。金属层形成为填充由第一扩散阻挡层围绕的开口。本发明还提供通过该方法制造的半导体器件和用于制造该半导体器件的半导体集群设备。
Description
技术领域
本发明总体涉及半导体器件,更特别地,涉及制造半导体器件的设备和方法。
背景技术
随着半导体器件的高度集成,金属互连的宽度和厚度逐渐减小从而增大了金属互连的电阻。因而,广泛用作金属互连层的铝层已被具有低电阻率的铜层代替。然而,当铜层用于最顶上的互连例如结合焊盘的形成时,铜层会容易地被氧化。因而,铝层仍用于形成位于铜互连上方的最顶上的互连。在该情况下,在接触区域例如接触孔中铝互连会直接接触铜互连,且铜互连中的铜原子或铝互连中的铝原子会扩散出来从而形成含有铜原子和铝原子的合金层。该合金层会具有高电阻率,从而使半导体器件的电特性退化。
此外,铝互连可形成在开口例如接触孔中。随着半导体器件的集成密度增大,接触孔的纵横比(aspect ratio)也会增大。因此,在铝互连的形成期间难以完全填充接触孔而没有任何空隙(void)。接触孔中的空隙会导致半导体器件电特性的退化。
发明内容
本发明的示范性实施例涉及具有金属互连的半导体器件、在该半导体器件的制造中使用的半导体集群设备、以及制造该半导体器件的方法。在一示范性实施例中,半导体器件包括具有导电图案的半导体衬底。绝缘层设置在该导电图案和该半导体衬底上。绝缘层具有穿透该绝缘层以露出部分导电图案的开口。金属互连设置在该绝缘层上和该开口中。第一扩散阻挡图案设置在该金属互连和该导电图案之间。该第一扩散阻挡图案含有氧原子。
在一些实施例中,氧原子可位于该第一扩散阻挡图案的晶界(grainboundary)。
在另一些实施例中,该导电图案可含有铜,该金属互连可含有铝。
在又一些实施例中,该半导体器件还可包括在该第一扩散阻挡图案和该金属互连之间的第二扩散阻挡图案。该第一和第二扩散阻挡图案的每个可含有难熔金属。该难熔金属可包括Ti、Ta、Nb、V、Zr、Hf、Mo、Re、W和TiZr中的至少一种。供选地,该第一和第二扩散阻挡图案的每个可包括难熔金属氮化物。在该情况下,该难熔金属氮化物层可包括氮化钛(TiN)、氮化钽(TaN)、氮化铌(NbN)、氮化钒(VN)、氮化锆(ZrN)、氮化铪(HfN)、氮化钼(MoN)、氮化铼(ReN)、氮化钨(WN)和氮化锆钛(TiZrN)之一。该第二扩散阻挡图案可延伸到开口的侧壁上。在该情况下,该半导体器件还可包括设置在开口中的第二扩散阻挡图案的上侧壁与开口中的金属互连的上侧壁之间的抗沉积图案(deposition resistant pattern)。如此,开口中的第二扩散阻挡图案的下侧壁可与金属互连直接接触。第二扩散阻挡图案可包括第一金属氮化物层,抗沉积图案可包括第二金属氮化物层。第二金属氮化物层的氮含量可高于第一金属氮化物层的氮含量。第一和第二金属氮化物层可含有相同的难熔金属。第二扩散阻挡图案可包括难熔金属层,抗沉积图案可包括难熔金属氮化物层。
在另一示范性实施例中,一种半导体集群设备包括第一腔室,其执行在具有开口的衬底上形成预扩散阻挡层,提供氧原子到该预扩散阻挡层上以形成第一扩散阻挡层和在该第一扩散阻挡层上形成第二扩散阻挡层中的至少一个。第二腔室设置来在开口中的第二扩散阻挡层的上侧壁和开口外的第二扩散阻挡层的顶表面上形成抗沉积层。抗沉积层露出开口中的第二扩散阻挡层的下侧壁。第三腔室设置来在具有抗沉积层的衬底上形成金属层。金属层填充该开口。
在一些实施例中,该半导体集群设备可包括第四腔室和第五腔室。在该情况下,在第一腔室中执行预扩散阻挡层的形成,在第四腔室中执行氧原子的提供,在第五腔室中执行第二扩散阻挡层的形成。
在另一些实施例中,第四腔室可以是清洁室、脱气(degassing)室和冷却室之一。清洁室可配置来清洁具有开口的衬底的表面。
在另一些实施例中,衬底可具有绝缘层,开口定位得穿透该绝缘层。
在另一示范性实施例中,一种制造半导体器件的方法包括提供具有导电图案的半导体衬底。绝缘层形成在导电图案和半导体衬底上。绝缘层被构图以形成露出部分导电图案的开口。在开口的内壁和绝缘层的顶面上形成预扩散阻挡层。向预扩散阻挡层上提供氧原子以形成第一扩散阻挡层。在第一扩散阻挡层上形成金属层。形成金属层以填充由第一扩散阻挡层围绕的开口。
在一些实施例中,氧原子可以提供至预扩散阻挡层的晶界。
在其他的实施例中,可以使用热氧处理工艺提供氧原子。
在另外的其他实施例中,可以使用氧等离子体工艺提供氧原子。
在另外的其它实施例中,可以使用O2气体、N2O气体、H2O气体、O2气体和H2气体的混合物、和O3气体中的至少一种提供氧原子。
在另外的其它实施例中,在形成金属层之前,在第一扩散阻挡层上另外形成第二扩散阻挡层。第一和第二扩散阻挡层的每一个由难熔金属层形成。难熔金属层可以含有钛(Ti)、钽(Ta)、铌(Nb)、钒(V)、锆(Zr)、铪(Hf)、钼(Mo)、铼(Re)、和钨(W)中的至少一种。作为选择,第一和第二扩散阻挡氮化物层的每一个由难熔金属氮化物层形成。难熔金属氮化物层含有氮化钛(TiN)、氮化钽(TaN)、氮化铌(NbN)、氮化钒(VN)、氮化锆(ZrN)、氮化铪(HfN)、氮化钼(MoN)、氮化铼(ReN)、氮化钨(WN)和氮化锆钛(TiZrN)之一。
在另一实施例中,导电图案由铜层形成,金属层由铝层形成。
在另一实施例中,该方法还可以包括在形成金属层前在第一扩散阻挡层上形成第二扩散阻挡层和对金属层、第二扩散阻挡层和第一扩散阻挡层进行构图以形成顺序堆叠的第一扩散阻挡图案、第二扩散阻挡图案和金属互连。在这种情况下,金属互连可以形成为填充由第二扩散阻挡图案围绕的开口。在形成金属层之前,在具有第二扩散阻挡层的衬底上可以另外形成抗沉积层。抗沉积层可以形成在开口外面的第二扩散阻挡层的顶面和开口中的第二扩散阻挡层的上侧壁上以露出开口中的第二扩散阻挡层的下侧壁。在形成金属互连期间可以对抗沉积层进行构图,从而在金属互连之下形成抗沉积图案。可以使用化学气相沉积(CVD)方法形成金属层。在这种情况下,在露出的第二扩散阻挡层上的金属层的沉积速率可以大于抗沉积层上的金属层。第二扩散阻挡层可以由第一金属氮化物层形成,和抗沉积层可以由第二金属氮化物层形成。另外,第二金属氮化物层的含氮量可以高于第一金属氮化物层。第二扩散阻挡层和抗沉积层可以由相同的难熔金属形成。第二扩散阻挡层可以由难熔金属层形成,和抗沉积层可以由难熔金属氮化物层形成。可以使用化学气相沉积(CVD)方法形成第二扩散阻挡层,和可以使用物理气相沉积(PVD)方法形成抗沉积层。可以使用单一集群设备形成导电图案、预扩散阻挡层、第一扩散阻挡层、第二扩散阻挡层、抗沉积层和金属层。
附图说明
图1至8是说明根据本发明的实施例的半导体器件的制造方法和由此制造的半导体器件的横截面图。
图9至11是显示根据本发明的实施例的半导体器件的一些特性的曲线图。
图12是说明根据本发明的实施例的用于制造半导体器件的半导体集群设备的示意图。
具体实施方式
在下文中将参考其中显示本发明的示范性实施例的附图更充分地描述本发明。然而,本发明可以以许多不同的形式体现并且不能解释为局限于在这里提出的示范性实施例。此外,提供公开的实施例以便本公开彻底和全面地,并充分地将本发明的范围传达至本领域的技术人员。在图中,为了清楚起见,夸大了层和区域的尺寸和相对尺寸。此外,在这里描述和说明的每个实施例也包括它的互补导电型实施例。贯穿全文相同的标号表示相同的元件。
可以明白当一个元件或层称为是“在...上”,“连接到”和/或“耦合至”另一个元件或层时,它可以是直接在...上,连接或耦合至另一个元件或层或者可以存在插入元件或层。相反,当一个元件称为是“直接地在...上”,“直接连接到”和/或“直接耦合至”另一个元件或者层时,则没有插入元件或者层存在。如同在这里使用,术语“和/或”包括一个或多个相关列表项的任意和全部组合。
可以明白,尽管在这里术语第一、第二、第三等等可以用于描述各种各样的元件、部件、区域、层和/或部分,但这些元件、部件、区域、层和/或部分不受这些术语的限制。这些术语可以用来将一个元件、部件、区域、层和/或部分与另一个区域、层和/或部分区分开。例如,在不脱离本发明教导的情况下,可以将在下面论述的第一元件、部件、区域、层和/或部分称为第二元件、部件、区域、层和/或部分。
为了便于描述在这里可以使用空间相对术语,例如“在下面”、“下层的”、“在...之上”、“上面的”等等以如同附图中所示的来描述一个元件和/或特征与另一个元件和/或特征的关系。可以明白空间相对术语意图是除附曲线图示的方向外还含有使用或操作中的器件的不同的方向。例如,如果翻转附图中的器件,描述为″在其他的元件或特征下面″的元件将定向为″在另一个元件或特征之上″。因而,实例术语″在下面″可以含有在上面和在下面的两个方向。器件可以以其它方式定向(旋转90°或在其他的方向),由此相应改变这里使用的空间相对表达方式。另外,术语“在...之下”指出一层或区域相对于衬底与另一层或区域的关系,如同附图中描述。
在这里使用的术语仅仅用于描述具体实施例的目的,并不意在限制本发明。如同在这里使用,单数术语“一”和“该”也包括复数形式,除上下文另外清楚地指出之外。还应当理解当在说明书中使用时术语“包含(comprise)”和/或“包括(include)”说明所述特征、整体、步骤、操作、元件、和/或部件的存在,但不排除一个或多个其他的特征、整体、步骤、操作、元件、部件、和/或它们的组的存在或增加。
在这里将参考作为本发明的理想化实施例(和中间结构)的示意图的平面图和横截面图描述本发明的示范性实施例。同样地,可以预想到例如由于制造工艺和/或公差引起实例的形状的变化。因而,本发明的公开的示范性实施例不能解释为是对这里描述的区域的具体形状的限制,除非如在这里清楚地定义,而将包括例如由于制造导致的形状的偏差。例如,描述为矩形的注入区域将典型地具有圆的或弯曲的特征和/或在它的边缘处注入浓度存在梯度而不是从注入区至非注入区域呈现二元变化。同样地,由注入形成的埋置区可以在埋置层和注入所经过的表面之间的区域中造成一些注入的存在。因而,附图中说明的区域实质上是示意的,他们的形状不说明器件的区域的实际形状并且不意在限制本发明的范围,除非在这里清楚地定义。
除非另外定义,在这里使用的全部术语(含有技术和科学术语)具有与本领域普通技术人员通常理解的相同的含义。还应当理解类似例如通常使用的词典中定义的术语这样的术语应该解释为与现有技术和本发明的上下文中一致的意义,并且不应以理想化地或过度正式地意义解释,除非在这里清楚地定义。
图1至8是说明根据本发明的实施例的半导体器件的制造方法和由此制造的半导体器件的横截面图。
参照图1,提供一种具有导电图案105的半导体衬底100。导电图案105可以包括铜(Cu)。也就是说,导电图案105可以由铜层形成。可以在导电图案105和半导体衬底100上形成绝缘层110。可以使用化学气相沉积(CVD)方法由二氧化硅层形成绝缘层110。对绝缘层110进行构图,以形成露出一部分导电图案105的开口115。可以将开口115形成为具有孔形结构或线形结构。
参照图2,在开口115的内壁和绝缘层110的顶面上形成预扩散阻挡层120。开口115的内壁包括开口115的侧壁和由开口115露出的导电图案105的表面。预扩散阻挡层120可以使用CVD方法形成,从而具有与包括绝缘层110和开口115的衬底大致一致的表面轮廓,如图2所示。预扩散阻挡层120可以由难熔金属层形成。例如,预扩散阻挡层120可以由钛(Ti)层、钽(Ta)层、铌(Nb)层、钒(V)层、锆(Zr)层、铪(Hf)层、钼(Mo)层、铼(Re)层、钨(W)层和锆钛(TiZr)层中的至少一个形成。作为选择,预扩散阻挡层120可以由难熔金属氮化物层形成。例如,预扩散阻挡层120可以由氮化钛(TiN)层、氮化钽(TaN)层、氮化铌(NbN)层、氮化钒(VN)层、氮化锆(ZrN)层、氮化铪(HfN)层、氮化钼(MoN)层、氮化铼(ReN)层、氮化钨(WN)层和氮化锆钛(TiZrN)层中的至少一个形成。
参照图3,向预扩散阻挡层120上提供氧原子以形成第一扩散阻挡层120a。氧原子可以在预扩散阻挡层120上反应,以氧化预扩散阻挡层120的晶粒或填充预扩散阻挡层120的晶界。可以使用氧基气体提供氧原子。氧基气体可以包括O2气体、N2O气体、H2O气体、O2气体和H2气体的混合气体、和O3气体中的至少一种。
作为选择,可以使用氧处理工艺提供氧原子。氧处理工艺包括在高温下用氧气执行的热处理工艺。例如,可以在具有大约20℃至600℃的温度、每分钟大约1至10000标准立方厘米(sccm)的氧气流速、和大于大约0托并小于或等于大约1000托的压力的工艺操作条件下执行氧处理工艺。在另一实施例中,可以使用氧等离子体工艺(oxygen plasma process)提供氧原子。例如,可以在具有大约20℃至600℃的温度、大约1至10000sccm的氧气流速、大约1至10000sccm的惰性气体流速、和大于大约0托并小于或等于大约1000托的压力的工艺条件之下用氧基团(oxygen radical)和氧离子执行氧等离子体工艺。
参照图4,可以在第一扩散阻挡层120a上形成第二扩散阻挡层130。第二扩散阻挡层130可以使用CVD方法形成,从而具有与第一扩散阻挡层120a大致一致的表面轮廓,如图4所示。第二扩散阻挡层130可以由难熔金属层形成。例如,第二扩散阻挡层130可以由钛(Ti)、钽(Ta)、铌(Nb)、钒(V)、锆(Zr)、铪(Hf)、钼(Mo)、铼(Re)、钨(W)和锆钛(TiZr)的至少一个形成。作为选择,第二扩散阻挡层130可以由难熔金属氮化物层形成。例如,第二扩散阻挡层130可以由氮化钛(TiN)、氮化钽(TaN)、氮化铌(NbN)、氮化钒(VN)、氮化锆(ZrN)、氮化铪(HfN)、氮化钼(MoN)、氮化铼(ReN)、氮化钨(WN)和氮化锆钛(TiZrN)的至少一个形成。
参照图5,抗沉积层140a可以形成在第二扩散阻挡层130上。在所示实施例中,可以使用展示出较小台阶覆盖率(step coverage)的沉积方法形成抗沉积层140a。因此,抗沉积层140a可以形成在开口115中的第二扩散阻挡层130的上部侧壁上以及开口115外侧的第二扩散阻挡层130的顶面上。另外,抗沉积层140a可以形成在开口115的底面上方的第二扩散阻挡层130的顶面上。如此,将抗沉积层140a形成为具有覆盖开口115的上拐角的悬垂体,如图所示。另外,抗沉积层140a可以形成为露出开口115中的第二扩散阻挡层130的下侧壁,如图所示。可以使用物理气相沉积(PVD)方法由难熔金属氮化物层形成抗沉积层140a。例如,可以使用溅射工艺形成抗沉积层140a。在这种情况下,在形成抗沉积层140a时可以使用氮气。
第二扩散阻挡层130可以由第一金属氮化物层形成,抗沉积层140a可以由第二金属氮化物层形成。在这种情况下,第二金属氮化物的含氮量可以大于第一金属氮化物层的含氮量。含有在抗沉积层140a中的难熔金属与含有在第二扩散阻挡层130中的难熔金属可以是相同的材料。当第二扩散阻挡层130由难熔金属层形成时,抗沉积层140a可以由难熔金属氮化物层形成。
参照图6,可以在包括抗沉积层140a的衬底上形成第一金属层152。可以使用CVD工艺形成第一金属层152。第一金属层152可以包括铝。当使用CVD工艺形成第一金属层152时,以第一沉积速率在露出在开口115内部的第二扩散阻挡层130上和以第二沉积速率在抗沉积层140a上沉积第一金属层152。在这种情况下,第一沉积速率可以高于第二沉积速率。这是因为第二扩散阻挡层130的含氮量小于抗沉积层140a的含氮量。因此,第一金属层152可以形成为完全地没有任何空隙地填充开口115。
参照图7,在第一金属层152上形成第二金属层154。可以使用PVD工艺形成第二金属层154以减小其沉积时间。当在低温下沉积第二金属层154时,在沉积第二金属层154之后执行回流工艺。作为选择,当在高温下沉积第二金属层154时,可以省略回流工艺。第一和第二金属层152和154组成金属层150。
可以使用单一集群设备形成导电图案105、预扩散阻挡层120、第一扩散阻挡层120a、第二扩散阻挡层130、抗沉积层140a和金属层150。
根据上述实施例,第一和第二扩散阻挡层120a和130可以阻止或防止导电图案105中的铜原子扩散至金属层150和/或金属层150中的铝原子扩散至导电图案105。也就是说,第一和第二扩散阻挡层120a和130的一个可以用来阻挡铜扩散,另一层可以用来阻挡铝扩散。更具体地,因为第一扩散阻挡层120a的晶界填满了氧原子,因此金属层150中的铝原子可以与氧原子反应从而在晶界处形成氧化铝。氧化铝可以阻挡铝原子的扩散路径。
参照图8,可以对金属层150、抗沉积层140a、第二扩散阻挡层130和第一扩散阻挡层120a进行构图,以形成顺序堆叠的第一扩散阻挡图案120a’、第二扩散阻挡图案130’、抗沉积图案140a’和金属互连150’。金属互连150’可以包括顺序堆叠的第一金属图案152’和第二金属图案154’。可以形成金属互连150’以覆盖开口115。
现在,参照图8描述根据本发明的实施例的半导体器件。
再次参照图8,提供具有导电图案105的半导体衬底100。导电图案105可以包括铜(Cu)。也就是说,导电图案105可以是铜线。在导电图案105和半导体衬底100上可以配置中间绝缘层110。通过穿透中间绝缘层110的开口115可以露出导电图案105的一部分。金属互连150’配置在中间绝缘层110上和开口115中。金属互连150’可以包括顺序堆叠的第一金属图案152’和第二金属图案154’。可以使用CVD工艺形成第一金属图案152’以填充开口115,可以使用PVD工艺形成第二金属图案154’。金属互连150’可以包括铝并可以具有圆柱形结构或线形结构。
第一扩散阻挡图案120a’可以配置在金属互连150’和导电图案105之间。第一扩散阻挡图案120a’延伸到开口115的侧壁和中间绝缘层110的顶面上。也就是说,第一扩散阻挡图案120a’可以配置在金属互连150’和中间绝缘层110之间。第一扩散阻挡图案120a’可以包括氧。例如,第一扩散阻挡图案120a’可以具有填有氧原子的晶界。第二扩散阻挡图案130’可以配置在第一扩散阻挡图案120a’和金属互连150’之间。
第一和第二扩散阻挡图案120a’和130’中的每一个可以包括难熔金属。例如,第一和第二扩散阻挡图案120a’和130’每一个可以包括钛(Ti)、钽(Ta)、铌(Nb)、钒(V)、锆(Zr)、铪(Hf)、钼(Mo)、铼(Re)、钨(W)和锆钛(TiZr)中的至少一个。作为选择,第一和第二扩散阻挡图案120a’和130’每一个可以包括难熔金属氮化物。例如,第一和第二扩散阻挡层图案120a’和130’可以均包括氮化钛(TiN)、氮化钽(TaN)、氮化铌(NbN)、氮化钒(VN)、氮化锆(ZrN)、氮化铪(HfN)、氮化钼(MoN)、氮化铼(ReN)、氮化钨(WN)和氮化锆钛(TiZrN)中的至少一个。
第一和第二扩散阻挡图案120a’和130’可以阻止导电图案105中的铜原子扩散至金属互连150’或金属互连150’中的铝原子扩散至导电图案105。这是因为第一扩散阻挡图案120a’的晶界填有氧原子。也就是说,如果金属互连150’中的铝原子达到第一扩散阻挡图案120a’,铝原子可以与金属互连150’中的氧原子反应以形成氧化铝。氧化铝材料可以阻挡铝原子的扩散路径。
抗沉积图案140a’可以配置在第二扩散阻挡图案130’和金属互连150’之间的一部分交界面处。例如,抗沉积图案140a’可以配置在中间绝缘层110上方的第二扩散阻挡图案130’的顶面和金属互连150’的边缘之间。另外,抗沉积图案140a’延伸而覆盖开口115中的第二扩散阻挡图案130’的上侧壁。另外,抗沉积图案140a’可以配置在开口115的底面上方的第二扩散阻挡130’的顶面和开口115中的金属互连150’之间。如此,金属互连150’可以与开口115中的第二扩散阻挡图案130’的下侧壁直接接触。抗沉积层140a可以包括难熔金属氮化物层。
第二扩散阻挡图案130’可以包括第一金属氮化物层,抗沉积图案140a’可以包括第二金属氮化物层。在这种情况下,第二金属氮化物的含氮量可以大于第一金属氮化物层的含氮量。含有在抗沉积图案140a’中的难熔金属与含有在第二扩散阻挡图案130’中的难熔金属可以是相同的材料。当第二扩散阻挡图案130’包括难熔金属层时,该抗沉积图案140a’可以包括难熔金属氮化物层。
图9是显示根据传统技术和本发明制造的各种金属层的表面电阻变化。在图9中,横坐标表示传统的金属层和根据本发明制造的金属层,以及纵坐标表示在退火工艺之前的金属层的第一表面电阻RS1和退火工艺之后的金属层的第二表面电阻RS2之间的表面电阻变化RV。横坐标上的“Ta1”、“Ta2”、“TaN1”和“TaN2”表示传统的金属层,横坐标上的“Ta1(氧处理)”、“Ta2(氧处理)”、“TaN1(氧处理)”和″TaN2(氧处理)”表示根据本发明的金属层。通过在半导体衬底上形成铜层,在铜层上形成扩散阻挡层,在扩散阻挡层上形成铝层以及退火该铜层、该扩散阻挡层和该铝层的步骤制造每一金属层。在这种情况下,在退火工艺之前测量第一表面电阻RS1,和在退火工艺之后测量第二表面电阻RS2。因此,使用下列公式计算表面电阻变化RV。
RV={(RS2-RS1)x100}÷RS1
在传统技术中,扩散阻挡层由具有50埃厚的第一钽层(见“Ta1”)、具有100埃厚的第二钽层(见“Ta2”)、具有50埃厚的第一氮化钽层(见“TaN1”)、或第二氮化钽层(见“TaN2”)形成。相反地,根据本发明的扩散阻挡层在形成预扩散阻挡层(见“Ta1(氧处理)”、“Ta2(氧处理)”、“TaN1(氧处理)”、或“TaN2(氧处理)”)之后使用氧填充工艺形成。在这种情况下,预扩散阻挡层对应于传统的扩散阻挡层的一个。
参照图9,传统的金属层Ta1、Ta2、TaN1和TaN2表现出大约80%至120%的表面电阻变化。相反,根据本发明的金属层表现出大约5%至25%的表面电阻变化RV。这可以理解为,在退火工艺期间在传统的金属层中形成含有铜和铝的合金层,以大大增加表面电阻。
图10是说明金属层的根据具有不同含氮量的氮化钽层的物理和电参数的曲线图。在图10中,横坐标表示具有不同含氮量的不同的氮化钽层TaN1、TaN2、...、和TaN8,左侧纵坐标表示沉积在氮化钽层上的CVD铝层的厚度,右侧纵坐标表示各个氮化钽层的电阻率。分别使用氮反应溅射工艺形成氮化钽层TaN1、TaN2、...、和TaN8,并且在氮化钽层上形成CVD铝层。在相同的沉积时间中沉积CVD铝层。氮化钽层的含氮量朝右侧纵坐标逐渐地增加。也就是说,第八氮化钽层TaN8形成为具有最大含氮量,第一氮化钽层TaN1形成为具有最低的含氮量。
如图10所示,氮化钽层的含氮量越高,氮化钽层上的CVD铝层的沉积速率就越低。因此,当氮化钽层用作参照图4和5描述的第二扩散阻挡层130和抗沉积层140a时,为了完全而没有任何空隙地填充开口,优选第二扩散阻挡层130的含氮量低于抗沉积层140a的含氮量。
图11是说明沉积在具有不同的含氮量的不同的氮化钛层上的CVD铝层的表面电阻的曲线图。在图11中,横坐标表示具有不同的含氮量的不同的氮化钛层TiN1、TiN2、TiN3和TiN4,纵坐标表示沉积在氮化钛层TiN1、TiN2、TiN3和TiN4上的CVD铝层的表面电阻。使用氮反应溅射工艺形成氮化钛层TiN1、TiN2、TiN3和TiN4。在相同的沉积时间中沉积CVD铝层。氮化钛层的含氮量朝右侧纵坐标逐渐地增加。也就是说,第四氮化钛层TiN4形成为具有最大的含氮量,第一氮化钛层TiN1形成为具有最低的含氮量。
如图11所示,氮化钛层的含氮量越高,氮化钛层上的CVD铝层的表面电阻就越大。这可以理解为,沉积在氮化钛层上的CVD铝层的厚度与氮化钛层的含氮量成反比。
图12是说明根据本发明的实施例的用于制造半导体器件的半导体集群设备的示意图。
参照图12,半导体集群设备10可以包括第一和第二装载锁定腔室(loadlock chamber)20、第一和第二传送室30、第一和第二冷却室44和多个处理腔室。第一和第二装载锁定腔室20可以联接于第一传送室30,第一和第二冷却室44可以并列配置在第一和第二传送室30之间。处理腔室可以包括清洁腔室42、脱气腔室46和第一至第七腔室52、54、56、58、62、64和70。清洁腔室42、脱气腔室46、第三腔室56和第四腔室58联接于第一传送室30,第一腔室52、第二腔室54、第五至第七腔室62、64和70联接于第二传送室30。
每一传送室30可以包括用于移动晶片的晶片传送单位,晶片传送单位可以具有晶片位于其上的机械臂35。机械臂35可以将位于传送室30中的晶片转移至联接于传送室30的一个腔室。另外,机械臂35可以将位于联接于传送室30的一个腔室中的晶片转移至传送室30。
现在,将描述使用半导体集群设备10制造半导体器件的方法。
再次参照图1-7和图12,可以将晶片制造成具有开口115,例如接触孔或线形槽。具有开口115的晶片可以被装入一个装载锁定腔室20中。装载锁定腔室20中的晶片可以通过第一传送室30传送至清洁腔室42。可以在清洁腔室42中使用氩(Ar)气和/或氦(He)气清洁具有开口115的晶片。被清洁的晶片可以通过第一和第二传送室30和一个冷却室44传送至第一腔室52,并且预扩散阻挡层120可形成在第一腔室52中的被清洁的晶片上。随后,可以将氧原子提供至第一腔室52以形成第一扩散阻挡层120a。作为选择,在将具有预扩散阻挡层的晶片传送至第二腔室54之后,可以将氧原子提供至第二腔室54。也就是说,第一扩散阻挡层120a可以形成在第一腔室52或第二腔室54中。
具有第一扩散阻挡层120a的晶片可以通过第一和第二传送室30和一个冷却室44移至第三腔室56。第二扩散阻挡层130可以形成在第三腔室56中的第一扩散阻挡层120a上。作为选择,第二扩散阻挡层130可以形成在第一腔室52中。也就是说,预扩散阻挡层120、第一扩散阻挡层120a和第二扩散阻挡层130可以在其中能够提供氧原子的相同的腔室中形成。
可以将具有第二扩散阻挡层130的晶片传送至联接于第一传送室130的第四腔室58,抗沉积层140a可以形成在具有第二扩散阻挡层130的晶片上。在这种情况下,第四腔室58可以是展示出较小台阶覆盖率的PVD腔室。因而,抗沉积层140a可以形成在开口115中的第二扩散阻挡层130的上侧壁上和开口115外侧的第二扩散阻挡层130的顶面上。因此,即使形成抗沉积层140a之后,仍然可以露出开口115中的第二扩散阻挡层130的下侧壁。
具有抗沉积层140a的晶片传送至第五腔室62,第一金属层152,例如,铝层形成在抗沉积层140a上和开口115中。第五腔室62可以是CVD腔室。具有第一金属层152的晶片可以传送至第六腔室64,第二金属层154可以形成在第一金属层152上。第六腔室64可以是PVD腔室。
晶片还可以包括导电图案105。在形成开口115之前,在第七腔室70中形成导电图案105。在其他的实施例中,用于形成第一扩散阻挡层120a的氧原子可以提供至脱气腔室46或冷却室44。
根据上述实施例,扩散阻挡层可以由组合层形成,扩散层的晶界可以填满氧原子。因而,具有填满的氧原子的扩散阻挡层可以充当铜扩散和/或铝扩散的阻挡层。另外,使用展示出较小台阶覆盖率的PVD工艺在扩散阻挡层上形成抗沉积层,抗沉积层可以具有高于扩散阻挡层的含氮量。如此,当在开口外侧的抗沉积层和开口内部的扩散阻挡层上形成铝层时,铝层可以完全而没有任何空隙地填充开口。
虽然已经结合附图所示的本发明的实施例描述本发明,但本发明不局限于此。在不脱离本发明的范围和精神下可以进行各种各样的替换、修改和改变对本领域的技术人员来说是显而易见的。
在附图和说明书中,已有公开了本发明的实施例,虽然使用了专用术语,但仅仅按照一般和描述的意义使用这些术语,不是限制的目的,权利要求用于阐述本发明的范围。
本申请要求2007年1月18日提交的韩国专利申请No.2007-5732和2007年4月24日提交的韩国专利申请No.2007-39874的优先权,在此以引用方式并入其全部内容。
Claims (41)
1.一种半导体器件的制造方法,包括:
提供具有导电图案的半导体衬底;
在导电图案和半导体衬底上形成绝缘层;
对绝缘层进行构图以形成露出一部分导电图案的开口;
在开口的内壁和绝缘层的顶面上形成预扩散阻挡层;
向预扩散阻挡层提供氧原子以形成第一扩散阻挡层;和
在第一扩散阻挡层上形成金属层,
其中,金属层形成为填充由第一扩散阻挡层围绕的该开口。
2.如权利要求1所述的方法,其中将氧原子提供至预扩散阻挡层的晶界。
3.如权利要求1所述的方法,其中使用热氧处理工艺提供氧原子。
4.如权利要求1所述的方法,其中使用氧等离子体工艺提供氧原子。
5.如权利要求1所述的方法,其中使用O2气体、N2O气体、H2O气体、O2气体和H2气体的混合气体以及O3气体中的至少一种提供氧原子。
6.如权利要求1所述的方法,其中还包括在形成金属层之前在第一扩散阻挡层上形成第二扩散阻挡层。
7.如权利要求6所述的方法,其中第一和第二扩散阻挡层中的每一个由难熔金属层形成。
8.如权利要求7所述的方法,其中难熔金属层包括Ti、Ta、Nb、V、Zr、Hf、Mo、Re和W中的至少一种。
9.如权利要求7所述的方法,其中难熔金属层包括TiZr。
10.如权利要求6所述的方法,其中第一和第二扩散阻挡层中的每一个由难熔金属氮化物层形成。
11.如权利要求10所述的方法,其中难熔金属氮化物层包括TiN、TaN、NbN、VN、ZrN、HfN、MoN、ReN和WN之一。
12.如权利要求10所述的方法,其中难熔金属氮化物层包括TiZrN。
13.如权利要求1所述的方法,其中导电图案包括铜,金属层包括铝。
14.如权利要求6所述的方法,其中还包括:对金属层、第二扩散阻挡层和第一扩散阻挡层进行构图,以形成顺序堆叠的第一扩散阻挡图案、第二扩散阻挡图案和金属互连,所述金属互连形成为填充由第二扩散阻挡图案围绕的开口。
15.如权利要求14所述的方法,其中还包括在形成金属层之前在具有第二扩散阻挡层的衬底上形成抗沉积层,
其中抗沉积层形成在开口外面的第二扩散阻挡层的顶面和开口中的第二扩散阻挡层的上侧壁上,以露出开口中的第二扩散阻挡层的下侧壁,并且
在形成金属互连期间对抗沉积层进行构图,从而在金属互连下方形成抗沉积图案。
16.如权利要求15所述的方法,其中使用化学气相沉积工艺形成金属层,并且
在露出的第二扩散阻挡层上的金属层的沉积速率大于在抗沉积层上的金属层的沉积速率。
17.如权利要求16所述的方法,其中第二扩散阻挡层由第一金属氮化物层形成,抗沉积层由第二金属氮化物层形成,
并且第二金属氮化物层的含氮量大于第一金属氮化物层的含氮量。
18.如权利要求17所述的方法,其中第二扩散阻挡层和抗沉积层包括相同的难熔金属。
19.如权利要求16所述的方法,其中第二扩散阻挡层由难熔金属层形成,抗沉积层由难熔金属氮化物层形成。
20.如权利要求15所述的方法,其中使用化学气相沉积工艺形成第二扩散阻挡层,使用物理气相沉积工艺形成抗沉积层。
21.如权利要求15所述的方法,其中使用单个集群设备形成导电图案、预扩散阻挡层、第一扩散阻挡层、第二扩散阻挡层、抗沉积层和金属层。
22.一种半导体器件,包括:
包括导电图案的半导体衬底;
在导电图案和半导体衬底上的绝缘层,该绝缘层具有穿透绝缘层以露出一部分导电图案的开口;
填充该开口的金属互连;和
配置在金属互连和导电图案之间的第一扩散阻挡图案,
其中第一扩散阻挡图案含有氧原子。
23.如权利要求22所述的半导体器件,其中氧原子位于第一扩散阻挡图案的晶界中。
24.如权利要求22所述的半导体器件,其中导电图案包括铜,金属互连包括铝。
25.如权利要求22所述的半导体器件,其中还包括在第一扩散阻挡图案和金属互连之间的第二扩散阻挡图案。
26.如权利要求25所述的半导体器件,其中第一和第二扩散阻挡图案中的每一个包括难熔金属。
27.如权利要求26所述的半导体器件,其中难熔金属包括Ti、Ta、Nb、V、Zr、Hf、Mo、Re和W中的至少一个。
28.如权利要求26所述的半导体器件,其中难熔金属包括TiZr。
29.如权利要求25所述的半导体器件,其中第一和第二扩散阻挡图案中的每一个包括难熔金属氮化物。
30.如权利要求29所述的半导体器件,其中难熔金属氮化物层包括TiN、TaN、NbN、VN、ZrN、HfN、MoN、ReN和WN之一。
31.如权利要求29所述的半导体器件,其中难熔金属氮化物层包括TiZrN。
32.如权利要求25所述的半导体器件,其中第二扩散阻挡图案延伸到开口的侧壁上。
33.如权利要求32所述的半导体器件,其中还包括配置在开口中的第二扩散阻挡图案的上侧壁和开口中的金属互连的上侧壁之间的抗沉积图案,
其中开口中的第二扩散阻挡图案的下侧壁与金属互连直接接触。
34.如权利要求33所述的半导体器件,其中第二扩散阻挡图案包括第一金属氮化物层,抗沉积图案包括第二金属氮化物层,
并且第二金属氮化物层的含氮量高于第一金属氮化物层的含氮量。
35.如权利要求34所述的半导体器件,其中第一和第二金属氮化物层包括相同的难熔金属。
36.如权利要求33所述的半导体器件,其中第二扩散阻挡图案包括难熔金属层,抗沉积图案包括难熔金属氮化物层。
37.一种半导体集群设备,包括:
配置成在具有开口的衬底上形成预扩散阻挡层、向预扩散阻挡层提供氧原子以形成第一扩散阻挡层、和/或在第一扩散阻挡层上形成第二扩散阻挡层的第一腔室;
配置成在开口中的第二扩散阻挡层的上侧壁和开口外的第二扩散阻挡层的顶面上形成抗沉积层,从而露出开口中的第二扩散阻挡层的下侧壁的第二腔室;和
配置成在具有抗沉积层的衬底上形成金属层以填充开口的第三腔室。
38.如权利要求37所述的半导体集群设备,其中还包括:
第四腔室;和
第五腔室,
其中第一腔室配置成形成预扩散阻挡层,其中第四腔室配置成提供氧原子,并且第五腔室配置成形成第二扩散阻挡层。
39.如权利要求38所述的半导体集群设备,其中将第四腔室配置为清洁腔室、脱气腔室和/或冷却室。
40.如权利要求39所述的半导体集群设备,其中清洁腔室配置成清洁具有开口的衬底的表面。
41.如权利要求37所述的半导体集群设备,其中衬底具有绝缘层,并且开口定位成穿透绝缘层。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070005732 | 2007-01-18 | ||
KR5732/07 | 2007-01-18 | ||
KR39874/07 | 2007-04-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101312154A true CN101312154A (zh) | 2008-11-26 |
Family
ID=39822314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008101277622A Pending CN101312154A (zh) | 2007-01-18 | 2008-01-18 | 具有金属互连的半导体器件、制造方法及半导体集群设备 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100874442B1 (zh) |
CN (1) | CN101312154A (zh) |
TW (1) | TW200834816A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101794861A (zh) * | 2009-01-29 | 2010-08-04 | 索尼公司 | 半导体存储装置及其制造方法 |
CN103165483A (zh) * | 2013-02-20 | 2013-06-19 | 上海华力微电子有限公司 | 一种减少铝衬垫表面缺陷的方法 |
CN103258810A (zh) * | 2013-05-10 | 2013-08-21 | 江苏物联网研究发展中心 | 一种减少硅通孔电镀铜后晶圆表面过电镀的方法 |
CN103456772A (zh) * | 2012-06-04 | 2013-12-18 | 南亚科技股份有限公司 | 半导体装置及其制备方法 |
CN105006467A (zh) * | 2014-04-25 | 2015-10-28 | 台湾积体电路制造股份有限公司 | 金属接触结构及其形成方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101088813B1 (ko) | 2008-07-25 | 2011-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 및 그 형성방법 |
-
2007
- 2007-04-24 KR KR20070039874A patent/KR100874442B1/ko not_active IP Right Cessation
-
2008
- 2008-01-17 TW TW97101779A patent/TW200834816A/zh unknown
- 2008-01-18 CN CNA2008101277622A patent/CN101312154A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101794861A (zh) * | 2009-01-29 | 2010-08-04 | 索尼公司 | 半导体存储装置及其制造方法 |
CN103456772A (zh) * | 2012-06-04 | 2013-12-18 | 南亚科技股份有限公司 | 半导体装置及其制备方法 |
CN103165483A (zh) * | 2013-02-20 | 2013-06-19 | 上海华力微电子有限公司 | 一种减少铝衬垫表面缺陷的方法 |
CN103165483B (zh) * | 2013-02-20 | 2015-08-19 | 上海华力微电子有限公司 | 一种减少铝衬垫表面缺陷的方法 |
CN103258810A (zh) * | 2013-05-10 | 2013-08-21 | 江苏物联网研究发展中心 | 一种减少硅通孔电镀铜后晶圆表面过电镀的方法 |
CN103258810B (zh) * | 2013-05-10 | 2015-07-08 | 华进半导体封装先导技术研发中心有限公司 | 一种减少硅通孔电镀铜后晶圆表面过电镀的方法 |
CN105006467A (zh) * | 2014-04-25 | 2015-10-28 | 台湾积体电路制造股份有限公司 | 金属接触结构及其形成方法 |
CN105006467B (zh) * | 2014-04-25 | 2018-03-23 | 台湾积体电路制造股份有限公司 | 金属接触结构及其形成方法 |
US10825724B2 (en) | 2014-04-25 | 2020-11-03 | Taiwan Semiconductor Manufacturing Company | Metal contact structure and method of forming the same in a semiconductor device |
US11854874B2 (en) | 2014-04-25 | 2023-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal contact structure and method of forming the same in a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW200834816A (en) | 2008-08-16 |
KR100874442B1 (ko) | 2008-12-17 |
KR20080068509A (ko) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100386034B1 (ko) | 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법 | |
US20080174021A1 (en) | Semiconductor devices having metal interconnections, semiconductor cluster tools used in fabrication thereof and methods of fabricating the same | |
US7679123B2 (en) | Integrated circuit devices including a capacitor | |
CN101312154A (zh) | 具有金属互连的半导体器件、制造方法及半导体集群设备 | |
US8410468B2 (en) | Hollow GST structure with dielectric fill | |
US6518177B1 (en) | Method of manufacturing a semiconductor device | |
US7341908B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI334220B (en) | Mim capacitor integrated into the damascens structure and method of making thereof | |
US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
EP1020901B1 (en) | Method for making an integrated circuit capacitor including tantalum pentoxide | |
US6833625B1 (en) | Self-aligned barrier formed with an alloy having at least two dopant elements for minimized resistance of interconnect | |
EP1760771A1 (en) | Semiconductor device and method for fabricating the same | |
US20120168709A1 (en) | Single mask adder phase change memory element | |
US6225213B1 (en) | Manufacturing method for contact hole | |
US7564133B2 (en) | Semiconductor device and method for fabricating the same | |
US6171960B1 (en) | Method of fabricating copper interconnection | |
EP1282168B1 (en) | Semiconductor device and its fabrication method | |
US6964922B2 (en) | Methods for forming metal interconnections for semiconductor devices having multiple metal depositions | |
US20090256177A1 (en) | Semiconductor device including an ohmic layer | |
CN108206158A (zh) | 钴填充金属化的器件和方法 | |
US7629239B2 (en) | Method of fabricating a semiconductor device with a dopant region in a lower wire | |
CN101211892B (zh) | 半导体器件的多层金属布线及其形成方法 | |
US6573179B1 (en) | Forming a strong interface between interconnect and encapsulation to minimize electromigration | |
US6674171B2 (en) | Semiconductor device with a low resistance wiring | |
KR20040053457A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081126 |