CN104916657B - 非易失性存储器器件及其制造方法 - Google Patents
非易失性存储器器件及其制造方法 Download PDFInfo
- Publication number
- CN104916657B CN104916657B CN201410282792.6A CN201410282792A CN104916657B CN 104916657 B CN104916657 B CN 104916657B CN 201410282792 A CN201410282792 A CN 201410282792A CN 104916657 B CN104916657 B CN 104916657B
- Authority
- CN
- China
- Prior art keywords
- interconnection
- layer
- metal ion
- current
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims abstract description 7
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 82
- 239000010410 layer Substances 0.000 claims description 212
- 239000011229 interlayer Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及非易失性存储器器件及其制造方法。根据一个实施例，非易失性存储器器件包括：在第一方向延伸的第一互连；在第二方向延伸的第二互连，以及所述第二互连的下端位于所述第一互连之上；在第三方向延伸的多个第三互连，以及所述第三互连被布置在所述第二方向；在所述第二互连和所述第三互连之间提供的电流限制层；在所述电流限制层和所述第三互连之间提供的金属离子源层；在所述电流限制层和所述第三互连之间提供的电阻改变层；以及在所述第一互连和所述第二互连的所述下端之间提供的选择器。
Description
相关申请的交叉引用
本申请基于在2014年3月10日提交的美国临时专利申请61/950419，并且要求其优先权，通过引用将其全部内容并入本文中。
技术领域
本文描述的实施例通常涉及非易失性存储器器件及其制造方法。
背景技术
随着半导体器件的集成度的日益提高，LSI元件的电路图形变得更精细。为了使图形更精细，不仅需要降低线路宽度，还需要提高图形的尺寸精度和位置精度。同样对于存储器器件，需要保持对在微细单元中的更小的区域中的存储器所必需的特定量的电荷。
作为克服此问题的技术，存在使用电阻改变层形成存储器基元的非易失性存储器器件。非易失性存储器器件具有三维层叠结构，并且因此与利用二维平面的存储器基元相比，可以增加集成度。由于增加了集成度，这样的非易失性存储器器件要具有更高的可靠性。
发明内容
本发明提供具有高可靠性的非易失性存储器器件。
根据一个实施例，非易失性存储器器件包括：在第一方向延伸的第一互连；在与所述第一方向交叉的第二方向延伸的第二互连，以及所述第二互连的下端位于所述第一互连之上；在第三方向延伸的多个第三互连，所述第三方向与所述第一方向和所述第二方向交叉，并且所述第三互连被布置在所述第二方向；在所述第二互连和所述第三互连之间提供的电流限制层；在所述电流限制层和所述第三互连之间提供的金属离子源层；以及在所述第一互连和所述第二互连的所述下端之间提供的选择器。
附图说明
图1A为示出了根据第一实施例的非易失性存储器器件的示意性立体视图，并且图1B为示出了根据第一实施例的非易失性存储器器件的等效电路图；
图2为示出了根据第一实施例的非易失性存储器器件的示意性截面视图；
图3A和图3B为描述了根据第一实施例的存储器元件的操作的示意性视图；
图4A至图9B为示出了根据第一实施例的非易失性存储器器件的制造工艺的示意性视图；
图10为示出了根据第二实施例的非易失性存储器器件的示意性截面视图；
图11为示出了根据第三实施例的非易失性存储器器件的示意性截面视图；
图12A至图13B为示出了根据第三实施例的非易失性存储器器件的制造工艺的示意性截面视图；
图14A和图14B为示出了根据第四实施例的非易失性存储器器件的示意性截面视图；以及
图15A和图15B为示出了根据第五实施例的非易失性存储器器件的示意性截面视图。
具体实施方式
下文中，将参考附图描述实施例。在下面的描述中，相同的部件用同样的标号标记，并且部件被一次描述之后，其描述被酌情省略。
第一实施例
首先，描述了带有三维结构的包括在非易失性存储器器件1A内的存储器基元阵列11的概述。
图1A为示出了根据第一实施例的非易失性存储器器件的示意性立体视图，并且图1B为示出了根据第一实施例的非易失性存储器器件的等效电路图。
非易失性存储器器件1A包括具有三维结构的存储器基元阵列11。存储器基元阵列11包括全局位线10(第一互连)、局域位线20(第二互连)、字线30(第三互连)、存储器元件40和选择器50。
多个存储器元件40被三维地布置在存储器基元阵列11中。
多个全局位线10在X方向(第一方向)延伸，并且被布置在Y方向(第三方向)。多个局域位线20在Z方向(第二方向)延伸，并且被布置在Y方向。多个字线30在Y方向延伸，并且被布置在Z方向。
非易失性存储器器件1A为交叉点型非易失性存储器器件。换而言之，将存储器元件40提供到使每个多个局域位线20和每个多个位线30彼此交叉的位置。存储器元件40根据施加的电压改变其电阻(稍后描述)。
在局域位线20和全局位线10之间提供选择器50。例如，选择器50为具有栅极电极的薄膜晶体管。每个全局位线10、局域位线20和字线30包括钨(W)、铝(Al)、铜(Cu)、钛(Ti)、多晶硅、石墨烯、碳纳米管等中的至少一种。
非易失性存储器器件1A包括控制电路单元15。将控制电路单元15设置在存储器基元阵列11周围的外围电路区域(未示出)中。通过控制电路单元15施加电压到每个全局位线10、字线30和选择器50的栅极电极。
控制电路单元15供应指定的电势到全局位线10和字线30。控制电路单元15可以转换特定的选择器50到开状态以供应电势到连接到选择器50的局域位线20。从而，将电压跨存储器元件40施加，该存储器元件40被设置在选定的局域位线20和与其交叉的字线30之间。
控制电路单元15可以进行这样的设置，使得字线30处的电势高于局域位线20处的电势，以及字线30处的电势低于局域位线20处的电势。从而，可以在存储器元件40中存储数据或者擦除数据。
这里，其中作为选定的存储器基元的选定的位从高电阻状态被改写为低电阻状态的操作被称为设置操作，并且其中从低电阻状态改写为高电阻状态的操作被称为复位操作。
现在将详细描述非易失性存储器器件1A的截面结构。
图2为示出了根据第一实施例的非易失性存储器器件的示意性截面视图。
图2示出了非易失性存储器器件1A(存储器基元阵列11)的沿着图1A的X-Z平面的截面。
尽管在图2示出了五个字线30，这仅是实例并且字线30的数量不限于此。
在非易失性存储器器件1A中，局域位线20在与X方向交叉的Z方向延伸。局域位线20的下端20d位于全局位线10之上。多个字线30在与X方向和Z方向交叉的Y方向延伸，并且被布置在Z方向。
在局域位线20和多个字线30之间提供电流限制层22。电流限制层22在Z方向延伸，并且与局域位线20接触。电流限制层22是带有导电性的高电阻层。例如，电流限制层22包括Mo、W、Ta、Ti、Si、Ge、C、Ga、As、N、P等等中的至少一种元素。例如，电流限制层22的电阻率为1Ω·cm至108Ω·cm，并且可以通过调整元素组成比将其设置为所希望的值。
在电流限制层22和多个字线30之间提供金属离子源层24。在第一实施例中，金属离子源层24在Z方向延伸。在Z方向的相邻字线30之间的位置和电流限制层22之间提供金属离子源层24。在电流限制层22和电阻改变层26之间提供金属离子源层24。例如，金属离子源层24包括Au、Ag、Pd、Ir、Pt、W、Hf、Zr、Ti、Ni、Co、Al、Cr、Cu等等中的至少一种元素。
在金属离子源层24和多个字线30之间提供电阻改变层26。在电阻改变层26中，可以通过从金属离子源层24释放的金属离子扩散到电阻改变层26中，改变电阻值。
电阻改变层26的实例为含硅层。例如，电阻改变层26包括氧化硅(SiOx)、多晶硅等等。电阻改变层26可为氧化硅膜和多晶硅膜的层叠体。使用这样的含硅层作为电阻改变层26的基体。电阻改变层不限于含硅层。也可使用GeSbTe、HfOx、AlOx等等。通过将从金属离子源层24释放的金属离子扩散到基体中，或者将扩散的金属离子返回到金属离子源层24(稍后描述)，改变电阻改变层26的电阻。
存储器元件40为图2中用虚线围住的部分。在局域位线20和字线30之间提供存储器元件40。例如，存储器元件40包括电流限制层22、金属离子源层24和电阻改变层26。
在全局位线10和局域位线20的下端20d之间提供选择器50。
在全局位线10和字线30之间提供层间绝缘膜60。在Z方向的相邻的字线30之间提供层间绝缘膜61。在最上的字线30上提供层间绝缘膜62。
现在将描述存储器元件40的操作。
图3A和图3B为描述了根据第一实施例的存储器元件的操作的示意性视图。
图3A和图3B示出了存储器元件的操作实例。这里，金属离子源层24可以使用Au、Cu、Ni等等；在下面的描述中，金属离子源层24包括Ag作为实例。
首先，如图3A所示，在字线30和局域位线20之间施加指定的电压。在此，相对于字线30，施加高电势到局域位线20。从而，从金属离子源层24释放金属离子(例如，Ag离子)24a到电阻改变层26侧，并且形成含Ag离子24a的丝24f。
当通过连续施加的电压，丝24f的下端接近字线30时，存储器元件40的电阻从高电阻状态“0”转变为低电阻状态“1”，并且在存储器元件40上进行数据的写入。此操作被称为设置操作。当设置操作进行时的电压被称为设置电压，并且在设置电压施加时，流经存储器元件40的电流被称为设置电流。经过设置操作后的存储器元件40的状态被称为设置状态。
在设置操作中，通过插入电流限制层22，适当地抑制流经字线30和局域位线20之间的电流，并且抑制丝24f的厚度以使其不至于过厚。
接着，在图3B中，将相对于字线30的低电势施加到局域位线20。从而，金属离子24a从电阻改变层26返回到金属离子源层24侧，并且丝24f的下端移动离开字线30。换而言之，丝24f和字线30变为非接触。从而，存储器元件40的电阻从低电阻状态“1”转变为高电阻状态“0”，并且擦除了写入存储器元件40中的数据。
如同上述，这种操作被称为复位操作。存储器元件40在复位操作之后的状态被称为复位状态。
图4A至图9B为示出了根据第一实施例的非易失性存储器器件的制造工艺的示意性视图。数字带A的图示出了示意性界面视图，并且数字带B的图示出了示意性平面视图。
首先，如图4A和4B所示，通过选择器50在全局位线10上形成第一层叠体70。在第一层叠体70中，在Z方向交替层叠字线30和层间绝缘膜61。第一层叠体70包括层间绝缘膜60和62。
在此阶段中，如图1A所示，全局位线10在X方向延伸，并且被布置在Y方向。字线30处于被处理成线配置之前的状态，并且为在X-Y平面延伸的导电层。
接着，如5A和5B所示，通过RIE(反应离子刻蚀)在第一层叠体70中形成沟槽75。沟槽75被在Z方向挖掘，并且在Y方向延伸。
通过形成沟槽75，暴露位于沟槽75的底部75b的选择器50。通过用沟槽75在X方向分离的第一层叠体70，形成在Y方向延伸并且被布置在Z方向的多个字线30。
接着，如图6A和6B所示，通过CVD(化学气相沉积)、ALD(原子层沉积)、镀敷等等，在沟槽75的内侧表面75w和底部75b上形成电阻改变层26。
接着，如7A和7B所示，通过RIE去除在沟槽75的底部75b上沉积的电阻改变层26。从而，再次暴露选择器50。由于电阻改变层26的电阻值高，从沟槽75的底部75b去除电阻改变层26改善了选择器50和局域位线20之间的电接触。
在本实施例中，从沟槽75的底部75b去除沉积的涂层的工艺被称为底部蚀刻。
随后，通过CVD、ALD、镀敷等等将金属离子源层24沉积在电阻改变层26和沟槽75的底部75b上，并且进行金属离子源层24的底部蚀刻。随后，通过CVD、ALD、镀敷等等将电流限制层22沉积在金属离子源层24和沟槽75的底部75b上，并且进行电流限制层22的底部蚀刻。随后，通过CVD、ALD、镀敷等等将局域位线20沉积在电流限制层22和沟槽75的底部75b上。必要时，在这些涂层被层叠的层叠体的上表面进行CMP(化学机械抛光)，并且将上表面平坦化。此状态在图8A和图8B中示出。
从而，在沟槽75中形成第二层叠体71。在第二层叠体71中，局域位线20、电流限制层22、金属离子源层24和电阻改变层26被层叠在X方向。
这里，局域位线20与选择器50相接触，并且在Y方向延伸。在此阶段中，局域位线20处于被处理成线配置之前的状态，并且为在Y-Z平面延伸的层。在局域位线20和多个字线30之间提供电流限制层22，并且该电流限制层22与局域位线20相接触。
在电流限制层22和多个字线30之间提供金属离子源层24。在金属离子源层24和多个字线30之间提供电阻改变层26。
接着，如图9A和9B所示，在第二层叠体71中形成沟槽76以在Y方向分离第二层叠体71。通过这样的制造工艺，形成图1A所示的非易失性存储器器件1A。
在非易失性存储器器件1A中，由于在金属离子源层24和多个字线30之间提供电阻改变层26，布置在Z方向的多个字线30未电短路。
例如，在电阻改变层26和多个字线30之间提供在Z方向延伸的金属离子源层24的结构中，布置在Z方向的多个字线30将通过金属离子源24彼此短路。随后，这种结构将不能用作非易失性存储器器件。
在非易失性存储器器件1A中，在局域位线20和金属离子源层24之间插入电流限制层22。电流限制层22作为所谓的阻挡层，以防止局域位线20和金属离子源层24之间的金属相互扩散。
这样，第一实施例提供了具有高可靠性的非易失性存储器器件1A。
第二实施例
图10为示出了根据第二实施例的非易失性存储器器件的示意性截面视图。
在根据第二实施例的非易失性存储器器件2A中，全局位线10在X方向延伸。局域位线20在Z方向延伸，并且其下端20d位于全局位线10之上。多个字线30在Y方向延伸，并且被布置在Z方向。在全局位线10和局域位线20的下端20d之间提供选择器50。
金属离子源层24与局域位线20相接触，并且被提供在局域位线20和多个字线30之间。在金属离子源层24和多个字线30之间提供电阻改变层26。
在非易失性存储器器件2A中，在选择器50和局域位线20的下端20d之间提供电流限制层23。例如，电流限制层23的组成与电流限制层22的组成相同。在将多个字线30和层间绝缘膜60至62形成在选择器50上之前，在选择器50上形成电流限制层23。
在非易失性存储器器件2A中，在选择器50和局域位线20之间提供电流限制层23。从而，在设置操作中，在字线30和局域位线20之间不会有过量电流流动。
在第二实施例中，在局域位线20下设置电流限制层23。从而，可以省略第二层叠体71中的电流限制层22，并且因而减小第二层叠体71的厚度以使非易失性存储器器件在X方向按比例缩减。
第三实施例
图11为示出了根据第三实施例的非易失性存储器器件的示意性截面视图。
在根据第三实施例的非易失性存储器器件3A中，全局位线10在X方向延伸。局域位线20在Z方向延伸，并且其下端20d位于全局位线10之上。多个字线30在Y方向延伸，并且被布置在Z方向。在全局位线10和局域位线20的下端20d之间提供选择器50。
电流限制层22与局域位线20相接触，并且被提供在局域位线20和多个字线30之间。在电流限制层22和多个字线30之间提供电阻改变层26。
在非易失性存储器器件3A中，在电流限制层22和金属离子源层25之间提供电阻改变层26。选择性地将金属离子源层25与字线30的侧部30w相接触。金属离子源层25的组成与金属离子源层24的组成相同。在电阻改变层26和每个多个字线30之间提供金属离子源层25。未在相邻字线30之间的位置和电阻改变层26之间提供金属离子源层25。换而言之，在电阻改变层26和多个字线30之间提供金属离子源层25，并且沿着局域位线20，在相邻字线30之间分开金属离子源层25。换而言之，在电阻改变层26和多个字线30之间提供金属离子源层25。沿着局域位线20，在相邻字线30之间分开金属离子源层25。
图12A至图13B为示出了根据第三实施例的非易失性存储器器件的制造工艺的示意性截面视图。
首先，如图12A所示，在第一层叠体70中形成沟槽75。沟槽75被在Z方向挖掘，并且在Y方向延伸。
接着，如图12B所示，在暴露在沟槽75的字线30的侧部30w上进行侧蚀刻。从而，在字线30的侧部30w和沟槽75的内侧表面75w之间形成高度(level)差。
接着，如图13A所示，通过选择性的CVD或者选择性的镀敷，选择性地在字线30的侧部30w上形成金属离子源层25。
此后，如图13B所示，在沟槽75中形成电阻改变层26、电流限制层22和局域位线20。通过这样的制造工艺，在每个字线30的侧部30w选择性地形成金属离子源层25。
在非易失性存储器器件3A中，选择性地将金属离子源层25与每个字线30的侧部30w相接触。从而，从金属离子源层25释放的金属离子的扩散范围在要储存数据的存储器元件40内，并且金属离子不太可能扩散到其它存储器元件40。即，在非易失性存储器器件3A中，数据写入的可靠性得到进一步改善。
第四实施例
不进行上述的底部蚀刻来形成非易失性存储器器件也是可能的。
图14A和图14B为示出了根据第四实施例的非易失性存储器器件的示意性截面视图。
本例中，非易失性存储器器件1B具有如图14A所示的结构，在该结构中，在选择器50和局域位线20的下端20d之间提供金属离子源层24和电流限制层22。
关于电流限制层22，在局域位线20和多个字线30之间提供的电流限制层22与在选择器50和局域位线20的下端之间提供的电流限制层22，形成沿着局域位线20的连续层。
在电流限制层22和多个字线30之间提供的金属离子源层24与在选择器50和局域位线20的下端20d之间提供的金属离子源层24，形成连续的层。换而言之，金属离子源层24在电流限制层22和电阻改变层26之间被提供，也在选择器50和局域位线20的下端之间被提供，并且在电流限制层22和电阻改变层26之间提供的金属离子源层24与在选择器50和局域位线20的下端之间提供的金属离子源层24，沿着局域位线20形成连续的层。在金属离子源层24和多个字线30之间提供电阻改变层26。
非易失性存储器器件2B具有如图14B所示的结构，在该结构中，在电流限制层23和局域位线20的下端20d之间提供金属离子源层24。
这样的结构也包括在实施例中。
在图1A中，局域位线20在X-Y平面的截面为矩形；以及在图2中示例了在X方向对准的电流限制层22、金属离子源层24和电阻改变层26的结构。然而，实施例不限于此结构。
例如，这样的结构也是可能的，其中局域位线20在Z方向延伸并且具有圆柱形状，并且从局域位线20的中轴线依次径向地形成电流限制层22、金属离子源层24和电阻改变层26。
第五实施例
不进行上述的底部蚀刻的部分来形成非易失性存储器器件也是可能的。
图15A和图15B为示出了根据第五实施例的非易失性存储器器件的示意性截面视图。
图15A示出的非易失性存储器器件3B为图13B示出的非易失性存储器器件3A的修改实例。
在图15A示出的非易失性存储器器件3B中，在选择器50和局域位线20的下端20d之间提供电流限制层22。关于电流限制层22，在局域位线20和多个字线30之间提供的电流限制层22与在选择器50和局域位线20的下端之间提供的电流限制层22，沿着局域位线20形成连续的层。
在电阻改变层26和多个字线30之间提供金属离子源层25，并且沿着局域位线20在相邻字线30之间分开金属离子源层25。
在图15B所示的非易失性半导体器件3C中，从非易失性存储器器件3B去除电流限制层22，并且电阻改变层26与局域位线20相接触。在选择器50和局域位线20的下端20d之间提供电流限制层23。这样的结构也被包括在本实施例中。
已经参考实例描述了实施例。然而，实施例不限于这些实例。更具体地，本领域技术人员可以对这些实例在设计上进行恰当的修改。只要包括了实施例的特征，这样的修改也包括在实施例的范围内。上述实例所包括的部件以及布局、材料、条件、形状、尺寸等等不限于已经阐明的，还可以被恰当修改。
此外，只要技术上可行，上述实例所包括的部件可以被组合。只要包括了实施例的特征，这样的组合也包括在实施例的范围内。另外，本领域技术人员可以在实施例的精神内构思各种修改和变化。需要理解，这样的修改和变化也包含在实施例的范围内。
已经描述了某些实施例，这些实施例仅通过举例的方式展现，而且不旨在限制本发明的范围。事实上，本文所描述的新颖实施例可以以各种其它形式来实施；此外，可在不脱离本发明的精神下，做出以本文所描述的实施例的形式的各种省略、替代和改变。所附权利要求以及它们的等价物旨在覆盖落在本发明范围和精神内的此类形式或者修改。
Claims (17)
1.一种非易失性存储器器件，所述器件包括：
在第一方向延伸的第一互连；
在与所述第一方向交叉的第二方向延伸的第二互连，以及所述第二互连的下端位于所述第一互连之上；
在第三方向延伸的多个第三互连，所述第三方向与所述第一方向和所述第二方向交叉，并且所述第三互连被布置在第二方向；
在所述第二互连和所述第三互连之间提供的电流限制层；
在所述电流限制层和所述第三互连之间提供的金属离子源层；
在所述电流限制层和所述第三互连之间提供的电阻改变层；以及
在所述第一互连和所述第二互连的所述下端之间提供的选择器。
2.根据权利要求1的器件，其中，
在所述选择器和所述第二互连的所述下端之间提供所述电流限制层，以及
在所述第二互连和所述第三互连之间提供的所述电流限制层和在所述选择器和所述第二互连的所述下端之间提供的所述电流限制层，形成沿着所述第二互连的连续层。
3.根据权利要求1的器件，其中
在所述电流限制层和所述电阻改变层之间提供所述金属离子源层，并且在所述选择器和所述第二互连的所述下端之间提供所述金属离子源层，以及
在所述电流限制层和所述电阻改变层之间提供的所述金属离子源层和在所述选择器和所述第二互连的所述下端之间提供的所述金属离子源层，形成沿着所述第二互连的连续层。
4.根据权利要求1的器件，其中，所述电流限制层的电阻率为1Ω·cm至108Ω·cm。
5.根据权利要求2的器件，其中，在所述电流限制层和所述电阻改变层之间提供所述金属离子源层。
6.根据权利要求1的器件，其中
在所述电阻改变层和所述第三互连之间提供所述金属离子源层，以及
在所述第三互连中的相邻的所述第三互连之间沿着所述第二互连分开所述金属离子源层。
7.根据权利要求6的器件，其中
在所述选择器和所述第二互连的下端之间提供所述电流限制层，以及
在所述第二互连和所述第三互连之间提供的所述电流限制层和在所述选择器和所述第二互连的所述下端之间提供的所述电流限制层，形成沿着所述第二互连的连续层。
8.根据权利要求1的器件，其中，所述电阻改变层包括氧化硅膜。
9.根据权利要求1的器件，其中，从所述金属离子源层释放的金属离子能够扩散到所述电阻改变层中。
10.一种非易失性存储器器件，所述器件包括：
在第一方向延伸的第一互连；
在与所述第一方向交叉的第二方向延伸的第二互连，以及所述第二互连的下端位于所述第一互连之上；
在第三方向延伸的多个第三互连，所述第三方向与所述第一方向和所述第二方向交叉，并且所述第三互连被布置在所述第二方向；
在所述第一互连和所述第二互连的所述下端之间提供的选择器；
在所述选择器和所述第二互连的所述下端之间提供的电流限制层；
在所述第二互连和所述第三互连之间提供的金属离子源层；以及
在所述第二互连和所述第三互连之间提供的电阻改变层。
11.根据权利要求10的器件，其中，在所述金属离子源层和所述第三互连之间提供所述电阻改变层。
12.根据权利要求10的器件，其中，
在所述电阻改变层和所述第三互连之间提供所述金属离子源层，以及
在所述第三互连中的相邻的所述第三互连之间沿着所述第二互连分开所述金属离子源层。
13.根据权利要求10的器件，其中，
在所述电流限制层和所述第二互连的所述下端之间提供所述金属离子源层，以及
在所述第二互连和所述第三互连之间提供的所述金属离子源层和在所述选择器和所述第二互连的所述下端之间提供的所述金属离子源层，形成沿着所述第二互连的连续层。
14.根据权利要求10的器件，其中，所述电流限制层的电阻率为1Ω·cm至108Ω·cm。
15.根据权利要求10的器件，其中，所述电阻改变层包括氧化硅膜。
16.根据权利要求10的器件，其中，从所述金属离子源层释放的金属离子能够扩散到所述电阻改变层中。
17.一种用于制造非易失性存储器器件的方法，所述方法包括：
通过选择器在多个第一互连上形成第一层叠体，所述第一互连在第一方向延伸并且被布置在与所述第一方向交叉的第三方向，在所述第一层叠体中在与所述第一方向和所述第三方向交叉的第二方向上导电层和层间绝缘膜被交替地层叠；
在所述第一层叠体中形成在所述第二方向上挖掘并在所述第三方向延伸的沟槽，以暴露在所述沟槽的底部的所述选择器，并且通过用所述沟槽在所述第一方向分离所述第一层叠体形成在所述第三方向延伸并且被布置在所述第二方向的多个第三互连；
在所述沟槽中形成第二层叠体，
在所述第二层叠体中，
第二互连，与所述选择器接触，并且所述第二互连在所述第二方向延伸，
在所述第二互连和所述第三互连之间提供的电流限制层，以及所述电流限制层与所述第二互连接触，
在所述电流限制层和所述第三互连之间提供的金属离子源层，以及
在所述金属离子源层和所述第三互连之间或者在所述电流限制层和所述金属离子源层之间提供的电阻改变层
被层叠在所述第一方向；以及
在第三方向分离所述第二层叠体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201461950419P | 2014-03-10 | 2014-03-10 | |
| US61/950,419 | 2014-03-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104916657A CN104916657A (zh) | 2015-09-16 |
| CN104916657B true CN104916657B (zh) | 2018-04-03 |
Family
ID=53492064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410282792.6A Active CN104916657B (zh) | 2014-03-10 | 2014-06-23 | 非易失性存储器器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9076723B1 (zh) |
| CN (1) | CN104916657B (zh) |
| TW (1) | TWI540707B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017005097A (ja) * | 2015-06-10 | 2017-01-05 | ソニー株式会社 | メモリデバイスおよびメモリシステム |
| JP2017168661A (ja) * | 2016-03-16 | 2017-09-21 | 東芝メモリ株式会社 | 半導体記憶装置 |
| JP2018133436A (ja) * | 2017-02-15 | 2018-08-23 | 東芝メモリ株式会社 | 記憶装置 |
| EP3621126B1 (en) * | 2018-09-05 | 2021-06-16 | IMEC vzw | Manufacturing of an integrated electronic circuit which includes a component based on metal ion migration and reduction |
| JP2020155610A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
| KR102674105B1 (ko) | 2019-12-12 | 2024-06-12 | 에스케이하이닉스 주식회사 | 가변 저항 소자를 포함하는 반도체 장치 |
| KR20210117556A (ko) * | 2020-03-19 | 2021-09-29 | 에스케이하이닉스 주식회사 | 저항 변화 요소를 구비하는 3차원 구조의 비휘발성 메모리 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1697195A (zh) * | 2003-11-28 | 2005-11-16 | 索尼株式会社 | 存储器件和存储装置 |
| CN101794861A (zh) * | 2009-01-29 | 2010-08-04 | 索尼公司 | 半导体存储装置及其制造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8242478B2 (en) | 2006-06-26 | 2012-08-14 | Nec Corporation | Switching device, semiconductor device, programmable logic integrated circuit, and memory device |
| JP5558090B2 (ja) * | 2009-12-16 | 2014-07-23 | 株式会社東芝 | 抵抗変化型メモリセルアレイ |
| WO2011158821A1 (ja) | 2010-06-16 | 2011-12-22 | 日本電気株式会社 | 半導体装置、および半導体装置の製造方法 |
| US9059401B2 (en) | 2010-12-14 | 2015-06-16 | Sandisk 3D Llc | Three dimensional non-volatile storage with three device driver for row select |
| US8426306B1 (en) | 2010-12-31 | 2013-04-23 | Crossbar, Inc. | Three dimension programmable resistive random accessed memory array with shared bitline and method |
| KR20130004784A (ko) | 2011-07-04 | 2013-01-14 | 삼성전자주식회사 | 저항 변화 체를 갖는 비-휘발성 메모리 소자 및 그 제조방법 |
| US8693241B2 (en) | 2011-07-13 | 2014-04-08 | SK Hynix Inc. | Semiconductor intergrated circuit device, method of manufacturing the same, and method of driving the same |
| JP5537524B2 (ja) | 2011-09-22 | 2014-07-02 | 株式会社東芝 | 抵抗変化メモリ |
| US9117515B2 (en) * | 2012-01-18 | 2015-08-25 | Macronix International Co., Ltd. | Programmable metallization cell with two dielectric layers |
| US8664632B2 (en) * | 2012-01-31 | 2014-03-04 | Kabushiki Kaisha Toshiba | Memory device |
| JP2013187336A (ja) * | 2012-03-07 | 2013-09-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2013201405A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 不揮発性記憶装置 |
| US9018613B2 (en) * | 2012-08-14 | 2015-04-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device with a memory cell block including a block film |
| US9437266B2 (en) * | 2012-11-13 | 2016-09-06 | Macronix International Co., Ltd. | Unipolar programmable metallization cell |
| JP2014179571A (ja) * | 2013-03-15 | 2014-09-25 | Toshiba Corp | 抵抗変化型記憶装置 |
| JP2014216553A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社東芝 | 抵抗変化型記憶装置 |
| JP2015018591A (ja) * | 2013-07-12 | 2015-01-29 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2014
- 2014-06-09 US US14/299,561 patent/US9076723B1/en active Active
- 2014-06-23 CN CN201410282792.6A patent/CN104916657B/zh active Active
- 2014-06-24 TW TW103121769A patent/TWI540707B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1697195A (zh) * | 2003-11-28 | 2005-11-16 | 索尼株式会社 | 存储器件和存储装置 |
| CN101794861A (zh) * | 2009-01-29 | 2010-08-04 | 索尼公司 | 半导体存储装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104916657A (zh) | 2015-09-16 |
| TWI540707B (zh) | 2016-07-01 |
| US9076723B1 (en) | 2015-07-07 |
| TW201535684A (zh) | 2015-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104916657B (zh) | 非易失性存储器器件及其制造方法 | |
| CN103262240B (zh) | 非易失性存储元件及其制造方法 | |
| US20220263024A1 (en) | Semiconductor memory device and method for manufacturing same | |
| US8822968B2 (en) | Nonvolatile memory device and method for manufacturing same | |
| US9679946B2 (en) | 3-D planes memory device | |
| US8242479B2 (en) | Nonvolatile memory apparatus and manufacturing method thereof | |
| US20160093800A1 (en) | Memory device | |
| US9257484B2 (en) | Non-volatile memory device and method of manufacturing the same | |
| US9257486B2 (en) | RRAM array having lateral RRAM cells and vertical conducting structures | |
| US9735201B2 (en) | Memory device | |
| CN112689894A (zh) | 非易失性半导体存储装置及其制造方法 | |
| JP5684104B2 (ja) | メタルブリッジ型記憶装置の製造方法 | |
| US8258494B2 (en) | Nonvolatile memory device and method for manufacturing same | |
| US10157964B2 (en) | Memory device and method for manufacturing the same | |
| JP2013120845A (ja) | メタルブリッジ型記憶装置 | |
| EP4152328A1 (en) | Memory device | |
| US9679945B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| US9966385B2 (en) | Semiconductor memory device | |
| JP2014146776A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2014150234A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2023043636A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170802 Address after: Tokyo, Japan Applicant after: TOSHIBA MEMORY Corp. Address before: Tokyo, Japan Applicant before: Toshiba Corp. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan Patentee after: TOSHIBA MEMORY Corp. Address before: Tokyo, Japan Patentee before: Japanese businessman Panjaya Co.,Ltd. Address after: Tokyo, Japan Patentee after: Kaixia Co.,Ltd. Address before: Tokyo, Japan Patentee before: TOSHIBA MEMORY Corp. |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211013 Address after: Tokyo, Japan Patentee after: Japanese businessman Panjaya Co.,Ltd. Address before: Tokyo, Japan Patentee before: TOSHIBA MEMORY Corp. |
|
| TR01 | Transfer of patent right |