JP2013187336A - 不揮発性半導体記憶装置 - Google Patents

Abstract

【課題】整流特性が良好で、スイッチング特性の耐久性が高い、ＣＢＲＡＭを提供する。
【解決手段】本発明の実施形態に係る不揮発性半導体記憶装置は、ワード線ＷＬ、第１の電極３、イオン拡散層２、第２の電極１、及びビット線ＢＬを備える。ワード線は、第１の方向に延伸する導電性材料からなる。第１の電極は、ワード線上に設けられワード線に電気的に接続される。イオン拡散層は、高抵抗であり、第１の電極上に設けられ、第１の電極に電気的に接続される。第２の電極は、イオン拡散層上に設けられ、第１の電極に比べて正の電圧が印加されるとイオン拡散層中に金属を供給する。ビット線は、第２の電極上に設けられ、第２の電極に電気的に接続され、第１の方向と直交する第２の方向に延伸する導電性材料からなる。第２の電極は、イオン拡散層中に供給される金属により構成される。イオン拡散層は、ワード線側でビット線側よりも高濃度に酸素を含有する。
【選択図】図１

Description

本発明の実施の形態は、クロスポイント型メモリセルを備える不揮発性半導体記憶装置に関する。

現在主流の不揮発性半導体記憶装置では、ＮＡＮＤ型フラッシュメモリに代表されるように、メモリセルは電荷蓄積型トランジスタにより構成される。電荷蓄積型トランジスタでは、チャネル層とゲート電極との間の絶縁膜中に電荷蓄積層が形成される。この電荷蓄積層に電荷が蓄積することで、電荷蓄積型トランジスタの閾値電圧が変化する。これを利用して、情報の書き込み及び読み出しが行われる。このような不揮発性半導体記憶装置において大容量化を図るためには、電荷蓄積型トランジスタのさらなる微細化が必要となる。しかしながら、電荷を保持する絶縁膜を薄膜化するほどリーク電流が増大するため、電荷保持能力が劣化してしまう。このため、電荷蓄積型トランジスタをメモリセルとする不揮発性半導体記憶装置では、大容量化が困難となりつつある。

そこで、ワード線とビット線との交差部に、可変抵抗素子をメモリ素子として含む、クロスポイント型メモリセルを、アレイ状にメモリセルアレイ内に備えた不揮発性半導体記憶装置が注目されている。このような不揮発性半導体記憶装置では、メモリセルの抵抗値の変化を情報として利用するため、電荷蓄積型のメモリセルの場合に比べて、微細化による記憶保持動作の劣化が少ない。そのため、クロスポイント型メモリセルを備える不揮発性半導体記憶装置は、大容量化に期待される。特に、ＣＢＲＡＭ（Conductive Bridging Randam Access Memory）が、クロスポイント型不揮発性半導体記憶装置として期待されている。ＣＢＲＡＭでは、メモリセルの両電極間に挟まれた拡散層中に金属イオンを拡散させて、両電極間を接続する電流パスの形成を制御することによりメモリセルの抵抗値の変化を起こす。さらに、ＣＢＲＡＭのメモリセルは、可変抵抗の特性と合わせて整流特性を備える。クロスポイント型不揮発性半導体装置では、一般に、読み出し動作の際に、非選択メモリセルでは逆バイアスが印加されるため、非選択メモリセルへ流れる電流を抑制する必要がある。このため、メモリセルに直列にダイオードなどの整流素子を接続する必要がある。ＣＢＲＡＭでは、メモリセル自身が整流特性を備えているため、さらに整流素子を接続させる必要がない。このため、ＣＢＲＡＭは、メモリセルの構造が簡素化されるため、大容量化に期待される。

しかしながら、メモリセルのサイズが１０ｎｍ以下となると、金属イオンの拡散による電流パスの形成の制御が難しくなる。金属イオンが拡散層へ拡散しすぎて、メモリセルのＯＮ状態とＯＦＦ状態とを繰り返すスイッチング特性のバラツキが増大したり、スイッチング特性の耐久性が劣化したりする。メモリセルサイズが小さくなるほど、金属イオンの過度の拡散の影響が大きい。また、メモリセルの低抵抗化により整流特性も劣化し、逆方向電流が増大する。一方、イオン拡散層を金属イオンの拡散を抑制する材料で構成すると、金属イオンの拡散源となる電極との密着性が悪くなる。この結果、製造段階で電極とイオン拡散層との界面にボイドが発生し、セルの歩留まり低下や故障の原因となる。金属イオン源となる電極とイオン拡散層との界面の密着性がよく、整流特性が良好で、スイッチング特性の耐久性が高い、メモリセルを備えるＣＢＲＡＭが望まれる。

特開２００７−３２９２７３号公報

整流特性が良好で、スイッチング特性の耐久性が高い、メモリセルを備えるＣＢＲＡＭを提供する。

本発明の実施形態に係る不揮発性半導体記憶装置は、ワード線と、第１の電極と、イオン拡散層と、第２の電極と、ビット線と、を備える。ワード線は、第１の方向に延伸する導電性材料からなる。第１の電極は、ワード線上に設けられワード線に電気的に接続される。イオン拡散層は、高抵抗であり、ワード線と反対側で第１の電極上に設けられ、第１の電極に電気的に接続される。第２の電極は、ワード線と反対側でイオン拡散層上に設けられ、第１の電極に比べて正の電圧が印加されるとイオン拡散層中に金属を供給する。ビット線は、ワード線と反対側で第２の電極上に設けられ、第２の電極に電気的に接続され、第１の方向と直交する第２の方向に延伸する導電性材料からなる。第２の電極は、イオン拡散層中に供給される金属により構成される。イオン拡散層は、ワード線側でビット線側よりも高濃度に酸素を含有する。

第１の実施形態に係る不揮発性半導体記憶装置の要部模式断面図。 第１の実施形態に係る不揮発性半導体記憶装置の要部模式斜視図。 第１の実施形態に係る不揮発背半導体記憶装置のイオン拡散層中の酸素濃度の分布を示す図。 比較例の不揮発性半導体記憶装置の要部模式断面図。 比較例の不揮発性半導体記憶装置の動作を説明する図。 第１の実施形態に係る不揮発性半導体記憶装置の特徴を説明するための試料の断面図。 第１の実施形態に係る不揮発性半導体記憶装置の特徴を説明するための図。 第１の実施形態に係る不揮発性半導体記憶装置の動作を説明する図。 第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。 第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。 第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。 第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。 第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。 第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図。 第２の実施形態に係る不揮発背半導体記憶装置のイオン拡散層中の酸素濃度の分布を示す図。 第３の実施形態に係る不揮発背半導体記憶装置のイオン拡散層中の酸素濃度の分布を示す図。

以下、本発明の実施形態について図を参照しながら説明する。実施形態の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。

（第１の実施形態）
図１〜図８を用いて、本発明の第１の実施形態に係る不揮発性半導体記憶装置であるＣＢＲＡＭを説明する。図１は、第１の実施形態に係る不揮発性半導体記憶装置の要部模式断面図であり、第１の実施形態に係る不揮発性半導体記憶装置のメモリセルを示す。図２は、第１の実施形態に係る不揮発性半導体記憶装置の要部模式斜視図であり、第１の実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの要部を示す。図３は、第１の実施形態に係る不揮発性半導体記憶装置のイオン拡散層中の酸素の濃度の分布を示す。図４は、比較例の不揮発性半導体記憶装置の要部模式断面図である。図５は、比較例の不揮発性半導体記憶装置の動作を説明する図である。図６は、第１の実施形態に係る不揮発性半導体記憶装置の特徴を説明するための試料の断面図である。図７は、第１の実施形態に係る不揮発性半導体記憶装置の特徴を説明するための図である。図８は、第１の実施形態に係る不揮発性半導体記憶装置の動作を説明する図である。

図１に示したように、本実施形態に係る不揮発性半導体記憶装置のメモリセルＭＣは、下部電極３の上にイオン拡散層２が設けられる。イオン拡散層２は、下部電極３の上面と電気的に接続される。下部電極３は、導電性材料であればよく、例えばｎ形のポリシリコンである。ｐ形ポリシリコンまたは金属材料とすることも可能である。金属材料の場合は、イオン拡散層２に拡散しにくい金属元素からなる材料であることが好ましい。後述のように、本実施形態に係るイオン拡散層２がシリコン（Ｓｉ）により構成される場合は、金属材料は、例えば、窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）、またはタンタル（Ｔａ）などが望ましい。

イオン拡散層２は、高抵抗層であればよく、例えば、ｎ形不純物またはｐ形不純物を意図的に添加されていないシリコンから構成されるアモルファスシリコン（ａ−Ｓｉ）である。イオン拡散層２は、アモルファスシリコンの代わりにポリシリコンとすることも可能である。図３にイオン拡散層２中の酸素濃度の深さ方向プロファイルを示したとおり、イオン拡散層２は、下部電極３側に高酸素濃度領域２ｂを有し、上部電極１側に低酸素濃度領域２ａを有する。高酸素濃度領域２ｂは、低酸素濃度領域２ａよりも高い濃度の酸素を含有するように、酸素が意図的に添加される。低酸素濃度領域２ａは、酸素は意図的に添加されない。

本実施形態の場合は、低酸素濃度領域２ａの酸素濃度は、酸素を意図的に添加していないため、アモルファスシリコンの成膜装置のバックグラウンドの酸素濃度を有する。高酸素濃度領域２ｂは、意図的に酸素が添加され、例えば１×１０^２０／ｃｍ^３以上で膜厚方向でほぼ一定の酸素濃度を有する。低酸素濃度領域の厚さは、２ｎｍ〜１０ｎｍの範囲に設定され、例えば、５ｎｍである。高酸素濃度領域の厚さは、２ｎｍ〜１０ｎｍの範囲に設定され、例えば、５ｎｍである。

イオン拡散層２の上に上部電極１が設けられ、上部電極１はイオン拡散層２の上面と電気的に接続される。上部電極１は、下部電極３に対して正の電圧が印加されたときに上部電極１からイオン拡散層２へ拡散する金属から構成される。本実施形態では、上部電極１は、例えば、銀（Ａｇ）により構成される。銀はシリコンと結合しにくいため、アモルファスシリコン中に印加された電圧により、アモルファスシリコン中を容易に拡散することができる。銀以外にも、イオン拡散層中を拡散する金属であれば、上部電極１に用いられることができる。例えば、イオン拡散層２がシリコンで形成される場合は、銅（Ｃｕ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、またはチタン（Ｔｉ）等を上部電極に用いることができる。

メモリセルアレイは、図２に示したように、任意の一方向に沿って延伸する複数のワード線ＷＬと、これらのワード線に直交する方向に沿って延伸する複数のビット線ＢＬとが交互に積層されることによって形成される。各ワード線ＷＬ間、各ビット線ＢＬ間、及び各ワード線ＷＬと各ビット線ＢＬ間は、図示しない層間絶縁膜が設けられている。ワード線ＷＬとビット線ＢＬとの交差部（クロスポイント部）には、層間絶縁膜中に設けられたホールを介して、メモリセルＭＣが設けられ、下部電極３はワード線ＷＬに電気的に接続される。上部電極１は、ビット線ＢＬに電気的に接続される。

すなわち、メモリセルＭＣが、複数のワード線ＷＬを面内に有する第１のワード線配線層中のワード線ＷＬ上に設けられ、下部電極３がこのワード線ＷＬに電気的に接続される。このメモリセルＭＣの上部電極１の上に、この上部電極１と電気的に接続されるように、ビット線ＢＬが設けられる。このビット線ＢＬは、複数のビット線ＢＬを面内に有する第１のビット線配線層を構成する。

メモリセルＭＣが、この第１のビット線配線層中のビット線ＢＬ上に、上記第１のワード線配線層中のワード線ＷＬ上に設けられたメモリセルとは上下逆向きになって設けられ、上部電極１がこのビット線ＢＬに電気的に接続される。このメモリセルの下部電極３の上に、この下部電極３と電気的に接続されるように、ワード線ＷＬが設けられる。このワード線ＷＬは、複数のワード線ＷＬを面内に有する第２のワード線配線層を構成する。

上記第１のワード線配線層と第２のワード線配線層との間の構造が、積層方向に繰り返されて、本実施形態に係る不揮発性半導体記憶装置のメモリセルアレイが構成される。ビット線ＷＬとワード線ＷＬとを選択することによって、メモリセルＭＣが選択され、情報の書き込み、読み込み、または消去が実施される。

次に、メモリセルＭＣにおける記憶保持動作に関して説明する。本実施形態に係る効果を説明するために、先ず比較例のメモリセルＭＣＣに関して記憶保持動作の説明をする。図４に示したように、比較例のメモリセルＭＣＣのイオン拡散層２ａは、本実施形態に係るイオン拡散層２の低酸素濃度領域２ａに相当する部分だけを有する。例えば、比較例に係るメモリセルＭＣＣのイオン拡散層２ａの厚さは、本実施形態に係るイオン拡散層の厚さと同じ１０ｎｍであり、比較例に係るメモリセルＭＣのイオン拡散層２ａの酸素濃度は、本実施形態に係るイオン拡散層の低酸素濃度領域と同じ酸素濃度を有する。これ以外の構造は、比較例に係る不揮発性半導体記憶装置と本実施形態に係る不揮発性半導体記憶装置との間で相異はない。

ビット線ＢＬを介して、メモリセルＭＣＣの上部電極１に下部電極３に対して正の電圧を印加すると、上部電極１から下部電極３に向かって銀イオンがイオン拡散層２ａ中に拡散する。上部電極１とイオン拡散層２ａとの界面で、銀イオンの濃度が高くなった部分から銀イオンがイオン拡散層２ａ中に析出し始める。印加電圧を上げていくと、銀のフィラメントＦＬが上部電極１から下部電極３に向かって伸び始める。印加電圧が閾値Ｖ_ｔｈ超えると、図５（ａ）に示したように、フィラメントＦＬの先端が下部電極に達し、上部電極１から下部電極３への電流経路が形成される。これにより、上部電極から下部電極に向かって電流が流れ、メモリセルＭＣＣはオン状態となる。これが、メモリセルＭＣに情報が書き込まれた状態であり、論理値「１」に相当する。印加電圧をゼロにしてもオン状態は保持される。

また、図５（ｂ）に示したように、メモリセルＭＣＣの上部電極１に下部電極３に対して負の電圧が印加されると、銀イオンが下部電極３側から上部電極１に向かって拡散する。逆バイアスの電圧を上げていくと、フィラメントＦＬが上部電極１に向かって縮んでいく。この結果、フィラメントＦＬの先端が下部電極３の上面から離れて電流経路が遮断され、メモリセルＭＣＣは電流が流れなくなる。

しかしながら、印加された逆バイアス電圧が小さいうちは、大部分のフィラメントがイオン拡散層２ａ中に残っている。そのため、再び順バイアスの電圧を印加すれば、直ぐにフィラメントの先端が下部電極３の上面に接するため、電流が流れる。従って、メモリセルＭＣＣは、印加される電圧が小さい場合は、すなわち、小信号電圧が印加される場合は、オン状態において整流特性を有する。ここで、逆バイアスのさらに強い電圧がメモリセルＭＣＣに印加されると、フィラメントが上部電極１側に引き戻されて、イオン拡散層２ａ中でほぼ消滅し、メモリセルＭＣＣはオフ状態となる。これがメモリセルから情報が消去された状態で、論理値「０」に相当する。このオフ状態では、順バイアスの電圧を書き込み時の閾値電圧Ｖ_ｔｈ程度まで上げないと、再びオン状態となることはない。

一般に、クロスポイント型のメモリセルアレイでは、選択したメモリセルをビット線ＢＬとワード線ＷＬとで選択してデータを読み出すときは、選択されたメモリセルＭＣＣは、上記小信号電圧程度の低い順バイアスの電圧が印加される。メモリセルＭＣＣを電流が流れることを検知して情報が読み出される。非選択のビット線ＢＬと非選択のワード線ＷＬに接続された非選択メモリセルＭＣＣでは、逆バイアスで同じ大きさの電圧が印加される。このため、非選択メモリセルにおいて無駄な電流が流れ消費電力を増大させる。また、この無駄な電流は、メモリセルの故障の原因にもなり得る。

従って、一般のクロスポイント形メモリセルアレイでは、メモリセルが逆バイアス時に電流が流れないように、メモリセルと直列に整流素子を備える必要がある。しかしながら、比較例及び本実施形態のＣＢＲＡＭでは、上記整流特性をメモリセル自身が備えているため、メモリセルへの整流素子の直列接続は不要となる。

ＣＢＲＡＭでは、上記オン状態とオフ状態との切り替わり、すなわちスイッチング特性を向上するために、イオン拡散層２中の金属イオンの拡散が強くフィラメントが形成されやすいことが望ましい。比較例に係るメモリセルＭＣＣは、上部電極１に銀を用い、イオン拡散層２ａに不純物を意図的にドープしていないノンドープのアモルファスシリコンを用いている。銀イオンは、アモルファスシリコン中を比較的拡散しやすいために、フィラメント形成が容易でスイッチング特性は良好である。

しかしながら、メモリセルの微小化を進めてビットセルの向上を行う場合、フィラメント形成が強すぎると上記整流特性の不良をもたらす。すなわち、下部電極３側に銀イオンが過剰に達してフィラメントＦＬと下部電極３の上面との接触面積が大きすぎると、逆バイアスの小さい電圧では、フィラメントＦＬの先端が下部電極３の上面から離れにくくなる。このため、非選択のメモリセルで電流が流れてしまうため、消費電力の増大、またはメモリセルの劣化などが発生する。

そこで、本実施形態では、イオン拡散層２中の銀イオンの拡散をある程度抑制することで、スイッチング特性を良好に保ちながら、整流特性を良好にすることとした。以下に銀イオンの拡散を抑制する一例を説明する。

図６に示したように、酸化シリコン（ＳｉＯ_２）１０上にアモルファスシリコン２ｃ及び銀電極１を形成した試料を用意した。アモルファスシリコン２ｃは、酸素が所望の濃度にドーピングされている。熱処理をすることによって、銀電極１からアモルファスシリコン中を銀イオンが拡散し、酸化シリコン１０の表面に達したところでアモルファスシリコン２ｃと酸化シリコン１０との界面に銀が偏析する。熱処理は、４００℃の真空中で行った。図７は、このときのアモルファスシリコン（ａ−Ｓｉ）２ｃと酸化シリコン（ＳｉＯ_２）１０との界面の銀の偏析濃度と、アモルファスシリコン２ｃ中の酸素濃度と、の関係を示す。なお、銀の偏析濃度は、ＳＩＭＳ(Secondary Ion Mass Spectrometry)にて酸素の深さ方向プロファイルを分析した際の、銀濃度のピーク値である。

図７からわかるように、アモルファスシリコン２ｃ中の酸素濃度が増加すると共に、アモルファスシリコン２ｃと酸化シリコン１０との界面の銀の偏析濃度が指数関数的に減少する。酸素濃度が１×１０^２０／ｃｍ^３を超えたあたりから、銀の偏析濃度の減少は飽和傾向になる。銀の偏析濃度の低下は、銀イオンが銀電極１から酸化シリコン１０に向かってアモルファスシリコン２ｃ中を拡散することが抑制されていること、を意味する。従って、アモルファスシリコン２ｃ中の酸素濃度が高いほど、アモルファスシリコン中の銀イオンの拡散が抑制される。特に、アモルファスシリコン２ｃ中の酸素濃度が１×１０^２０／ｃｍ^３を超えると、銀イオンのアモルファスシリコン中の拡散の抑制は飽和し始める。このため、アモルファスシリコン２ｃで銀イオンは安定して拡散が抑制され、バラツキが少ない。

本実施形態に係る不揮発性半導体記憶装置では、アモルファスシリコンに酸素を高い濃度で含有させることで、銀のアモルファスシリコン中の拡散が抑制される効果を応用している。図１に示したように、本実施形態に係るメモリセルＭＣは、比較例に係るメモリセルＭＣＣと比べてイオン拡散層中に高酸素濃度領域２ｂを有する。これにより、銀がイオン拡散層２中を過剰に拡散することによって、銀のフィラメントＦＬが下部電極３に過剰に電気的にコンタクトすることを抑制する。

図８に示したように、本実施形態に係るメモリセルＭＣでは、メモリセルに順バイアスの電圧を印加して電圧を上昇させると、イオン拡散層２の低酸素濃度領域２ａでは、急激に銀イオンが拡散し、銀のフィラメントＦＬが急激に下部電極に向かって延伸する。高酸素濃度領域２ｂでは、低酸素濃度領域２ａよりも酸素濃度が高いため、銀イオンの拡散速度が小さい。このため、フィラメントＦＬが高酸素濃度領域２ｂの上面に達すると、フィラメントＦＬは、低酸素濃度領域２ａでは、高酸素濃度領域２ｂの上面と平行な面内方向にさらに成長を続ける。これに対して、高酸素濃度領域２ｂでは、フィラメントＦＬは、低酸素濃度領域と比べてゆっくりと下部電極３に向かって延伸する。この結果、高酸素濃度領域２ｂでは、印加電圧を制御して、フィラメントＦＬが水平方向にあまり成長しない状態で、フィラメントＦＬが下部電極３の上面に到達して電気的に接続されることができる。上記のように、書き込みが行われ、メモリセルＭＣはオン状態となる。

本実施形態に係るメモリセルＭＣでは、オン状態において、フィラメントＦＬの先端が下部電極３の上面に過剰にコンタクトすることがない。そのため、読み出し時にメモリセルに小信号電圧を順方向及び逆方向に印加したときに、フィラメントＦＬが、容易に下部電極３と接続したり、容易に下部電極３から切断されることができる。すなわち、メモリセルＭＣは良好な整流特性を有する。さらに、高酸素濃度領域２ｂの酸素濃度を１×１０^２０／ｃｍ^３以上とすることで、銀イオンの拡散の抑制効果は飽和する傾向にあるので、メモリセルＭＣ間において、整流特性のバラツキが少なく、整流特性を安定させることができる。

これに対して、比較例に係るメモリセルＭＣＣでは、イオン拡散層２ａがノンドープのアモルファスシリコンだけで構成されているので、書き込み時に、銀のフィラメントＦＬが急激に下部電極３に向かって延伸する。このため、本実施形態に係るメモリセルＭＣと比べると、フィラメントＦＬの先端が下部電極３に達した時点でフィラメントＦＬの成長を止めるように、印加電圧の大きさを制御することが難しい。この結果、比較例に係るメモリセルＭＣＣでは、フィラメントＦＬの先端が下部電極３と過剰にコンタクトしてしまう。例えば、フィラメントＦＬが、下部電極３の上面と平行な面内方向にさらに成長し、フィラメントＦＬと下部電極３との接触断面積が過剰に大きく形成されるなどが考えられる。

フィラメントＦＬの先端が下部電極３と過剰にコンタクトしてしまうと、メモリセルＭＣＣに逆方向電圧を印加しても、容易にフィラメントＦＬが下部電極３から切断されない。すなわち、比較例に係るメモリセルＭＣＣでは、本実施形態に係るメモリセルＭＣと比較して、良好な整流特性が得られにくく、メモリセルＭＣＣ間の整流特性のバラツキも大きい。また、メモリセルＭＣＣの逆方向電流も増大する虞もある。

また、本実施形態に係るＭＣでは、イオン拡散層２は高酸素濃度領域２ｂの上部に低酸素濃度領域２ａを有する。アモルファスシリコンは、酸素濃度が高くなるほど、金属電極との密着性が劣る傾向にある。このため、イオン拡散層２を高酸素濃度領域２ｂのみで構成すると、上部電極１との密着性が悪くなり、上部電極１とイオン拡散層２との界面にボイドの発生などが起こり電極剥がれを引き起こす。この結果、メモリセルＭＣの動作不良が発生し、メモリセルＭＣの歩留まり低下を引き起こす。

このため、本実施形態に係るメモリセルＭＣでは、イオン拡散層２は低酸素濃度領域２ａと高酸素濃度領域２ｂとを有するように形成され、上部電極１は、低酸素濃度領域２ａの上面と密着させられる。その結果、本実施形態に係るメモリセルＭＣは、電極剥がれの発生が抑制され、歩留まりが高い。またメモリセルＭＣ間で、動作特性のバラツキが少なく、メモリセルＭＣの動作は、メモリセルＭＣ間で安定している。

さらに、低酸素濃度領域２ａでは、高酸素濃度領域２ｂに比べて銀イオンの拡散速度が速い。このため、低酸素濃度領域２ａでは、高酸素濃度領域２ｂに比べて銀のフィラメントが確実に形成される。また、メモリセルの逆バイアス方向に電圧が印加されても、低酸素濃度領域２ａでは、フィラメントが確実に形成されているため、フィラメントＦＬが上部電極側に縮んで消失し難いので、消去電圧が大きい。すなわち、高酸素濃度領域２ｂは、メモリセルＭＣの整流特性を良好にする一方、低酸素濃度領域２ａは、オン状態とオフ状態を確実に作り出し、さらに耐久性の高いスイッチング特性を実現する。また、低酸素濃度領域２ａは、イオン拡散層２と上部電極１との密着性を向上させる。

以上、本実施形態に係る不揮発性半導体記憶装置は、メモリセルＭＣのイオン拡散層２が低酸素濃度領域２ａと高酸素濃度領域２ｂとを有することにより、良好な整流特性及び耐久性が高いスイッチング特性を有することができる。また、本実施形態に係る不揮発性半導体記憶装置では、イオン拡散層２と上部電極１との密着性が高くなるので、メモリセルの歩留まりが高い。

本実施形態では、下部電極３がｎ形ポリシリコンである場合で説明した。この場合、メモリセルＭＣに逆バイアスの電圧が印加されたときに、下部電極３とイオン拡散層２との界面から下部電極３側に空乏層が広がるので、フィラメントＦＬの先端が下部電極３とさらに確実に電気的に切断される。この結果、本実施形態に係る不揮発性半導体記憶装置は、さらに整流特性が顕著となる。

下部電極３がｐ形ポリシリコンの場合は、メモリセルＭＣに逆バイアスの電圧が印加された時に下部電極３内に空乏層が形成されない。この結果、下部電極３がｎ形ポリシリコンの場合に比べて、メモリセルＭＣの整流特性は劣るが、少なくとも、フィラメントＦＬが上部電極１側に引き戻されることによる整流特性を有する。従って、下部電極３にｐ形ポリシリコンを有する場合でも、本実施形態に係る不揮発性半導体記憶装置の上記効果を得ることができる。

また、下部電極３を金属とすることも可能である。この場合、イオン拡散層２に熱拡散しにくい金属材料であれば、そのような金属で下部電極３を形成することが可能である。例えば、イオン拡散層がシリコンである場合は、窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）、またはタンタル（Ｔａ）等を用いることができる。

本実施形態では、イオン拡散層２はアモルファスシリコンの例で説明したが、ポリシリコンを用いることも可能である。また、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ_ｘ）、または酸窒化シリコン（ＳｉＮＯ_ｘ）を用いることができる。さらにまた、酸化チタン（ＴｉＯ_ｘ）、酸化コバルト（ＣｏＯ_ｘ）、酸化ニッケル（ＮｉＯ_ｘ）、酸化銅（ＣｕＯ_ｘ）、酸化モリブデン（ＭｏＯ_ｘ）、または酸化ハフニウム（ＨｆＯ_ｘ）等の遷移金属の酸化物を用いることができる。イオン拡散層２に酸化物を用いる場合は、酸化物を成膜する際の酸素原料の供給を調節することにより、低酸素濃度領域２ａと高酸素濃度領域２ｂとを形成することができる。

なお、本実施形態では、イオン拡散層２の低酸素濃度領域２ａは、ノンドープのアモルファスシリコンを例に説明したが、酸素がドーピングされたものを用いることも可能である。すなわち、低酸素濃度領域２ａは、深さ方向にほぼ均一な濃度の酸素を含有するように形成されてもよい。この場合、低酸素濃度領域２ａの酸素濃度は、高酸素濃度領域２ｂの酸素濃度に比べて銀イオンの拡散速度に差が出るほど十分に低ければよい。上記のように酸素を意図的にドープする場合は、酸素濃度は、上部電極１からイオン拡散層２への金属の拡散を確実にするため、及び上部電極１とイオン拡散層２の密着性を良好にするためには、１×１０^２０／ｃｍ^３以下、好ましくは１×１０^１９／ｃｍ^３以下に設定される。

本実施形態では、イオン拡散層２の低酸素濃度領域２ａの膜厚は５ｎｍを例としたが、メモリセルへの書き込み電圧を低減したい場合は、１０ｎｍ以下、好ましくは５ｎｍ以下とする必要がある。低酸素濃度不純物領域２ａの膜厚は、逆方向電流を低減したい場合は、３ｎｍ以上に設定することが望ましい。

また、本実施形態では、高酸素濃度不純物領域２ｂの酸素濃度は、前述のように、金属の拡散を確実に抑制するために、１×１０^２０／ｃｍ^３以上であることが望ましい。プロセスの耐熱性を確保するためには、酸素濃度不純物領域２ｂの酸素濃度は２×１０^２２／ｃｍ^３以上とすることが望ましい。

また、本実施形態では、高酸素濃度不純物領域２ｂの膜厚は、５ｎｍを例としたが、メモリセルへの書き込み電圧を低減したい場合は、１０ｎｍ以下、好ましくは５ｎｍ以下が望ましい。高酸素濃度不純物領域２ｂの膜厚は、逆方向電流を低減したい場合は、３ｎｍ以上とすることが望ましい。

また、低酸素濃度領域２ａ及び高酸素濃度領域２ｂの酸素濃度は、深さ方向で均一でない場合は、深さ方向の平均値で上記濃度に設定されればよい。

本実施形態では、上部電極１は、銀を用いた例で説明した。しかしながら、上部電極１に下部電極３に対して正の電圧を印加したときに、上部電極１からイオン拡散層中に拡散する金属元素であれば、上部電極１は、他の金属元素で形成されることも可能である。例えば、イオン拡散層２がシリコンから構成される場合、上部電極１は、Ｃｕ、Ａｌ、Ｃｏ、Ｎｉ、またはＴｉから構成されることが可能である。

次に、本実施形態に係る不揮発性半導体記憶装置の製造方法を図９〜図１４を用いて説明する。図９〜図１４は、それぞれ、第１の実施形態に係る不揮発性半導体記憶装置の製造工程の一部を示す要部模式断面図である。

図示を省略するが、シリコン基板上にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やコンタクト層などで形成されたメモリセルアレイの制御部が形成される。これら制御部の上には、これらを上部と絶縁するために、層間絶縁膜９が形成される。層間絶縁膜９は、例えば酸化シリコンであるが、絶縁体であれば、他の窒化シリコンまたは酸窒化シリコン等を用いることも可能である。図９に示したように、層間絶縁膜９の表面にはタングステン（Ｗ）等の金属を用いてダマシン法によりワード線ＷＬが形成される。ワード線ＷＬは、導電性材料であれば導電性のポリシリコンなどでも可能である。ワード線ＷＬは、紙面奥行き方向にストライプ状に延伸し、紙面水平方向に複数個配列されて、第１のワード線配線層を構成する。

次に、図１０に示したように、層間絶縁膜９の表面上及び複数のワード線ＷＬを全て覆うように、バリアメタル層４、下部電極３、イオン拡散層２、上部電極１、バリアメタル層５、ビット線コンタクトメタル層６が、順次形成される。バリアメタル層５は、例えば、ルテニウム（Ｒｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、またはアルミニウム（Ａｌ）により構成されることができる。バリアメタル４は、ワード線ＷＬが下部電極３中に拡散することを抑制する。ワード線ＷＬと下部電極３との拡散が問題にならない場合は、バリア層４は必ずしも必要ない。

イオン拡散層２は、アモルファスシリコンをＣＶＤ法により成膜することによって形成される。イオン拡散層２は、下部電極３と電気的に接続される側に高酸素濃度領域２ｂを有し、上部電極１と電気的に接続される側に低酸素濃度領域２ａを有する。高酸素濃度領域２ｂは、アモルファスシリコンの成膜中に酸素原料を供給し、それ以外の不純物原料は供給しないことにより形成される。低酸素濃度領域２ａは、本実施形態の場合は、ノンドープでアモルファスシリコンを成膜することにより形成される。低酸素濃度領域２ａに酸素を意図的に含ませる場合は、高酸素濃度領域２ｂよりも酸素原料の供給を少なくしてアモルファスシリコンを成膜することによって、低酸素濃度領域２ａが形成される。

上部電極１は、銀により構成される。バリア層５は、バリア層４と同じ材料で構成される。バリア層５は、上部電極１とビット線コンタクトメタル６とが混在しないようにするために設けられる。ビット線コンタクトメタル６は、タングステンなどの金属により構成される。ビット線コンタクトメタル６は、この後に形成するビット線ＢＬとの電気的接続を良好なものにするために設けられる。ビット線コンタクトメタル６は、導電性材料であればよく、他の金属または導電性のポリシリコンでも可能である。

次に、図１１に示したように、図示しないマスクを用いて、ＲＩＥによりビット線コンタクトメタル６、バリア層５、上部電極１、イオン拡散層２、下部電極３、及びバリア層４をエッチングする。この結果、第１のワード線配線層中の各ワード線ＷＬの上に、バリアメタル４、下部電極３、イオン拡散層２、上部電極１、バリアメタル５、及びビット線コンタクトメタル６の積層体のピラー（柱状構造）が形成される。このピラーは、ワード線ＷＬの延伸する方向に、離間して複数個形成される。ピラーは、下部電極３、イオン拡散層２、及び上部電極１から構成されるメモリセルＭＣを含む。この複数のピラーにより、第１のメモリセル層が構成される。ピラーは、底部のバリアメタル４により第１のワード線配線層中のワード線ＷＬと電気的に接続される。

次に、図１２に示したように、上記複数のピラー間に埋め込まれるように、層間絶縁膜９が形成される。層間絶縁膜９は、上記複数のピラーの上部を覆うように形成される。その後、ＣＭＰ法により層間絶縁膜９の上部を平坦化する。図示しないマスクを用いて、層間絶縁膜９の表面にビット線コンタクトメタル６へ到達し、ワード線ＷＬと直交する方向に延伸する図示しないトレンチをＲＩＥ法により形成する。

その後、図１３に示したように、層間絶縁膜９のトレンチ内に埋め込まれるようにビット線ＢＬがダマシン法により形成される。この結果、ワード線ＷＬと直交する方向に延伸し、ビット線コンタクトメタル６と電気的に接続されたビット線ＢＬが、第１のワード線配線層と平行な面内に複数個形成される。この複数のビット線ＢＬは、第１のビット線配線層を構成する。

次に、図１４に示したように、複数のビット線ＢＬ上及び層間絶縁膜９上を覆うように、バリアメタル５、上部電極１、イオン拡散層２、下部電極３、バリアメタル４、及びワード線コンタクトメタル７を順次形成する。メモリセルＭＣを構成する上部電極１、イオン拡散層２、及び下部電極３の積層順番は、第１のメモリセル層中の順番と上下反対の順番となる。イオン拡散層２中の低酸素濃度領域２ａ及び高酸素濃度領域２ｂの積層順番も同様に第１のメモリセル層中の順番と上下反対の順番である。ワード線コンタクトメタル７は、タングステンなどの金属により構成される。ワード線コンタクトメタル７は、この後に形成するワード線ＷＬとの電気的接続を良好なものにするために設けられる。ワード線コンタクトメタル７は、導電性材料であればよく、他の金属または導電性のポリシリコンでも可能である。

次に図示しないマスクを用いて第１のメモリセル層中の複数のピラーの形成と同様にして、ＲＩＥ法により、ワード線コンタクトメタル７、バリアメタル４、下部電極３、イオン拡散層２、上部電極１、及びバリアメタル５をエッチングする。この結果、第１のビット線配線層中の各ビット線ＢＬの上に、バリアメタル５、上部電極１、イオン拡散層２、下部電極３、バリアメタル４、及びワード線コンタクトメタル７の積層体のピラーが形成される。このピラーは、ビット線ＢＬの延伸する方向に、離間して複数個形成される。ピラーは、下部電極３、イオン拡散層２、及び上部電極１から構成されるメモリセルＭＣを含む。この複数のピラーにより第２のメモリセル層が構成される。ピラーは、底部のバリアメタル５により第１のビット線配線層中のビット線ＢＬと電気的に接続される。

次に、図１２と同様にして、上記複数のピラー間に埋め込まれるように、第１のビット線配線層中の層間絶縁膜９上及び複数のビット線ＢＬ上に、層間絶縁膜９がさらに形成される。層間絶縁膜９は、上記複数のピラーの上部を覆うように形成される。その後、ＣＭＰ法により層間絶縁膜９の上部を平坦化する。図示しないマスクを用いて、層間絶縁膜９の表面にワード線コンタクトメタル７へ到達し、第１のワード線配線層中のワード線ＷＬと同一方向に延伸する図示しないトレンチをＲＩＥ法により形成する。

その後、図１４に示したように、層間絶縁膜９のトレンチ内に埋め込まれるようにワード線ＷＬがダマシン法により形成される。この結果、第１のワード線配線層中のワード線ＷＬと同一方向に延伸し、ワード線コンタクトメタル７と電気的に接続されたワード線ＷＬが、第１のワード線配線層と平行な面内に複数個形成される。この複数のワード線ＷＬは、第２のワード線配線層を構成する。

以後、第１のワード線配線層、第１のメモリセル層、第１のビット線配線層、及び第２のメモリセル層の製造工程を繰り返し実施することにより、メモリセルＭＣが三次元的に形成されたメモリセルアレイを有する、本実施形態に係る不揮発性半導体記憶装置が提供される。

（第２の実施形態）
第２の実施形態に係る不揮発性半導体記憶装置を図１５を用いて説明する。図１５は第２の実施形態に係る不揮発背半導体記憶装置のイオン拡散層２中の酸素濃度の分布を示す図である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。

本実施形態に係る不揮発性半導体記憶装置のメモリセルＭＣの断面構造は、図１に示した第１の実施形態に係るメモリセルの断面構造と同じである。本実施形態に係るメモリセルＭＣは、イオン拡散層２中の酸素濃度の深さ方向プロファイルが第１の実施形態と相異する。本実施形態に係るメモリセルＭＣのイオン拡散層２中の酸素濃度の深さ方向プロファイルは図１５に示したとおりである。

イオン拡散層２中の酸素濃度は、イオン拡散層２と上部電極１との界面からイオン拡散層２と下部電極３との界面に向かって単調に増加する。第１の実施形態に係るイオン拡散層２中の酸素濃度プロファイルと違い、本実施形態に係るイオン拡散層２中の酸素濃度プロファイルには、明確な低酸素濃度領域２ａと高酸素濃度領域２ｂとの境界は無い。しかしながら、便宜的にイオン拡散層２中の上部電極１側を低酸素濃度領域２ａとし、残りの下部電極３側を高酸素濃度領域２ｂとする。低酸素濃度領域２ａと高酸素濃度領域２ｂとの境界は任意に考えればよい。いずれを境界にしたとしても、高酸素濃度領域２ｂの任意の深さにおける酸素濃度は、低酸素濃度領域２ａのいかなる深さの酸素濃度よりも高い。また、いずれを境界にしたとしても、高酸素濃度領域２ｂの深さ方向における酸素濃度の平均値は、低酸素濃度領域２ｂの酸素濃度の平均値よりも高い。

本実施形態に係る不揮発性半導体記憶装置においても第１の実施形態に係る不揮発性半導体記憶装置と同様に、イオン拡散層２中に高酸素濃度領域２ｂが設けられることにより、銀イオンの過剰な拡散が抑制される。このため、逆方向電流が抑制され、整流特性が良好となる。また、イオン拡散層２中に低酸素濃度領域２ａが設けられることにより、イオン拡散層２と上部電極１との密着性が良好となり、メモリセルＭＣの歩留まりが向上する。さらに、低酸素濃度領域２ａでは、銀イオンの拡散が良好なため、メモリセルＭＣのスイッチング特性が良好となり耐久性も高い。

（第３の実施形態）
第３の実施形態に係る不揮発性半導体記憶装置を図１６を用いて説明する。図１６は第３の実施形態に係る不揮発背半導体記憶装置のイオン拡散層２中の酸素濃度の分布を示す図である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。

本実施形態に係る不揮発性半導体記憶装置のメモリセルＭＣの断面構造は、図１に示した第１の実施形態に係るメモリセルの断面構造と同じである。本実施形態に係るメモリセルＭＣは、イオン拡散層２中の酸素濃度の深さ方向プロファイルが第１の実施形態と相異する。本実施形態に係るメモリセルＭＣのイオン拡散層２中の酸素濃度の深さ方向プロファイルは図１６に示したとおりである。

本実施形態に係るメモリセルＭＣのイオン拡散層２は、第１の実施形態に係るメモリセルＭＣのイオン拡散層２と同様に、厚さが５ｎｍの低酸素濃度領域２ａと厚さが５ｎｍの高酸素濃度領域２ｂとを有する。図１６に示したように、本実施形態に係る低酸素濃度領域２ａ中の酸素濃度は、上部電極１とイオン拡散層２との界面から低酸素濃度領域２ａと高酸素濃度領域２ｂとの境界まで単調に増加する。高酸素濃度領域２ｂの酸素濃度は、低酸素濃度領域２ａと高酸素濃度領域２ｂとの境界において低酸素濃度領域２ａの酸素濃度より高く、イオン拡散層２と下部電極３との界面まで単調に増加する。この点において、本実施形態に係る不揮発性半導体記憶装置は、第１の実施形態に係る不揮発性半導体記憶装置と相異する。

高酸素濃度領域２ｂの任意の深さにおける酸素濃度は、低酸素濃度領域２ａのいかなる深さの酸素濃度よりも高い。また、高酸素濃度領域２ｂの深さ方向における酸素濃度の平均値は、低酸素濃度領域２ｂの深さ方向における酸素濃度の平均値よりも高い。

本実施形態に係る不揮発性半導体記憶装置においても第１の実施形態に係る不揮発性半導体記憶装置と同様に、イオン拡散層２中に高酸素濃度領域２ｂが設けられることにより銀イオンの過剰な拡散が抑制される。このため、逆方向電流が抑制され、整流特性が良好となる。また、イオン拡散層２中に低酸素濃度領域２ａが設けられることにより、イオン拡散層２と上部電極１との密着性が良好となり、メモリセルＭＣの歩留まりが向上する。さらに、低酸素濃度領域２ａでは、銀イオンの拡散が良好なため、メモリセルＭＣのスイッチング特性が良好となり耐久性も高い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

本発明の実施形態は、他に、以下の付記に記載される構成が考えられる。

（付記１）
第１の方向に延伸する導電性材料からなるワード線と、前記ワード線上に設けられ前記ワード線に電気的に接続された第１の電極と、前記ワード線と反対側で前記第１の電極上に設けられ、前記第１の電極に電気的に接続された高抵抗のイオン拡散層と、前記ワード線と反対側で前記イオン拡散層上に設けられ、前記第１の電極と比べて正の電圧が印加されると前記イオン拡散層中に金属を供給する第２の電極と、前記ワード線と反対側で前記第２の電極上に設けられ、前記第２の電極に電気的に接続され、前記第１の方向と直交する第２の方向に延伸する導電性材料からなるビット線と、を備え、前記第２の電極は、前記イオン拡散層中に供給される前記金属により構成され、前記イオン拡散層は、前記ワード線側で前記ビット線側よりも高濃度に酸素を含有し、前記イオン拡散層は、低酸素濃度領域を前記ビット線側に有し、前記低酸素濃度領域よりも酸素濃度が高い高酸素濃度領域をワード線側に有し、前記高酸素濃度領域の平均酸素濃度は、前記低酸素濃度領域の平均酸素濃度よりも高く、前記低酸素濃度領域は、酸素を意図的に含まないように形成され、前記高酸素濃度領域は、酸素を意図的に含むように形成され、前記高酸素濃度領域は、全領域で酸素濃度が１×１０^２０／ｃｍ^３以上であり、前記イオン拡散層は、アモルファスシリコンにより構成され、前記第２の電極は、Ａｇにより構成され、前記第１の電極は、ｎ形の導電性ポリシリコンにより構成されている、不揮発性半導体記憶装置。

（付記２）
第１の方向に延伸する導電性材料からなるワード線と、前記ワード線上に設けられ前記ワード線に電気的に接続された第１の電極と、前記ワード線と反対側で前記第１の電極上に設けられ、前記第１の電極に電気的に接続された高抵抗のイオン拡散層と、前記ワード線と反対側で前記イオン拡散層上に設けられ、前記第１の電極に比べて正の電圧が印加されると前記イオン拡散層中に金属を供給する第２の電極と、前記ワード線と反対側で前記第２の電極上に設けられ、前記第２の電極に電気的に接続され、前記第１の方向と直交する第２の方向に延伸する導電性材料からなるビット線と、を備え、前記第２の電極は、前記イオン拡散層中に供給される前記金属により構成され、前記イオン拡散層は、前記ワード線側で前記ビット線側よりも高濃度に酸素を含有する、不揮発性半導体記憶装置。

（付記３）
前記イオン拡散層は、低酸素濃度領域を前記ビット線側に有し、前記低酸素濃度領域よりも酸素濃度が高い高酸素濃度領域をワード線側に有する付記２記載の不揮発性半導体記憶装置。

（付記４）
前記高酸素濃度領域の平均酸素濃度は、前記低酸素濃度領域の平均酸素濃度よりも高い付記３の不揮発性半導体記憶装置。

（付記５）
前記低酸素濃度領域は、酸素を意図的に含まないように形成され、前記高酸素濃度領域は、酸素を意図的に含むように形成された付記３または４に記載の不揮発性半導体記憶装置。

（付記６）
前記高酸素濃度領域は、全領域で酸素濃度が１×１０^２０／ｃｍ^３以上である付記３〜５のいずれか１つに記載の不揮発性半導体記憶装置。

（付記７）
前記イオン拡散層は、Ｓｉにより構成される付記２〜６のいずれか１つに記載の不揮発性半導体記憶装置。

（付記８）
前記イオン拡散層は、アモルファスシリコンにより構成される付記７記載の不揮発性半導体記憶装置。

（付記９）
前記イオン拡散層は、ＳｉＮ、ＳｉＯｘ、ＳｉＮＯｘ、ＴｉＯｘ、ＣｏＯｘ、ＮｉＯｘ、ＣｕＯｘ、ＭｏＯｘ、ＨｆＯｘのうちのいずれか１つにより構成される付記２〜６いずれか１つに記載の不揮発性半導体記憶装置。

（付記１０）
前記第２の電極は、Ａｇ、Ｃｕ、Ａｌ、Ｃｏ、Ｎｉ、Ｔｉ、のうちのいずれか１つにより構成されている付記２〜９のいずれか１つに記載の不揮発性半導体記憶装置。

（付記１１）
前記第１の電極は、ｎ形の導電性ポリシリコンにより構成される付記２〜１０のいずれか１つに記載の不揮発性半導体記憶装置。

（付記１２）
前記第１の電極は、ｐ形の導電性ポリシリコンにより構成される付記２〜１０のいずれか１つに記載の不揮発性半導体記憶装置。

（付記１３）
前記第１の電極は、ＴｉＮ、Ｍｏ、Ｔａのうちのいずれか１つにより構成される付記２〜１０のいずれか１つに記載の不揮発性半導体記憶装置。

（付記１４）
前記イオン拡散層中において、前記ビット線側から前記ワード線側に向かって酸素濃度が単調増加する付記２〜１３のいずれか１つに記載の不揮発性半導体記憶装置。

１ 上部電極
２ イオン拡散層
２ａ 低酸素濃度領域
２ｂ 高酸素濃度領域
３ 下部電極
４、５ バリアメタル
６ ビット線コンタクトメタル
７ ワード線コンタクトメタル
９ 層間絶縁膜
１０ 酸化シリコン
ＢＬ ビット線
ＦＬ フィラメント
ＷＬ ワード線

Claims (6)

1. 第１の方向に延伸する導電性材料からなるワード線と、
   前記ワード線上に設けられ前記ワード線に電気的に接続された第１の電極と、
   前記ワード線と反対側で前記第１の電極上に設けられ、前記第１の電極に電気的に接続された高抵抗のイオン拡散層と、
   前記ワード線と反対側で前記イオン拡散層上に設けられ、前記第１の電極と比べて正の電圧が印加されると前記イオン拡散層中に金属を供給する第２の電極と、
   前記ワード線と反対側で前記第２の電極上に設けられ、前記第２の電極に電気的に接続され、前記第１の方向と直交する第２の方向に延伸する導電性材料からなるビット線と、
   を備え、
   前記第２の電極は、前記イオン拡散層中に供給される前記金属により構成され、
   前記イオン拡散層は、前記ワード線側で前記ビット線側よりも高濃度に酸素を含有し、
   前記イオン拡散層は、低酸素濃度領域を前記ビット線側に有し、前記低酸素濃度領域よりも酸素濃度が高い高酸素濃度領域をワード線側に有し、
   前記高酸素濃度領域は、全領域で酸素濃度が１×１０^２０／ｃｍ^３以上である、
   不揮発性半導体記憶装置。
2. 第１の方向に延伸する導電性材料からなるワード線と、
   前記ワード線上に設けられ前記ワード線に電気的に接続された第１の電極と、
   前記ワード線と反対側で前記第１の電極上に設けられ、前記第１の電極に電気的に接続された高抵抗のイオン拡散層と、
   前記ワード線と反対側で前記イオン拡散層上に設けられ、前記第１の電極に比べて正の電圧が印加されると前記イオン拡散層中に金属を供給する第２の電極と、
   前記ワード線と反対側で前記第２の電極上に設けられ、前記第２の電極に電気的に接続され、前記第１の方向と直交する第２の方向に延伸する導電性材料からなるビット線と、
   を備え、
   前記第２の電極は、前記イオン拡散層中に供給される前記金属により構成され、
   前記イオン拡散層は、前記ワード線側で前記ビット線側よりも高濃度に酸素を含有する、
   不揮発性半導体記憶装置。
3. 前記イオン拡散層は、低酸素濃度領域を前記ビット線側に有し、前記低酸素濃度領域よりも酸素濃度が高い高酸素濃度領域をワード線側に有する請求項２記載の不揮発性半導体記憶装置。
4. 前記高酸素濃度領域は、全領域で酸素濃度が１×１０^２０／ｃｍ^３以上である請求項３記載の不揮発性半導体記憶装置。
5. 前記イオン拡散層は、Ｓｉにより構成される請求項２〜４のいずれか１つに記載の不揮発性半導体記憶装置。
6. 前記イオン拡散層は、ＳｉＮ、ＳｉＯ_ｘ、ＳｉＮＯ_ｘ、ＴｉＯ_ｘ、ＣｏＯ_ｘ、ＮｉＯ_ｘ、ＣｕＯ_ｘ、ＭｏＯ_ｘ、ＨｆＯ_ｘのうちのいずれか１つにより構成される請求項２〜４のいずれか１つに記載の不揮発性半導体記憶装置。

Images