CN102856492A - 存储元件、其制造方法以及存储装置 - Google Patents

存储元件、其制造方法以及存储装置 Download PDF

Info

Publication number
CN102856492A
CN102856492A CN2012102107593A CN201210210759A CN102856492A CN 102856492 A CN102856492 A CN 102856492A CN 2012102107593 A CN2012102107593 A CN 2012102107593A CN 201210210759 A CN201210210759 A CN 201210210759A CN 102856492 A CN102856492 A CN 102856492A
Authority
CN
China
Prior art keywords
layer
ion source
mobile
electrode
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102107593A
Other languages
English (en)
Inventor
大场和博
水口彻也
保田周一郎
紫牟田雅之
荒谷胜久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102856492A publication Critical patent/CN102856492A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种可降低发生膜分离与膜剥落的可能性的存储元件、其制造方法以及存储装置，所述存储元件依次包括第一电极、存储层和第二电极。所述存储层包括：电阻变化层，其包含氧化物，并且所述电阻变化层设置在第一电极侧；以及离子源层，其设置在第二电极侧并且具有两个以上单位离子源层的层叠结构，所述单位离子源层包括第一层和第二层，所述第一层包含硫族元素碲(Te)、硫(S)、硒(Se)中的一种以上以及在存储层中易于移动的易移动元素，并且具有从第一电极向第二电极的易移动元素的浓度分布，并且第二层包含在存储层中难以移动的难移动元素。

Description

存储元件、其制造方法以及存储装置
相关申请的交叉引用
本申请包含与2011年6月30日向日本专利局提交的日本专利申请JP2011-146114中公开的相关主题并要求其优先权，将其全部内容通过引用并入此处。
技术领域
本发明涉及一种基于在包括离子源层和电阻变化层的存储层中观察到的电特性的任何变化而存储信息的存储元件、该存储元件的制造方法以及存储装置。
背景技术
一般来说，用于数据存储的半导体非易失性存储器一直为NOR型或NAND型闪存。关于这种半导体非易失性存储器，通过对其中的存储元件和驱动晶体管进行微细加工而作出了很多尝试以提高其容量。然而，考虑到写入和擦除期望高等级的电压，故半导体非易失性存储器被指出存在微细加工方面的限制，并在待注入浮动栅中的电子数方面存在限制。
为克服这种微细加工方面的限制，目前提出的下一代非易失性存储器例如为ReRAM(电阻随机存取存储器)或PRAM(相变随机存取存储器)(例如，参照Waser et.al.,Advanced Materials,21,p2932(2009)以及日本未审查专利申请2006-196537号公报)。这些存储器各为在两个电极之间包括电阻变化层的简单结构。在日本未审查专利申请2006-196537号公报的存储器中，作为对电阻变化层的替代，在第一电极和第二电极之间设有离子源层和氧化膜(存储用薄膜)。在这些电阻变化型存储器中，原子或离子在热或电场的作用下发生迁移，由此形成导电路径，从而认为电阻值发生变化。
上述电阻变化型存储器设有离子源层，该离子源层包含铝(Al)、铜(Cu)、锆(Zr)、碲(Te)等元素。为形成这种包含上述元素的离子源层，一种选择为通过共溅射或利用任何合金靶而形成均一成分的混合膜，或者通过形成各个元素的膜而形成多层膜。形成多层膜具有这样的优点，即，即使所用的成膜装置例如不能实现共溅射，仍可形成具备良好的操作性能的离子源层。
然而，所形成的多层膜在存储元件的微细加工步骤中具有导致膜分离与膜剥落的缺点。
发明内容
因此，本发明期望提供一种可降低发生膜分离与膜剥落的可能性的存储元件、所述存储元件的制造方法以及存储装置。
根据本发明的实施方式，提供了一种存储元件，该存储元件依次包括第一电极、存储层和第二电极。所述存储层包括：电阻变化层，其包含氧化物，并且所述电阻变化层设置在第一电极侧；以及离子源层，其设置在所述第二电极侧并且具有两个以上单位离子源层的层叠结构，所述单位离子源层包括第一层和第二层，第一层包含硫族元素碲(Te)、硫(S)、硒(Se)中的一种以上以及在存储层中易于移动的易移动元素，并具有从第一电极向第二电极的易移动元素的浓度分布，并且第二层包含在存储层中难以移动的难移动元素。
根据本发明的实施方式，提供了一种存储装置，该存储装置包括：多个存储元件，每个所述多个存储元件依次包括第一电极、存储层和第二电极；以及脉冲施加部，其对存储元件选择性地施加电压脉冲或电流脉冲。所述存储层包括：电阻变化层，其包含氧化物，并且所述电阻变化层设置在第一电极侧；以及离子源层，其具有两个以上单位离子源层的层叠结构，所述单位离子源层包括第一层和第二层，第一层包含硫族元素碲(Te)、硫(S)、硒(Se)中的一种以上以及在存储层中易于移动的易移动元素，并且具有从第一电极向第二电极的易移动元素的浓度分布，并且第二层包含在存储层中难以移动的难移动元素。
根据本发明的实施方式，提供了一种存储元件的制造方法。该方法包括：在基板上形成第一电极；在第一电极上形成包含氧化物的电阻变化层；在所述电阻变化层上形成包括两个以上单位离子源层的离子源层，所述单位离子源层中的至少部分为硫族元素层、移动层和固定层依次层叠的结构，所述硫族元素层包含硫族元素碲、硫、硒中的一种以上，所述移动层包含在电解质中易于移动的一种以上易移动元素，所述固定层包含在所述电解质中难以移动的一种以上难移动元素；并且在离子源层上形成第二电极。
通过本发明的实施方式的存储元件(存储装置)，当对初始状态(高电阻状态)下的元件施加“正方向”(例如，第一电极侧处于负电位而第二电极侧处于正电位)的电压脉冲或电流脉冲时，离子源层中包含的任何金属元素被电离并扩散至电阻变化层中，然后通过与第一电极处的电子结合而沉积，或者保留在电阻变化层中并形成杂质能级。结果，在存储层中形成包含金属元素的低电阻部(导电路径)，从而电阻变化层的电阻下降(记录状态)。当对这种低电阻状态下的元件施加“负方向”(例如，第一电极侧处于正电位而第二电极侧处于负电位)的电压脉冲时，第一电极上所沉积的金属元素被电离，然后溶解于离子源层中。结果，包含金属元素的导电路径消失，并且电阻变化层的电阻升高(初始状态或擦除状态)。
这里，离子源层包含硫族元素碲(Te)、硫(S)、硒(Se)中的一种以上。离子源层为包括两个以上单位离子源层的层叠结构，每个所述单位离子源层为第一层和第二层的组合，所述第一层包含在存储层中易于移动的易移动元素，所述第二层包含在存储层中难以移动的难移动元素。在第一层中，易移动元素具有从第一电极向第二电极的浓度分布。这种结构提高了各层间的粘合性。
根据本发明的实施方式的存储元件及其制造方法以及存储装置，离子源层包含硫族元素碲(Te)、硫(S)、硒(Se)中的一种以上，并且为包括两个以上单位离子源层的层叠结构，每个所述单位离子源层为第一层和第二层的组合，所述第一层包含在存储层中易于移动的易移动元素，所述第二层包含在存储层中难以移动的难移动元素。而且，在第一层中，易移动元素的浓度从第一电极向第二电极变化。通过这种结构，提高了存储元件中的各层间的粘合性，并且降低了膜分离与膜剥落的可能性。具体来说，所形成的存储装置的产量大且可靠性高。
应当理解，以上一般性说明和以下详细说明均为示例性的，旨在对要求保护的技术方案作进一步解释。
附图说明
将附图包括在内以供进一步理解本发明，将附图并入以构成本申请文件的一部分。附图图示了各实施方式，且与说明书一起用于说明本发明的原理。
图1为表示本发明的第一实施方式的存储元件的一种构造的横截面图。
图2为表示本发明的第一实施方式的存储元件的另一构造的横截面图。
图3为表示在图1的存储元件的离子源层中观察到的浓度分布的示意图。
图4为表示采用图1的存储元件的存储单元阵列的构造的横截面图。
图5为图4的存储单元阵列的平面图。
图6为表示本发明的第二实施方式的存储元件的一种构造的横截面图。
图7A和图7B各为表示实施例1和比较例1的电流-电压特性的图。
图8为表示实施例2的数据保持特性的图。
图9A和图9B各为表示实施例2的电流-电压特性的图。
具体实施方式
下面，参照附图，以下列顺序说明本发明的实施方式：
[第一实施方式]
1.存储元件(其中存储层包括电阻变化层和离子源层的存储元件)
2.存储元件的制造方法
3.存储装置
[第二实施方式]
(其中存储层包括电阻变化层、中间层和离子源层的存储元件)
[实施例]
[第一实施方式]
[存储元件]
图1和图2各为表示本发明的第一实施方式的存储元件1的构造的横截面图。该存储元件1依次包括下部电极10(第一电极)、存储层20以及上部电极30(第二电极)。
下部电极10例如设置于由后述(图4)的CMOS(互补金属氧化物半导体)电路形成的硅基板41上，从而用作与CMOS电路部分的连接部。该下部电极10由半导体工艺中使用的布线材料制成，所述布线材料例如为钨(W)、氮化钨(WN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)以及硅化物。当下部电极10由在电场中可能导致离子导电的材料(例如Cu)制成时，下部电极10的表面可覆盖有几乎不会引起离子导电或热扩散的材料，例如覆盖有W、WN、氮化钛(TiN)以及氮化钽(TaN)。当后述的离子源层22包含Al时，优选地使用包含比Al更不易电离的铬(Cr)、W、钴(Co)、Si、金(Au)、钯(Pd)、Mo、铱(Ir)、钛(Ti)等的一种以上的金属膜，或者使用上述元素的氧化物膜或氮化物膜。
存储层20由电阻变化层21和离子源层22构成。电阻变化层21设置在下部电极10侧，并且在本例中与下部电极10接触。该电阻变化层21用作导电的阻挡层。当在下部电极10和上部电极30之间施加预定等级的电压时，电阻变化层21呈现电阻值的变化。电阻变化层21可由任何种物质构成，只要所述物质为即使在与后述的离子源层22接触时仍保持稳定的绝缘体或半导体即可。这种材料的具体例子为包含诸如Gd(钆)等稀土元素以及Al、Mg(镁)、Si(硅)等的一种以上的氧化物或氮化物。
电阻变化层21的初始电阻值优选地为1MΩ以上，并且低电阻状态下的电阻值优选地为几百kΩ以下。为以高速读出任何经微细加工的电阻变化型存储器的电阻状态，低电阻状态下的电阻值优选地尽可能低。然而，由于在例如20~50μA、2V的条件下进行写入时的电阻值为40~100kΩ，故认为存储器的初始电阻值高于该值。考虑到一个数位的电阻分离宽度，认为上述电阻值是适当的。
离子源层22包含待转化为扩散至电阻变化层21的可移动离子(阳离子和阴离子)的元素。在本实施方式中，离子源层22为包括两个以上单位离子源层22X的层叠结构。单位离子源层22X包括层叠布置的第一层22A和第二层22B。第一层22A包含易于扩散至电阻变化层21的元素，换言之，包含易于转化为可移动离子的元素。另一方面，第二层22B包含不易于扩散至第一层22A和电阻变化层21的元素，换言之，包含在离子源层22中不易于转化为离子的元素。
作为阴离子成分，第一层22A含有包括例如碲(Te)、硫(S)、硒(Se)的硫族元素中的一种以上。作为阳离子成分，第一层22A包含在电解质(本例中为离子源层22)中易于移动的元素(易移动元素)中的一种以上。这些易移动元素为易于与硫族元素混合的元素，具体例子包括Al或铜(Cu)。第一层22A不仅包含上述元素，还可包含锗(Ge)、锌(Zn)、银(Ag)等。硫族元素与易移动元素在第一层22A中结合在一起，从而形成金属硫族化合物层。该金属硫族化合物层主要为非晶结构，并用作离子供给源。在第一层22A中具有易移动元素的浓度分布，在后面详述这一点。
第二层22B包含在电解质(离子源层22)中难以移动的元素(难移动元素)中的一种以上。这些难移动元素为构成电阻变化层21和离子源层22的元素，具体为几乎不与例如硫族元素Te反应的元素。难移动元素的例子包括长周期表中的4族~6族元素。具体来说，这些元素为Ti、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、Ta、Cr、Mo以及W。此外，Cu、Ag、Ze等与硫族元素反应的元素可用作添加元素，并且在不脱离本发明的范围内，可使用Si、Ge等。
如上所述，第一层22A和第二层22B成对地层叠布置为单位离子源层22X。将两个以上单位离子源层22X分层堆叠以构成离子源层22。在离子源层22中，第一层22A和第二层22B交替地堆叠，以使得离子源层22为重复性层叠结构。在该重复性层叠结构中，未具体限制层叠顺序，且如图1所示，可从电阻变化层21侧的第一层22A开始层叠，或者如图2所示，可从第二层22B开始层叠。未具体限制层叠结构，只要重复堆叠两对以上的第一层22A和第二层22B即可。然而，在重复堆叠五对以上的情况下，将各层间的粘合性提高至更高程度，从而可以降低膜剥落的可能性。
如上所述，在第一层22A中具有易移动元素的浓度分布。具体来说，在与第二层22B的接合界面上的易移动元素的浓度相对地低于其余区域中的浓度。换言之，相比于第一层22A的沿厚度方向的中间部分，易移动元素的浓度在与第二层22B接触的上表面或下表面的界面部分处低或者为零。不与第一层22A中的硫族元素反应的金属状态下的易移动元素与第二层22B中包含的金属状态下的难移动元素的粘合性差。因此，如果金属状态下的易移动元素在第一层22A和第二层22B之间的界面上的浓度高，则易于引起膜分离与膜剥落。这意味着如本实施方式所述，通过降低第一层22A与包含金属状态下的难移动元素的第二层22B接触的界面上的易移动元素的浓度，降低了各层间的膜分离与膜剥落的可能性。这里，在后述的离子源层22的制造步骤中说明在第一层22A中观察到的易移动元素的浓度分布的调整方法。
类似于与第二层22B的界面，第一层22A中的金属状态下的易移动元素的浓度优选地还在离子源层22与上部电极30接触的表面上低或者为零。这是因为相比于硫族元素，第一层22A中的诸如Al等易移动元素不易于与构成上部电极30的元素反应。当第一层22A中的易移动元素在与上部电极30接触的表面上的浓度高时，通过硫族元素和易移动元素所形成的界面变得不稳定。这导致上部电极30的膜分离与膜剥落。鉴于此，当第一层22A与上部电极30接触时，类似于其中第一层22A与第二层22B接触的结构，对第一层22A中的易移动元素的浓度的调整提高了离子源层22和上部电极30之间的粘合性，从而降低了各层间的膜分离与膜剥落的可能性。
类似于下部电极10，上部电极30可由用于半导体布线的公知材料制成，优选地由即使在后退火处理后也不与离子源层22反应的稳定材料制成。
通过本实施方式的这种存储元件1，当电源电路(脉冲施加部；未图示)经由下部电极10和上部电极30而施加电压脉冲或电流脉冲时，存储层20的电特性(电阻值)呈现变化，从而进行信息的写入、擦除和读出。下面，具体说明这些操作。
首先，对存储元件1施加正电压，从而上部电极30例如处于正电位且下部电极10侧处于负电位。响应于此，离子源层22中的任何金属元素(易移动元素和过渡金属元素)被电离并扩散至电阻变化层21，然后通过与下部电极10侧的电子结合而沉积。结果，在下部电极10和存储层20之间的界面上形成导电路径(丝，filament)。该丝由还原为金属状态的低电阻金属元素构成。或者，被电离的金属元素保留在电阻变化层21中并形成杂质能级。结果，在电阻变化层21中形成丝，这相应地降低了存储层20的电阻值，从而所述电阻值变为低于(处于低电阻状态)初始状态下的电阻值(处于高电阻状态)。
随后，即使在存储元件1被停止施加正电压而变为无压的情况下，仍保持低电阻状态。这意味着完成了信息写入。为用于一次写入存储装置、即所谓的PROM(可编程只读存储器)，仅通过上述记录过程即完成了存储元件1的记录。另一方面，为应用于可擦除存储装置、即RAM(随机存取存储器)和EEPROM(电可擦除可编程只读存储器)等，还期望擦除步骤。在擦除步骤中，对存储元件1施加负电压，从而例如上部电极30处于负电位且下部电极10侧处于正电位。响应于此，在下部电极10上发生阳极反应(氧化)。具体来说，在相邻存储层20内部形成的丝中，金属元素被电离，随后溶解于离子源层22中，或者将易氧化的易移动元素(例如Al)氧化，从而在下部电极10上形成高电阻氧化物(例如AlOx)。换言之，存储层20的电阻值升高。
随后，即使存储元件1在被停止施加负电压而变为无压的情况下，存储元件1的电阻值仍保持较高。这可实现任何写入信息的擦除。通过重复这种步骤，可对存储元件1重复进行信息的写入及写入信息的擦除。
例如，如果电阻值高的状态对应于信息“0”，且如果电阻值低的状态对应于信息“1”，则通过施加正电压，在信息记录的过程中将信息“0”变为信息“1”，并且通过施加负电压，在信息擦除的过程中将信息“1”变为信息“0”。注意，在本例中，虽然降低存储元件的电阻的操作对应于写入操作且升高存储元件的电阻的操作对应于擦除操作，但可使对应关系反转。
接下来，说明离子源层22中的各元素的化学作用和优选含量。注意，后述的各元素的含量为包括第一层22A和第二层22B的重复性层叠结构的总含量。
离子源层22的全部组成例如为ZrTeAl、TiTeAl、CrTeAl、WTeAl、TaTeAl等。这些具体材料还可包括对ZrTeAl添加Cu而得到的CuZrTeAl以及对CuZrTeAl另外添加Ge而得到的CuZrTeAlGe。通过添加上述添加元素，还可选择CuZrTeAlSiGe。
离子源层22包含如上所述的待阳离子化的易移动元素(例如Al或Cu)以及难移动元素(例如Zr或Ti)。通过上述低电阻操作，这些待阳离子化的元素形成包含易移动元素和难移动元素的丝。在这些丝中，包含诸如Zr等难移动元素的丝特别有助于提高写入状态下的数据保持特性。具体来说，例如，通过写入操作而使Cu形成丝。然而，金属状态下的Cu易于溶解于包含硫族元素的离子源层22中，并且在未施加写入用电压脉冲的状态(在数据保持状态下)下，于是再次将Cu电离。换言之，存储层20变为高电阻状态。所获得的数据保持特性不那么令人满意。另一方面，在写入操作时，通过在阴极上还原Zr而形成金属丝，并且进入写入状态(低电阻状态)。包含Zr的丝相对地难以溶解于包含硫族元素的离子源层22中。因此，一旦进入写入状态、即进入低电阻状态下，相比于例如包含Al或Cu的丝的情况，更易于保持所形成的低电阻状态。这样，在离子源层22中，将诸如Cu等易移动元素与任何适量的Zr等难移动元素组合可促进离子源层22的非晶化，并且使离子源层22的微观结构保持均一。这意味着提高了电阻值保持特性(数据保持特性)。
当离子源层22包含Al时，如果上部电极由于擦除操作而偏置至负电位，则形成的是在性能上类似于固体电解质层的离子源层22和阳极之间的上述界面上稳定的氧化膜(AlOx)。这使得高电阻状态(擦除状态)稳定。考虑到电阻变化层的自再现，还有助于提高重复频率。当在电阻变化层21和离子源层22之间另外设置硫族元素(后述)含量高的中间层43(参照图6)时，这种结构可在上述擦除操作时在阳极和下部电极10之间的界面上更高效地施加电压偏置。这相应地提高了阳极反应的效率，使丝易于溶解，并且易于形成诸如Al等易移动元素的高电阻氧化物膜。这里，Al当然不是唯一选择，还可使用起类似作用的Ge等。
如上所述，当离子源层22包含Zr、Cu、Al、Ge等时，相比于不包含这些元素的存储元件，所获得的存储元件具有改善的宽范围电阻值保持特性、写入和擦除的高速操作特性、低电流操作特性以及提高的重复频率。而且，例如，如果通过调整从低电阻向高电阻变化时的擦除电压而建立高电阻状态和低电阻状态之间的任何中间电阻状态，则可稳定地保持所形成的中间状态。因此，所形成的存储器不仅能实现二进制存储，还能实现多级存储。这里，还可通过改变从高电阻向低电阻变化时的写入电流，通过调整所沉积的原子的量，从而建立这种中间状态。
这些对于存储操作重要的各种特性随着离子源层22中的Al、Zr、Cu以及Ge的添加量而变化，所述各种特性包括施加电压时的写入和擦除操作特性、电阻值保持特性以及重复操作频率。
如上所述，当Al的含量过高时，例如，在电阻变化层附近存在较多Al离子。结果，Al离子的还原极大地促成了写入状态下的丝。在还原后，Al几乎处于金属状态，于是在硫族化物的固体电解质中，Al在金属状态下不够稳定。因此，低电阻写入状态的保持特性下降。另一方面，当Al的含量过低时，由于在擦除操作时难以形成高电阻膜(AlOx)，故削弱了改善擦除操作本身或高电阻区域的保持特性的效果，从而降低了重复频率。鉴于此，离子源层22中的Al的含量优选地为27.7原子%以上，更优选地为47.4原子%以下。
例如，如果Zr的含量过高，则所形成的离子源层22的电阻值下降过多，从而不能对离子源层22有效地施加电压，或者由于Zr在很大程度上促成了写入状态下的丝而导致写入状态下的稳定性过大。这尤其导致了擦除困难，并基于Zr的添加量而升高了擦除用阈值电压。如果Zr的含量过高，还导致写入困难、即难以降低电阻。另一方面，如果Zr的添加量过小，削弱了提高上述宽范围电阻值保持特性的效果。
虽然对离子源层22添加适量的Cu确实有助于非晶化，但如果Cu的含量过大，则由于金属状态下的Cu在包含硫族元素的离子源层22中不够稳定，故使写入保持特性劣化，或者对写入操作速度产生不利影响。然而，Zr和Cu的组合产生这样的效果，即易于使离子源层22非晶化并且使离子源层22的微观结构保持均一。因此，这防止了离子源层22中的材料成分由于重复操作而变得不均匀，从而提高了重复频率并改善保持特性。当离子源层中的Zr的含量适当时，即使由Cu形成的丝再次溶解于离子源层22中，仍认为由金属锆(Zr)形成的丝在电阻变化层21中保持原样，于是，保持低电阻状态。这样，未影响写入保持特性。
对于上述的将Zr和Cu组合所产生的效果，离子源层22中的Zr和Cu的总含量优选地在23.5原子%~37原子%的范围内(包括端值)。离子源层22中的Zr的单独含量优选地为9原子%以上，更优选地为18.5原子%以下。
这里，Ge不是必须包含的，但是当添加Ge时，考虑到过量的Ge使写入保持特性劣化，故Ge的含量优选地为15原子%以下。
这里注意，实际上，存储元件1的特性取决于Zr与Te(硫族元素)间的组成比。因此，Zr与Te间的组成比优选地落入以下范围内：
Zr的组成比(原子%)/Te的组成比(原子%)=0.3~0.84
这一点不必很明确，但是由于Cu的离解度低于Zr的离解度，且由于离子源层22的电阻值由Zr与Te间的组成比决定，故只要Zr与Te间的组成比落入上述范围内，电阻值即保持合适。于是，这似乎是因为对存储元件1施加的偏置电压对电阻变化层21的部分可有效地工作。硫族元素的单独含量优选地为20.7原子%以上而为42.7原子%以下。
当所述值未落入上述范围内时，例如，在当量比过大时，阳离子和阴离子间失去平衡，于是在现有的金属元素中，未电离的任何元素的量增加。因此，在擦除操作时，通过写入操作而生成的丝不能被有效地除去。类似地，当由于当量比过小而阴离子元素存在过剩时，通过写入操作而产生的金属状态下的丝不趋于保持在金属状态。于是，似乎降低了写入状态保持特性。
这里，离子源层22中包含的金属元素必然不限于上述金属元素，而另一选择可以为替代Al而包含Mg的ZrTeMg。关于离子化的金属元素，即使选用的过渡金属元素不是Zr而是Ti或Ta，仍可使用任何类似的添加元素，例如可能为TaTeAlGe。而且，关于离子导电材料，必然不限于Te，还可使用硫(S)、硒(Se)或碘(I)，即具体地使用ZrSAl、ZrSeAl、ZrIAl、CuGeTeAl等。注意，不必需包含Al，还可使用CuGeTeZr等。
而且，Si为可能提高保持特性的示例性添加元素，并且优选地与Zr一起添加至离子源层22。此处，如果Si的添加量不够，则不会充分获得通过添加Si而产生的防止膜剥落的效果，而如果Si的添加量过大，则所获得的存储器操作特性不够令人满意。鉴于此，离子源层22中的Si的含量优选地在约10~45原子%的范围内，以便产生防止膜剥落的效果，并且具有良好的存储器操作特性。
而且，当在电阻变化层21和离子源层22之间形成其中硫族元素含量高的中间层43时，通过使用上述易移动金属元素M(例如Al或Cu)以及硫族元素(例如Te)，所形成的离子源层22可以为Te/离子源层(包含易移动金属元素)的多层结构。如果是这种结构，则通过在成膜后进行扩散，将所形成的结构稳定为MTe/离子源层22。这可防止金属状态下的易移动元素在中间层43和下部电极10之间的界面上变得稠密，从而防止电阻变化层21和离子源层22出现膜剥落与膜分离。
下面，说明本实施方式的存储元件1的制造方法。
首先，在由诸如选择晶体管的CMOS电路形成的基板上，形成例如由TiN制成的下部电极10。随后，如若必要，例如，通过反溅射以除去下部电极10的表面上的任何氧化物等。接下来，在溅射装置中，在下部电极10上例如形成Al膜，并且在氧气气氛下，通过RF(射频)等离子体对Al进行氧化，从而形成电阻变化层21。
接下来，在电阻变化层21上形成硫族元素层22a、移动层22b和固定层22c。硫族元素层22a包含硫族元素Te、S、Se中的一种以上。移动层22b包含上述易移动元素中的一种以上，并且固定层22c包含上述难移动元素中的一种以上。具体来说，通过在溅射装置中交换具有各个组成的各个靶，连续形成各个层。硫族元素层22a(A层)、移动层22b(B层)和固定层22c(C层)这些层如此堆叠，即使得易移动元素含量高的移动层22b不与难移动元素含量高的固定层22c直接接触。具体来说，可在各个A层之间夹入B层或C层，例如为ABAC、BACA或CABA。将所形成的结构以单元来计数，并且堆叠两个单元以上，优选地堆叠五个单元以上。结果，离子源层22具有重复性层叠结构。这里，层叠单元的数量没有具体的上限，但是过多的层叠单元增加了离子源层22的膜厚度，从而易于导致膜剥落。过多的层叠单元还使得用于写入和擦除的驱动电压升高。而且，增加了成膜时的靶交换的次数，于是成膜时间变长，从而导致制造困难。鉴于此，层叠单元的数量的上限优选地为50以下。如上所述，通过堆叠具有各自的元素的各层，即使在所用的成膜装置例如不能进行共溅射的情况下，仍可为所形成的离子源层22提供良好的操作特性。而且，因为不期望使用合金靶，故放宽了对成膜设备的制约，从而使成本下降。
所述单元不仅具有上述层叠顺序，例如，当所述单元为ACAB时，易移动元素含量高的B层处于离子源层22的顶端。在此情况下，因为易移动元素在与上述上部电极30接合的表面上稠密，故所形成的界面具有A层的硫族元素和金属状态下的易移动元素，从而可能导致膜分离与膜剥落。如果是这种情况，则在堆叠多个ACAB单元后，优选地还在层叠结构的顶端设置A层。这可防止上部电极30和B层之间的直接接触，具体来说，这可防止易移动元素在离子源层22和上部电极30之间的界面上变得稠密。于是，提高了离子源层22和上部电极30间的粘合性，从而降低了膜分离与膜剥落的可能性。
随后，在离子源层22上通过溅射以形成上部电极30。在形成直至上部电极30的各层后，形成布线层(未图示)以连接至上部电极30，并且连接接触部以实现所有存储元件1中的公共电位。随后，对多层膜进行后退火处理。
通过这种后退火处理或通过室温下的热扩散，在包括硫族元素层22a(A层)、移动层22b(B层)和固定层22c(C层)的离子源层22中，构成B层的易移动元素扩散至A层中。这样，形成了第一层22A中的易移动元素的浓度分布。这种结构可以防止移动层22b中的易移动元素在各个第一层22A与固定层22c、即第二层22B接触（第二层22B夹在各个第一层22A之间）的各表面上变得稠密，从而提高了层间的粘合性。图3示意性地表示离子源层22中的热扩散前和热扩散后的各层，在所述离子源层22中堆叠有分别为ABAC单元的两个多层膜。通过后退火处理，构成B层的易移动元素扩散至A层中，从而形成第一层22A。构成C层的易移动元素几乎不扩散，从而在离子源层20中形成独立层、即形成第二层22B。以此方式，完成了图1的存储元件1。
注意，第一层22A中的易移动元素的浓度分布根据在B层上下沉积哪一层(A层或C层)而看上去不同。如图3(A)所示，例如，当在各个层A之间夹有B层时，易移动元素扩散至下部电极10侧和上部电极30侧的各个层A中，且如图3(B)所示，浓度从第一层22A的中间部分以垂直方向逐渐下降。
对于如上所述的存储元件1，通过施加电压以使得上部电极30处于正电位而下部电极10处于负电位。这样，在下部电极10和电阻变化层21之间的界面上形成丝。因此，降低了电阻变化层21的电阻值以进行写入。接下来，此时对各个上部电极30和下部电极10施加与写入时施加电压的极性相反的电压。响应于此，在电阻变化层21内形成的丝中的金属元素再次被电离，然后溶解于离子源层22中。因此，增加了电阻变化层21的电阻值以进行擦除。
通过本实施方式的存储元件1的制造方法，为用作离子源层22而形成了三层，这三层包括包含硫族元素的硫族元素层22a、包含易移动元素的移动层22b以及包含难移动元素的固定层22c。这样，在本实施方式的存储元件1中，离子源层22具有重复性层叠结构，该重复性层叠结构包括两对以上彼此层叠布置的第一层22A和第二层22B。第一层22A包含硫族元素和易移动元素，并且易移动元素从下部电极10向上部电极30呈现浓度梯度。第二层22B包含难移动元素。这种重复性层叠结构提高了存储元件1、特别是存储层20中的各层间的粘合性。注意，就具有良好的写入和擦除操作特性而言，优选地堆叠五对以上的第一层22A和第二层22B。
如上所述，在本实施方式的存储元件1(及其制造方法以及存储装置)中，离子源层22由下述三层中的两个以上层构成，所述三层即包含硫族元素的硫族元素层22a、包含易移动元素的移动层22b以及包含难移动元素的固定层22c。所形成的离子源层22包括两个以上的彼此重复层叠的单位离子源层22X。单位离子源层22X包括组成不同的第一层22A和第二层22B。第一层22A包含硫族元素和易移动元素，并且具有这样的浓度分布，即其中，易移动元素在第一层22A的中间部分的浓度高于在第一层22A的沿厚度方向的上下层端的浓度。因此，提高了存储元件中的各层间的粘合性，从而降低了膜分离与膜剥落的可能性。换言之，所形成的存储装置的产量大且可靠性高。
此外，通过堆叠具有各自的元素的各层，所形成的离子源层22易于具有良好的操作特性。而且，因为不期望使用合金靶，故放宽了对成膜设备的制约，从而导致成本下降。
(存储装置)
通过例如以多行或矩阵状布置大量的上述存储元件1，可构成存储装置(存储器)。此时，如若必要，存储元件1可各与用于元件选择的MOS(金属氧化物半导体)晶体管或与二极管连接，以便构成存储单元。接着，所形成的存储单元可通过布线而各连接至读出放大器、地址解码器、写入电路、擦除电路、读出电路等。
图4和图5各表示包括以矩阵状布置的大量存储元件1的示例性存储装置(存储单元阵列)。图4表示存储单元阵列的横截面构造，而图5以平面图表示存储单元阵列的构造。在该存储单元阵列中，对于各存储元件1，连接至存储元件1的下部电极10侧的布线设置为与连接至存储元件1的上部电极30侧的布线交叉，并且例如在各个交叉点处布置有存储元件1。
存储元件1共用电阻变化层21、离子源层22和上部电极30各层。换言之，电阻变化层21、离子源层22和上部电极30这些层各被所有存储元件1共用(每个具体层被所有存储元件1共用)。上部电极30为被任何相邻单元共用的板状电极PL。
另一方面，对每个存储单元单独设有下部电极10，以便各存储单元相互电隔离。这样，各存储单元中的存储元件1各自由对应于其下部电极10的位置来限定。下部电极10连接至其对应的用于单元选择的MOS晶体管Tr，并且存储元件1各自布置在其对应的MOS晶体管Tr上方。
MOS晶体管Tr由源极/漏极区43和栅极44构成，所述源极/漏极区43和栅极44形成于基板41中被元件分离层42所分离的区域中。在栅极44的侧壁面上形成有侧壁绝缘层。栅极44还用作字线WL，该字线WL为用于存储元件1的两根地址布线之一。MOS晶体管Tr的源极/漏极区43之一经由插塞层45、金属布线层46和插塞层47各层而电连接至存储元件1的下部电极10。MOS晶体管Tr的源极/漏极区43之另一个经由插塞层45而连接至金属布线层46。金属布线层46连接至位线BL(参照图5)，位线BL为用于存储元件1的两根地址布线之另一个。注意，在图5中，MOS晶体管Tr的有源区48由点划线表示。在有源区48中，接触部51连接至存储元件1的下部电极10，并且接触部52连接至位线BL。
在这种存储单元阵列中，当将电压施加给位线BL而通过字线WL使MOS晶体管Tr的栅极导通时，电压经由MOS晶体管Tr的源极/漏极区43而施加给选定的存储单元的下部电极10。在本例中，当对下部电极10施加的电压的极性相比于上部电极30(板状电极PL)的电位而处于负电位时，存储元件1的电阻值变为低电阻状态，从而将信息写入选定的存储单元。接下来，当此时对下部电极10施加的电压的电位相比于上部电极30(板状电极PL)的电位而处于正电位时，存储元件1再次变为高电阻状态，从而将对选定的存储单元写入的信息擦除。为读出写入信息，例如，由MOS晶体管Tr选择存储单元，并且对选定的存储单元施加预定大小的电压或电流。对存储元件1施加的电流或电压基于此时存储元件1的电阻状态而在大小上发生变化，并且通过与位线BL或板状电极PL的尖端连接的读出放大器等而检测出这些变化值。这里，对选定的存储单元施加的电压或电流设定为小于使得存储元件1呈现电阻状态变化的电压等的阈值。
第一实施方式的存储装置1适用于上述各种存储装置。例如，所适用的存储装置包括任何类型的存储器，例如，一次写入PROM(可编程只读存储器)、电可擦除EEPROM或者所谓的适于以高速写入、擦除、再现的RAM。
[第二实施方式]
图6为表示本发明的第二实施方式的存储元件3的构造的横截面图。为任何与上述第一实施方式的构造部件类似的构造部件设有相同的附图标记，并且省略了重复说明。存储元件3依次包括下部电极10(第一电极)、存储层40以及上部电极30(第二电极)。本实施方式的存储元件3与第一实施方式的存储元件的不同之处在于，在构成存储层40的电阻变化层21和离子源层22之间设有中间层43。
中间层43的电阻率比电阻变化层21低，并且中间层43包含由高含量的硫族元素（即Te、S和Se中的一种以上）以及诸如Al等易移动元素组成的化合物。这种化合物的例子包括AlTe、MgTe或ZnTe。关于这种含有Te的化合物的组成，例如在AlTe中，Al的含量优选地为20原子%以上而60原子%以下。作为阴离子成分，不仅可包含Te，还可包含诸如硫(S)或硒(Se)等硫族元素。注意，由AlTe构成的中间层43的带隙为2.5eV，并且例如，由AlOx构成的电阻变化层21的带隙为8eV~9eV。本实施方式的中间层43为电阻比离子源层22高的电解质层。通过在离子源层22和电阻变化层21之间设置该中间层43，通过在阳极(下部电极10)的界面(电阻变化层21)上有效地施加擦除时的电压偏置，可改善擦除特性。
即使当中间层43仅由硫族元素形成时，由于来自相邻离子源层22的易移动元素Al的扩散，从而也可形成硫族元素化合物。这样，中间层43在形成时不必包含Al等易移动元素。这里，在中间层43中，铝的含量(铝的浓度)对硫族元素含量的比率优选地低于40%。这是因为，如果所述比率高于Al2Te3的化学当量组成，则Al在金属状态下沉积，并对存储层20中的粘合强度产生不利影响。这一点适用于包含MgTe、ZnTe等的中间层，并且在MgTe、ZnTe的化学当量组成中，Mg和Zn的含量优选地低于Mg50%、Zn50%。
如同本实施方式所述，当存储层20包括硫族元素含量高的中间层43时，可在下部电极10上预先形成Ti等的氧化物。离子源层22中的易移动元素(例如，具体为Al、Mg或Zn)移动至下部电极10上，并且在TiOx等的相对低电阻的氧化膜上形成高电阻氧化物膜。TiOx等的氧化膜通过对诸如AlOx的电阻变化层重复进行重写操作而用于防止下部电极10劣化。因此，在形成下部电极10后，可跳过用于形成电阻变化层21的步骤，并且可直接在下部电极10上形成中间层43。
本实施方式的存储元件2的作用和效果类似于第一实施方式的存储元件1的作用和效果，但是本实施方式的存储元件2包括中间层43，该中间层43可在下部电极10(电阻变化层21)上有效地施加擦除操作时的电压偏置。因此，提高了阳极反应的效率、促进了丝的溶解并且导致易于通过例如Al等易移动元素以形成高电阻氧化物膜。更具体地，实现了这样的效果，即在重复耐久性保持良好的同时，在提高特别是擦除侧的稳定性的情况下改善了保持特性。而且，能够在低电流下进行擦除操作，以便在低电流下以良好的稳定性进行操作。
以下，说明本发明的具体实施例。将具有上述存储元件1和存储元件2的结构的各种样品制造如下，并且检验所述样品的特性。
(实验1)
(样品1-1~样品1-24)
首先，在表面上形成有氧化膜的硅片上，形成厚度为50nm的TiN层以作为下部电极10。随后，形成与存储层20或存储层40对应的多层膜，从而制造样品1-1~样品1-24。对应于“下部电极/电阻变化层/(中间层)/离子源层”的各样品的组成和膜厚度例如在样品1中为“TiN/AlOx(2nm)/[Ti(1nm)/Al(1nm)/Cu(0.2nm)/Te(1nm)/Zr(0.35nm)]×15”(在本例中未设有中间层)。接下来，类似于实际的元件加工，在300°C的温度处进行热处理，然后在表面上用金刚石笔形成十字状划痕，以便通过对存储层的处理而再现高度差。然后，通过粘合性试验、即在划痕上粘贴胶带然后剥离该胶带，以便评估存储层20和存储层40。表1表示与在各个样品1-1~样品1-24中的电阻变化层21、中间层43和离子源层22对应的各层的组成和膜厚度。表1还表示粘合性试验的结果，其中，“好”代表未发生膜剥落的结果，而“不好”代表发生膜剥落的结果。
[表1]
Figure BDA00001790237400191
[实验2]
[样品2-1~样品2-6]
接下来，制造了图4和图5所示的包括与样品1-1~样品1-5的结构类似的各层的存储装置，以作为样品2-1~样品2-6。首先，在半导体基板11上形成MOS晶体管Tr。接下来，形成绝缘层以覆盖半导体基板11的表面，并且在该绝缘层中形成过孔。随后，通过CVD(化学气相沉积)法，在过孔中填充由TiN制成的电极材料，并且通过CMP(化学机械研磨)法使形成的过孔的表面平坦化。随后，通过重复进行这些步骤，形成插塞层15、金属布线层16、插塞层17以及下部电极10，然后，基于存储单元而对下部电极10进行图形化。
接下来，在由TiN制成的下部电极10上利用溅射装置形成存储层20和上部电极30。所述电极的直径为50~300nmφ。随后，对上部电极30的表面进行蚀刻，从而形成厚度为200nm的布线层(Al层)以便连接至接触部，该接触部连接有用于供给中间电位(Vdd/2)的外部电路。接下来，作为后退火处理，在用于真空热处理的炉中，对所形成的结构在300°C的温度处进行2个小时的热处理。然后，对所形成的结构进行微细加工，以便制造存储元件。表2表示利用光学显微镜观察在微细加工时发生的膜剥落的结果。在表2中，“好”代表这样的结果，即在4kbit的阵列中，在95%以上的元件中进行了正常的写入、擦除，并且未观察到膜剥落。还在表2中，“不好”代表这样的结果，即，95%以下的位正常工作，并且阵列的端部具有可看得见的膜剥落的痕迹。
[表2]
图7A和图7B表示样品2-1中的电流-电压特性。在样品2-1中，初始状态为约10MΩ的高电阻状态，并通过对下部电极10侧施加负偏置，将所述状态变为低电阻状态。通过对下部电极10侧施加正偏置，所述状态再次变为高电阻状态。这表明，包括具有如同样品2-1中的组成的存储层20的存储元件进行了良好的存储器操作。图8表示样品2-1中的重复操作特性。假设低电阻侧处于写入状态而高电阻侧处于擦除状态，则重复进行了百万次的重写操作。在重写操作中，为记录脉冲，记录电压(Vw)为3V、记录电流约为100μA并且脉宽为10ns，而对于擦除脉冲，擦除电压(Ve)为2V、擦除电流约为110μA并且脉宽为10ns。从图8中可知，在样品2-1中，重复操作特性良好。图9A和图9B分别表示观察到膜剥落的样品2-5的电流-电压特性。对于观察到膜剥落的存储元件，存储器操作导致失败。
[评价]
相比于表1和表2的结果，使用胶带的膜剥落试验与通过微细加工实施的膜剥落试验的结果一致，因此，表1的结果似乎可用于评价经微细加工的存储层20、40的粘合性。
在样品1-1~样品1-4的离子源层20中，成膜时的层叠顺序(层A、层B和层C)如下：
样品1-1：ABBAC/...../ABBAC
样品1-2：ABABC/...../ABABC
样品1-3：ACBB/...../ACBB
样品1-4：BACB/...../BACB
类似于样品2-1，样品1-1未出现膜剥落。这似乎是由于这样的结构，即在制造时，在包含硫族元素(本例中为Te)的各层(上述层A)间夹有包含用于构成作为电解质层的离子源层22的任何元素的层(上述B层)。具体来说，B层包含易于与硫族元素反应且在电解质中易于移动、即可移动性高的任何元素(在本例中为Al和Cu)。另一方面，在样品1-2~样品1-4(以及样品2-2~样品2-4)中，观察到膜剥落。这似乎是由于这样的结构，即其中，在各个层A间未夹有B层，并且各个层A与包含在离子源层22中难以移动的元素、即不易于与硫族元素反应且可移动性低的元素的层(上述C层)接触。
在样品1-5~样品1-7的离子源层20中，以与上述相同的标记表示，层叠顺序如下：
样品1-5：C(ABBA/C)ABBA/...../CABBA
样品1-6：BBAC(A/BBA)CA/...../BBACA
样品1-7：AC(ABB/A)CABB/...../ACABB
样品1-5~样品1-7包括与样品1-1类似的圆括号内的重复性结构。然而，样品1-5和样品1-6未出现膜剥落，但样品1-7出现了膜剥落。样品1-8具有与样品1-7同样的重复性层叠结构，但在样品1-8的顶端包括另一A层，从而降低了膜剥落的可能性。这种差别在于离子源层22的上端面，换言之，在于重复性层叠结构的上端面不同。这意味着，为降低膜剥落的可能性，重复性层叠结构的顶端不是包含可移动性高的元素的B层，而优选地为包含硫族元素的A层或者包含可移动性低的元素的C层，并且在所述顶端上优选地形成有上部电极30。
而且，样品1-9和样品1-10各为添加有Ge的硫族元素层，并且样品1-21和样品1-22各为添加有Cu的固定层。表1的结果表明，硫族元素层(A层)、移动层(B层)和固定层(C层)这些层可包含任何其它元素，只要所述元素不影响本发明的效果即可。
在样品1-9、样品1-10、样品1-11以及样品1-12的离子源层20中，以与上述相同的标记表示，层叠顺序如下：
样品1-9：ABBAC/...../ABBAC
样品1-10：AABBC/...../AABBC
样品1-11：ABAC/...../ABAC
样品1-12：ACB/...../ACB
这表明，离子源层22具有多层结构，其中，除底端外，在各个层A之间夹有B层，并且离子源层20的上端面不是B层。因此，这种结构降低了膜剥落的可能性。
而且，样品1-13和样品1-14表明，电阻变化层21不限于AlOx，而还可以为GdOx。这样，在不限制电阻变化层的材料的情况下构成如上述实施方式所述的存储元件1和存储元件2，从而降低了膜剥落的可能性。而且，通过其中在电阻变化层21和离子源层22之间设有由Te制成的中间层43的样品1-15和样品1-16，通过构成如上述实施方式所述的离子源层22，从而降低了膜剥落的可能性。或者，可通过将其上形成有Al层的下部电极10氧化，以便形成电阻变化层21。或者，当使由TiN制成的下部电极10发生自然氧化以形成用作电极劣化保护层的TiOx然后设置中间层43时，离子源层22中的诸如Al等易移动元素经由中间层43而扩散至下部电极10上，从而AlOx等氧化膜自己形成。即使在此情况下，使用本发明的实施方式的重复性层叠结构中的离子源层22仍会降低各层间的膜分离与膜剥落的可能性。
而且，样品1-17~样品1-24表明，构成固定层(C层)的可移动性低的元素不仅有Zr，还可包括Ti(1-17和1-18)、Hf(1-19和1-20)、Nb(1-21和1-22)、Mo(1-23和1-24)等，通过上述实施方式中所述的结构，也可降低膜剥落的可能性。因此，为用于固定层、即第二层中，对硫族元素的反应性与Zr相近的任何元素、即属于周期表(长周期表)中的4族~6族的任何元素似乎可获得与本发明的实施方式中所实现的效果类似的效果。
虽然参照第一实施方式、第二实施方式和实施例而详述了本发明，但本发明不限于上述实施方式等，并且可设计出各种其它变型。
例如，在上述实施方式等中，具体说明了存储元件1、存储元件2以及存储单元阵列的构造。然而，不必需设置所有层，或者还可设置任何其它层。
而且，例如，在上述实施方式等中所述的各层的材料、成膜方法与成膜条件等必然不是限定性的，并且可采用任何其它材料或者任何其它成膜方法。只要上述组成比保持相同，离子源层22例如可添加有任何其它类型的过渡金属元素，例如Ti、Hf、V、Nb、Ta、Cr、Mo或W等，并且Cu、Ag、锌(Zn)不必是限定性的，还可添加镍(Ni)。
进而，如上述实施方式所示例，在其中交替地层叠有第一层22A和第二层22B的重复性层叠结构中的离子源层22的制造步骤中，在包括作为第一层22A的层A与层B以及作为第二层的C层的重复性层叠结构中成膜。不必期望层叠顺序保持相同。具体来说，层叠顺序不受限定，只要层B和层C彼此不直接接触且B层不在所形成的结构的顶端即可。
本发明还可具有如下结构：
(1)一种存储元件，其依次包括
第一电极、存储层和第二电极，其中，
所述存储层包括：
电阻变化层，其包含氧化物，并且所述电阻变化层设置在所述第一电极侧；以及
离子源层，其设置在所述第二电极侧并且具有两个以上单位离子源层的层叠结构，所述单位离子源层包括第一层和第二层，所述第一层包含硫族元素碲、硫、硒中的一种以上以及在所述存储层中易于移动的易移动元素，并具有从所述第一电极向所述第二电极的所述易移动元素的浓度分布，并且所述第二层包含在所述存储层中难以移动的难移动元素。
(2)根据(1)所述的存储元件，其中，
所述单位离子源层从所述第一电极侧依次包括所述第一层和所述第二层。
(3)根据(1)所述的存储元件，其中，
所述单位离子源层从所述第一电极侧依次包括所述第二层和所述第一层。
(4)根据(1)~(3)之任一项所述的存储元件，其中，
在所述第一层中的所述易移动元素中，与所述第二层的接合界面上的浓度相对地低于所述第一层的其余区域中的浓度。
(5)根据(1)~(4)之任一项所述的存储元件，其中，
所述易移动元素为可阳离子化的金属元素。
(6)根据(1)~(5)之任一项所述的存储元件，其中，
所述易移动元素为铝(Al)或铜(Cu)。
(7)根据(1)~(6)之任一项所述的存储元件，其中，
所述难移动元素为周期表中的4族~6族的金属元素。
(8)根据(1)~(7)之任一项所述的存储元件，其中，
所述难移动元素为钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钼(Mo)或钨(W)。
(9)根据(1)~(8)之任一项所述的存储元件，其中，
通过响应于对所述第一电极和所述第二电极所施加的电压而在所述电阻变化层中形成包含金属元素的低电阻部，从而发生电阻值的变化。
(10)根据(1)~(9)之任一项所述的存储元件，其中，
所述存储层在所述离子源层和所述电阻变化层之间包括中间层，并且所述中间层包含硫族元素碲(Te)、硫(S)、硒(Se)中的一种以上。
(11)一种存储装置，其包括：
多个存储元件，每个所述多个存储元件依次包括第一电极、存储层和第二电极；以及
脉冲施加部，其对所述存储元件选择性地施加电压脉冲或电流脉冲；其中，
所述存储层包括：
电阻变化层，其包含氧化物，并且所述电阻变化层设置在所述第一电极侧；以及
离子源层，其设置在所述第二电极侧并且具有两个以上单位离子源层的层叠结构，所述单位离子源层包括第一层和第二层，所述第一层包含硫族元素碲、硫、硒中的一种以上以及在所述存储层中易于移动的易移动元素，并具有从所述第一电极向所述第二电极的所述易移动元素的浓度分布，并且所述第二层包含在所述存储层中难以移动的难移动元素。
(12)一种存储元件的制造方法，所述方法包括：
在基板上形成第一电极；
在所述第一电极上形成包含氧化物的电阻变化层；
在所述电阻变化层上形成包括两个以上单位离子源层的离子源层，所述单位离子源层中的至少部分为硫族元素层、移动层和固定层依次层叠的结构，所述硫族元素层包含硫族元素碲、硫、硒中的一种以上，所述移动层包含在电解质中易于移动的一种以上易移动元素，所述固定层包含在所述电解质中难以移动的一种以上难移动元素；并且
在所述离子源层上形成第二电极。
(13)根据(12)所述的方法，其中，
通过在形成所述第二电极后使所述易移动元素扩散，从而形成所述硫族元素层和移动层的混合层。
(14)根据(12)或(13)所述的方法，其中，
在形成所述电阻变化层后，形成包含硫族元素碲(Te)、硫(S)、硒(Se)中的一种以上的中间层。
(15)根据(12)~(14)之任一项所述的方法，其中，
当所述离子源层的顶端为所述移动层时，在所述移动层上另外形成所述硫族元素层。
(16)根据(12)~(15)之任一项所述的方法，其中，
在所述硫族元素层、所述移动层和所述固定层中，至少包括两层以上所述硫族元素层，并且至少部分地包括所述硫族元素层、所述移动层和所述硫族元素层依次层叠的结构。
本领域的技术人员应当明白，在不脱离所附权利要求及其等同物的范围内，取决于设计需要和其它因素可出现各种变化、组合、子组合和替代。

Claims (16)

1.一种存储元件，其依次包括第一电极、存储层和第二电极，其中，所述存储层包括：
电阻变化层，其包含氧化物，并且所述电阻变化层设置在所述第一电极侧；以及
离子源层，其设置在所述第二电极侧并且具有两个以上单位离子源层的层叠结构，所述单位离子源层包括第一层和第二层，所述第一层包含硫族元素碲、硫、硒中的一种以上以及在所述存储层中易于移动的易移动元素，并具有从所述第一电极向所述第二电极的所述易移动元素的浓度分布，并且所述第二层包含在所述存储层中难以移动的难移动元素。
2.如权利要求1所述的存储元件，其中，所述单位离子源层从所述第一电极侧依次包括所述第一层和所述第二层。
3.如权利要求1所述的存储元件，其中，所述单位离子源层从所述第一电极侧依次包括所述第二层和所述第一层。
4.如权利要求1所述的存储元件，其中，对于所述第一层中的所述易移动元素的浓度，与所述第二层的接合界面上的浓度相对地低于所述第一层的其余区域中的浓度。
5.如权利要求1所述的存储元件，其中，所述易移动元素为可阳离子化的金属元素。
6.如权利要求1所述的存储元件，其中，所述易移动元素为铝或铜。
7.如权利要求1所述的存储元件，其中，所述难移动元素为周期表中的4族~6族的金属元素。
8.如权利要求1所述的存储元件，其中，所述难移动元素为钛、锆、铪、钒、铌、钽、铬、钼或钨。
9.如权利要求1所述的存储元件，其中，通过响应于对所述第一电极和所述第二电极所施加的电压而在所述电阻变化层中形成包含金属元素的低电阻部，从而发生电阻值的变化。
10.如权利要求1所述的存储元件，其中，所述存储层在所述离子源层和所述电阻变化层之间包括中间层，并且所述中间层包含硫族元素碲、硫、硒中的一种以上。
11.一种存储装置，其包括：
多个如权利要求1～10之一所述的存储元件；以及
脉冲施加部，其对所述存储元件选择性地施加电压脉冲或电流脉冲。
12.一种存储元件的制造方法，该方法包括：
在基板上形成第一电极；
在所述第一电极上形成包含氧化物的电阻变化层；
在所述电阻变化层上形成包括两个以上单位离子源层的离子源层，所述单位离子源层中的至少部分为硫族元素层、移动层和固定层依次层叠的结构，所述硫族元素层包含硫族元素碲、硫、硒中的一种以上，所述移动层包含在电解质中易于移动的一种以上易移动元素，所述固定层包含在所述电解质中难以移动的一种以上难移动元素；并且
在所述离子源层上形成第二电极。
13.如权利要求12所述的方法，其中，通过在形成所述第二电极后使所述易移动元素扩散，从而形成所述硫族元素层和移动层的混合层。
14.如权利要求12所述的方法，其中，在形成所述电阻变化层后，形成包含硫族元素碲、硫、硒中的一种以上的中间层。
15.如权利要求12所述的方法，其中，当所述离子源层的顶端为所述移动层时，在所述移动层上另外形成所述硫族元素层。
16.如权利要求12所述的方法，其中，
在所述硫族元素层、所述移动层和所述固定层中，至少包括两层以上所述硫族元素层，并且至少部分地包括所述硫族元素层、所述移动层和所述硫族元素层依次层叠的结构。
CN2012102107593A 2011-06-30 2012-06-20 存储元件、其制造方法以及存储装置 Pending CN102856492A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-146114 2011-06-30
JP2011146114A JP2013016530A (ja) 2011-06-30 2011-06-30 記憶素子およびその製造方法ならびに記憶装置

Publications (1)

Publication Number Publication Date
CN102856492A true CN102856492A (zh) 2013-01-02

Family

ID=47389624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102107593A Pending CN102856492A (zh) 2011-06-30 2012-06-20 存储元件、其制造方法以及存储装置

Country Status (5)

Country Link
US (2) US8912516B2 (zh)
JP (1) JP2013016530A (zh)
KR (1) KR102015135B1 (zh)
CN (1) CN102856492A (zh)
TW (1) TWI491023B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613724A (zh) * 2019-02-22 2020-09-01 东芝存储器株式会社 半导体存储装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685608B2 (en) * 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9252359B2 (en) * 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US20140264224A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
US11876140B2 (en) * 2013-05-02 2024-01-16 First Solar, Inc. Photovoltaic devices and method of making
US9246086B2 (en) * 2013-10-02 2016-01-26 Sony Corporation Conductive bridge memory system and method of manufacture thereof
US8981334B1 (en) * 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
JP6614758B2 (ja) * 2014-03-14 2019-12-04 古河電気工業株式会社 絶縁電線、絶縁電線の製造方法、回転電機用ステータの製造方法および回転電機
FR3022393B1 (fr) 2014-06-11 2016-07-01 Commissariat Energie Atomique Dispositif de memoire vive resistive
FR3022392B1 (fr) * 2014-06-12 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de memoire vive resistive
US10693062B2 (en) * 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
US9953705B2 (en) 2016-04-26 2018-04-24 Western Digital Technologies, Inc. Planar memory cell architectures in resistive memory devices
US20170316824A1 (en) * 2016-04-29 2017-11-02 HGST Netherlands B.V. Multi-layer resistive memory devices
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
CN107732010B (zh) * 2017-09-29 2020-07-10 华中科技大学 一种选通管器件及其制备方法
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
CN112582537B (zh) * 2021-01-11 2022-09-20 广西师范大学 一种调控无铅双钙钛矿基阻变存储器实现多态存储的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189087A (ja) * 2006-01-13 2007-07-26 Sony Corp 記憶素子及びその製造方法、記憶装置
JP2009049322A (ja) * 2007-08-22 2009-03-05 Sony Corp 記憶素子および記憶装置
JP2009164467A (ja) * 2008-01-09 2009-07-23 Sony Corp 記憶素子および記憶装置
CN101794861A (zh) * 2009-01-29 2010-08-04 索尼公司 半导体存储装置及其制造方法
CN101868855A (zh) * 2007-11-29 2010-10-20 索尼公司 存储器单元

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675766B2 (en) * 2000-02-11 2010-03-09 Axon Technologies Corporation Microelectric programmable device and methods of forming and programming the same
JP3675354B2 (ja) * 2001-05-08 2005-07-27 ソニー株式会社 固体電解質電池およびその製造方法
KR100954970B1 (ko) * 2001-10-12 2010-04-29 소니 주식회사 자기 저항 효과 소자, 자기 메모리 소자, 자기 메모리 장치 및 이들의 제조 방법
JP2003218427A (ja) * 2002-01-23 2003-07-31 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP4100025B2 (ja) * 2002-04-09 2008-06-11 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP4042478B2 (ja) * 2002-06-19 2008-02-06 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP3678213B2 (ja) * 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP3729159B2 (ja) * 2002-06-26 2005-12-21 ソニー株式会社 磁気メモリ装置
JP4178867B2 (ja) * 2002-08-02 2008-11-12 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP2004071897A (ja) * 2002-08-07 2004-03-04 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2004128015A (ja) * 2002-09-30 2004-04-22 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
US20060045974A1 (en) * 2004-08-25 2006-03-02 Campbell Kristy A Wet chemical method to form silver-rich silver-selenide
JP2006093432A (ja) * 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
JP4848633B2 (ja) * 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
JP4815804B2 (ja) 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
KR100623177B1 (ko) * 2005-01-25 2006-09-13 삼성전자주식회사 높은 유전율을 갖는 유전체 구조물, 이의 제조 방법, 이를포함하는 불휘발성 반도체 메모리 장치 및 그 제조 방법
FR2895531B1 (fr) * 2005-12-23 2008-05-09 Commissariat Energie Atomique Procede ameliore de realisation de cellules memoires de type pmc
US8003972B2 (en) 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory
JP4539885B2 (ja) 2007-08-06 2010-09-08 ソニー株式会社 記憶素子および記憶装置
JP5088036B2 (ja) * 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
WO2009122567A1 (ja) * 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
TW201011909A (en) * 2008-09-02 2010-03-16 Sony Corp Storage element and storage device
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
US8279650B2 (en) * 2009-04-20 2012-10-02 Sandisk 3D Llc Memory system with data line switching scheme
US8320178B2 (en) * 2009-07-02 2012-11-27 Actel Corporation Push-pull programmable logic device cell
JP2011124511A (ja) * 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
US8134139B2 (en) * 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
JP5732827B2 (ja) * 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法
JP2012199336A (ja) * 2011-03-18 2012-10-18 Sony Corp 記憶素子および記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189087A (ja) * 2006-01-13 2007-07-26 Sony Corp 記憶素子及びその製造方法、記憶装置
JP2009049322A (ja) * 2007-08-22 2009-03-05 Sony Corp 記憶素子および記憶装置
CN101868855A (zh) * 2007-11-29 2010-10-20 索尼公司 存储器单元
JP2009164467A (ja) * 2008-01-09 2009-07-23 Sony Corp 記憶素子および記憶装置
CN101794861A (zh) * 2009-01-29 2010-08-04 索尼公司 半导体存储装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613724A (zh) * 2019-02-22 2020-09-01 东芝存储器株式会社 半导体存储装置
CN111613724B (zh) * 2019-02-22 2023-10-27 铠侠股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
JP2013016530A (ja) 2013-01-24
KR20130007436A (ko) 2013-01-18
KR102015135B1 (ko) 2019-08-27
TW201304123A (zh) 2013-01-16
TWI491023B (zh) 2015-07-01
US20150072499A1 (en) 2015-03-12
US9356232B2 (en) 2016-05-31
US20130001497A1 (en) 2013-01-03
US8912516B2 (en) 2014-12-16

Similar Documents

Publication Publication Date Title
CN102856492A (zh) 存储元件、其制造方法以及存储装置
CN102157526B (zh) 存储元件和存储装置
US8710482B2 (en) Memory component and memory device
CN102855929B (zh) 存储元件、制造存储元件的方法以及存储装置
CN102683349A (zh) 存储元件和存储装置
KR101984308B1 (ko) 기억 소자 및 그 제조 방법, 및 기억 장치
CN102683378B (zh) 存储元件和存储装置
CN102194512A (zh) 存储元件、存储装置以及存储装置操作方法
CN104969374A (zh) 具有开关层和中间电极层的电阻开关器件及其形成方法
CN102683348A (zh) 存储器元件和存储器设备
CN102376354A (zh) 存储元件和存储装置
CN103367635A (zh) 存储元件和存储装置
CN102820426A (zh) 存储元件和存储装置
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
JP2012064808A (ja) 記憶素子および記憶装置
US20140063909A1 (en) Nonvolatile memory element, nonvolatile memory device, and writing method for use in nonvolatile memory element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130102