CN110323331A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN110323331A
CN110323331A CN201811251089.3A CN201811251089A CN110323331A CN 110323331 A CN110323331 A CN 110323331A CN 201811251089 A CN201811251089 A CN 201811251089A CN 110323331 A CN110323331 A CN 110323331A
Authority
CN
China
Prior art keywords
layer
bottom electrode
barrier layer
semiconductor device
diffused barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811251089.3A
Other languages
English (en)
Other versions
CN110323331B (zh
Inventor
金海光
林杏莲
江法伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110323331A publication Critical patent/CN110323331A/zh
Application granted granted Critical
Publication of CN110323331B publication Critical patent/CN110323331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)

Abstract

本揭露涉及一种半导体装置及其制造方法。本发明实施例涉及一种半导体装置,其包含底部电极、顶部电极、切换层及扩散阻障层。所述顶部电极在所述底部电极上方。所述切换层在所述底部电极与所述顶部电极之间,且经配置以存储数据。所述扩散阻障层在所述底部电极与所述切换层之间以阻碍所述切换层与所述底部电极之间的离子的扩散。

Description

半导体装置及其制造方法
技术领域
本发明实施例涉及半导体装置及其制造方法。
背景技术
归因于电阻式随机存取存储器(RRAM)及导电桥随机存取存储器(CBRAM)的简单结构及与互补式金属氧化物半导体(CMOS)逻辑程序的相容性,其为下一代非易失性存储器技术的有前景的候选者。然而,RRAM及CBRAM在循环期间仍遭受切换窗、切换时间的降级。
发明内容
本发明的实施例涉及一种半导体装置,其包括:底部电极;顶部电极,其在所述底部电极上方;切换层,其在所述底部电极与所述顶部电极之间且经配置以存储数据;及扩散阻障层,其在所述底部电极与所述切换层之间且经配置以阻碍所述切换层与所述底部电极之间的离子的扩散。
本发明的实施例涉及一种半导体装置,其包括底部电极;顶部电极,其在所述底部电极上方;切换层,其在所述底部电极与所述顶部电极之间且经配置以存储数据;氧储集层,其在所述切换层与所述顶部电极之间;及氧扩散阻障层,其在所述底部电极与所述切换层之间,其中所述氧阻障层经配置以阻碍所述切换层与所述底部电极之间的氧离子的扩散。
本发明的实施例涉及一种用于制造半导体装置的方法,其包括:在衬底上方形成底部电极;在所述底部电极上方形成扩散阻障层;在所述扩散阻障层上方形成切换层,其中通过所述扩散阻障层阻碍所述切换层与所述底部电极之间的离子的扩散;及在所述切换层上方形成顶部电极。
附图说明
在结合附图阅读时,从以下详细描述最佳理解本揭露的实施例的方面。应注意,根据产业中的标准实践,各种结构未按比例绘制。事实上,为清楚论述,可任意地增大或减小各种结构的尺寸。
图1为说明根据本揭露的一或多个实施例的各种方面的用于制造半导体装置的方法的流程图。
图2及3为根据本揭露的一或多个实施例的制造半导体装置的各种操作的一者处的示意图。
图4A、4B及4C为说明根据本揭露的一些比较实施例的半导体装置1的不同操作状态的示意图。
图5A、5B及5C为说明根据本揭露的一些实施例的半导体装置1的不同操作状态的示意图。
图6A、6B、6C、6D、6E、6F及6G为根据本揭露的一或多个实施例的制造半导体装置的各种操作的一者处的示意图。
图7为根据本揭露的一些实施例的半导体装置的示意性剖面图。
图8为说明根据本揭露的一些实施例的设置/重置时间对周期时间关系的模拟结果的曲线图。
图9为说明根据本揭露的一些实施例的位计数对电流关系的模拟结果的曲线图。
具体实施方式
以下揭露内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述元件及布置的特定实例以简化本揭露。当然,这些仅为实例且并不意在为限制性的。例如,在以下描述中,第一特征形成于第二特征上方或上可包含其中第一特征及第二特征直接接触地形成的实施例,且还可包含其中额外特征可形成于第一特征与第二特征之间使得第一特征及第二特征可未直接接触的实施例。另外,本揭露可在各个实例中重复元件符号及/或字母。此重复是出于简单及清楚的目的且本身并不指示所论述的各种实施例及/或配置之间的关系。
此外,为便于描述,本文中可使用空间相关术语(诸如“在…下方”、“在…以下”、“下部”、“在…上方”、“上”、“在…上”及类似者)来描述如图中所说明的一个元件或特征与另一(些)元件或特征的关系。除图中描绘的定向之外,空间相关术语也意在涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或成出于其它定向),且因此可同样解释本文中所使用的空间相关描述词。
如本文中使用,诸如“第一”、“第二”及“第三”的术语描述各种元件、组件、区、层及/或区段,这些元件、组件、区、层及/或区段不应受限于这些术语。这些术语仅可用以区分一个元件、组件、区、层或区段与另一元件、组件、区、层或区段。除非上下文清楚地指示,否则诸如“第一”、“第二”及“第三”的术语当在本文中使用时并不暗示顺序或次序。
如本文中使用,术语“大致”、“基本上”、“基本”及“约”用以描述且解释微小变动。当结合事件或境况使用时,所述术语可指代其中确切地发生所述事件或境况的情况以及其中近似发生所述事件或境况的情况。例如,当结合数值使用时,所述术语可指代小于或等于所述数值的±10%(诸如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%或小于或等于±0.05%)的变动范围。例如,若两个数值之间的差小于或等于所述值的平均值的±10%(诸如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%或小于或等于±0.05%),则所述值可被认为“基本上”相同或相等。例如,“基本上”平行可指代相对于0°小于或等于±10°(诸如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°)的角度变动范围。例如,“基本上”垂直可指代相对于90°小于或等于±10°(诸如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°)的角度变动范围。
在本揭露的一或多个实施例中,半导体装置包含插置于底部电极与切换层之间的扩散阻障层。扩散阻障层的材料经选择为惰性或相对于诸如氧离子或活性离子的离子具较低反应性,且因此扩散阻障层可有助于防止或妨碍在循环及烘烤期间氧离子或活性离子的渗透性。扩散阻障层可改进半导体装置的循环及保持性能。因此,在循环及烘烤之后,切换窗可增大。
图1为说明根据本揭露的一或多个实施例的各种方面的用于制造半导体装置的方法的流程图。方法100以操作110开始,其中在衬底上方形成底部电极。方法100以操作120继续,其中在底部电极上方形成扩散阻障层。方法100以操作130继续,其中在扩散阻障层上方形成切换层。通过扩散阻障层阻碍切换层与底部电极之间的离子的扩散。方法100以操作140继续,其中在切换层上方形成顶部电极。
方法100仅为实例,且并不意在限制超出权利要求书中所明确叙述的内容的本揭露。可在方法100之前、期间及之后提供额外操作,且对于方法的额外实施例,可替换、消除或移动所描述的一些操作。
图2及3为根据本揭露的一或多个实施例的制造半导体装置的各种操作的一者处的示意图。如图2中展示,接纳衬底10。衬底10可包含半导体衬底。在一些实施例中,衬底10的材料可包含:元素半导体,诸如硅或锗;化合物半导体,诸如硅锗、碳化硅、砷化镓、磷化镓、磷化铟或砷化铟;或其组合。
在一些实施例中,半导体组件(诸如晶体管组件)、电子组件(诸如电阻器组件、电容器组件或电感器组件)及电路层可形成于衬底10中或形成于衬底10上方。
如图2中展示,底部电极12形成于衬底10上方。底部电极12由导电材料形成。底部电极12的导电材料的实例可包含但不限于:金属氮化物,诸如氮化钛、氮化钽或类似者;掺杂半导电材料,诸如多晶硅或类似者;及金属,诸如金、钨或类似者。在一些实施例中,底部电极12可电连接至形成于衬底10上的半导体组件、电子组件及/或电路层。
如图3中展示,切换层16形成于底部电极12上方。顶部电极22形成于切换层16上方。切换层16可包含经配置以存储数据的数据存储区。在一些实施例中,切换层16可为电阻式随机存取存储器(RRAM)的数据存储区。数据存储区的可变电阻可表示数据单元,诸如数据位。取决于施加在顶部电极22与底部电极12之间的电压,可变电阻可在高电阻状态与低电阻状态之间切换。在一些实施例中,切换层16是(但不限于)具有大于3.9的介电常数的高介电系数材料。在一些实施例中,切换层16的材料可包含但不限于金属氧化物。金属氧化物可包含二元金属氧化物,诸如氧化铪、氧化钽、氧化铝、氧化镍、氧化钛或类似者。金属氧化物可包含三元金属氧化物,诸如铪钽氧化物、铪铝氧化物、铝钽氧化物或类似者。在一些实施例中,切换层16的材料可包含但不限于半导电材料,诸如非晶硅、硒化锗、碲化锗或类似者。
顶部电极22由导电材料形成。顶部电极22的导电材料的实例可包含但不限于:掺杂半导电材料,诸如多晶硅或类似者;金属,诸如金、钨、铂、铱、钕、钌或类似者;金属氮化物,诸如氮化钛、氮化钽或类似者。
在一些实施例中,一罩盖层20可在形成顶部电极22之前形成于切换层16上方。在一些实施例中,罩盖层20的材料可包含但不限于金属,诸如钛、钽、铪、铝或类似者。在一些实施例中,罩盖层20的金属可从切换层16提取诸如氧的离子,使得罩盖层20可包含具有低于切换层16的氧浓度的离子储集区18。在另一些实施例中,罩盖层20的材料可包含但不限于具有大于3.9的介电常数的高介电系数材料。例如,罩盖层20的材料可包含金属氧化物,诸如氧化钛、氧化钽、氧化铪、氧化铝或类似者。罩盖层20的金属氧化物的氧浓度低于切换层16的氧浓度,且因此可在罩盖层20中形成离子储集区18。
扩散阻障层14形成于底部电极12与切换层16之间以形成本揭露的一些实施例的半导体装置1。在一些实施例中,扩散阻障层14邻接切换层16,例如,扩散阻障层14可与切换层16接触。在一些实施例中,扩散阻障层14邻接底部电极12,例如,扩散阻障层14可与底部电极12接触。扩散阻障层14可包含惰性材料或与底部电极12相比对离子具较低反应性,使得扩散阻障层14可阻碍切换层16与底部电极12之间的离子的扩散。在一些实施例中,扩散阻障层14的厚度可在介于约50埃与约300埃之间的范围内,但不限于此。
在一些实施例中,半导体装置1可包含RRAM,其采用切换层16中的氧空位来形成导电细丝。离子储集区18可配置为氧储集区以存储氧离子,且其促进切换层16内的电阻变化。在一些实施中,扩散阻障层14可有助于防止氧离子从切换层16扩散至扩散阻障层14及底部电极12中,且可有助于防止氧离子从扩散阻障层14及底部电极12扩散至切换层16中。在一些实施中,扩散阻障层14可有助于妨碍氧离子从切换层16扩散至扩散阻障层14及底部电极12中,且可有助于妨碍氧离子从扩散阻障层14及底部电极12扩散至切换层16中。
当半导体装置1为电阻式随机存取存储器(RRAM)时,扩散阻障层14配置为氧扩散阻障层。氧扩散阻障层的材料的实例可包含金属、金属氧化物、金属氮化物、硅酸盐、硅化物或其组合。通过实例,氧扩散阻障层的金属可包含铱(Ir)、钌(Ru)、铂(Pt)或其组合。氧扩散阻障层的金属氧化物可包含氧化铱、氧化钌或其组合。氧扩散阻障层的金属氮化物可包含钌钛氮化物。氧扩散阻障层的硅酸盐可包含钽硅氮化物。氧扩散阻障层的硅化物可包含硅化钨。
在一些其它实施例中,半导体装置1可包含导电桥随机存取存储器(CBRAM),其采用切换层16中的活性金属离子来形成导电细丝。离子储集区18可配置为活性金属储集区以存储诸如铜离子、银离子、铝离子或类似者的活性金属离子。在一些实施例中,具有离子储集区18的罩盖层20的材料可包含但不限于诸如铜、银、铝、镍或类似者的金属、诸如铜钽或类似者的金属化合物及诸如铜碲或类似者的金属化合物。切换层16的材料可包含但不限于化合物(诸如离子化合物、共价化合物、氧化物化合物)、半导电材料或类似者。通过实例,离子化合物可包含硫化锗(GeS)、锗锑碲(GeSbTe)或类似者。共价化合物可包含硫化砷(AsS)或类似者。氧化物化合物可包含氧化钽、氧化硅、氧化铝、氧化钛或类似者。半导电材料可包含非晶硅或类似者。
在一些实施中,扩散阻障层14可有助于防止诸如铜离子、银离子、铝离子或类似者的金属离子从切换层16扩散至扩散阻障层14及底部电极12中,且可有助于防止活性金属离子从扩散阻障层14及底部电极12扩散至切换层16中。在一些实施中,扩散阻障层14可有助于妨碍活性金属离子从切换层16扩散至扩散阻障层14及底部电极12中,且可有助于妨碍活性金属离子从扩散阻障层14及底部电极12扩散至切换层16中。
当半导体装置1为CBRAM时,扩散阻障层14配置为活性金属扩散阻障层。活性金属扩散阻障层的材料的实例可包含金属、金属氮化物、金属合金或其组合。通过实例,活性金属扩散阻障层的金属可包含钯(Pd)、钽(Ta)、铪(Hf)、锆(Zr)、铌(Nb)、钴(Co)、钌(Ru)或其组合。活性金属扩散阻障层的金属氮化物可包含氮化钛、氮化钽、氮化钨、钽钨氮化物、钌钛氮化物、钌钽氮化物、钽硅氮化物、钽锗氮氧化物(Ta-Ge-(O)N)或其组合。活性金属扩散阻障层的金属合金可包含镍铬合金。
在制作半导体装置1之后,执行初始化操作。假使半导体装置1为RRAM,则可执行初始化操作以断开金属与氧之间的接合,借此形成切换层16中的氧空位,即,导电细丝。假使半导体装置1为CBRAM,则可执行初始化操作以使活性金属离子从离子储集区18迁移至切换层16,借此形成切换层16中的金属桥,即,导电细丝。半导体装置1还可经历烘烤操作以验证在高温下的数据保持。在初始化操作之后,半导体装置1可在重置状态或设置状态中操作。
图4A、4B及4C为说明根据本揭露的一些比较实施例的半导体装置1的不同操作状态的示意图。如图4A中展示,通过跨顶部电极22及底部电极12施加形成电压而执行初始化操作以初始形成导电细丝16F。在一些实施例中,将正电压供应给顶部电极22,且将负电压供应给底部电极12。假使半导体装置1为RRAM,则形成电压经施加以断开金属与氧之间的接合,借此形成切换层16中的氧空位,即,导电细丝。局部空位16V趋于对准以形成导电细丝16F,导电细丝16F可延伸穿过切换层16且可为相对永久的。假使半导体装置1为CBRAM,则形成电压经施加以使活性金属离子从离子储集区18迁移至切换层16,借此形成切换层16中的金属桥,即,导电细丝。在CBRAM的初始化操作期间,离子16S还可扩散至底部电极12中。
如图4B中展示,通过跨顶部电极22及底部电极12施加重置电压而执行重置操作以将切换层16从较低电阻状态(LRS)切换至高电阻状态(HRS)。在一些实施例中,将负电压供应给顶部电极22,且将正电压供应给底部电极12。离子16S将从离子储集区18移动回至切换层16,借此填充空位16V且断开导电细丝16F以增加电阻率。在重置操作期间,一些离子16S可从切换层16扩散至底部电极12,使得无法完全关闭导电细丝16F。在一些实施例中,一些离子16S还可在烘烤操作期间从切换层16扩散至底部电极12,借此不利地影响导电细丝16F的关闭。
如图4C中展示,通过跨顶部电极22及底部电极12施加设置电压而执行设置操作以将切换层16从高电阻状态(HRS)切换至较低电阻状态(LRS)。在一些实施例中,将正电压供应给顶部电极22,且将负电压供应给底部电极12。切换层16中的离子16S将移动至离子储集区18中,借此留下空位16V且再次形成导电细丝16F以降低电阻率。在设置操作期间,一些离子16S可从底部电极12扩散至切换层16,使得导电细丝16F无法完全开启。在一些实施例中,一些离子16S还可在烘烤操作期间从底部电极12扩散至切换层16,借此不利地影响导电细丝16F的开启。
图5A、5B及5C为说明根据本揭露的一些实施例的半导体装置1的不同操作状态的示意图。如图5A中展示,在制作半导体装置1之后,通过跨顶部电极22及底部电极12施加形成电压而执行初始化操作以初始形成导电细丝16F。在一些实施例中,将正电压供应给顶部电极22,且将负电压供应给底部电极12。形成电压经施加以断开离子16S与切换层16的其它元素之间的接合,借此形成切换层16中的空位16V且将离子16S驱动至离子存储区18。局部空位16V趋于对准以形成导电细丝16F,导电细丝16F可延伸穿过切换层16且可为相对永久的。在初始化操作期间,扩散阻障层14(其可为惰性的或与底部电极12相比对离子16S具较低反应性)可有助于防止或妨碍离子16S从切换层16扩散至扩散阻障层14及底部电极12中。
如图5B中展示,通过跨顶部电极22及底部电极12施加重置电压而执行重置操作以将切换层16从LRS切换至HRS。在一些实施例中,将负电压供应给顶部电极22,且将正电压供应给底部电极12。离子16S将从离子储集区18移动回至切换层16,借此填充空位16V且断开导电细丝16F以增加电阻率。在重置操作期间,扩散阻障层14可有助于防止或妨碍离子16S从切换层16扩散至扩散阻障层14及底部电极12中。因此,扩散阻障层14可有助于将离子16S保留在切换层16中,使得在重置状态中,导电细丝16F可更为稳健地关闭。在烘烤操作期间,扩散阻障层14还可有助于防止或妨碍离子16S从切换层16扩散至扩散阻障层14及底部电极12中。
如图5C中展示,通过跨顶部电极22及底部电极12施加设置电压而执行重置操作以将切换层16从HRS切换至LRS。在一些实施例中,将正电压供应给顶部电极22,且将负电压供应给底部电极12。切换层16中的离子16S将移动至离子储集区18中,借此留下空位16V且再次形成导电细丝16F以降低电阻率。在设置操作期间,扩散阻障层14可有助于防止或妨碍离子16S从底部电极12及扩散阻障层14扩散至切换层16中。因此,扩散阻障层14可有助于阻止离子16S从底部电极12扩散至切换层16中,使得在设置状态中,导电细丝16F可更为稳健地开启。在烘烤操作期间,扩散阻障层14还可有助于防止或妨碍离子16S从底部电极12及扩散阻障层14扩散至切换层16中。
本揭露的半导体装置及其制造方法不限于上文提及的实施例且可具有其它不同实施例。为简化描述且为方便在本揭露的实施例的各者之间进行比较,在以下实施例的各者中用相同元件符号标记相同组件。为更容易比较实施例之间的差异,以下描述将详述不同实施例当中的不同点且将不再过多描述相同特征的不同实施例。
图6A、6B、6C、6D、6E、6F及6G为根据本揭露的一或多个实施例的制造半导体装置的各种操作的一者处的示意图。如图6A中展示,接纳衬底10。在一些实施例中,底部互连结构32可形成于衬底10上方。在一些实施例中,底部互连结构32包含底部金属层321,且底部层间介电质(ILD)层322横向包围底部金属层321。在一些实施例中,底部金属层321可为后段程序(BEOL)的一个层。在一些实施例中,底部金属层321的材料可包含金属或合金,诸如铜、钨、其合金或类似者。底部ILD层322的材料可包含介电材料,诸如具有小于2.0的介电常数的低介电系数材料或类似者,但不限于此。
如图6B中展示,介电质层34形成于衬底10上方。在一些实施例中,介电质层34形成于底部互连结构32上方且包含暴露底部金属层321的一部分的开口34R。在一些实施例中,介电质层34的材料可包含介电材料,诸如氧化硅、氮化硅、氮氧化硅或类似者。
如图6C中展示,底部电极12形成于介电质层34上方且电连接至暴露的底部金属层321。在一些实施例中,底部电极12可形成为具有基本上平坦上表面。随后,扩散阻障层14、切换层16及顶部电极22可形成于底部电极12上方。在一些实施例中,离子储集区18可在形成顶部电极22之前形成于切换层16上方。在一些实施例中,罩盖层20可在形成顶部电极22之前形成于离子储集区18上方。扩散阻障层14、切换层16、离子储集区18、罩盖层20及顶部电极22可随底部电极12具有基本上平坦上表面。底部电极12、扩散阻障层14、切换层16、罩盖层20及顶部电极22可与前述实施例相同且不再进行过多描述。
如图6D中展示,掩模层36形成于顶部电极22上方。掩模层36覆盖顶部电极22的一部分且暴露顶部电极22的其余部分。在一些实施例中,掩模层36可包含光阻层,但不限于此。
如图6E中展示,图案化顶部电极22、罩盖层20、离子储集区18、切换层16、扩散阻障层14及底部电极12。在一些实施例中,掩模层36用作用于图案化顶部电极22、罩盖层20、离子储集区18、切换层16、扩散阻障层14及底部电极12的蚀刻掩模。在一些实施例中,通过蚀刻而图案化顶部电极22、罩盖层20、离子储集区18、切换层16、扩散阻障层14及底部电极12。在一些实施例中,蚀刻可包含干式蚀刻、湿式蚀刻或其组合。可通过一个蚀刻操作或多个蚀刻操作来图案化顶部电极22、罩盖层20、离子储集区18、切换层16、扩散阻障层14及底部电极12。在一些实施例中,在蚀刻之后,顶部电极22、罩盖层20及离子储集区18的宽度可小于切换层16、扩散阻障层14及底部电极12的宽度,且可暴露切换层16的上表面的一部分。可在图案化顶部电极22、罩盖层20、离子储集区18、切换层16、扩散阻障层14及底部电极12之后移除掩模层36。
如图6F中展示,可视情况形成钝化层38。在一些实施例中,钝化层38为绝缘的。在一些实施例中,钝化层38覆盖顶部电极22的上表面。在一些实施例中,钝化层38覆盖顶部电极22、罩盖层20及离子储集区18的边缘。在一些实施例中,钝化层38进一步覆盖切换层16的一部分。在一些实施例中,钝化层38的材料包含介电材料,诸如氧化硅、氮化硅、氮氧化硅或类似者,但不限于此。
如图6G中展示,顶部层间介电质(ILD)层40形成于衬底10上方而覆盖钝化层38。在一些实施例中,顶部ILD层40的材料可包含介电材料,诸如具有小于2.0的介电常数的低介电系数材料或类似者,但不限于此。可通过例如光刻及蚀刻技术来图案化顶部ILD层40及钝化层38以暴露顶部电极22的一部分。在一些实施例中,顶部金属层42经形成且电连接至顶部电极22以形成半导体装置2。在一些实施例中,顶部金属层42的材料可包含金属或合金,诸如铜、钨、其合金或类似者。在一些实施例中,顶部金属层42及顶部ILD层40形成顶部互连结构44。半导体装置2为平坦型半导体装置,其中顶部电极22、罩盖层20、离子储集区18、切换层16、扩散阻障层14及底部电极12可具有平坦上表面。
在一些实施例中,可通过晶体管装置驱动半导体装置2。通过实例,可将底部金属层321电连接至晶体管装置的漏极电极。晶体管装置的源极电极可电连接至源极线,且晶体管装置的栅极电极可电连接至字线。顶部金属层42可电连接至位线。
在一些实施例中,可通过一对晶体管装置驱动半导体装置2。通过实例,可将底部金属层321电连接至一对晶体管装置的共同漏极电极。所述对晶体管装置的源极电极可电连接至源极线,且所述晶体管装置的栅极电极可电连接至字线。顶部金属层42可电连接至位线。
图7为根据本揭露的一些实施例的半导体装置的示意性剖面图。如图7中展示,与图6G的半导体装置2相反,半导体装置3为非平坦型半导体装置,其中底部电极12的上表面凹陷。在一些实施例中,顶部电极22、罩盖层20、切换层16及扩散阻障层14的上表面可为非平坦的。例如,顶部电极22、罩盖层20、切换层16及扩散阻障层14的上表面可为凹陷的。
图8为说明根据本揭露的一些实施例的设置/重置时间对周期时间关系的模拟结果的曲线图。如图8中展示,明显解决具有扩散阻障层的半导体装置的设置/重置时间的降级。
图9为说明根据本揭露的一些实施例的位计数对电流关系的模拟结果的曲线图。如图9中展示,循环后保持(RAC)Ir0与Ir1之间的切换窗接近初始Ir0与Ir1之间的原始切换窗,因此明显解决具有扩散阻障层的半导体装置的切换窗的降级。
在本揭露的一些实施例中,半导体装置包含插置于底部电极与切换层之间的扩散阻障层。扩散阻障层的材料经选择为惰性的或相对于诸如氧离子或活性离子的离子具较低反应性,且因此扩散阻障层可有助于防止或妨碍在循环及烘烤期间氧离子或活性离子的渗透性。扩散阻障层可改进半导体装置的循环及保持性能。
在一些实施例中,一种半导体装置包含底部电极、顶部电极、切换层及扩散阻障层。顶部电极在底部电极上方。切换层在底部电极与顶部电极之间,且其经配置以存储数据。扩散阻障层在底部电极与切换层之间,且其经配置以阻碍切换层与底部电极之间的离子的扩散。
在一些实施例中,一种半导体装置包含底部电极、顶部电极、切换层及氧扩散阻障层。顶部电极在底部电极上方。切换层在底部电极与顶部电极之间,且其经配置以存储数据。氧储集层在切换层与顶部电极之间。氧扩散阻障层在底部电极与切换层之间,其中所述氧阻障层经配置以阻碍切换层与底部电极之间的氧离子的扩散。
在一些实施例中,一种用于制造半导体装置的方法包含以下操作。在衬底上方形成底部电极。在底部电极上方形成扩散阻障层。在扩散阻障层上方形成切换层。通过扩散阻障层阻碍切换层与底部电极之间的离子的扩散。在切换层上方形成顶部电极。
前文概述数种实施例的结构使得所属领域的技术人员可更佳理解本揭露的方面。所属领域的技术人员应明白,其可容易将本揭露用作用于设计或修改其它过程及结构的基础以实行本文中所介绍的实施例的相同目的及/或达成相同优点。所属领域的技术人员也应认知,这些等效构造不脱离本揭露的精神及范围,且其可在不脱离本揭露的精神及范围的情况下在本文中进行各种改变、置换及更改。
符号说明
1 半导体装置
2 半导体装置
3 半导体装置
10 衬底
12 底部电极
14 扩散阻障层
16 切换层
16F 导电细丝
16S 离子/原子
16V 空位
18 离子储集区
20 罩盖层
22 顶部电极
32 底部互连结构
34 介电质层
34R 开口
36 掩模层
38 钝化层
40 顶部层间介电质(ILD)层
42 顶部金属层
44 顶部互连结构
100 方法
110 操作
120 操作
130 操作
140 操作
321 底部金属层
322 底部层间介电质(ILD)层

Claims (10)

1.一种半导体装置,其包括:
底部电极;
顶部电极,其在所述底部电极上方;
切换层,其在所述底部电极与所述顶部电极之间且经配置以存储数据;及
扩散阻障层,其在所述底部电极与所述切换层之间且经配置以阻碍所述切换层与所述底部电极之间的离子的扩散。
2.根据权利要求1所述的半导体装置,其中所述扩散阻障层包括惰性材料。
3.根据权利要求1所述的半导体装置,其中与所述底部电极相比,所述扩散阻障层对所述离子具较低反应性。
4.根据权利要求1所述的半导体装置,其中所述扩散阻障层邻接所述切换层。
5.根据权利要求1所述的半导体装置,其中所述扩散阻障层邻接所述底部电极。
6.根据权利要求1所述的半导体装置,其进一步包括所述切换层与所述顶部电极之间的罩盖层。
7.根据权利要求1所述的半导体装置,其中所述扩散阻障层包括经配置以阻碍所述切换层与所述底部电极之间的氧离子的扩散的氧扩散阻障层,且所述氧扩散阻障层的材料包括金属、金属氧化物、金属氮化物、硅酸盐、硅化物或其组合。
8.根据权利要求1所述的半导体装置,其中所述扩散阻障层包括经配置以阻碍所述切换层与所述底部电极之间的活性金属离子的扩散的活性金属扩散阻障层,且所述活性金属扩散阻障层的材料包括金属、金属氮化物、金属合金或其组合。
9.一种半导体装置,其包括:
底部电极;
顶部电极,其在所述底部电极上方;
切换层,其在所述底部电极与所述顶部电极之间且经配置以存储数据;
氧储集层,其在所述切换层与所述顶部电极之间;及
氧扩散阻障层,其在所述底部电极与所述切换层之间,其中所述氧阻障层经配置以阻碍所述切换层与所述底部电极之间的氧离子的扩散。
10.一种用于制造半导体装置的方法,其包括:
在衬底上方形成底部电极;
在所述底部电极上方形成扩散阻障层;
在所述扩散阻障层上方形成切换层,其中通过所述扩散阻障层阻碍所述切换层与所述底部电极之间的离子的扩散;及
在所述切换层上方形成顶部电极。
CN201811251089.3A 2018-03-29 2018-10-25 半导体装置及其制造方法 Active CN110323331B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/939,864 2018-03-29
US15/939,864 US11437573B2 (en) 2018-03-29 2018-03-29 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN110323331A true CN110323331A (zh) 2019-10-11
CN110323331B CN110323331B (zh) 2023-12-12

Family

ID=68057341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811251089.3A Active CN110323331B (zh) 2018-03-29 2018-10-25 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US11437573B2 (zh)
CN (1) CN110323331B (zh)
TW (1) TWI787332B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687791A (zh) * 2019-10-18 2021-04-20 台湾积体电路制造股份有限公司 半导体装置及其制作方法
CN113346011A (zh) * 2020-03-03 2021-09-03 台湾积体电路制造股份有限公司 存储器装置、集成芯片及其形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916697B2 (en) 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of manufacturing the same
US10910560B2 (en) * 2018-09-21 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM structure
KR20210027622A (ko) * 2019-08-29 2021-03-11 삼성전자주식회사 집적회로 소자
CN111341909A (zh) * 2020-02-07 2020-06-26 中国科学院微电子研究所 一种存储器件及其制作方法、存储器及电子设备
US11723294B2 (en) * 2020-06-25 2023-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for fabricating the same
US11793004B2 (en) * 2020-08-16 2023-10-17 Globalfoundries Singapore Pte. Ltd. Resistive random access memory devices
US11532785B2 (en) 2020-10-20 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer layer in memory cell to prevent metal redeposition
US11637238B2 (en) 2021-02-08 2023-04-25 International Business Machines Corporation Resistive random-access memory cell and manufacturing method thereof
CN114975772A (zh) * 2021-02-25 2022-08-30 联华电子股份有限公司 可变电阻式存储器装置及其形成方法
US20230008075A1 (en) * 2021-07-08 2023-01-12 Taiwan Semiconductor Manufacturing Company Ltd. Capacitor structure and manufacturing method and operating method thereof
US11678475B2 (en) 2021-07-21 2023-06-13 International Business Machines Corporation Static random access memory using vertical transport field effect transistors
KR102573868B1 (ko) * 2021-08-25 2023-08-31 포항공과대학교 산학협력단 2단자 원자기반 스위칭 소자 및 이의 제조방법
US20230134560A1 (en) * 2021-10-29 2023-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier to mitigate direct-shortage leakage in conductive bridging ram (cbram)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050152179A1 (en) * 2004-01-10 2005-07-14 Honeywell International Inc. Bias-adjusted magnetoresistive devices for magnetic random access memory (MRAM) applications
CN101794861A (zh) * 2009-01-29 2010-08-04 索尼公司 半导体存储装置及其制造方法
US20120218806A1 (en) * 2011-02-24 2012-08-30 Micron Technology, Inc. Memory Cells, Methods of Forming Memory Cells, and Methods of Programming Memory Cells
US20140103282A1 (en) * 2012-10-16 2014-04-17 Intermolecular Inc. Diffusion Barrier Layer for Resistive Random Access Memory Cells
US20140264225A1 (en) * 2013-03-15 2014-09-18 Kabushiki Kaisha Toshiba Resistance-variable memory device
US9224947B1 (en) * 2014-09-22 2015-12-29 Winbond Electronics Corp. Resistive RAM and method of manufacturing the same
CN106158899A (zh) * 2014-08-28 2016-11-23 台湾积体电路制造股份有限公司 改进电阻式随机存取存储器(RRAM)的保持性能的高k方案
CN106611815A (zh) * 2015-10-22 2017-05-03 华邦电子股份有限公司 电阻式随机存取存储器装置
CN107591479A (zh) * 2016-07-07 2018-01-16 华邦电子股份有限公司 电阻式随机存取存储器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657956B1 (ko) * 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
JPWO2008149605A1 (ja) * 2007-06-04 2010-08-19 日本電気株式会社 抵抗変化素子およびこれを備えた半導体装置
US8168468B2 (en) * 2008-02-29 2012-05-01 Freescale Semiconductor, Inc. Method of making a semiconductor device including a bridgeable material
US8362454B2 (en) * 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
US8269204B2 (en) * 2009-07-02 2012-09-18 Actel Corporation Back to back resistive random access memory cells
US8227783B2 (en) * 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US8415677B2 (en) * 2010-01-20 2013-04-09 International Business Machines Corporation Field-effect transistor device having a metal gate stack with an oxygen barrier layer
US8134139B2 (en) 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
KR20110132125A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 형성방법
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
JP5728919B2 (ja) * 2010-12-09 2015-06-03 ソニー株式会社 記憶素子および記憶装置
US8941110B2 (en) * 2011-11-17 2015-01-27 International Business Machines Corporation E-fuses containing at least one underlying tungsten contact for programming
US9130167B2 (en) * 2012-03-29 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US8866122B1 (en) * 2012-06-14 2014-10-21 Adesto Technologies Corporation Resistive switching devices having a buffer layer and methods of formation thereof
US9331277B2 (en) * 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
US9472757B2 (en) * 2013-07-19 2016-10-18 Asm Ip Holding B.V. Method of making a resistive random access memory device
US9172036B2 (en) * 2013-11-22 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode blocking layer for RRAM device
TWI552316B (zh) 2014-06-16 2016-10-01 華邦電子股份有限公司 電阻式非揮發性記憶體裝置及其製造方法
US9257642B1 (en) * 2014-07-16 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Protective sidewall techniques for RRAM
US9431609B2 (en) 2014-08-14 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Oxide film scheme for RRAM structure
KR20170102300A (ko) * 2014-12-31 2017-09-08 알파벳 에너지, 인코포레이티드 벌크 테트라헤드라이트 재료를 위한 전기적 및 열적 접촉부 및 그 제조 방법
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
US9735357B2 (en) * 2015-02-03 2017-08-15 Crossbar, Inc. Resistive memory cell with intrinsic current control
US9627613B2 (en) 2015-03-20 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) cell with a composite capping layer
US9899450B2 (en) * 2015-09-15 2018-02-20 The Regents Of The University Of California Memristors and method for fabricating memristors
US9847481B2 (en) * 2015-10-27 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing on top electrode of RRAM
US9978938B2 (en) * 2015-11-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive RAM structure and method of fabrication thereof
US20170141306A1 (en) 2015-11-17 2017-05-18 Chang Gung University Memory structure
TWI699914B (zh) * 2016-09-08 2020-07-21 聯華電子股份有限公司 半導體元件及其製作方法
WO2018057022A1 (en) * 2016-09-25 2018-03-29 Intel Corporation Barriers for metal filament memory devices
US10164169B2 (en) 2016-09-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device having a single bottom electrode layer
TWI612701B (zh) * 2017-01-25 2018-01-21 華邦電子股份有限公司 導電橋接式隨機存取記憶體及其製造方法
US10079341B1 (en) * 2017-03-13 2018-09-18 International Business Machines Corporation Three-terminal non-volatile multi-state memory for cognitive computing applications
US10176866B1 (en) 2017-09-25 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Recap layer scheme to enhance RRAM performance
US10163651B1 (en) 2017-09-28 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to expose memory cells with different sizes
KR102496377B1 (ko) 2017-10-24 2023-02-06 삼성전자주식회사 저항변화 물질층을 가지는 비휘발성 메모리소자
US10424730B2 (en) * 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050152179A1 (en) * 2004-01-10 2005-07-14 Honeywell International Inc. Bias-adjusted magnetoresistive devices for magnetic random access memory (MRAM) applications
CN101794861A (zh) * 2009-01-29 2010-08-04 索尼公司 半导体存储装置及其制造方法
US20120218806A1 (en) * 2011-02-24 2012-08-30 Micron Technology, Inc. Memory Cells, Methods of Forming Memory Cells, and Methods of Programming Memory Cells
US20140103282A1 (en) * 2012-10-16 2014-04-17 Intermolecular Inc. Diffusion Barrier Layer for Resistive Random Access Memory Cells
US20140264225A1 (en) * 2013-03-15 2014-09-18 Kabushiki Kaisha Toshiba Resistance-variable memory device
CN106158899A (zh) * 2014-08-28 2016-11-23 台湾积体电路制造股份有限公司 改进电阻式随机存取存储器(RRAM)的保持性能的高k方案
US9224947B1 (en) * 2014-09-22 2015-12-29 Winbond Electronics Corp. Resistive RAM and method of manufacturing the same
CN106611815A (zh) * 2015-10-22 2017-05-03 华邦电子股份有限公司 电阻式随机存取存储器装置
CN107591479A (zh) * 2016-07-07 2018-01-16 华邦电子股份有限公司 电阻式随机存取存储器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687791A (zh) * 2019-10-18 2021-04-20 台湾积体电路制造股份有限公司 半导体装置及其制作方法
CN113346011A (zh) * 2020-03-03 2021-09-03 台湾积体电路制造股份有限公司 存储器装置、集成芯片及其形成方法

Also Published As

Publication number Publication date
CN110323331B (zh) 2023-12-12
US11991937B2 (en) 2024-05-21
TWI787332B (zh) 2022-12-21
US11437573B2 (en) 2022-09-06
TW201942958A (zh) 2019-11-01
US20220367806A1 (en) 2022-11-17
US20190305218A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
CN110323331A (zh) 半导体装置及其制造方法
KR101671632B1 (ko) 개선된 저항성 랜덤 액세스 메모리(rram) 구조
US10862029B2 (en) Top electrode for device structures in interconnect
TWI573304B (zh) 電阻式隨機存取記憶體裝置及電阻式隨機存取記憶體堆疊之形成方法
CN105990521B (zh) 具有复合覆盖层的电阻式随机存取存储器(rram)单元
US8598564B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
CN106158899A (zh) 改进电阻式随机存取存储器(RRAM)的保持性能的高k方案
US11476416B2 (en) Semiconductor device and method for manufacturing the same
CN110783452A (zh) 相变存储器结构、存储器器件及其形成方法
US20240215464A1 (en) Method of forming an integrated circuit structure including a resistive random access memory (rram) cell
TWI803742B (zh) 半導體裝置及其製作方法
CN114078901A (zh) 电阻式存储装置以及其制作方法
CN110176471A (zh) 交叉点阵列器件及其制造方法
TWI627773B (zh) 半導體結構及其形成方法
CN112635660B (zh) 非易失性存储器及其制造方法
CN108878643B (zh) 半导体结构及其形成方法
JP5407864B2 (ja) 抵抗変化素子および半導体記憶装置
KR100947932B1 (ko) 저항성 메모리 소자 및 그 제조 방법
CN117750780A (zh) 电阻式存储器器件及其制造方法
CN116848968A (zh) 电阻随机存取存储器(rram)单元和构造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant