JPWO2008149605A1 - 抵抗変化素子およびこれを備えた半導体装置 - Google Patents
抵抗変化素子およびこれを備えた半導体装置 Download PDFInfo
- Publication number
- JPWO2008149605A1 JPWO2008149605A1 JP2009517744A JP2009517744A JPWO2008149605A1 JP WO2008149605 A1 JPWO2008149605 A1 JP WO2008149605A1 JP 2009517744 A JP2009517744 A JP 2009517744A JP 2009517744 A JP2009517744 A JP 2009517744A JP WO2008149605 A1 JPWO2008149605 A1 JP WO2008149605A1
- Authority
- JP
- Japan
- Prior art keywords
- variable resistance
- oxide
- transition metal
- material layer
- nickel oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 title claims abstract description 87
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000000463 material Substances 0.000 claims abstract description 83
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 30
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 22
- 150000003624 transition metals Chemical class 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 92
- 239000011229 interlayer Substances 0.000 claims description 28
- 229910052698 phosphorus Inorganic materials 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 229910052789 astatine Inorganic materials 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052740 iodine Inorganic materials 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 229910052748 manganese Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 104
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 93
- 238000004519 manufacturing process Methods 0.000 description 39
- 238000000034 method Methods 0.000 description 38
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 37
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 24
- 239000011574 phosphorus Substances 0.000 description 24
- 229910052760 oxygen Inorganic materials 0.000 description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 19
- 239000001301 oxygen Substances 0.000 description 19
- 230000001681 protective effect Effects 0.000 description 18
- 239000013078 crystal Substances 0.000 description 14
- 230000015654 memory Effects 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000007789 gas Substances 0.000 description 11
- 238000009826 distribution Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 9
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical class 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 7
- 238000002186 photoelectron spectrum Methods 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 238000001878 scanning electron micrograph Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000638 stimulation Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 Silicon carbide nitride Chemical class 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
第１の電極と、第１の電極上に形成された抵抗変化材料層と、この抵抗変化材料層上に形成された第２の電極を有し、前記抵抗変化材料層は、遷移金属Ｍ１の酸化物である遷移金属酸化物が非遷移金属元素Ｍ２の酸化物を含み非結晶化された材料からなる抵抗変化素子。
Description
本発明は、抵抗変化素子およびこれを備えた半導体装置に関するものであり、特に抵抗変化型の不揮発性記憶素子の高性能化と高信頼性化のための技術に関する。
現在市場で主流となっている不揮発性メモリは、フラッシュメモリやＳＯＮＯＳメモリに代表されるように、チャネル部の上方に配置された絶縁膜内部に蓄えた電荷により、半導体トランジスタの閾値電圧を変化させる技術が用いられている。大容量化を推進するためにはトランジスタの微細化が不可欠であるが、電荷を保持する絶縁膜を薄膜化すると、リーク電流の増大により電荷保持能力が劣化するため、電荷蓄積トランジスタ型の不揮発性メモリの大容量化が困難になってきている。
そこで、トランジスタは読み書きするメモリセルを選択するスイッチ機能だけを担い、ＤＲＡＭと同様に記憶素子はトランジスタと分離して、それぞれに微細化を進めて大容量化を行う検討が進められている。
不揮発性を有する記憶素子の微細化を実現する技術としては、電気抵抗の値が何らかの電気的刺激によって２値以上切り替えられる電子素子を用いた抵抗変化素子の開発が盛んになっている。ＤＲＡＭのような容量（キャパシタ）に電荷を蓄積するタイプの情報記憶装置では、微細化による蓄積電荷量の減少に伴い信号電圧が低くなることが不可避であるが、電気抵抗は一般的に微細化しても有限の値をもつ場合が多く、抵抗値を変化させる原理と材料があれば素子の微細化に有利であると考えられている。
このような抵抗変化素子の動作は、オン状態とオフ状態を切替えるスイッチそのものであり、例えばＬＳＩ内の配線構成の切替え機（セレクタ）に適用することも原理的には可能である。
電気抵抗を電気的刺激によって変化させる技術には、既存のものがいくつかある。その中でも最もよく研究されているものは、カルコゲナイド半導体にパルス電流を流すことにより、結晶相の状態（アモルファス状態と結晶状態）を切り替え、それぞれの結晶相の電気抵抗に２〜３桁の差があることを利用した記憶装置である。このような記憶装置は、一般的には相変化メモリと呼ばれている。
一方、金属酸化物を電極で挟んだ金属／金属酸化物／金属（以下ＭＩＭ型と呼ぶ）構造においても、大きな電圧や電流を印加することにより抵抗変化をおこすことが知られている。既に１９５０年代から１９６０年代にかけて、電圧や電流で抵抗値が変化する現象が様々な材料について研究報告されている。例えば、非特許文献１（ソリッド・ステイト・エレクトロニクス（Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ）Ｖｏｌ．７，ｐ．７８５−７９７，１９６４）にはニッケル酸化物（ＮｉＯ）を用いた抵抗変化素子が報告されている。
図１は、ＭＩＭ型抵抗変化素子の基本原理を説明するための断面模式図である。図中の符号１は上部電極、符号２は抵抗変化材料層（ＮｉＯ層）、符号３は下部電極を示す。このＭＩＭ型抵抗変化素子の電流電圧特性を図２に示す。この抵抗変化素子は、電源を切っても高抵抗なオフ状態または低抵抗なオン状態の特性を不揮発的に維持することができ、また、必要に応じて所定の電圧・電流刺激を印加することにより抵抗状態を切替えることができる。図２には、オン状態およびオフ状態の電流電圧特性の一例が示されている。高抵抗なオフ状態（図２中の点線）の素子に対してＶｔ２以上の電圧を印加すると低抵抗なオン状態に変化し、図２中の実線で示される電気特性となる。次に、オン状態（図２中の実線）の素子に対してＶｔ１以上を印加すると高抵抗なオフ状態に変化し、図２中の点線で示される電気特性に戻る。このような高抵抗なオフ状態と低抵抗のオン状態を繰り返し切り替える動作が可能であり、この特性を回路切替え用の不揮発性メモリセルあるいは不揮発性スイッチとして利用することができる。
相変化メモリでは一般的に結晶相の変化に伴う体積変化が大きい上、結晶相変化のために数１０ｎｓｅｃと短時間ながら局所的に数１００℃の加熱を要する。このため、記憶素子やスイッチ素子として用いる場合、相変化材料の温度制御が難しいといった課題がある。一方、上記のＭＩＭ型抵抗変化素子では数１００℃の高温まで加熱する必要性がないため、近年再び注目され始めている。
例えば、特許文献１（特開２００６−２１０８８８２号公報）および非特許文献２（アプライド・フィジクス・レター（Ａｐｐｌｉｅｄ ｐｈｙｓｉｃｓ ｌｅｔｔｅｒｓ）Ｖｏｌ．８８，ｐ．２０２１０２，２００６）には、金属酸化物層としてニッケル酸化物を用いた、抵抗変化型の記憶装置が提案されている。特に、非特許文献２には、図３に示すように、ニッケル酸化物からなる抵抗変化材料層２中にフィラメントと称される電流経路（オン状態を担う電流経路）４が形成され、その電流経路と上部電極１および下部電極３の接合状態により素子の抵抗が変化することが記載されている。
また、非特許文献３（アプライド・フィジクス・レター（Ａｐｐｌｉｅｄ ｐｈｙｓｉｃｓ ｌｅｔｔｅｒｓ）Ｖｏｌ．８８，ｐ．２３２１０６，２００６）には、金属酸化物層として結晶化したニッケル酸化物を用いた抵抗スイッチメモリにおいて、このニッケル酸化物と上部電極との界面および下部電極と界面にＩｒＯ２からなる結晶化した導電性酸化物を配置することが提案されている。この文献によれば、ＩｒＯ２を配置することによりニッケル酸化物の結晶性が改善し、スイッチング特性のばらつきが抑制できると記載されている。
しかしながら、上記の技術には以下のような問題がある。
第１に、特許文献１および非特許文献２に記載の記憶装置では、ニッケル酸化物の結晶を抵抗変化材料層として用いているため、図４（ａ）に示すように、結晶粒径に起因したＮｉＯ膜の膜厚分布や結晶粒界に起因したリーク電流が生じ、抵抗変化率が低下する。さらに、図４（ｂ）に示すように、抵抗変化材料層に膜厚分布があると、抵抗変化材料層にかかる電界強度にも分布が生じ、電流経路となるフィラメント形成が不均一になる。その結果、電流経路となるフィラメントが上部電極と下部電極を繋ぐことでオン状態になる領域と、フィラメントが形成されても、上部電極と下部電極を繋ぐことができずにオフ状態のままの領域が混在し、素子のスイッチ確率にバラツキが生じてしまう。図４中において、符号１は上部電極、符号２は抵抗変化材料層、符号３は下部電極、符号６は結晶粒界を流れるリーク電流、符号７及び８はリーク電流、符号９はオン状態の電流経路を形成するフィラメント、符号１０はオン状態の電流経路の形成に至らないフィラメントを示す。
また、ニッケル酸化物は遷移金属酸化物であるため、一般に、膜中で酸素欠損が生じやすく、これはリーク電流増大の原因になる。このため、素子を繰り返し動作させると、リーク電流により、ＮｉＯ膜中に新たな欠陥が生成され、リーク電流が増加し、低抵抗化が進行する。これらの結果、素子のオン・オフ比の低下や素子特性のバラツキが生じ、素子の信頼性が低下する。
第２に、非特許文献３に記載の記憶装置では、結晶化したＩｒＯ２からなる導電性酸化物を配置すると、ニッケル酸化物の結晶性は改善するが、オフ状態におけるリーク電流が増加し、スイッチング比がＩｒＯ２を配置しない場合と比較して小さくなることが記載されている。これは、結晶化した導電性の金属酸化物（ＩｒＯ２）を電極とニッケル酸化物界面に配置しているためと考えられる。
このような問題は、ニッケル酸化物に限らず、抵抗変化材料に、結晶相を有する遷移金属酸化物を用いる場合、本質的なものとなる。
本発明の目的は、素子特性が改善され、信頼性が向上された抵抗変化素子およびそれを備えた半導体装置を提供することにある。
本発明の一態様によれば、第１の電極と、第１の電極上に形成された抵抗変化材料層と、この抵抗変化材料層上に形成された第２の電極を有し、前記抵抗変化材料層は、遷移金属Ｍ１の酸化物である遷移金属酸化物が非遷移金属元素Ｍ２の酸化物を含み非結晶化された材料からなる抵抗変化素子が提供される。
本発明の他の態様によれば、半導体基板と、この半導体基板上に形成されたトランジスタと、このトランジスタに電気的に接続された上記の抵抗変化素子を有する半導体装置が提供される。
本発明の他の態様によれば、下層配線と、この下層配線上に設けられた層間絶縁膜と、この層間絶縁膜上に設けられた上層配線を有する半導体装置であって、
上記の抵抗変化素子をさらに有し、
前記下層配線が露出するように前記層間絶縁膜に設けられたビアホールと、
このビアホール内に設けられた抵抗変化材料層と、
このビアホール内を埋め込むように前記抵抗変化材料層上に設けられ、前記上層配線と接続する導電部とを有し、前記下層配線と前記抵抗変化材料層と前記導電部とで前記抵抗変化素子が構成されている半導体装置が提供される。
上記の抵抗変化素子をさらに有し、
前記下層配線が露出するように前記層間絶縁膜に設けられたビアホールと、
このビアホール内に設けられた抵抗変化材料層と、
このビアホール内を埋め込むように前記抵抗変化材料層上に設けられ、前記上層配線と接続する導電部とを有し、前記下層配線と前記抵抗変化材料層と前記導電部とで前記抵抗変化素子が構成されている半導体装置が提供される。
本発明によれば、素子特性が改善され、信頼性が向上された抵抗変化素子およびそれを備えた半導体装置を提供することができる。
本発明の一実施形態として、金属酸化物を電極で挟んだ導電層／抵抗変化材料層／導電層の積層構造を有する抵抗変化素子において、遷移金属Ｍ１の酸化物である遷移金属酸化物に、遷移金属Ｍ１以外の遷移金属ではない元素（非遷移金属元素）Ｍ２の酸化物成分が添加された材料、好ましくは遷移金属Ｍ１より価数が高く非遷移金属元素Ｍ２の酸化物成分が添加された材料、より好ましくは遷移金属Ｍ１より価数が高く且つ電気陰性度が高い、非遷移金属元素Ｍ２の酸化物成分が添加された材料を抵抗変化材料層に用いると、抵抗変化材料が非結晶化し、かつ、遷移金属の酸化状態がより安定化する。抵抗変化材料を非結晶化することで、膜厚分布（結晶粒径に起因して発生する）や結晶粒界に起因した、リーク電流や素子特性のばらつきを低減することが可能になる。さらに、遷移金属Ｍ１がより安定な酸化状態となることで、遷移金属酸化物中の欠陥生成に起因した抵抗変化材料の膜質劣化を抑制することが可能になる。その結果、抵抗変化素子のスイッチング特性の改善と信頼性向上を同時に実現可能となる。
遷移金属Ｍ１の酸化物である遷移金属酸化物に添加される元素Ｍ２の量は、Ｍ２の組成比をＲ２＝Ｍ２／（Ｍ１＋Ｍ２）で表すとき、０．０３＜Ｒ２＜０．５の範囲に設定することが好ましい。Ｍ２の組成比Ｒ２が低すぎると遷移金属酸化物の非結晶化が十分ではなくなり、逆にＲ２が高すぎると遷移金属酸化物が抵抗変化材料として機能しなくなる。このＭ２の組成比Ｒ２は０．０５＜Ｒ２＜０．３の範囲に設定することがより好ましく、０．０５＜Ｒ２＜０．１の範囲に設定することがさらに好ましい。このような範囲にＭ２の組成比を設定することで、遷移金属酸化物の抵抗変化特性を維持しつつ、非結晶化することが可能である。
元素Ｍ２を添加した遷移金属酸化物の酸素（Ｏ）の組成比ＲＯは、０．０３＜Ｒ２＜０．５において、Ｏの組成比をＲＯ＝Ｏ／（Ｍ１＋Ｍ２）で表すとき、１．０４＜ＲＯ＜１．７５の範囲に設定することが好ましく、０．０５＜Ｒ２＜０．３において、１．０７＜ＲＯ＜１．４５の範囲に設定することがより好ましく、０．０５＜Ｒ２＜０．１において、１．０７＜ＲＯ＜１．１５の範囲に設定することがさらに好ましい。このような組成比の範囲にあることによって、酸素欠損が少ない高品質な抵抗変化材料を得ることができる。
以下に本発明の一実施形態を図面に基づいて説明する。
図５は、本実施形態の抵抗変化素子の基本構造を示す模式断面図である。図中の符号１は上部電極、符号２は抵抗変化材料層、符号３は下部電極、符号５は抵抗変化材料に添加された酸化物を示す。本実施形態の抵抗変化素子は、金属酸化物を電極で挟んだ金属／抵抗変化材料／金属のＭＩＭ型の構造を有し、不揮発性半導体記憶装置を構成する。このＭＩＭ型の積層構造は、半導体または絶縁体基板上、あるいはＬＳＩ配線の層間絶縁膜上に形成された下部電極３と、下部電極３上に形成された遷移金属酸化物を主成分とする抵抗変化材料層２と、抵抗変化材料層２の上に形成された上部電極１からなる。
抵抗変化材料層は、遷移金属Ｍ１の酸化物である遷移金属酸化物を主成分とし、この非遷移金属元素Ｍ２の酸化物５の１種類以上を含み非結晶化された材料からなる。元素Ｍ２の酸化物は、遷移金属Ｍ１より価数が高い元素の酸化物が好ましく、遷移金属Ｍ１より価数が高く、かつ、電気陰性度が高い元素の酸化物がより好ましい。さらに好ましくは、Ｐ、Ａｓ、Ｓｂ、Ｂｉ、Ｓｅ、Ｔｅ、Ｐｏ、Ｉ、Ａｔ、Ｂ、Ａｌ、Ｓｉからなる群から選ばれる少なくとも一種の金属の酸化物であり、Ｐの酸化物が特に好ましい。この酸化物は２種以上を併用してもよい。
前記遷移金属酸化物は、Ｎｉ、Ｔｉ、Ｚｒ、Ｆｅ、Ｖ、Ｍｎ、Ｃｏからなる群から選ばれる少なくとも一種の金属の酸化物が好ましく、Ｎｉの酸化物がより好ましい。
抵抗変化材料層の厚みは、５ｎｍ〜２００ｎｍの範囲で設定することができ、素子形状の加工の観点から２００ｎｍ以下に設定することが好ましく、１００ｎｍ以下がより好ましく、膜の均一性の観点から５ｎｍ以上に設定することが好ましい。さらに、この厚みは、スイッチング電圧低減の観点から６０ｎｍ以下に設定することがより好ましく、信頼性の観点から２０ｎｍ以上に設定することがより好ましい。
前記遷移金属酸化物の遷移金属Ｍ１がＮｉであり、前記添加酸化物の元素Ｍ２がＰの場合、ニッケル酸化物に添加されるリン（Ｐ）の量は、Ｐの組成比をＲＰ＝Ｐ／（Ｐ＋Ｎｉ）で表すとき、０．０３＜ＲＰ＜０．５の範囲に設定することが好ましい。リン濃度（リンの組成比）ＲＰが低すぎるとニッケル酸化物の非結晶化が十分ではなくなり、逆にＲＰが高すぎるとニッケル酸化物が抵抗変化材料として機能しなくなる。このリン濃度ＲＰは０．０５＜ＲＰ＜０．３の範囲に設定することがより好ましく、０．１＜ＲＰ＜０．２の範囲に設定することがさらに好ましい。このような範囲にＮｉとＰの組成比を設定することで、ニッケル酸化物の抵抗変化特性を維持しつつ、非結晶化することが可能である。
Ｐを添加したニッケル酸化物の酸素濃度（酸素の組成比）ＲＯは、０．０３＜ＲＰ＜０．５において、Ｏの組成比をＲＯ＝Ｏ／（Ｐ＋Ｎｉ）で表すとき、１．０４＜ＲＯ＜１．７５の範囲に設定することが好ましく、０．０５＜ＲＰ＜０．３において、１．０７＜ＲＯ＜１．４５の範囲に設定することがより好ましく、０．０５＜ＲＰ＜０．１において、１．０７＜ＲＯ＜１．１５の範囲に設定することがさらに好ましい。このような組成比の範囲にあることによって、酸素欠損が少ない高品質な抵抗変化材料を得ることができる。
図６は、Ｐの酸化物成分を含むニッケル酸化物における化学結合状態を示す模式図である。図６に示すように、２価であるＮｉに対して５価であるＰを添加することで、Ｎｉの酸素原子との結合周期が不規則になり、ニッケル酸化物を比結晶化することが可能になる。
また、２価であるＮｉの酸化物はＮｉと酸素（Ｏ）の組成比が１：１のＮｉＯを形成するが、５価であるＰを添加したＮｉの酸化物は、ＮｉＯに比べて、Ｎｉに対する酸素の組成比が高くなる。図７は、ニッケル酸化物にＰを添加した場合における、ニッケル酸化物のリン濃度と酸素濃度の関係を示したものである。図７に示すように、ニッケル酸化物中のリン濃度（Ｐの組成比）が高くなるにしたがって、ニッケル酸化物中の酸素濃度（Ｏの組成比）が高くなる。
また、Ｐの酸化物成分を含むニッケル酸化物は、Ｐの電気陰性度がＮｉよりも高いために、ＮｉＯに比べて、Ｎｉから酸素への電荷の移動量が多くなり、ＮｉとＯの結合状態がより安定化する。Ｐの酸化物は絶縁物であるために抵抗変化特性は示さないが、図８に示すように、オン状態ではニッケル酸化物中にフィラメントと称される電流経路が非常に狭い領域に形成されるため、ニッケル酸化物中に絶縁物であるＰの酸化物が存在していても、ニッケル酸化物中のＰの酸化物の量が多すぎなければニッケル酸化物のオン状態の特性を劣化させることはない。
さらに、ニッケル酸化物はＰの酸化物成分を含むことにより、ニッケル酸化物中に余剰なフィラメントが形成されることが抑制され、オフ状態におけるリーク電流が抑えられる。
このように、ニッケル酸化物にＰの酸化物成分を含有させて非結晶化することで、膜厚分布（結晶粒径に起因）や結晶粒界に起因した、リーク電流や素子特性のばらつきを低減することが可能になる。さらに、Ｎｉがより安定な酸化状態となることで、遷移金属酸化物中の欠陥生成に起因した抵抗変化材料の膜質劣化を抑制することが可能になる。その結果、スイッチング特性の改善と信頼性の向上を同時に実現可能となる。
抵抗変化材料層を挟む一対の電極は、同じ材料で形成することができるが、互いに異なる電極材料によって形成されてもよい。電極材料としては、Ｐｔ、Ｉｒ、Ｒｕ、Ｔｉ、Ｔａ、Ｗ、Ｃｕからなる群から選ばれる金属、その酸化物、またはその窒化物を使用することができ、好ましくは、Ｒｕ、ＲｕＯ２、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｃｕからなる群から選ばれる金属、金属酸化物または金属窒化物である。これらの電極材料は、ドライエッチングやＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）技術での加工が容易であり、従来のＬＳＩ製造プロセスとの整合性が高い。さらに好ましい電極材料は、Ｔａ、ＴａＮ、Ｃｕからなる群から選ばれる材料である。これらの材料はＬＳＩ製造プロセスにおいて、配線工程において用いられる材料であり、これらの材料を適用することで、本発明による抵抗変化素子をＬＳＩに付加するための製造コストを大幅に低減することができる。最も好適な電極材料はＣｕであり、Ｃｕを用いることで、ＬＳＩの配線をＭＩＭ型抵抗変化素子の電極として機能させることが可能になり、電極の抵抗率低減によるＭＩＭ型抵抗変化素子の性能向上と製造コストの低減を同時に実現可能になる。
以下、本発明の実施例を、図面を参照して説明する。
［実施例１］
本発明の第１の実施例として、ＭＩＭ型抵抗変化素子の構造例を図９（ｆ）に示す。図９（ａ）〜（ｆ）を用いて、本実施例のＭＩＭ型抵抗変化素子の製造工程を説明する。この製造プロセスは、ＣＭＯＳトランジスタを含むＬＳＩの配線層に接続するＭＩＭ型抵抗変化素子を形成する例である。
本発明の第１の実施例として、ＭＩＭ型抵抗変化素子の構造例を図９（ｆ）に示す。図９（ａ）〜（ｆ）を用いて、本実施例のＭＩＭ型抵抗変化素子の製造工程を説明する。この製造プロセスは、ＣＭＯＳトランジスタを含むＬＳＩの配線層に接続するＭＩＭ型抵抗変化素子を形成する例である。
まず、図９（ａ）に示すように、下部配線１６とそれに接続する下部ビア配線１４をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）技術と電解メッキ技術を用いて形成する。下部配線１６と下部ビア配線１４はＣｕからなる。層間絶縁膜１２はＣＶＤ技術により形成したシリコン酸化膜である。下部配線１６および下部ビア配線１４と層間絶縁膜１２との反応および剥がれを防止するために、これらの界面には配線保護膜１３およびバリア膜１５が形成される。配線保護膜１３にはシリコンカーボンナイトライド（ＳｉＣＮ）、バリア膜１５にはタンタル（Ｔａ）と窒化タンタル（ＴａＮ）の積層膜を用いる。下部ビア配線１４を形成後、ＣＭＰによって、平坦化と同時に、下部ビア配線表面を露出させる。
その後、ＭＩＭ型記憶素子の下部電極層３、抵抗変化材料層（リン添加ニッケル酸化物層）１１、上部電極層１を形成する。本実施例では加工の容易性から上部電極１と下部電極３共にＲｕとする。上部電極１と下部電極３のためのＲｕはスパッタにより成膜することができる。
抵抗変化材料層１１にはリン（Ｐ）を添加したニッケル酸化膜を用いる。この抵抗変化材料層１１の膜厚は、５ｎｍ〜２００ｎｍの範囲で設定可能であるが、素子形状の加工の観点から１００ｎｍ以下、膜の均一性の観点から５ｎｍ以上の範囲に設定することが好ましい。さらに好ましくは、スイッチング電圧低減の観点から６０ｎｍ以下、信頼性の観点から２０ｎｍ以上に設定する。
抵抗変化材料層１１を構成するリン添加ニッケル酸化膜の形成方法は、スパッタによっても形成可能であるが、膜の緻密性を向上させる観点から、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成することが好ましい。Ｎｉ金属を含む原料ガスを、マスフローコントローラにより流量調整し、酸化ガスと共にシャワーヘッドを介して、所定の温度に加熱されたシリコン基板上に供給することでニッケル酸化膜を形成することができる。
Ｎｉ金属を含む原料ガスとしてＮｉ（ＰＦ３）４を用いることが好ましい。Ｎｉ（ＰＦ３）４ガスを用いることにより、１つのガスラインでニッケル酸化膜中にリンを添加することが可能である。また、有機金属（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ：ＭＯ）原料ガスと異なりカーボンを含んでいないため、ニッケル酸化膜中にカーボンが残留することを回避できる。カーボンは絶縁膜に対しては汚染物質であり、カーボンが絶縁膜中に混入すると絶縁特性が著しく劣化する。抵抗変化材料においてはオフ状態の特性が著しく劣化する。
キャリアガスとしてはＮ２、酸化ガスとしてはＯ２を用いる。
シリコン基板は、サセプタを介したヒータによって加熱する。基板温度は１００℃〜４００℃の範囲に設定することが可能であるが、１５０℃〜３００℃の範囲が好ましく、２００℃〜２５０℃の範囲がより好ましい。基板温度が低すぎると原料ガスの分解が進みにくくなり、成膜速度が遅くなり、さらにニッケル酸化膜のウェハー面内均一性が劣化するため、製造工程においてスループットや歩留まりの観点から問題が生じる。一方、配線層の耐熱性の観点から、成膜時における基板温度は４００℃以下に設定することが好ましい。
Ｎｉ（ＰＦ３）４ガスはＰの他にＦを含んでいるために、成膜直後のニッケル酸化膜中にはＦが混入するが、これは成膜後のアニール処理によって除去することができる。アニールは酸素雰囲気中で行うことが好ましい。
ニッケル酸化膜中に添加するＰの量は、成膜圧力を変化させることにより制御することができる。成膜圧力は０．００１Ｔｏｒｒ（１．３３×１０−１Ｐａ）〜１００Ｔｏｒｒ（１．３３×１０４Ｐａ）の範囲に設定可能であるが、好適なＰ濃度を得るために、０．１Ｔｏｒｒ（１．３３×１０Ｐａ）〜２．５Ｔｏｒｒ（３．３３×１０２Ｐａ）の範囲に設定することが好ましい。
図１０はＲｕ上に成膜したニッケル酸化膜のＸＰＳによる深さ方向の組成分析の結果を示したものである。図１０（ａ）はＰが無添加の場合、図１０（ｂ）はＰが添加された場合のニッケル酸化膜からの光電子スペクトル強度のアルゴンスパッタ時間依存性を示す。図１０（ａ）に示すように、Ｎｉ（ＰＦ３）４ガスを用いて所定の条件で成膜を行うことによりニッケル酸化膜中に均一にＰを添加することが可能である。また、ニッケル酸化膜にＰを添加することでニッケル酸化膜中の酸素濃度が増加する。酸素濃度増加のメリットいついては後述する。
図１１は、Ｒｕ膜上に成膜したニッケル酸化膜の断面ＳＥＭ像を示したものである。図１１（ａ）はＰが無添加の場合、図１１（ｂ）はＰが添加された場合のニッケル酸化膜のＳＥＭ像である。図１１（ａ）のＰが無添加の場合のニッケル酸化膜では結晶粒が明確に観測されるのに対し、図１１（ｂ）のＰが添加された場合のニッケル酸化膜では断面のコントラストが均一であり、図１１（ａ）のような結晶粒形を反映したコントラストの違いがない。さらに、Ｐ添加により、Ｐ添加なしのニッケル酸化膜に比べて表面ラフネスが小さく、膜厚分布が小さいＮｉＯ膜が形成可能である。
図１２は、Ｒｕ膜上に成膜したＰ無添加のニッケル酸化膜とＰ添加のニッケル酸化膜をＸＲＤ測定した結果を示したものである。Ｐ無添加のニッケル酸化膜では、Ｎｉ（１１１）、Ｎｉ（２００）、Ｎｉ（２２０）に起因する明瞭な回折ピークが検出されるが、Ｐ添加ニッケル酸化膜では回折ピークが検出されない。すなわち、Ｐを添加することでニッケル酸化膜は非結晶となる。図１３のＰ２ｐ光電子スペクトル及び図１４のＯ１ｓ光電子スペクトルが示すように、ニッケル酸化膜中に添加されたＰは酸化し、Ｐ２Ｏ５の結合状態を形成してニッケル酸化膜中に含まれる。このように、２価であるＮｉに対して５価であるＰを添加することで、Ｎｉの酸素原子との結合周期が不規則になり、ニッケル酸化物を非結晶化することが可能である。
また、２価であるＮｉの酸化物はＮｉと酸素（Ｏ）との組成比が１：１のＮｉＯを形成するが、５価であるＰを添加したＮｉの酸化物はＮｉＯに比べて、Ｎｉに対する酸素の組成比が高くなる。さらに、Ｐの電気陰性度がＮｉよりも高いために、酸素と結合したＮｉは第二近接原子としてのＰの影響を受け、ＮｉＯに比べて、Ｎｉから酸素への電荷の移動量が多くなり、ＮｉとＯの結合状態がより安定化する。図１５に示すように、Ｐ添加ニッケル酸化膜のＮｉ２ｐ光電子スペクトルのピーク位置がＰ無添加ニッケル酸化膜と比べて高い結合エネルギー位置にあり、ＮｉとＯの結合状態がより安定化していることがわかる。Ｎｉがより安定な酸化状態となることで、遷移金属酸化物中の欠陥生成に起因した抵抗変化材料の膜質劣化が抑制される。
次に、図９（ｂ）に示すように、リソグラフィ技術とドライエッチング技術を用いて、上部Ｒｕ電極層１、抵抗変化材料層（リン添加ニッケル酸化物層）１１、および下部Ｒｕ電極層３を所定の形状に加工する。
次に、図９（ｃ）に示すように、ＭＩＭ型抵抗変化素子の側面を保護するための側壁保護膜１７を形成する。この側壁保護膜１７は、上部Ｒｕ電極１と後に形成する層間絶縁膜１２との間の剥がれ防止のための密着層としても機能する。この側壁保護膜１７は絶縁膜であり、ＭＩＭ型抵抗変化素子の上部電極、下部電極、抵抗変化材料層、層間絶縁膜との密着性に優れ、安定である材料を用いる。例えば、シリコン窒化膜（ＳｉＮ）を用いることができる。
次に、図９（ｄ）に示すように、全面に層間絶縁膜１２を形成する。
最後に、図９（ｅ）に示すように、上部電極１にビアホールを形成し、ＣＭＰ技術と電解メッキ技術を用いて、上部ビア配線１８を形成する。
このようにして作製したＭＩＭ型抵抗変化素子の電流−電圧特性（Ｉ−Ｖ特性）を図１６に示す。図１６（ａ）がＰ無添加ニッケル酸化膜を用いた場合、図１６（ｂ）がＰ添加ニッケル酸化膜を用いた場合を示したものである。図１６に示すように、ニッケル酸化膜中に好適な量のＰを添加し、ニッケル酸化膜を非結晶化することで、膜厚分布や結晶粒界に起因したリーク電流や素子特性のばらつきを抑えることが可能になることがわかる。Ｐ無添加ニッケル酸化膜を用いたＭＩＭ型抵抗変化素子では、スイッチ動作のオン状態とオフ状態の電流比が２．５桁程度なのに対し、Ｐ添加ニッケル酸化膜を用いたＭＩＭ型抵抗変化素子ではスイッチ動作のオフ状態におけるリーク電流が大幅に低減され、５桁以上のオン状態とオフ状態の電流比が得られ、ＭＩＭ型抵抗変化素子のスイッチ動作特性が大幅に向上していることがわかる。
［実施例２］
本発明の第２の実施例として、ＬＳＩ配線の層間絶縁膜にホールを形成し、ＭＩＭ型抵抗変化素子がそのホール内に埋め込まれた構造例を図１７（ｇ）に示す。図１７（ａ）〜（ｇ）を用いて、本実施例のＭＩＭ型抵抗変化素子の作製工程を説明する。この製造プロセスは、ＣＭＯＳトランジスタを含むＬＳＩの配線層に接続するＭＩＭ型抵抗変化素子を形成する例である。
本発明の第２の実施例として、ＬＳＩ配線の層間絶縁膜にホールを形成し、ＭＩＭ型抵抗変化素子がそのホール内に埋め込まれた構造例を図１７（ｇ）に示す。図１７（ａ）〜（ｇ）を用いて、本実施例のＭＩＭ型抵抗変化素子の作製工程を説明する。この製造プロセスは、ＣＭＯＳトランジスタを含むＬＳＩの配線層に接続するＭＩＭ型抵抗変化素子を形成する例である。
まず、図１７（ａ）に示すように、下部配線１６とそれに接続する下部ビア配線１４をＣＭＰ技術と電解メッキ技術を用いて形成し、その上にＭＩＭ型抵抗変化素子の下部電極層３を形成する。これまでの段階の製造プロセスは実施例１と同様に実施することができる。
次に、図１７（ｂ）に示すように、下部電極層３をリソグラフィ技術とドライエッチング技術により所定の形状に加工する。本実施例では加工の容易性から下部電極３と後の工程で形成する上部電極１を共にＲｕとする。上部電極１と下部電極３のためのＲｕはスパッタにより成膜することができる。
次に、図１７（ｃ）に示すように、下部電極３の表面を保護するための保護膜１７を形成する。その後、層間絶縁膜１２を形成する。この保護膜１７は、下部Ｒｕ電極３と層間絶縁膜１２との間の剥がれ防止のための密着層としても機能する。保護膜１７は絶縁膜であり、ＭＩＭ型抵抗変化素子の下部電極３、及び後の工程で形成する抵抗変化材料層との密着性に優れ、安定である材料を用いる。例えば、シリコン窒化膜（ＳｉＮ）を用いることができる。
次に、図１７（ｄ）に示すように、リソグラフィ技術とドライエッチング技術を用いて、所定の領域の層間絶縁膜１２と保護膜１７を除去し、下部電極３上にホールを形成する。このホールは、下部電極３の表面のみが露出し、他の部分が露出しないように形成する。
次に、図１７（ｅ）に示すように、抵抗変化材料層（Ｐ添加ニッケル酸化物層）１１、上部電極層１を形成する。抵抗変化材料層１１を構成するＰ添加ニッケル酸化膜はスパッタによっても形成可能であるが、膜の緻密性を向上させる観点から、ＣＶＤ法によって形成することが好ましい。Ｐ添加ニッケル酸化膜の製造プロセスは実施例１と同様に実施することができる。
図１８は、ニッケル酸化膜のホール付近領域の断面ＳＥＭ像を示したものである。図１８（ａ）及び図１８（ｂ）はＰ無添加の場合、図１８（ｃ）及び図１８（ｄ）はＰ添加の場合を示す。図１８（ａ）及び図１８（ｂ）に示すように、Ｐ無添加のニッケル酸化膜では結晶粒が成長し、ホールの側壁やホール底の端で大きな膜厚分布が生じてしまう。一方、図１８（ｃ）及び図１８（ｄ）に示すように、Ｐ添加のニッケル酸化膜では断面のコントラストが均一であり、図１８（ａ）及び図１８（ｂ）のような結晶粒形を反映したコントラストの違いがない。すなわち、Ｐの添加によりニッケル酸化膜が非結晶化し、表面ラフネスや膜厚分布が抑制され、ホールの形状に沿った均一なニッケル酸化膜が形成可能である。
次に、図１７（ｆ）に示すように、リソグラフィ技術とドライエッチング技術を用いて、上部Ｒｕ電極層１と抵抗変化材料層１１を所定の形状に加工する。
次に、図１７（ｇ）に示すように、ＭＩＭ型抵抗変化素子の側面を保護するための保護膜１７を形成し、その上に層間絶縁膜１２を形成する。この保護膜１７は、上部Ｒｕ電極１と層間絶縁膜１２との間の剥がれ防止のための密着層としても機能する。保護膜１７は絶縁膜であり、ＭＩＭ型抵抗変化素子の上部電極、下部電極、抵抗変化材料層、層間絶縁膜との密着性に優れ、安定である材料を用いる。例えば、シリコン窒化膜（ＳｉＮ）を用いることができる。
次に、図１７（ｈ）に示すように、上部電極１が露出するホールを形成する。
最後に、図１７（ｉ）に示すように、ＣＭＰ技術と電解メッキ技術を用いて、ホール内にバリア膜１５を介して上部ビア配線１８を形成する。
ＭＩＭ型抵抗変化素子を本実施例のような構造とすることで、抵抗変化材料層が、ドライエッチング加工においてダメージを抑えることができ、ＭＩＭ型抵抗変化素子のスイッチ特性と信頼性を向上させることが可能である。
［実施例３］
本発明の第３の実施例として、ＬＳＩ配線の層間絶縁膜にホールを形成し、ＭＩＭ型抵抗変化素子がそのホール内に埋め込まれ、かつ、ＭＩＭ型抵抗変化素子の上部電極および下部電極をＬＳＩ配線と共通化する構造例を図１９（ｉ）に示す。図１９（ａ）〜（ｉ）を用いて、本実施例のＭＩＭ型抵抗変化素子の作製工程を説明する。この製造プロセスは、ＣＭＯＳトランジスタを含むＬＳＩの配線層を電極としたＭＩＭ型抵抗変化素子を形成する例である。
本発明の第３の実施例として、ＬＳＩ配線の層間絶縁膜にホールを形成し、ＭＩＭ型抵抗変化素子がそのホール内に埋め込まれ、かつ、ＭＩＭ型抵抗変化素子の上部電極および下部電極をＬＳＩ配線と共通化する構造例を図１９（ｉ）に示す。図１９（ａ）〜（ｉ）を用いて、本実施例のＭＩＭ型抵抗変化素子の作製工程を説明する。この製造プロセスは、ＣＭＯＳトランジスタを含むＬＳＩの配線層を電極としたＭＩＭ型抵抗変化素子を形成する例である。
まず、図１９（ａ）に示すように、下部配線１９をＣＭＰ技術と電解メッキ技術を用いて形成する。これまでの製造プロセスは実施例１と同様に実施することができる。本実施例では下部配線１９をＭＩＭ型抵抗変化素子の下部電極として利用する。この下部電極はＣｕからなる。
次に、図１９（ｂ）に示すように、リソグラフィ技術とドライエッチング技術を用いて、所定の領域の層間絶縁膜１２と保護膜１３を除去し、下部電極を構成する下部配線１９上にホールを形成する。このホールは、下部配線１９の表面のみを露出し、他の部分が露出しないように形成する。
次に、図１９（ｃ）に示すように、層間絶縁膜１２を保護し、抵抗変化材料層１１との密着性を高めるために保護密着層２０を形成する。保護密着層２０は絶縁膜であり、層間絶縁膜１２と抵抗変化材料層１１との密着性に優れ、安定である材料を用いる。例えば、抵抗変化特性を持たない金属酸化膜や金属窒化物、シリコン窒化膜（ＳｉＮ）を用いることができる。
次に、図１９（ｄ）に示すように、ドライエッチング技術により、ホールの側壁にのみ保護密着層２０を残す。
次に、図１９（ｅ）に示すように、抵抗変化材料層（Ｐ添加ニッケル酸化物層）１１、上部電極層２１を形成する。抵抗変化材料層１１を構成するＰ添加ニッケル酸化膜はスパッタによっても形成可能であるが、膜の緻密性を向上させる観点から、ＣＶＤ法によって形成することが好ましい。Ｐ添加ニッケル酸化膜の製造プロセスは実施例１と同様に実施することができる。上部電極層２１はＣｕからなり、電解メッキ技術を用いて形成する。
次に、図１９（ｆ）に示すように、ＣＭＰにより、余剰な抵抗変化材料層１１と上部電極層２１を研磨・除去し、平坦化する。これにより、抵抗変化素子の上部電極２１が形成され、この上部電極はビア配線としても機能する。
次に、図１９（ｇ）に示すように、上部電極２１上に、配線保護膜１３、層間絶縁膜１２を形成する。
次に、図１９（ｈ）に示すように、リソグラフィ技術とドライエッチング技術を用いて、所定の領域の層間絶縁膜１２と保護膜１３を除去して、上部電極２１が露出する配線パターン形成用の溝を形成する。
次に、図１９（ｉ）に示すように、ＣＭＰ技術と電解メッキ技術を用いて、溝内にバリア膜１５を介して上部配線２５を形成する。
本実施例のようなプロセスを適用することで、ＭＩＭ型抵抗変化素子を、配線構造のビア配線部へ組み込むことが可能になる。ＭＩＭ型抵抗変化素子の電極を配線と共通化することで、電極材料の抵抗低減によるスイッチ特性の向上、プロセスコストの低減、ＭＩＭ型抵抗変化素子の高集積化が実現可能である。
図２０に、本実施例のＭＩＭ型抵抗変化素子とＭＯＳ型トランジスタを組み合わせた構造の断面を模式的に示す。図中の符号１２は層間絶縁膜、符号２１は上部電極を構成するビア配線、符号２２はソース拡散層領域、符号２３はドレイン拡散層領域、符号２４はゲート電極、符号２５は上部配線、符号２６はビア配線、符号２７はシリコン基板、符号２８はゲート絶縁膜、符号２９はゲート側壁、符号３０は素子分離領域、符号３１はコンタクトプラグを示す。
本実施例によるＭＩＭ型抵抗変化素子の下部電極を構成する下部配線１９と、ＭＯＳ型トランジスタのドレイン拡散層領域２３とをコンタクトプラグ３１を介して接続することで、高集積化が容易で、かつ、不揮発性を有するランダムアクセスメモリーセルを実現可能である。
以上、実施例を参照して本発明を説明したが、本発明は上記実施例に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。
この出願は、２００７年６月４日に出願された日本出願特願２００７−１４７９２７を基礎とする優先権を主張し、その開示の全てをここに取り込む。
Claims (12)
- 第１の電極と、第１の電極上に形成された抵抗変化材料層と、この抵抗変化材料層上に形成された第２の電極を有し、前記抵抗変化材料層は、遷移金属Ｍ１の酸化物である遷移金属酸化物が非遷移金属元素Ｍ２の酸化物を含み非結晶化された材料からなる抵抗変化素子。
- 前記抵抗変化材料層は、遷移金属Ｍ１の酸化物である遷移金属酸化物が遷移金属Ｍ１より価数の高い非遷移金属元素Ｍ２の酸化物を含み非結晶化された材料からなる請求項１に記載の抵抗変化素子。
- 前記抵抗変化材料層は、遷移金属Ｍ１の酸化物である遷移金属酸化物が遷移金属Ｍ１より価数の高い且つ電気陰性度の高い非遷移金属元素Ｍ２の酸化物を含み非結晶化された材料からなる請求項１に記載の抵抗変化素子。
- 前記遷移金属酸化物が、Ｎｉ、Ｔｉ、Ｚｒ、Ｆｅ、Ｖ、Ｍｎ、Ｃｏからなる群から選ばれる少なくとも一種の金属の酸化物である請求項１から３のいずれかに記載の抵抗変化素子。
- 前記遷移金属酸化物がＮｉの酸化物であることを特徴とする請求項１から３のいずれかに記載の抵抗変化素子。
- 前記非遷移金属元素Ｍ２の酸化物が、Ｐ、Ａｓ、Ｓｂ、Ｂｉ、Ｓｅ、Ｔｅ、Ｐｏ、Ｉ、Ａｔ、Ｂ、Ａｌ、Ｓｉからなる群から選ばれる少なくとも一種の元素の酸化物である請求項１から５のいずれかに記載の抵抗変化素子。
- 前記非遷移金属元素Ｍ２の酸化物が、Ｐの酸化物である請求項１から５のいずれかに記載の抵抗変化素子。
- 半導体基板と、この半導体基板上に形成されたトランジスタと、このトランジスタに電気的に接続された請求項１から７のいずれかに記載の抵抗変化素子を有する半導体装置。
- 半導体基板と、この半導体基板上に形成された、ソース領域及びドレイン領域を備えたトランジスタと、請求項１から７のいずれかに記載の抵抗変化素子を有し、この抵抗変化素子の一方の電極が前記ソース領域またはドレイン領域に電気的に接続されている半導体装置。
- 前記抵抗変化素子の一方の電極が、バリア導電層を介して前記ソース領域またはドレイン領域に電気的に接続されている請求項９に記載の半導体装置。
- 前記抵抗変化素子は、層間絶縁膜を介して前記トランジスタ上方に配置され、該抵抗変化素子の一方の電極が、前記ソース領域またはドレイン領域から前記層間絶縁膜を貫通して引き出された導電部と接続されている請求項９に記載の半導体装置。
- 下層配線と、この下層配線上に設けられた層間絶縁膜と、この層間絶縁膜上に設けられた上層配線を有する半導体装置であって、
請求項１から７のいずれかに記載の抵抗変化素子をさらに有し、
前記下層配線が露出するように前記層間絶縁膜に設けられたビアホールと、
このビアホール内に設けられた抵抗変化材料層と、
このビアホール内を埋め込むように前記抵抗変化材料層上に設けられ、前記上層配線と接続する導電部とを有し、前記下層配線と前記抵抗変化材料層と前記導電部とで前記抵抗変化素子が構成されている半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007147927 | 2007-06-04 | ||
| JP2007147927 | 2007-06-04 | ||
| PCT/JP2008/057393 WO2008149605A1 (ja) | 2007-06-04 | 2008-04-16 | 抵抗変化素子およびこれを備えた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2008149605A1 true JPWO2008149605A1 (ja) | 2010-08-19 |
Family
ID=40093433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009517744A Pending JPWO2008149605A1 (ja) | 2007-06-04 | 2008-04-16 | 抵抗変化素子およびこれを備えた半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20100176363A1 (ja) |
| JP (1) | JPWO2008149605A1 (ja) |
| WO (1) | WO2008149605A1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090081153A (ko) * | 2008-01-23 | 2009-07-28 | 삼성전자주식회사 | 저항성 메모리 소자 및 그 제조방법 |
| KR101104443B1 (ko) * | 2008-02-12 | 2012-01-12 | 파나소닉 주식회사 | 비휘발성 반도체 기억 장치 및 그 제조 방법 |
| US9406877B2 (en) | 2009-01-09 | 2016-08-02 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| JP2010251352A (ja) * | 2009-04-10 | 2010-11-04 | Panasonic Corp | 不揮発性記憶素子及びその製造方法 |
| US9059028B2 (en) | 2009-06-25 | 2015-06-16 | Nec Corporation | Semiconductor device and method for manufacturing same |
| WO2011024271A1 (ja) * | 2009-08-26 | 2011-03-03 | 株式会社 東芝 | 不揮発性記憶素子及び不揮発性記憶装置 |
| JP5417445B2 (ja) | 2009-08-28 | 2014-02-12 | パナソニック株式会社 | 半導体記憶装置の製造方法 |
| JP2011066285A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 不揮発性記憶素子および不揮発性記憶装置 |
| JP5692085B2 (ja) | 2009-11-11 | 2015-04-01 | 日本電気株式会社 | 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法 |
| JP2011204785A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性記憶装置 |
| KR101113014B1 (ko) * | 2010-06-15 | 2012-02-27 | 서울대학교산학협력단 | 스페이서 구조를 갖는 저항성 메모리 소자 및 그 제조방법 |
| CN103477575A (zh) * | 2011-04-20 | 2013-12-25 | 富士通光器件株式会社 | 检测装置、光接收装置、检测方法以及光接收方法 |
| US9112148B2 (en) | 2013-09-30 | 2015-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell structure with laterally offset BEVA/TEVA |
| JP6282505B2 (ja) * | 2014-03-26 | 2018-02-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US11075339B2 (en) | 2018-10-17 | 2021-07-27 | Cerfe Labs, Inc. | Correlated electron material (CEM) devices with contact region sidewall insulation |
| US11476416B2 (en) | 2018-03-29 | 2022-10-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method for manufacturing the same |
| US11437573B2 (en) * | 2018-03-29 | 2022-09-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method for manufacturing the same |
| US20200259083A1 (en) * | 2019-02-08 | 2020-08-13 | Arm Limited | Method for fabrication of a cem device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586761B2 (en) * | 2001-09-07 | 2003-07-01 | Intel Corporation | Phase change material memory device |
| US6972430B2 (en) * | 2002-02-20 | 2005-12-06 | Stmicroelectronics S.R.L. | Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof |
| US7141489B2 (en) * | 2003-05-20 | 2006-11-28 | Burgener Ii Robert H | Fabrication of p-type group II-VI semiconductors |
| JP4834956B2 (ja) * | 2004-02-16 | 2011-12-14 | ソニー株式会社 | 記憶装置 |
| WO2006009218A1 (ja) * | 2004-07-22 | 2006-01-26 | Nippon Telegraph And Telephone Corporation | ２安定抵抗値取得装置及びその製造方法並びに金属酸化物薄膜及びその製造方法 |
| KR100593448B1 (ko) * | 2004-09-10 | 2006-06-28 | 삼성전자주식회사 | 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들 |
| JP4760058B2 (ja) * | 2005-03-03 | 2011-08-31 | ソニー株式会社 | 記憶素子及びメモリ |
| JP4854233B2 (ja) * | 2005-08-15 | 2012-01-18 | 独立行政法人産業技術総合研究所 | スイッチング素子 |
| KR100723420B1 (ko) * | 2006-02-20 | 2007-05-30 | 삼성전자주식회사 | 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자 |
-
2008
- 2008-04-16 JP JP2009517744A patent/JPWO2008149605A1/ja active Pending
- 2008-04-16 WO PCT/JP2008/057393 patent/WO2008149605A1/ja active Application Filing
- 2008-04-16 US US12/602,933 patent/US20100176363A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20100176363A1 (en) | 2010-07-15 |
| WO2008149605A1 (ja) | 2008-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2008149605A1 (ja) | 抵抗変化素子およびこれを備えた半導体装置 | |
| JP5488458B2 (ja) | 抵抗変化素子及びその製造方法 | |
| US8618524B2 (en) | Phase change memory with various grain sizes | |
| KR101890501B1 (ko) | 불균일한 표면상에 금속을 형성하는 방법 및 불균일한 표면상에 결합된 구조물 | |
| US7394087B2 (en) | Phase-changeable memory devices and methods of forming the same | |
| TWI628818B (zh) | 電阻式隨機存取記憶裝置的製造方法 | |
| US7791932B2 (en) | Phase-change material layer and phase-change memory device including the phase-change material layer | |
| US8241979B2 (en) | Method of forming a vertical diode and method of manufacturing a semiconductor device using the same | |
| KR100873878B1 (ko) | 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법 | |
| WO2009096363A1 (ja) | 抵抗変化型不揮発性記憶装置とその製造方法 | |
| KR20060120463A (ko) | 반도체기억장치 및 그 제조방법 | |
| US20100230655A1 (en) | Variable resistance device, method for manufacturing variable resistance device, and semiconductor storage device using variable resistance device | |
| KR100650752B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| CN102237309B (zh) | 氧化锰基电阻型存储器与铜互连后端工艺集成的方法 | |
| KR101675322B1 (ko) | 다공성 산화막 속에 형성된 나노와이어 네트워크 단원계 상변화층을 갖는 상변화 메모리 및 형성 방법 | |
| KR101026603B1 (ko) | 상변화 기억 소자의 제조방법 | |
| US20240074334A1 (en) | Phase-change memory device and method for fabricating the same | |
| TW200818264A (en) | Process for producing semiconductor memory device | |
| CN115101666A (zh) | 相变材料、相变存储芯片、存储设备及电子设备 | |
| KR20110084792A (ko) | 상변화 메모리 장치의 제조 방법 |