TWI787332B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI787332B
TWI787332B TW107129352A TW107129352A TWI787332B TW I787332 B TWI787332 B TW I787332B TW 107129352 A TW107129352 A TW 107129352A TW 107129352 A TW107129352 A TW 107129352A TW I787332 B TWI787332 B TW I787332B
Authority
TW
Taiwan
Prior art keywords
layer
diffusion barrier
bottom electrode
barrier layer
switching
Prior art date
Application number
TW107129352A
Other languages
English (en)
Other versions
TW201942958A (zh
Inventor
海光 金
林杏蓮
江法伸
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201942958A publication Critical patent/TW201942958A/zh
Application granted granted Critical
Publication of TWI787332B publication Critical patent/TWI787332B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明實施例係關於一種半導體裝置,其包含一底部電極、一頂部電極、一切換層及一擴散阻障層。該頂部電極在該底部電極上方。該切換層在該底部電極與該頂部電極之間,且經組態以儲存資料。該擴散阻障層在該底部電極與該切換層之間以阻礙該切換層與該底部電極之間的離子之擴散。

Description

半導體裝置及其製造方法
本發明實施例係有關半導體裝置及其製造方法。
歸因於電阻式隨機存取記憶體(RRAM)及導電橋隨機存取記憶體(CBRAM)之簡單結構及與互補式金屬氧化物半導體(CMOS)邏輯製程之相容性,其等係下一代非揮發性記憶體技術之有前景的候選者。然而,RRAM及CBRAM在循環期間仍遭受切換窗、切換時間之降級。
本發明的一實施例係關於一種半導體裝置,其包括:一底部電極;一頂部電極,其在該底部電極上方;一切換層,其在該底部電極與該頂部電極之間且經組態以儲存資料;及一擴散阻障層,其在該底部電極與該切換層之間且經組態以阻礙該切換層與該底部電極之間的離子之擴散。
本發明的一實施例係關於一種半導體裝置,其包括:一底部電極;一頂部電極,其在該底部電極上方;一切換層,其在該底部電極與該頂部電極之間且經組態以儲存資料;一氧儲集層,其在該切換層與該頂部電極之間;及一氧擴散阻障層,其在該底部電極與該切換層之間,其中該氧阻障層經組態以阻礙該切換層與該底部電極之間的氧離子之擴散。
本發明的一實施例係關於一種用於製造半導體裝置之方法,其包括:在一基板上方形成一底部電極;在該底部電極上方形成一擴散阻障層;在該擴散阻障層上方形成一切換層,其中藉由該擴散阻障層阻礙該切換層與該底部電極之間的離子之一擴散;及在該切換層上方形成一頂部電極。
以下揭露提供用於實施所提供標的之不同特徵的許多不同實施例或實例。下文描述元件及配置之特定實例以簡化本揭露。當然,此等僅為實例且並不意欲為限制性的。例如,在以下描述中,一第一構件形成於一第二構件上方或上可包含其中第一構件及第二構件經形成而直接接觸之實施例,且亦可包含其中額外構件可形成於第一構件與第二構件之間使得第一構件及第二構件可未直接接觸之實施例。另外,本揭露可在各個實例中重複元件符號及/或字母。此重複用於簡單及清楚之目的且本身並不指示所論述之各種實施例及/或組態之間的一關係。
此外,為便於描述,本文中可使用空間相關術語(諸如「下面」、「下方」、「下」、「上方」、「上」、「在…上」及類似者)來描述一個元件或構件與另一(些)元件或構件之關係,如圖中繪示。除圖中描繪之定向之外,空間相關術語亦意欲涵蓋裝置在使用或操作中之不同定向。設備可以其他方式定向(旋轉90度或成其他定向),且因此可同樣解釋本文中所使用之空間相關描述符。
如本文中使用,諸如「第一」、「第二」及「第三」之術語描述各種元件、組件、區、層及/或區段,此等元件、組件、區、層及/或區段不應受限於此等術語。此等術語僅可用以區分一個元件、組件、區、層或區段與另一元件、組件、區、層或區段。當本文中使用諸如「第一」、「第二」及「第三」之術語時,該等術語並不意指一序列或順序,除非上下文清楚指示。
如本文中使用,術語「近似」、「實質上」、「實質」及「約」用以描述且解釋微小變動。當結合一事件或境況使用時,該等術語可指代其中確切地發生該事件或境況之例項以及其中近似發生該事件或境況之例項。例如,當結合一數值使用時,該等術語可指代小於或等於該數值之±10% (諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或小於或等於±0.05%)之一變動範圍。例如,若兩個數值之間的一差小於或等於該等值之一平均值之±10% (諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或小於或等於±0.05%),則該等值可被認為「實質上」相同或相等。例如,「實質上」平行可指代相對於0°小於或等於±10° (諸如小於或等於±5°、小於或等於±4°、小於或等於±3°、小於或等於±2°、小於或等於±1°、小於或等於±0.5°、小於或等於±0.1°或小於或等於±0.05°)之一角度變動範圍。例如,「實質上」垂直可指代相對於90°小於或等於±10° (諸如小於或等於±5°、小於或等於±4°、小於或等於±3°、小於或等於±2°、小於或等於±1°、小於或等於±0.5°、小於或等於±0.1°或小於或等於±0.05°)之一角度變動範圍。
在本揭露之一或多項實施例中,一半導體裝置包含插置於底部電極與切換層之間之一擴散阻障層。擴散阻障層之材料經選擇為惰性或相對於諸如氧離子或活性離子之離子具較低反應性,且因此擴散阻障層可有助於防止或妨礙在循環及烘烤期間氧離子或活性離子之滲透性。擴散阻障層可改良半導體裝置之循環及保持效能。因此,在循環及烘烤之後,切換窗可增大。
圖1係繪示根據本揭露之一或多項實施例之各種態樣的用於製造一半導體裝置之一方法之一流程圖。方法100以操作110開始,其中在一基板上方形成一底部電極。方法100以操作120繼續,其中在底部電極上方形成一擴散阻障層。方法100以操作130繼續,其中在擴散阻障層上方形成一切換層。藉由擴散阻障層阻礙切換層與底部電極之間的離子之擴散。方法100以操作140繼續,其中在切換層上方形成一頂部電極。
方法100僅為一實例,且並不意欲限制超出發明申請專利範圍中所明確敘述的內容之本揭露。可在方法100之前、期間及之後提供額外操作,且對於方法之額外實施例,可替換、消除或移動所描述之一些操作。
圖2及圖3係根據本揭露之一或多項實施例之製造一半導體裝置之各種操作之一者處之示意圖。如圖2中展示,接納一基板10。基板10可包含一半導體基板。在一些實施例中,基板10之材料可包含:元素半導體,諸如矽或鍺;化合物半導體,諸如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦或砷化銦;或其等之組合。
在一些實施例中,半導體組件(諸如電晶體組件)、電子組件(諸如電阻器組件、電容器組件或電感器組件)及電路層可形成於基板10中或形成於基板10上方。
如圖2中展示,一底部電極12形成於基板10上方。底部電極12係由一導電材料形成。底部電極12之導電材料之實例可包含但不限於:金屬氮化物,諸如氮化鈦、氮化鉭或類似者;摻雜半導電材料,諸如多晶矽或類似者;及金屬,諸如金、鎢或類似者。在一些實施例中,底部電極12可電連接至形成於基板10上之半導體組件、電子組件及/或電路層。
如圖3中展示,一切換層16形成於底部電極12上方。一頂部電極22形成於切換層16上方。切換層16可包含經組態以儲存資料之一資料儲存區。在一些實施例中,切換層16可為一電阻式隨機存取記憶體(RRAM)之一資料儲存區。資料儲存區之一可變電阻可表示一資料單元,諸如一資料位元。取決於施加在頂部電極22與底部電極12之間的一電壓,可變電阻可在一高電阻狀態與一低電阻狀態之間切換。在一些實施例中,切換層16係(但不限於)具有大於3.9之一介電常數之一高介電係數材料。在一些實施例中,切換層16之材料可包含但不限於金屬氧化物。金屬氧化物可包含二元金屬氧化物,諸如氧化鉿、氧化鉭、氧化鋁、氧化鎳、氧化鈦或類似者。金屬氧化物可包含三元金屬氧化物,諸如鉿鉭氧化物、鉿鋁氧化物、鋁鉭氧化物或類似者。在一些實施例中,切換層16之材料可包含但不限於半導電材料,諸如非晶矽、硒化鍺、碲化鍺或類似者。
頂部電極22係由一導電材料形成。頂部電極22之導電材料之實例可包含但不限於:摻雜半導電材料,諸如多晶矽或類似者;金屬,諸如金、鎢、鉑、銥、釹、釕或類似者;金屬氮化物,諸如氮化鈦、氮化鉭或類似者。
在一些實施例中,一罩蓋層20可在形成頂部電極22之前形成於切換層16上方。在一些實施例中,罩蓋層20之材料可包含但不限於金屬,諸如鈦、鉭、鉿、鋁或類似者。在一些實施例中,罩蓋層20之金屬可自切換層16提取諸如氧之離子,使得罩蓋層20可包含具有低於切換層16之氧濃度之一離子儲集區18。在另一些實施例中,罩蓋層20之材料可包含但不限於具有大於3.9之一介電常數之一高介電係數材料。例如,罩蓋層20之材料可包含金屬氧化物,諸如氧化鈦、氧化鉭、氧化鉿、氧化鋁或類似者。罩蓋層20之金屬氧化物之氧濃度低於切換層16之氧濃度,且因此可在罩蓋層20中形成一離子儲集區18。
一擴散阻障層14形成於底部電極12與切換層16之間以形成本揭露之一些實施例之一半導體裝置1。在一些實施例中,擴散阻障層14鄰接切換層16,例如,擴散阻障層14可與切換層16接觸。在一些實施例中,擴散阻障層14鄰接底部電極12,例如,擴散阻障層14可與底部電極12接觸。擴散阻障層14可包含一惰性材料或與底部電極12相比對離子具較低反應性,使得擴散阻障層14可阻礙切換層16與底部電極12之間的離子之擴散。在一些實施例中,擴散阻障層14之厚度可在介於約50埃與約300埃之間之一範圍內,但不限於此。
在一些實施例中,半導體裝置1可包含一RRAM,其採用切換層16中之氧空位來形成導電細絲。離子儲集區18可組態為氧儲集區以儲存氧離子,且其促進切換層16內之電阻變化。在一些實施中,擴散阻障層14可有助於防止氧離子自切換層16擴散至擴散阻障層14及底部電極12中,且可有助於防止氧離子自擴散阻障層14及底部電極12擴散至切換層16中。在一些實施中,擴散阻障層14可有助於妨礙氧離子自切換層16擴散至擴散阻障層14及底部電極12中,且可有助於妨礙氧離子自擴散阻障層14及底部電極12擴散至切換層16中。
當半導體裝置1係一電阻式隨機存取記憶體(RRAM)時,擴散阻障層14組態為氧擴散阻障層。氧擴散阻障層之材料之實例可包含金屬、金屬氧化物、金屬氮化物、矽酸鹽、矽化物或其等之一組合。藉由實例,氧擴散阻障層之金屬可包含銥(Ir)、釕(Ru)、鉑(Pt)或其等之一組合。氧擴散阻障層之金屬氧化物可包含氧化銥、氧化釕或其等之一組合。氧擴散阻障層之金屬氮化物可包含釕鈦氮化物。氧擴散阻障層之矽酸鹽可包含鉭矽氮化物。氧擴散阻障層之矽化物可包含矽化鎢。
在一些其他實施例中,半導體裝置1可包含一導電橋隨機存取記憶體(CBRAM),其採用切換層16中之活性金屬離子來形成導電細絲。離子儲集區18可組態為一活性金屬儲集區以儲存諸如銅離子、銀離子、鋁離子或類似者之活性金屬離子。在一些實施例中,具有離子儲集區18之罩蓋層20之材料可包含但不限於諸如銅、銀、鋁、鎳或類似者之金屬、諸如銅鉭或類似者之金屬化合物及諸如銅碲或類似者之金屬化合物。切換層16之材料可包含但不限於化合物(諸如離子化合物、共價化合物、氧化物化合物)、半導電材料或類似者。藉由實例,離子化合物可包含硫化鍺(GeS)、鍺銻碲(GeSbTe)或類似者。共價化合物可包含硫化砷(AsS)或類似者。氧化物化合物可包含氧化鉭、氧化矽、氧化鋁、氧化鈦或類似者。半導電材料可包含非晶矽或類似者。
在一些實施中,擴散阻障層14可有助於防止諸如銅離子、銀離子、鋁離子或類似者之金屬離子自切換層16擴散至擴散阻障層14及底部電極12中,且可有助於防止活性金屬離子自擴散阻障層14及底部電極12擴散至切換層16中。在一些實施中,擴散阻障層14可有助於妨礙活性金屬離子自切換層16擴散至擴散阻障層14及底部電極12中,且可有助於妨礙活性金屬離子自擴散阻障層14及底部電極12擴散至切換層16中。
當半導體裝置1係一CBRAM時,擴散阻障層14組態為一活性金屬擴散阻障層。活性金屬擴散阻障層之材料之實例可包含金屬、金屬氮化物、金屬合金或其等之一組合。藉由實例,活性金屬擴散阻障層之金屬可包含鈀(Pd)、鉭(Ta)、鉿(Hf)、鋯(Zr)、鈮(Nb)、鈷(Co)、釕(Ru)或其等之一組合。活性金屬擴散阻障層之金屬氮化物可包含氮化鈦、氮化鉭、氮化鎢、鉭鎢氮化物、釕鈦氮化物、釕鉭氮化物、鉭矽氮化物、鉭鍺氮氧化物(Ta-Ge-(O)N)或其等之一組合。活性金屬擴散阻障層之金屬合金可包含鎳鉻合金。
在製作半導體裝置1之後,執行一初始化操作。假使半導體裝置1係一RRAM,則可執行初始化操作以斷開金屬與氧之間的接合,藉此形成切換層16中之氧空位,即,導電細絲。假使半導體裝置1係一CBRAM,則可執行初始化操作以使活性金屬離子自離子儲集區18遷移至切換層16,藉此形成切換層16中之金屬橋,即,導電細絲。半導體裝置1亦可經歷一烘烤操作以驗證在一高溫下之資料保持。在初始化操作之後,半導體裝置1可在一重設狀態或一設定狀態中操作。
圖4A、圖4B及圖4C係繪示根據本揭露之一些比較實施例之一半導體裝置1之不同操作狀態之示意圖。如圖4A中展示,藉由跨頂部電極22及底部電極12施加一形成電壓而執行一初始化操作以初始形成導電細絲16F。在一些實施例中,將一正電壓供應給頂部電極22,且將一負電壓供應給底部電極12。假使半導體裝置1係一RRAM,則形成電壓經施加以斷開金屬與氧之間的接合,藉此形成切換層16中之氧空位,即,導電細絲。局部空位16V趨於對準以形成導電細絲16F,導電細絲16F可延伸穿過切換層16且可為相對永久的。假使半導體裝置1係一CBRAM,則形成電壓經施加以使活性金屬離子自離子儲集區18遷移至切換層16,藉此形成切換層16中之金屬橋,即,導電細絲。在一CBRAM之初始化操作期間,離子16S亦可擴散至底部電極12中。
如圖4B中展示,藉由跨頂部電極22及底部電極12施加一重設電壓而執行一重設操作以將切換層16自較低電阻狀態(LRS)切換至高電阻狀態(HRS)。在一些實施例中,將一負電壓供應給頂部電極22,且將一正電壓供應給底部電極12。離子16S將自離子儲集區18移動回至切換層16,藉此填充空位16V且斷開導電細絲16F以增加電阻率。在重設操作期間,一些離子16S可自切換層16擴散至底部電極12,使得無法完全關閉導電細絲16F。在一些實施例中,一些離子16S亦可在一烘烤操作期間自切換層16擴散至底部電極12,藉此不利地影響導電細絲16F之關閉。
如圖4C中展示,藉由跨頂部電極22及底部電極12施加一設定電壓而執行一設定操作以將切換層16自高電阻狀態(HRS)切換至較低電阻狀態(LRS)。在一些實施例中,將一正電壓供應給頂部電極22,且將一負電壓供應給底部電極12。切換層16中之離子16S將移動至離子儲集區18中,藉此留下空位16V且再次形成導電細絲16F以降低電阻率。在設定操作期間,一些離子16S可自底部電極12擴散至切換層16,使得導電細絲16F無法完全開啟。在一些實施例中,一些離子16S亦可在一烘烤操作期間自底部電極12擴散至切換層16,藉此不利地影響導電細絲16F之開啟。
圖5A、圖5B及圖5C係繪示根據本揭露之一些實施例之一半導體裝置1之不同操作狀態之示意圖。如圖5A中展示,在製作半導體裝置1之後,藉由跨頂部電極22及底部電極12施加一形成電壓而執行一初始化操作以初始形成導電細絲16F。在一些實施例中,將一正電壓供應給頂部電極22,且將一負電壓供應給底部電極12。形成電壓經施加以斷開離子16S與切換層16之其他元素之間的接合,藉此形成切換層16中之空位16V且將離子16S驅動至離子儲存區18。局部空位16V趨於對準以形成導電細絲16F,導電細絲16F可延伸穿過切換層16且可為相對永久的。在初始化操作期間,擴散阻障層14 (其可為惰性的或與底部電極12相比對離子16S具較低反應性)可有助於防止或妨礙離子16S自切換層16擴散至擴散阻障層14及底部電極12中。
如圖5B中展示,藉由跨頂部電極22及底部電極12施加一重設電壓而執行一重設操作以將切換層16自LRS切換至HRS。在一些實施例中,將一負電壓供應給頂部電極22,且將一正電壓供應給底部電極12。離子16S將自離子儲集區18移動回至切換層16,藉此填充空位16V且斷開導電細絲16F以增加電阻率。在重設操作期間,擴散阻障層14可有助於防止或妨礙離子16S自切換層16擴散至擴散阻障層14及底部電極12中。因此,擴散阻障層14可有助於將離子16S保留在切換層16中,使得在重設狀態中,導電細絲16F可更為穩健地關閉。在一烘烤操作期間,擴散阻障層14亦可有助於防止或妨礙離子16S自切換層16擴散至擴散阻障層14及底部電極12中。
如圖5C中展示,藉由跨頂部電極22及底部電極12施加一設定電壓而執行一重設操作以將切換層16自HRS切換至LRS。在一些實施例中,將一正電壓供應給頂部電極22,且將一負電壓供應給底部電極12。切換層16中之離子16S將移動至離子儲集區18中,藉此留下空位16V且再次形成導電細絲16F以降低電阻率。在設定操作期間,擴散阻障層14可有助於防止或妨礙離子16S自底部電極12及擴散阻障層14擴散至切換層16中。因此,擴散阻障層14可有助於阻止離子16S自底部電極12擴散至切換層16中,使得在設定狀態中,導電細絲16F可更為穩健地開啟。在一烘烤操作期間,擴散阻障層14亦可有助於防止或妨礙離子16S自底部電極12及擴散阻障層14擴散至切換層16中。
本揭露之半導體裝置及其製造方法不限於上文提及之實施例且可具有其他不同實施例。為簡化描述且為方便在本揭露之實施例之各者之間進行比較,在以下實施例之各者中用相同元件符號標記相同組件。為更容易比較實施例之間的差異,以下描述將詳述不同實施例當中的不同點且將不再過多描述相同特徵之不同實施例。
圖6A、圖6B、圖6C、圖6D、圖6E、圖6F及圖6G係根據本揭露之一或多項實施例之製造一半導體裝置之各種操作之一者處之示意圖。如圖6A中展示,接納一基板10。在一些實施例中,一底部互連結構32可形成於基板10上方。在一些實施例中,底部互連結構32包含一底部金屬層321,且一底部層間介電質(ILD)層322橫向包圍底部金屬層321。在一些實施例中,底部金屬層321可為後段製程(BEOL)之一個層。在一些實施例中,底部金屬層321之材料可包含金屬或合金,諸如銅、鎢、其等之合金或類似者。底部ILD層322之材料可包含介電材料,諸如具有小於2.0之一介電常數之低介電係數材料或類似者,但不限於此。
如圖6B中展示,一介電質層34形成於基板10上方。在一些實施例中,介電質層34形成於底部互連結構32上方且包含暴露底部金屬層321之一部分的一開口34R。在一些實施例中,介電質層34之材料可包含介電材料,諸如氧化矽、氮化矽、氮氧化矽或類似者。
如圖6C中展示,一底部電極12形成於介電質層34上方且電連接至暴露的底部金屬層321。在一些實施例中,底部電極12可形成為具有一實質上平坦上表面。隨後,一擴散阻障層14、一切換層16及一頂部電極22可形成於底部電極12上方。在一些實施例中,一離子儲集區18可在形成頂部電極22之前形成於切換層16上方。在一些實施例中,一罩蓋層20可在形成頂部電極22之前形成於離子儲集區18上方。擴散阻障層14、切換層16、離子儲集區18、罩蓋層20及頂部電極22可隨底部電極12具有實質上平坦上表面。底部電極12、擴散阻障層14、切換層16、罩蓋層20及頂部電極22可與前述實施例相同且不再進行過多描述。
如圖6D中展示,一遮罩層36形成於頂部電極22上方。遮罩層36覆蓋頂部電極22之一部分且暴露頂部電極22之其餘部分。在一些實施例中,遮罩層36可包含一光阻層,但不限於此。
如圖6E中展示,圖案化頂部電極22、罩蓋層20、離子儲集區18、切換層16、擴散阻障層14及底部電極12。在一些實施例中,遮罩層36用作用於圖案化頂部電極22、罩蓋層20、離子儲集區18、切換層16、擴散阻障層14及底部電極12之一蝕刻遮罩。在一些實施例中,藉由蝕刻而圖案化頂部電極22、罩蓋層20、離子儲集區18、切換層16、擴散阻障層14及底部電極12。在一些實施例中,蝕刻可包含乾式蝕刻、濕式蝕刻或其等之一組合。可藉由一個蝕刻操作或多個蝕刻操作來圖案化頂部電極22、罩蓋層20、離子儲集區18、切換層16、擴散阻障層14及底部電極12。在一些實施例中,在蝕刻之後,頂部電極22、罩蓋層20及離子儲集區18之寬度可小於切換層16、擴散阻障層14及底部電極12之寬度,且可暴露切換層16之上表面之一部分。可在圖案化頂部電極22、罩蓋層20、離子儲集區18、切換層16、擴散阻障層14及底部電極12之後移除遮罩層36。
如圖6F中展示,可視情況形成一鈍化層38。在一些實施例中,鈍化層38係絕緣的。在一些實施例中,鈍化層38覆蓋頂部電極22之上表面。在一些實施例中,鈍化層38覆蓋頂部電極22、罩蓋層20及離子儲集區18之邊緣。在一些實施例中,鈍化層38進一步覆蓋切換層16之一部分。在一些實施例中,鈍化層38之材料包含介電材料,諸如氧化矽、氮化矽、氮氧化矽或類似者,但不限於此。
如圖6G中展示,一頂部層間介電質(ILD)層40形成於基板10上方而覆蓋鈍化層38。在一些實施例中,頂部ILD層40之材料可包含介電材料,諸如具有小於2.0之一介電常數之低介電係數材料或類似者,但不限於此。可藉由例如光微影及蝕刻技術來圖案化頂部ILD層40及鈍化層38以暴露頂部電極22之一部分。在一些實施例中,一頂部金屬層42經形成且電連接至頂部電極22以形成一半導體裝置2。在一些實施例中,頂部金屬層42之材料可包含金屬或合金,諸如銅、鎢、其等之合金或類似者。在一些實施例中,頂部金屬層42及頂部ILD層40形成一頂部互連結構44。半導體裝置2係一平坦型半導體裝置,其中頂部電極22、罩蓋層20、離子儲集區18、切換層16、擴散阻障層14及底部電極12可具有平坦上表面。
在一些實施例中,可藉由一電晶體裝置驅動半導體裝置2。藉由實例,可將底部金屬層321電連接至一電晶體裝置之一汲極電極。電晶體裝置之源極電極可電連接至一源極線,且電晶體裝置之閘極電極可電連接至一字線。頂部金屬層42可電連接至一位元線。
在一些實施例中,可藉由一對電晶體裝置驅動半導體裝置2。藉由實例,可將底部金屬層321電連接至一對電晶體裝置之一共同汲極電極。該對電晶體裝置之源極電極可電連接至源極線,且該等電晶體裝置之閘極電極可電連接至字線。頂部金屬層42可電連接至一位元線。
圖7係根據本揭露之一些實施例之一半導體裝置之一示意性剖面圖。如圖7中展示,與圖6G之半導體裝置2相反,半導體裝置3係一非平坦型半導體裝置,其中底部電極12之上表面凹陷。在一些實施例中,頂部電極22、罩蓋層20、切換層16及擴散阻障層14之上表面可為非平坦的。例如,頂部電極22、罩蓋層20、切換層16及擴散阻障層14之上表面可為凹陷的。
圖8係繪示根據本揭露之一些實施例之設定/重設時間對週期時間關係之一模擬結果之一曲線圖。如圖8中展示,明顯解決具有擴散阻障層之半導體裝置之設定/重設時間之降級。
圖9係繪示根據本揭露之一些實施例之位元計數對電流關係之一模擬結果之一曲線圖。如圖9中展示,循環後保持(RAC) Ir0與Ir1之間的切換窗接近初始Ir0與Ir1之間的原始切換窗,因此明顯解決具有擴散阻障層之半導體裝置之切換窗之降級。
在本揭露之一些實施例中,半導體裝置包含插置於底部電極與切換層之間之一擴散阻障層。擴散阻障層之材料係選擇為惰性的或相對於諸如氧離子或活性離子之離子具較低反應性,且因此擴散阻障層可有助於防止或妨礙在循環及烘烤期間氧離子或活性離子之滲透性。擴散阻障層可改良半導體裝置之循環及保持效能。
在一些實施例中,一種半導體裝置包含一底部電極、一頂部電極、一切換層及一擴散阻障層。頂部電極在底部電極上方。切換層在底部電極與頂部電極之間,且其經組態以儲存資料。擴散阻障層在底部電極與切換層之間,且其經組態以阻礙切換層與底部電極之間的離子之擴散。
在一些實施例中,一種半導體裝置包含一底部電極、一頂部電極、一切換層及氧擴散阻障層。頂部電極在底部電極上方。切換層在底部電極與頂部電極之間,且其經組態以儲存資料。氧儲集層在切換層與頂部電極之間。氧擴散阻障層在底部電極與切換層之間,其中該氧阻障層經組態以阻礙切換層與底部電極之間的氧離子之擴散。
在一些實施例中,一種用於製造半導體裝置之方法包含以下操作。在一基板上方形成一底部電極。在底部電極上方形成一擴散阻障層。在擴散阻障層上方形成一切換層。藉由擴散阻障層阻礙切換層與底部電極之間的離子之擴散。在切換層上方形成一頂部電極。
前文概述數種實施例之結構使得熟習此項技術者可更佳理解本揭露之態樣。熟習此項技術者應明白,其等可容易將本揭露用作用於設計或修改其他製程及結構的一基礎以實行本文中所介紹之實施例之相同目的及/或達成相同優點。熟習此項技術者亦應認知,此等等效構造不脫離本揭露之精神及範疇,且其等可在不脫離本揭露之精神及範疇之情況下在本文中進行各種改變、置換及更改。
1‧‧‧半導體裝置2‧‧‧半導體裝置3‧‧‧半導體裝置10‧‧‧基板12‧‧‧底部電極14‧‧‧擴散阻障層16‧‧‧切換層16F‧‧‧導電細絲16S‧‧‧離子/原子16V‧‧‧空位18‧‧‧離子儲集區20‧‧‧罩蓋層22‧‧‧頂部電極32‧‧‧底部互連結構34‧‧‧介電質層34R‧‧‧開口36‧‧‧遮罩層38‧‧‧鈍化層40‧‧‧頂部層間介電質(ILD)層42‧‧‧頂部金屬層44‧‧‧頂部互連結構100‧‧‧方法110‧‧‧操作120‧‧‧操作130‧‧‧操作140‧‧‧操作321‧‧‧底部金屬層322‧‧‧底部層間介電質(ILD)層
在結合附圖閱讀時,自以下[實施方式]最佳理解本揭露之實施例之態樣。應注意,根據產業中之標準實踐,各種結構未按比例繪製。事實上,為清楚論述,可任意地增大或減小各種結構之尺寸。
圖1係繪示根據本揭露之一或多項實施例之各種態樣的用於製造一半導體裝置之一方法之一流程圖。
圖2及圖3係根據本揭露之一或多項實施例之製造一半導體裝置之各種操作之一者處之示意圖。
圖4A、圖4B及圖4C係繪示根據本揭露之一些比較實施例之一半導體裝置1之不同操作狀態之示意圖。
圖5A、圖5B及圖5C係繪示根據本揭露之一些實施例之一半導體裝置1之不同操作狀態之示意圖。
圖6A、圖6B、圖6C、圖6D、圖6E、圖6F及圖6G係根據本揭露之一或多項實施例之製造一半導體裝置之各種操作之一者處之示意圖。
圖7係根據本揭露之一些實施例之一半導體裝置之一示意性剖面圖。
圖8係繪示根據本揭露之一些實施例之設定/重設時間對週期時間關係之一模擬結果之一曲線圖。
圖9係繪示根據本揭露之一些實施例之位元計數對電流關係之一模擬結果之一曲線圖。
1‧‧‧半導體裝置
10‧‧‧基板
12‧‧‧底部電極
14‧‧‧擴散阻障層
16‧‧‧切換層
18‧‧‧離子儲集區
20‧‧‧罩蓋層
22‧‧‧頂部電極

Claims (10)

  1. 一種半導體裝置,其包括:一底部電極,其包括金屬氮化物或摻雜半導電材料;一頂部電極,其在該底部電極上方;一切換層,其在該底部電極與該頂部電極之間且經組態以儲存資料;一罩蓋層,接觸該切換層且經組態以自該切換層提取活性金屬離子;一離子儲集區,形成在該罩蓋層中;一擴散阻障層,其在該底部電極與該切換層之間,其中該擴散阻障層包括鈀(Pd)、鈷(Co)或其等之一組合,該擴散阻障層經組態以阻礙該切換層與該底部電極之間的該活性金屬離子之擴散;及一鈍化層,其覆蓋該頂部電極之一上表面和一邊緣,其中該鈍化層不覆蓋該切換層之一邊緣和該擴散阻障層之一邊緣,該鈍化層直接接觸該切換層之一上表面。
  2. 如請求項1之半導體裝置,其中該切換層之材料包括離子化合物、共價化合物、氧化物化合物或半導電材料。
  3. 如請求項2之半導體裝置,其中該離子化合物包括硫化鍺(GeS)或鍺銻碲(GeSbTe),該共價化合物包括硫化砷(AsS),該氧化物化合物包括氧化鉭、氧化矽、氧化鋁或氧化鈦,且該半導電材料包括非晶矽。
  4. 如請求項1之半導體裝置,其中該擴散阻障層鄰接該切換層。
  5. 如請求項1之半導體裝置,其中該擴散阻障層鄰接該底部電極。
  6. 如請求項1之半導體裝置,其中該罩蓋層之材料包括金屬或金屬化合物,該金屬包括銅、銀、鋁或鎳,且該金屬化合物包括銅鉭或銅碲。
  7. 如請求項1之半導體裝置,其中該擴散阻障層進一步包括金屬氮化物或金屬合金。
  8. 如請求項7之半導體裝置,其中該金屬氮化物包括氮化鎢、鉭鎢氮化物、釕鉭氮化物、鉭鍺氮氧化物(Ta-Ge-(O)N)或其等之一組合,且該金屬合金包括鎳鉻合金。
  9. 一種半導體裝置,其包括:一底部電極,其包括金屬氮化物;一頂部電極,其在該底部電極上方;一切換層,其在該底部電極與該頂部電極之間且經組態以儲存資料;一罩蓋層,其鄰接該切換層與該頂部電極;一擴散阻障層,其中該擴散阻障層相較於該底部電極對於活性金屬離子具較低反應性,該擴散阻障層之一下表面物理接觸該底部電極之一上 表面,該擴散阻障層包括氮化鎢、鉭鎢氮化物、鉭鍺氮氧化物(Ta-Ge-(O)N)或其等之一組合,該擴散阻障層經組態以阻礙該切換層與該底部電極之間的該活性金屬離子之擴散;及一鈍化層,其覆蓋該頂部電極之一上表面和一邊緣,其中該鈍化層直接接觸該切換層之一上表面。
  10. 一種用於製造半導體裝置之方法,其包括:在一基板上方形成一底部電極,該底部電極包括金屬氮化物或摻雜半導電材料;在該底部電極上方形成一擴散阻障層;在該擴散阻障層上方形成一切換層,其中該擴散阻障層包括氮化鎢、鉭鎢氮化物、鉭鍺氮氧化物(Ta-Ge-(O)N)或其等之一組合,該擴散阻障層經組態以阻礙該切換層與該底部電極之間的活性金屬離子之擴散;在該切換層上方形成一罩蓋層;在該罩蓋層中形成一離子儲集區;在該罩蓋層上方形成一頂部電極,其中該罩蓋層鄰接該切換層和該頂部電極且經組態以自該切換層提取該活性金屬離子;及在該頂部電極上方形成一鈍化層,其中該鈍化層覆蓋該頂部電極之一上表面和一邊緣,且該鈍化層直接接觸該切換層之一上表面。
TW107129352A 2018-03-29 2018-08-22 半導體裝置及其製造方法 TWI787332B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/939,864 2018-03-29
US15/939,864 US11437573B2 (en) 2018-03-29 2018-03-29 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
TW201942958A TW201942958A (zh) 2019-11-01
TWI787332B true TWI787332B (zh) 2022-12-21

Family

ID=68057341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129352A TWI787332B (zh) 2018-03-29 2018-08-22 半導體裝置及其製造方法

Country Status (3)

Country Link
US (2) US11437573B2 (zh)
CN (1) CN110323331B (zh)
TW (1) TWI787332B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916697B2 (en) 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of manufacturing the same
US10910560B2 (en) * 2018-09-21 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM structure
KR20210027622A (ko) * 2019-08-29 2021-03-11 삼성전자주식회사 집적회로 소자
TWI803742B (zh) * 2019-10-18 2023-06-01 台灣積體電路製造股份有限公司 半導體裝置及其製作方法
CN111341909A (zh) * 2020-02-07 2020-06-26 中国科学院微电子研究所 一种存储器件及其制作方法、存储器及电子设备
US11594678B2 (en) * 2020-03-03 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer in programmable metallization cell
US11723294B2 (en) * 2020-06-25 2023-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for fabricating the same
US11793004B2 (en) * 2020-08-16 2023-10-17 Globalfoundries Singapore Pte. Ltd. Resistive random access memory devices
US11532785B2 (en) 2020-10-20 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer layer in memory cell to prevent metal redeposition
US11637238B2 (en) 2021-02-08 2023-04-25 International Business Machines Corporation Resistive random-access memory cell and manufacturing method thereof
CN114975772A (zh) * 2021-02-25 2022-08-30 联华电子股份有限公司 可变电阻式存储器装置及其形成方法
US20230008075A1 (en) * 2021-07-08 2023-01-12 Taiwan Semiconductor Manufacturing Company Ltd. Capacitor structure and manufacturing method and operating method thereof
US11678475B2 (en) 2021-07-21 2023-06-13 International Business Machines Corporation Static random access memory using vertical transport field effect transistors
KR102573868B1 (ko) * 2021-08-25 2023-08-31 포항공과대학교 산학협력단 2단자 원자기반 스위칭 소자 및 이의 제조방법
US20230134560A1 (en) * 2021-10-29 2023-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier to mitigate direct-shortage leakage in conductive bridging ram (cbram)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100176363A1 (en) * 2007-06-04 2010-07-15 Kensuke Takahashi Variable resistance element and semiconductor device provided with the same
US8809826B2 (en) * 2010-12-09 2014-08-19 Sony Corporation Memory element and memory device
US20160064664A1 (en) * 2014-08-28 2016-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. High K Scheme to Improve Retention Performance of Resistive Random Access Memory (RRAM)

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068531B2 (en) * 2004-01-10 2006-06-27 Honeywell International Inc. Bias-adjusted magnetoresistive devices for magnetic random access memory (MRAM) applications
KR100657956B1 (ko) * 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
US8168468B2 (en) * 2008-02-29 2012-05-01 Freescale Semiconductor, Inc. Method of making a semiconductor device including a bridgeable material
US8362454B2 (en) * 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
JP2010177393A (ja) * 2009-01-29 2010-08-12 Sony Corp 半導体記憶装置およびその製造方法
US8269204B2 (en) * 2009-07-02 2012-09-18 Actel Corporation Back to back resistive random access memory cells
US8227783B2 (en) * 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US8415677B2 (en) * 2010-01-20 2013-04-09 International Business Machines Corporation Field-effect transistor device having a metal gate stack with an oxygen barrier layer
US8134139B2 (en) 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
KR20110132125A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 형성방법
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
US8488365B2 (en) * 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8941110B2 (en) * 2011-11-17 2015-01-27 International Business Machines Corporation E-fuses containing at least one underlying tungsten contact for programming
US9130167B2 (en) * 2012-03-29 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US8866122B1 (en) * 2012-06-14 2014-10-21 Adesto Technologies Corporation Resistive switching devices having a buffer layer and methods of formation thereof
US8686389B1 (en) * 2012-10-16 2014-04-01 Intermolecular, Inc. Diffusion barrier layer for resistive random access memory cells
US9331277B2 (en) * 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
JP2014179571A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 抵抗変化型記憶装置
US9472757B2 (en) * 2013-07-19 2016-10-18 Asm Ip Holding B.V. Method of making a resistive random access memory device
US9172036B2 (en) * 2013-11-22 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode blocking layer for RRAM device
TWI552316B (zh) 2014-06-16 2016-10-01 華邦電子股份有限公司 電阻式非揮發性記憶體裝置及其製造方法
US9257642B1 (en) * 2014-07-16 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Protective sidewall techniques for RRAM
US9431609B2 (en) 2014-08-14 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Oxide film scheme for RRAM structure
US9224947B1 (en) * 2014-09-22 2015-12-29 Winbond Electronics Corp. Resistive RAM and method of manufacturing the same
KR20170102300A (ko) * 2014-12-31 2017-09-08 알파벳 에너지, 인코포레이티드 벌크 테트라헤드라이트 재료를 위한 전기적 및 열적 접촉부 및 그 제조 방법
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
US9735357B2 (en) * 2015-02-03 2017-08-15 Crossbar, Inc. Resistive memory cell with intrinsic current control
US9627613B2 (en) 2015-03-20 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) cell with a composite capping layer
US9899450B2 (en) * 2015-09-15 2018-02-20 The Regents Of The University Of California Memristors and method for fabricating memristors
US20170117464A1 (en) * 2015-10-22 2017-04-27 Winbond Electronics Corp. Resistive random access memory device
US9847481B2 (en) * 2015-10-27 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing on top electrode of RRAM
US9978938B2 (en) * 2015-11-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive RAM structure and method of fabrication thereof
US20170141306A1 (en) 2015-11-17 2017-05-18 Chang Gung University Memory structure
US9716223B1 (en) * 2016-07-07 2017-07-25 Winbond Electronics Corp. RRAM device and method for manufacturing the same
TWI699914B (zh) * 2016-09-08 2020-07-21 聯華電子股份有限公司 半導體元件及其製作方法
WO2018057022A1 (en) * 2016-09-25 2018-03-29 Intel Corporation Barriers for metal filament memory devices
US10164169B2 (en) 2016-09-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device having a single bottom electrode layer
TWI612701B (zh) * 2017-01-25 2018-01-21 華邦電子股份有限公司 導電橋接式隨機存取記憶體及其製造方法
US10079341B1 (en) * 2017-03-13 2018-09-18 International Business Machines Corporation Three-terminal non-volatile multi-state memory for cognitive computing applications
US10176866B1 (en) 2017-09-25 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Recap layer scheme to enhance RRAM performance
US10163651B1 (en) 2017-09-28 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to expose memory cells with different sizes
KR102496377B1 (ko) 2017-10-24 2023-02-06 삼성전자주식회사 저항변화 물질층을 가지는 비휘발성 메모리소자
US10424730B2 (en) * 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100176363A1 (en) * 2007-06-04 2010-07-15 Kensuke Takahashi Variable resistance element and semiconductor device provided with the same
US8809826B2 (en) * 2010-12-09 2014-08-19 Sony Corporation Memory element and memory device
US20160064664A1 (en) * 2014-08-28 2016-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. High K Scheme to Improve Retention Performance of Resistive Random Access Memory (RRAM)

Also Published As

Publication number Publication date
CN110323331B (zh) 2023-12-12
US11991937B2 (en) 2024-05-21
US11437573B2 (en) 2022-09-06
TW201942958A (zh) 2019-11-01
US20220367806A1 (en) 2022-11-17
CN110323331A (zh) 2019-10-11
US20190305218A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
TWI787332B (zh) 半導體裝置及其製造方法
US10510953B2 (en) Top electrode for device structures in interconnect
US11158789B2 (en) Leakage resistant RRAM/MIM structure
KR101671632B1 (ko) 개선된 저항성 랜덤 액세스 메모리(rram) 구조
CN110957343B (zh) 集成芯片和形成集成芯片的方法
US9799705B1 (en) Semiconductor device and method of making the same
US11476416B2 (en) Semiconductor device and method for manufacturing the same
TWI713242B (zh) 電阻式記憶體及其製作方法
US10916697B2 (en) Memory device and method of manufacturing the same
KR20160043885A (ko) 바닥 전극을 갖는 rram 셀
TWI791158B (zh) 記憶胞、記憶體器件及用於形成記憶體器件的方法
US20180145253A1 (en) Method of Forming Resistive Random Access Memory (RRAM) Cells
TWI803742B (zh) 半導體裝置及其製作方法
US10164183B2 (en) Semiconductor device and manufacturing method thereof
TWI857459B (zh) 電阻式記憶體裝置及其製造方法
US11785868B2 (en) Semiconductor structure and method of forming the same
TW201349238A (zh) 電阻式隨機存取記憶體之記憶胞及其製造方法
CN117750780A (zh) 电阻式存储器器件及其制造方法
TW202423262A (zh) 鐵電隧道接面結構
CN115811932A (zh) 电阻式存储器器件及其形成方法