CN110783452A - 相变存储器结构、存储器器件及其形成方法 - Google Patents

相变存储器结构、存储器器件及其形成方法 Download PDF

Info

Publication number
CN110783452A
CN110783452A CN201910119439.9A CN201910119439A CN110783452A CN 110783452 A CN110783452 A CN 110783452A CN 201910119439 A CN201910119439 A CN 201910119439A CN 110783452 A CN110783452 A CN 110783452A
Authority
CN
China
Prior art keywords
layer
electrode
phase change
getter
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910119439.9A
Other languages
English (en)
Other versions
CN110783452B (zh
Inventor
金海光
梁晋玮
林杏莲
江法伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202310635608.0A priority Critical patent/CN116634778A/zh
Publication of CN110783452A publication Critical patent/CN110783452A/zh
Application granted granted Critical
Publication of CN110783452B publication Critical patent/CN110783452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的实施例提供一种相变存储器器件，包含具有安置在相变元件与介电层之间的吸气剂金属层的相变存储器结构。相变存储器结构包含介电层、底部电极、通孔、相变元件以及吸气剂金属层。介电层安置在衬底上方。底部电极上覆于介电层。通孔从介电层的底部表面延伸穿过介电层到介电层的顶部表面。相变元件上覆于底部电极。吸气剂金属层安置在介电层与相变元件之间。

Description

相变存储器结构、存储器器件及其形成方法
技术领域
本发明的实施例涉及一种相变存储器结构、存储器器件及其形成方法。
背景技术
闪速存储器是广泛使用的非易失性存储器类型。然而，预期闪速存储器会遇到缩放困难(scaling difficulties)。因此，正在研究非易失性存储器的替代类型。这些非易失性存储器的替代类型之一是相变存储器(phase change memory；PCM)。PCM是采用相变元件的相来表示数据单位的非易失性存储器的类型。PCM具有快速读取和写入时间、非破坏性读取以及高可缩放性。
发明内容
本发明的一些实施例提供一种相变存储器结构，其特征在于，包括：介电层，位于衬底上方；通孔，延伸穿过所述介电层；底部电极，上覆于所述介电层以及所述通孔，且进一步电性耦合到所述通孔；相变元件，上覆于所述底部电极；以及吸气剂金属层，位于所述介电层与所述相变元件之间。
此外，本发明的其他实施例提供一种存储器器件，其特征在于，包括：绝缘体层，位于衬底上方；相变元件，位于所述绝缘体层上方；以及加热器，位于所述绝缘体层与所述相变元件之间，其中所述加热器防止从所述绝缘体层向所述相变元件释气。
另外，本发明的其他实施例提供一种形成存储器器件的方法，其特征在于，所述方法包括：在衬底上方形成绝缘体层，其中所述绝缘体层定义第一开口；在所述第一开口内形成导通孔；在所述导通孔上方形成存储单元堆叠，其中所述存储单元堆叠包含上覆于吸气剂金属层的第一电极、上覆于所述第一电极的第一相变层以及上覆于所述第一相变层的第二电极；以及使所述存储单元堆叠图案化成存储单元。
附图说明
结合附图阅读以下具体实施方式会最好地理解本公开的方面。注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。
图1A示出包含相变元件(phase change element；PCE)和吸气剂金属层的存储器器件的一些实施例的横截面视图。
图1B到图1E示出图1A的存储器器件的各种替代性实施例的横截面视图。
图1F示出其中存储器器件包括存取晶体管的图1A的存储器器件的一些替代性实施例的示意图。
图2A示出图1F的存储器器件的一些替代性实施例的横截面视图。
图2B示出如由图2A中的切割线指示的图2A的存储器器件的一些实施例的顶视图。
图3A和图3B示出包含选择器和存储单元的图1A的存储器器件的各种替代性实施例的横截面视图。
图4示出包括具有带有吸气剂金属层的多个单选择器单存储单元(one-selectorone-memory cell；1S1MC)堆叠的存储器器件的集成芯片(integrated chip；IC)的一些实施例的横截面视图。
图5到图11示出形成存储器器件的方法的一些实施例的横截面视图。
图12示出图5到图11的方法的一些实施例的流程图。
图13、图14、图15、图16A以及图16B示出形成包含选择器和PCE的存储器器件的方法的一些实施例的横截面视图。
图17示出形成图13、图14、图15、图16A以及图16B的方法的方法的一些实施例的流程图。
附图标号说明
100a、100b、100c、100d、100e、200a、300a、300b、500、600、700、800、900、1000、1100、1300、1400、1500、1600a、1600b：横截面视图；
100f：示意图；
101：第一金属间介电层；
102：相变存储器结构；
104：存取晶体管；
106：介电层；
106a：释气；
107：第一金属丝；
108：吸气剂层；
109：底部电极通孔；
110：第一电极；
112：相变元件；
114：第二电极；
120：第二金属丝；
122：第一导通孔；
124：第二金属间介电层；
204、407：内连线结构；
206：衬底；
208：浅沟槽隔离区；
216、421：栅极电极；
220、420：栅极介电质；
222：存取侧壁间隔物；
224、424：源极/漏极区；
226、412：层间介电层；
227、228、230、418：金属间介电层；
232、234、236：金属化层；
238、240、242：金属线；
244：接触件；
246：通孔；
250：介电保护层；
302：第二相变元件；
304：第三电极；
306：存储单元；
308：选择器；
310：单选择器单存储单元堆叠；
312：加热器；
400：集成芯片；
402：存储器器件；
404：第一导电线；
405a：第一金属氧化物半导体场效应晶体管；
405b：第二金属氧化物半导体场效应晶体管；
406：半导体衬底；
414：导电接触件；
415：导电丝；
416：导通孔；
502：第一掩蔽层；
504、1322：开口；
506、1002、1402：刻蚀剂；
602：第一导电层；
702：水平线；
802：第一吸气剂层；
804：第一金属层；
806：相变元件层；
808：第二金属层；
810：相变存储器堆叠；
902：硬掩模；
904：光掩模；
1200、1700：方法；
1202、1204、1206、1208、1210、1702、1704、1706、1708、1710、1712、1714：动作；
1302：吸气剂膜；
1304：底部电极膜；
1306：相变元件膜；
1308：第一电极膜；
1310：第二相变元件膜；
1312：第二金属膜；
1314：单选择器单存储单元层；
1320：掩蔽层；
1404a、1404b、1404c、1404d：行；
1406a、1406b、1406c、1406d：列；
BL：位线；
SL：源极线；
WL：字线；
z-x、z-y：平面。
具体实施方式
本公开提供用于实施本公开的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来简化本公开。当然，这些只是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可以不直接接触的实施例。另外，本公开可以在各种实例中重复附图标号和/或字母。此重复是出于简化和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
另外，为易于描述，可在本文中使用例如“在...下面(beneath)”、“在...下方(below)”、“下部(lower)”、“在...上方(above)”、“上部(upper)”以及类似术语的空间相对术语来描述如图中所示出的一个元件或特征与另一元件或特征的关系。除图中所描绘的定向外，空间相对术语意欲涵盖在使用或操作中的器件的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解译。
相变存储器(PCM)单元包含底部电极、顶部电极、介电层、加热元件以及相变元件(PCE)。介电层安置在底部电极下方且PCE堆叠在底部电极与顶部电极之间。另外，加热元件从底部电极延伸穿过介电层到底层金属丝。PCE具有表示数据位的可变相。在操作中，加热元件对PCE进行加热以使PCE在非晶相与结晶相之间改变。
在制造PCM单元的方法中，可在形成PCM单元堆叠之后利用高热热量(例如400摄氏度)形成层。更具体地说，可例如利用高热热量形成用来使PCM单元堆叠图案化且定义PCM单元的硬掩模层。另外，在PCM单元的操作期间，由于可使用低功率使PCE结晶，所以可例如在低温(例如，约100摄氏度到150摄氏度)下进行将PCE改变成结晶相(例如，对PCM单元进行编程、‘SET’或‘1’)。然而，由于可使用高功率熔化PCE，所以可例如在高温(例如，大于约700摄氏度)下进行将PCE改变成非晶相(例如，擦除PCM单元、‘RESET’或‘0’)。高温可例如因扩散到除PCE外的结构(例如，介电层和底部电极)的大部分热量而加剧。
可能发生释气物质(释气物质可包含氢气(hydrogen；H2)和/或四氢(tetrahydrogen；H4))从介电层向PCE释气。释气在150摄氏度下开始且随温度升高而增加。释气物质在底部电极与PCE之间聚集。所述聚集可导致底部电极与PCE之间的界面处分层(delamination)和/或起泡(bubbling)。起泡和/或分层因PCE与底部电极之间的不良粘合而加剧，且可降低PCM单元的稳定性、耐久性以及切换时间。
在本公开的一些实施例中，为了消除在制造和操作期间PCM单元起泡和分层的问题，吸气剂层可安置在PCE与介电层之间。吸气剂层由会吸收和/或阻挡释气物质的材料构成，防止在PCM单元中发生起泡和分层问题。吸气剂层提高PCM单元的稳定性、耐久性以及切换时间。
参考图1A，提供包括根据一些实施例的相变存储器(PCM)结构102(例如，存储单元或一些其它适合的结构)的存储器器件的横截面视图100a。PCM结构包含介电层106、底部电极通孔109、吸气剂层108、第一电极110、相变元件(PCE)112以及第二电极114。吸气剂层108上覆于底部电极通孔109和介电层106。另外，吸气剂层108由在存储器器件的操作和形成期间吸收和/或阻挡来自介电层106的释气物质的材料构成。释气物质可例如是或包括H2和/或H4，但也可以是其它释气物质。
介电层106和底部电极通孔109安置在第一金属间介电(inter-metaldielectric；IMD)层101和第一金属丝107上方。另外，底部电极通孔109经由第一金属丝107电性耦合到底层电组件，例如晶体管、电阻器、电容器、选择器和/或二极管。第一电极110上覆于吸气剂层108且通过吸气剂层108电性耦合到底部电极通孔109。PCE 112安置在第一电极110与第二电极114之间。第一导通孔122上覆于第二电极114。第二金属丝120电性耦合到第二电极114且上覆于第一导通孔122。第二金属丝120电性耦合到上覆金属丝。第二IMD层124安置在PCM结构102、第一导通孔122以及第二金属丝120上方和所述PCM结构、所述第一导通孔以及所述第二金属丝周围。
在一些实施例中，在PCM结构102的操作期间，PCM结构102取决于从第二金属丝120施加到第一金属丝107的电压而在状态之间变化。PCM结构102可例如处于接通(ON)状态(例如，经编程、‘SET’或‘1’)，其中PCE112处于结晶相。可例如在相对低温(例如，在大致100摄氏度到150摄氏度范围内)下进行将PCE 112改变成结晶相。PCM结构102可例如处于断开(OFF)状态(例如，经擦除、‘RESET’或‘0’)，其中PCE 112处于非晶相。可例如在相对高温(例如，大致700摄氏度)下进行将PCE 112改变成非晶相。吸气剂层108配置成防止(例如，阻挡和/或吸收)释气物质从介电层106向第一电极110和例如PCE 112的上覆层释气106a。在一些实施例中，释气物质可例如是或包括氢气(H2)和/或四氢(H4)。然而，也可以是其它物质。在一些实施例中，释气106a在150摄氏度下开始且释气106a将随温度升高而增加。因此，吸气剂层108防止或限制释气物质通过第一电极110扩散且在第一电极110与PCE 112之间聚集。通过防止或限制释气物质在第一电极110与PCE 112之间聚集，减小了PCE 112与第一电极110之间的界面处分层和/或起泡的概率。因此，吸气剂层108提高PCM结构102的稳定性和耐久性。
在一些实施例中，介电层106可例如是或包括氧化矽(silicon oxide；SiO2)、氮氧化矽(silicon oxynitride；SiON)、氮化矽(silicon nitride；SiN)、碳化矽(siliconcarbide；SiC)或类似物。在一些实施例中，吸气剂层108可例如是或包括形成为在大致20埃到200埃(或一些其它适合的值)范围内厚度的钛(titanium；Ti)、锆(zirconium；Zr)、铪(hafnium；Hf)、锆钒铁(zirconium vanadium iron；ZrVFe)、锆铝铁(zirconium aluminumiron；ZrAlFe)、钨钛(tungsten titanium；WTi)、氮化钨钛(tungsten titanium nitride；WTiN)、氮化铪钨(hafnium tungsten nitride；HfWN)、铪钨(hafnium tungsten；HfW)、氮化钛铪(titanium hafnium nitride；TiHfN)或类似物。在一些实施例中，如果吸气剂层108太薄(例如，厚度小于大致20埃)，那么吸气剂层108可能例如是低效的和/或不能够防止释气物质释气106a。在一些实施例中，如果吸气剂层108太厚(例如，厚度大于大致200埃)，那么吸气剂层108可能例如具有会对PCM结构102的电性能产生负面影响的高电阻。在一些实施例中，吸气剂层108包括具有与第一电极110相比较小的金属晶粒的材料，所以吸气剂层108的晶粒边界非常小，使得释气物质无法扩散或以其它方式沿晶粒边界移动通过吸气剂层108。在一些实施例中，吸气剂层108包括具有第一反应性的第一材料且第一电极110包括具有第二反应性的第二材料。在一些实施例中，第二反应性对释气物质的反应比第一反应性更小，以使得吸气剂层108可例如在释气物质可到达第一电极110之前吸收释气物质。
在一些实施例中，第一电极110可例如是或包括氮化钛(titanium nitride；TiN)、钛钨(titanium tungsten；TiW)、氮化钛钨(titanium tungsten nitride；TiWN)、氮化钛钽(titanium tantalum nitride；TiTaN)、氮化钽(tantalum nitride；TaN)、钨(tungsten；W)、氮化钨(tungsten nitride；WN)、氮化铪(hafnium nitride；HfN)、钨钛(WTi)、氮化钨钛(WTiN)、氮化铪钨(HfWN)、铪钨(HfW)、氮化钛铪(TiHfN)或类似物。在一些实施例中，第二电极114可例如是或包括氮化钛(TiN)、钛钨(TiW)、氮化钛钨(TiWN)、氮化钛钽(TiTaN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、氮化铪(HfN)、钨钛(WTi)、氮化钨钛(WTiN)、氮化铪钨(HfWN)、铪钨(HfW)、氮化钛铪(TiHfN)或类似物。在一些实施例中，第二电极114和第一电极110是相同材料。在一些实施例中，第二电极114和第一电极110是与吸气剂层108不同的材料。在一些实施例中，PCE 112可例如是或包括硫族化物材料，所述硫族化物材料由至少一个硫族离子(例如，周期表的列VI中的化学元素)、硫(sulfur；S)、硒(selenium；Se)、碲(tellurium；Te)、硫化硒(selenium sulfide；SeS)、锗锑碲(germanium antimony tellurium；GeSbTe)、银铟锑碲(silver indium antimony tellurium；AgInSbTe)或类似物组成。在一些实施例中，PCE 112可例如是或包括锗碲化合物(germanium tellurium compound；GeTeX)、砷碲化合物(arsenic tellurium compound；AsTeX)或砷硒化合物(arsenic selenium compound；AsSeX)，其中X可例如是或包括类似于锗(germanium；Ge)、硅(silicon；Si)、镓(gallium；Ga)、镧(lanthanide；ln)、磷(phosphorus；P)、硼(boron；B)、碳(carbon；C)、氮(nitrogen；N)、氧(oxygen；O)的元素、前述的组合或类似物。
参考图1B，提供图1A的存储器器件的一些替代性实施例的横截面视图100b，其中吸气剂层108安置在第一电极110与PCE 112之间。在一些实施例中，第一电极110与底部电极通孔109和介电层106直接接触。
参考图1C，提供图1A的存储器器件的一些替代性实施例的横截面视图100c，其中省略第一电极(图1A的第一电极110)且吸气剂层108与PCE 112和底部电极通孔109直接接触。在这类替代性实施例中，吸气剂层108充当底部电极。
参考图1D，提供图1A的存储器器件的一些替代性实施例的横截面视图100d，其中省略第一电极(图1A的第一电极110)。另外，吸气剂层108包括延伸穿过介电层106且定义底部电极通孔109的突起。
参考图1E，提供图1A的存储器器件的一些替代性实施例的横截面视图100e，其中第二电极114、PCE 112、第一电极110、吸气剂层108以及介电层106的侧壁对准。
参考图1F，提供图1A的存储器器件的一些替代性实施例的示意图100f，其中存储器器件包含存取晶体管104。存取晶体管104通过第一金属丝107耦合到PCM结构102。位线(bit line；BL)通过第二电极114和第二金属丝120耦合到PCM结构102的一端，且源极线(source line；SL)通过存取晶体管104和第一金属丝107耦合到PCM结构102的相对端。因此，施加到存取晶体管104的栅极电极的适合的字线(word line；WL)电压在BL与SL之间耦合PCM结构102。因此，通过提供适合的偏压条件，PCM结构102可在电阻的两个状态之间切换以存储数据，所述两个状态是具有低电阻的第一状态和具有高电阻的第二状态。在一些实施例中，通孔存在于底部电极通孔109与第一金属丝107之间且电性耦合底部电极通孔109和第一金属丝107。在一些实施例中，通孔存在于第二电极114与第二金属丝120之间且电性耦合第二电极114和第二金属丝120。
参考图2A，提供图1F的存储器器件的一些替代性实施例的横截面视图200a，其中存储器器件包含安置在配置用于单晶体管单存储单元(one-transistor one-memorycell；1T1MC)设置的内连线结构204中的PCM结构102(例如，存储单元和/或电阻器)。存储器器件包含衬底206。衬底206可以是例如块状衬底(例如，块状硅衬底)或绝缘体上硅(silicon-on-insulator；SOI)衬底。所示出的实施例描绘一个或多个浅沟槽隔离(shallowtrench isolation；STI)区208，其可包含衬底206内的介电质填充沟槽。
存取晶体管104安置在STI区208之间。存取晶体管104包含存取栅极电极216、存取栅极介电质220、存取侧壁间隔物222以及源极/漏极区224。源极/漏极区224安置在衬底206内，分别位于存取栅极电极216与STI区208之间。另外，源极/漏极区224经掺杂以具有与栅极介电质220之下的沟道区的第二导电类型相对的第一导电类型。存取栅极电极216可例如定义字线(WL)或可例如电性耦合到字线。另外，存取栅极电极216可以是例如经掺杂多晶硅或金属，例如铝、铜或其组合。存取栅极介电质220可以是例如氧化物(例如二氧化硅)，或高κ介电材料。存取侧壁间隔物222可例如由氮化硅(例如Si3N4)制成。
内连线结构204布置在衬底206上方且将器件(例如，存取晶体管104和PCM结构102)彼此耦合。内连线结构204包含层间介电(interlayer dielectric；ILD)层226和多个金属间介电(IMD)层227、金属间介电层228、金属间介电层230，且进一步包含多个金属化层232、金属化层234、金属化层236。ILD层226和IMD层227、IMD层228、IMD层230可例如由低κ介电质(例如未经掺杂的硅酸盐玻璃或氧化物(例如二氧化硅))或极低κ介电层制成。金属化层232、金属化层234、金属化层236包含金属线238、金属线240、金属线242，所述金属线可由例如铜或铝的金属制成。接触件244从底部金属化层232延伸到源极/漏极区224和/或栅极电极216；且通孔246在金属化层232、金属化层234、金属化层236之间延伸。接触件244和通孔246可例如延伸穿过介电保护层250(其可由介电材料制成且可在制造期间充当刻蚀终止层)。介电保护层250可例如由SiC制成。接触件244和通孔246可例如由例如铜或钨的金属制成。然而，也可以使用用于介电保护层250、接触件244、通孔246或前述的任何组合的其它材料。
配置成存储数据状态的PCM结构102布置在内连线结构204内，位于相邻金属层之间。PCM结构102包含介电层106、底部电极通孔109、吸气剂层108、第一电极110、相变元件(PCE)112以及第二电极114。
图2B描绘如以图2A和图2B中所绘示的剖切线指示的图2A的存储器器件的顶视图的一些实施例。如可看出，当在一些实施例中从上方观察时，PCM结构102可具有正方形或环形形状。然而，在其它实施例中，例如归因于许多刻蚀工艺的实用性，所示出的正方形形状的角可变圆，得到具有带有圆角的正方形形状或具有环形形状的PCM结构102。在一些实施例中，PCM结构102分别布置在金属线(图2A的金属线240)上方，且分别具有在其间没有通孔或接触件的情况下与金属线(图2A的金属线242)直接电连接的上部部分。在其它实施例中，通孔或接触件将上部部分耦合到金属线(图2A的金属线242)。
参考图3A，提供图1A的存储器器件的一些替代性实施例的横截面视图300a，其中存储单元306上覆于选择器308。选择器308包含安置在第二电极114与第一电极110之间的PCE 112。存储单元306包含安置在第三电极304与第二电极114之间的第二PCE 302。选择器308和存储单元306形成单选择器单存储单元(1S1MC)堆叠310。1S1MC堆叠310安置在加热器312上方。加热器312包含吸气剂层108上方的第一电极110和吸气剂层108下面的底部电极通孔109。在各种实施例中，加热器312是延伸穿过介电层106到PCE 112的底部表面的单个连续层。
在一些实施例中，第三电极304可例如是或包括氮化钛(TiN)、钛钨(TiW)、氮化钛钨(TiWN)、氮化钛钽(TiTaN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、氮化铪(HfN)、钨钛(WTi)、氮化钨钛(WTiN)、氮化铪钨(HfWN)、铪钨(HfW)、氮化钛铪(TiHfN)或类似物。在一些实施例中，第二PCE 302可例如是或包括硫族化物材料，所述硫族化物材料由至少一个硫族离子(例如，周期表的列VI中的化学元素)、硫(S)、硒(Se)、碲(Te)、硫化硒(SeS)、锗锑碲(GeSbTe)、银铟锑碲(AgInSbTe)或类似物组成。在一些实施例中，第二PCE 302可例如是或包括锗碲化合物(GeTeX)、砷碲化合物(AsTeX)或砷硒化合物(AsSeX)，其中X可例如是或包括类似于锗(Ge)、硅(Si)、镓(Ga)、镧(ln)、磷(P)、硼(B)、碳(C)、氮(N)、氧(O)、前述的组合或类似物的元素。
在一些实施例中，存储单元306是PCRAM单元且配置成通过第二PCE302的相来存储数据。在替代性实施例中，用一些其它适合的数据存储结构来替换第二PCE 302，以使得存储单元306是另一类型的存储单元。举例来说，存储单元306可以是电阻式随机存取存储器(resistive random-access memory；RRAM)单元、磁阻式随机存取存储器(magnetoresistive random-access memory；MRAM)单元、导电桥接随机存取存储器(conductive-bridging random-access memory；CBRAM)单元，或一些其它适合的存储单元。
选择器308配置成取决于施加在选择器308两端的电压是否大于阈值电压而在低电阻状态与高电阻状态之间切换。举例来说，如果选择器308两端的电压小于阈值电压，那么选择器308可具有高电阻状态，且如果选择器308两端的电压大于阈值电压，那么选择器308可具有低电阻状态。
参考图3B，提供图3A的存储器器件的一些替代性实施例的横截面视图300b，其中吸气剂层108安置在第一电极110与PCE 112之间。第一电极110与底部电极通孔109和介电层106直接接触。
图4示出包括具有带有吸气剂金属层的多个1S1MC堆叠的存储器器件402的集成芯片(IC)400的一些实施例的横截面视图。
IC 400包括安置在半导体衬底406上的第一金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor；MOSFET)405a和第二金属氧化物半导体场效应晶体管405b。第一MOSFET 405a和第二MOSFET405b分别包括安置在半导体衬底406中且横向地间隔开的一对源极/漏极区424。栅极介电质420安置在半导体衬底406上方，位于单独的源极/漏极区424之间，且栅极电极421安置在栅极介电质420上方。
层间介电(ILD)层412安置在第一MOSFET 405a和第二MOSFET 405b以及半导体衬底406上方。ILD层412包括一种或多种ILD材料。在一些实施例中，ILD层412可包括低k介电层(例如，具有小于约3.9的介电常数的介电质)、超低k介电层或氧化物(例如，氧化硅)中的一种或多种。导电接触件414布置在ILD层412内。导电接触件414延伸穿过ILD层412到栅极电极421和所述对源极/漏极区424。在各种实施例中，导电接触件414可包括例如铜、钨，或一些其它导电材料。
内连线结构407安置在ILD层412上方。内连线结构407包括多个金属间介电(IMD)层418。多个导电丝415和多个导通孔416安置在IMD层418内。导电丝415和导通孔416配置成提供安置在整个IC 400中的各种器件之间的电连接。在一些实施例中，IMD层418可各自包括低k介电层、超低k介电层或氧化物。在各种实施例中，导电丝415和导通孔416可包括例如铜、铝或一些其它导电材料。
在各种实施例中，存储器器件402安置在内连线结构407内。在一些实施例中，存储器器件402安置在IMD层418中的一个内。在另外的实施例中，存储器器件402可安置在多个IMD层418内。在这类实施例中，存储器器件402可包括多个层，所述多个层各自包括多个1S1MC堆叠310。
存储器器件402包括多个第一导电线404(例如，位线)。第一导电线404各自在第一方向上横向地延伸。在各种实施例中，第一导电线404彼此平行布置。在一些实施例中，多个第一导电线404可包括例如铜、铝、钨、一些其它适合的导体，或前述的组合。
多个吸气剂线108(例如，字线)(图3A的吸气剂层108)布置在多个第一导电线404之下。吸气剂线108各自在横切第一方向的第二方向上横向地延伸。在各种实施例中，吸气剂线108彼此平行布置。在一些实施例中，多个吸气剂线108中的每一个吸气剂线108可例如是或包括Ti、Zr、Hf、ZrVFe、ZrAlFe、WTi、WTiN、HfWN、HfW、TiHfN，或前述的组合。在各种实施例中，底部电极通孔109和吸气剂线108是一体(one in the same)。在各种实施例中，省略第一电极110和/或第三电极304，以使得第二PCE 302直接接触第一导电线404且/或PCE112直接接触吸气剂线108。在各种实施例中，多个吸气剂线108是多个第二导电线，所述多个第二导电线分别包括例如铜、铝、钨、一些其它适合的导体，或前述的组合。
多个1S1MC堆叠310安置在多个第一导电线404与多个吸气剂线108之间。在各种实施例中，1S1MC堆叠310布置成具有多个行和多个列的阵列。在一些实施例中，第一导电线404中的单独的第一导电线和多个吸气剂线108中的单独的第二导电线耦合到每一个单独的1S1MC堆叠310。
每一个1S1MC堆叠310包括上覆于选择器308的存储单元306。选择器308包含安置在第二电极114与第一电极110之间的PCE 112。存储单元306包含安置在第三电极304与第二电极114之间的第二PCE 302。加热器312包括吸气剂线108、吸气剂线108上方的第一电极110，以及介电层106内的底部电极通孔109。在各种实施例中，加热器312是将选择器308电性耦合到底层金属层的连续导电层，所述底层金属层配置成防止释气物质向任何上覆层释气(例如具体地说，向第一电极110和PCE 112释气)。PCE 112配置成取决于施加在选择器308两端的电压是否超过阈值电压而在低电阻状态与高电阻状态之间切换。
在各种实施例中，存在N个(N是1或大于1的整数)第一导电线404且存在N个第二MOSFET 405b。第一导电线404中的每一个经由导电丝415和导通孔416电性耦合到单独的第二MOSTFET 405b(例如，耦合到每一个MOSTFET 405b的源极/漏极区424)。在各种实施例中，存在M个(M是1或大于1的整数)吸气剂线108且存在M个第一MOSFET 405a。吸气剂线108中的每一个经由安置在存储器器件402下面的导电丝415和导通孔416电性耦合到单独的第一MOSFET 405a(例如，耦合到每一个MOSTFET 405a的源极/漏极区424)。
在一些实施例中，第一导电线404中的每一个导电线和对应的底层导通孔(在一些实施例中未绘示)定义第二加热器，且多个吸气剂线108中的每一个吸气剂线和对应的上覆底部电极通孔109定义加热器312。在前述实施例中，加热器312与选择器308直接接触且第二加热器与存储单元306直接接触。在一些实施例中，第一导电线404中的每一个导电线(例如，位线)定义第二加热器，且多个吸气剂线108中的每一个吸气剂线(例如，字线)定义加热器312。
图5到图11示出根据本公开的形成包含PCM结构的存储器器件的方法的一些实施例的横截面视图500到横截面视图1100。虽然参考方法描述图5到图11中所绘示的横截面视图500到横截面视图1100，但是应了解，图5到图11中所绘示的结构不限于所述方法而实际上可单独独立于所述方法。虽然图5到图11被描述为一系列动作，但是应了解，这些动作不限于所述动作次序，可在其它实施例中更改，且所公开的方法还适用于其它结构。在其它实施例中，一些示出和/或描述的动作可完全或部分地省略。
如图5的横截面视图500中所绘示，第一金属丝107形成在第一IMD层101内。介电层106形成在第一金属丝107和第一IMD层101上方。第一掩蔽层502形成在介电层106上方。第一掩蔽层502包括定义开口504的侧壁。开口504位于介电层106和第一金属丝107正上方。在一些实施例中，开口504位于第一金属丝107上方居中。在一些实施例中，上述层可使用沉积工艺形成，例如化学气相沉积(chemical vapor deposition；CVD)、物理气相沉积(physical vapor deposition；PVD)、一些其它适合的沉积工艺，或前述的任何组合。
执行刻蚀工艺来刻蚀第一掩蔽层502内的开口504正下方的介电层106的一部分。通过使开口504正下方的介电层106的部分暴露于刻蚀剂506来执行刻蚀工艺。可例如通过光刻/刻蚀工艺和/或一些其它适合的图案化工艺来执行刻蚀工艺。
如图6的横截面视图600中所绘示，沉积覆盖介电层106且填充介电层106中的开口(图5的开口504)的第一导电层602。可例如通过CVD、PVD、无电镀、电镀、一些其它适合的沉积工艺或前述的任何组合来执行沉积。
如图7的横截面视图700中所绘示，沿第一导电层(图6的第一导电层602)上的水平线702执行平坦化工艺以定义介电层106内的底部电极通孔109。可例如通过CMP和/或一些其它适合的平坦化工艺来执行平坦化。
如图8的横截面视图800中所绘示，PCM堆叠810形成在介电层106和底部电极通孔109上方。PCM堆叠810包括：上覆于介电层106的第一吸气剂层802；上覆于第一吸气剂层802的第一金属层804；上覆于第一金属层804的PCE层806；以及上覆于PCE层806的第二金属层808。在替代性实施例中，第一吸气剂层802上覆于第一金属层804，位于第一金属层804与PCE层806之间。在一些实施例中，上述层可使用沉积工艺形成，例如CVD、PVD、一些其它适合的沉积工艺，或前述的任何组合。
如图9的横截面视图900中所绘示，硬掩模902形成在第二金属层808上方。光掩模904形成在硬掩模层902上方。光掩模904覆盖硬掩模层902的存储器区且留下暴露的外区。在一些实施例中，硬掩模902可通过第一沉积工艺来形成。第一沉积工艺可例如通过CVD、PVD、一些其它适合的沉积工艺或前述的任何组合来执行。在一些实施例中，第一沉积工艺可例如以高热温度(例如，大致400摄氏度)执行。在一些实施例中，第一沉积工艺通过CVD工艺以高达大致400摄氏度的温度来执行，且第一吸气剂层808防止和/或阻挡释气物质向第一吸气剂层808下方的PCM堆叠810内的层释气。在一些实施例中，光掩模904通过第二沉积工艺来形成。在一些实施例中，第二沉积工艺通过CVD工艺以大于150摄氏度的温度来执行，且第一吸气剂层808防止和/或阻挡第一吸气剂层808下方的PCM堆叠810内的层分层。
如图10的横截面视图1000中所绘示，执行刻蚀工艺以将PCM堆叠(图9的PCM堆叠810)到底部电极通孔109的侧面的一部分去除，进而定义PCM结构102。PCM结构102包含底部电极通孔109、吸气剂层108、第一电极110、相变元件(PCE)112以及第二电极114。在一些实施例中，通过使硬掩蔽层(图9的硬掩模层902)和PCM堆叠(图9的PCM堆叠810)暴露于刻蚀剂1002来进行刻蚀工艺。在一些实施例中，在执行刻蚀工艺之后，执行刻蚀工艺或一些其它适合的工艺以去除硬掩蔽层(图9的硬掩模层902)和光掩模(图9的光掩模904)的任何剩余部分。在一些实施例中，吸气剂层108(例如，通过防止释气物质释气来)防止和/或阻挡吸气剂层108上方的PCM结构102内的层因任何后续处理步骤而分层。在一些实施例中，后续处理步骤可例如是或包括涉及大于大致150摄氏度的温度的任何处理步骤，例如后段生产线工艺(back end of line；BEOL)。
如图11的横截面视图1100中所绘示，第二IMD层124形成在PCM结构102上方。在一些实施例中，第二IMD层124直接接触PCM结构102的侧壁。第一导通孔122形成在第二电极114上方且直接接触第二电极114。第二金属丝120形成在第一导通孔122上方且直接接触第一导通孔122。第二IMD层124可例如通过CVD、PVD、一些其它适合的沉积工艺或前述的任何组合来形成。第一导通孔122和第二金属丝120可例如通过以下操作来形成：使第二IMD层124图案化以形成具有第一导通孔122和/或第二金属丝120的图案的通孔开口；沉积导电层填充通孔开口且覆盖第二IMD层124；以及对导电层执行平坦化直到到达第二IMD层124为止。可例如通过光刻/刻蚀工艺和/或一些其它适合的图案化工艺来执行图案化。可例如通过CVD、PVD、无电镀、电镀、一些其它适合的沉积工艺或前述的任何组合来执行沉积。可例如通过CMP和/或一些其它适合的平坦化工艺来执行平坦化。
图12示出根据一些实施例的形成存储器器件的方法的一些实施例的流程图1200。虽然方法1200被示出和/或描述为一系列动作或事件，但是应了解，所述方法不限于所示出的次序或动作。因此，在一些实施例中，动作可以与所示出的次序不同的次序进行，且/或可同时进行。另外，在一些实施例中，所示出的动作或事件可细分成多个动作或事件，其可与其它动作或子动作在不同时间进行或同时进行。在一些实施例中，一些示出的动作或事件可省略，且可包含其它未示出的动作或事件。
在动作1202处，在衬底上方形成介电层，介电层包括定义第一开口的侧壁。图5示出对应于动作1202的一些实施例的横截面视图500。
在动作1204处，在第一开口内形成导通孔。图7示出对应于动作1204的一些实施例的横截面视图700。
在动作1206处，在导通孔上方形成存储单元堆叠，存储单元堆叠包含上覆于吸气剂金属层的第一电极、上覆于第一电极的第一相变层以及上覆于第一相变层的第二电极。图8示出对应于动作1206的一些实施例的横截面视图800。
在动作1208处，在存储单元堆叠上方形成掩蔽层。掩蔽层覆盖上覆于导通孔的存储单元堆叠的存储器区，同时留下暴露的存储单元堆叠到导通孔的侧面的牺牲区。图9示出对应于动作1208的一些实施例的横截面视图900。
在动作1210处，执行刻蚀工艺以去除牺牲区内的存储单元堆叠的一部分，进而定义PCM结构。图10示出对应于动作1210的一些实施例的横截面视图1000。
图13、图14、图15、图16A以及图16B示出根据本公开的形成包含多个1S1MC堆叠的存储器器件的方法的一些实施例的横截面视图1300、横截面视图1400、横截面视图1500、横截面视图1600a、横截面视图1600b。图13、图14以及图16A在z-x平面中，而图15和图16B在z-y平面中。虽然参考方法描述图13、图14、图15、图16A以及图16B中所绘示的横截面视图1300、横截面视图1400、横截面视图1500、横截面视图1600a、横截面视图1600b，但是应了解，图13、图14、图15、图16A以及图16B中所绘示的结构不限于所述方法而实际上可单独独立于所述方法。虽然图13、图14、图15、图16A以及图16B被描述为一系列动作，但是应了解，这些动作不限于所述动作次序，可在其它实施例中更改，且所公开的方法还适用于其它结构。在其它实施例中，一些示出和/或描述的动作可完全或部分地省略。
如图13的横截面视图1300中所绘示，第一金属丝107形成在第一IMD层101内。介电层106形成在第一金属丝107和第一IMD层101上方。底部电极通孔109形成在第一金属丝107正上方的介电层106内。1S1MC层1314形成在底部电极通孔109和介电层106上方。1S1MC层1314包含：吸气剂膜1302；上覆于吸气剂膜1302的底部电极膜1304；上覆于底部电极膜1304的PCE膜1306；上覆于PCE膜1306的第一电极膜1308；上覆于第一电极膜1308的第二PCE膜1310；以及上覆于第二PCE膜1310的第二金属膜1312。在替代性实施例中，吸气剂膜1302上覆于底部电极膜1304，位于底部电极膜1304与PCE膜1306之间。掩蔽层1320上覆于第二金属膜1312且包括多个对置侧壁，所述多个对置侧壁定义在多个位置中暴露第二金属膜1312的上部表面的多个开口1322。在一些实施例中，开口1322形成为定义阵列的多个行和多个列。
在一些实施例中，掩蔽层1320可通过第一沉积工艺来形成。第一沉积工艺可例如通过CVD、PVD、一些其它适合的沉积工艺或前述的任何组合来执行。在一些实施例中，第一沉积工艺可例如以高热温度(例如，大致400摄氏度)执行。在一些实施例中，第一沉积工艺通过CVD工艺以高达大致400摄氏度的温度来执行，且吸气剂膜1302防止和/或阻挡释气物质向吸气剂膜1302上方的1S1MC层1314内的层释气。
如图14的横截面视图1400中所绘示，执行第一刻蚀工艺以去除多个开口(图13的开口1322)正下方的1S1MC层(图13的1S1MC层1314)的一部分，进而定义多个1S1MC堆叠310。多个1S1MC堆叠310中的每一个1S1MC堆叠310包含：第一电极110、PCE 112、第二电极114、第二PCE 302以及第三电极304。在一些实施例中，通过使掩蔽层(图13的掩蔽层1320)和1S1MC层(图13的1S1MC层1314)暴露于刻蚀剂1402来进行第一刻蚀工艺。在一些实施例中，在执行第一刻蚀工艺之后，执行刻蚀工艺或一些其它适合的工艺以去除掩蔽层(图13的掩蔽层1320)的任何剩余部分。
在各种实施例中，多个1S1MC堆叠310布置成包括列1406a、列1406b、列1406c、列1406d以及行(横截面视图1400中只能观察到行1404a)的矩阵。可了解，可在任何数目的行和列内存在任何数目的1S1MC堆叠310，因此图14只是实例。可在z-x平面中观察到多个1S1MC堆叠310的行1404a。
如图15的横截面视图1500中所绘示，执行第二刻蚀工艺以去除吸气剂膜(图14的吸气剂膜1302)的一部分，进而定义多个吸气剂线108。多个1S1MC堆叠310的每一个第一电极110分别安置在多个1S1MC堆叠310的每一个PCE 112与多个吸气剂线108中的吸气剂线108之间。在一些实施例中，第一刻蚀工艺独立于第二刻蚀工艺。在一些实施例中，第二刻蚀工艺包括：1)在多个1S1MC堆叠310和吸气剂膜(图14的吸气剂膜1302)上方形成第二掩蔽层(未绘示)2)根据定义多个吸气剂线108的第二掩蔽层使吸气剂膜(图13的吸气剂膜1302)图案化。
多个1S1MC堆叠310的行1404a、行1404b、行1404c、行1404d中的每一个行分别连接到多个吸气剂线108内的吸气剂线108。可在z-y平面中观察到多个1S1MC堆叠310的列1406a，且列1406a包含安置在行1404a、行1404b、行1404c、行1404d内的多个吸气剂线108。在各种实施例中，多个吸气剂线108中的每一个吸气剂线108定义矩阵中的行(例如，行1404a和/或字线)。在各种实施例中，第二刻蚀工艺以这种方式执行以形成M(M是1或大于1的整数)个吸气剂线108(例如，M个字线)。
在一些实施例中，在执行第二刻蚀工艺之后，执行刻蚀工艺或一些其它适合的工艺以去除第二掩蔽层(未绘示)的任何剩余部分。在执行刻蚀工艺之后，金属间介电(IMD)层418形成在多个1S1MC堆叠310中的每一个1S1MC堆叠310之间。在各种实施例中，在形成IMD层418之后，执行平坦化工艺以去除第三电极304的上部表面上方的IMD层418的任何剩余部分。
如图16A的横截面视图1600中的z-x平面中所绘示，多个第一导电线404(例如，位线)形成在布置成列1406a、列1406b、列1406c、列1406d的多个1S1MC堆叠310上方。多个1S1MC堆叠310的列1406a、列1406b、列1406c、列1406d中的每一个列分别连接到多个第一导电线404中的第一导电线404。在各种实施例中，多个第一导电线404通过以下操作来形成：首先在布置成矩阵的多个1S1MC堆叠310上方形成导电层，且接着形成包括定义导电层上方的多个开口的多个对置侧壁的掩蔽层(未绘示)。接着，根据定义多个第一导电线404的掩蔽层来蚀刻导电层。在各种实施例中，多个第一导电线404沿垂直于第二方向的第一方向延伸，多个吸气剂线108沿所述第二方向延伸。
如图16B的横截面视图1600b中的z-y平面中所绘示，多个1S1MC堆叠310的行1404a、行1404b、行1404c、行1404d中的每一个行连接到多个第一导电线404中的第一导电线404。可在z-y平面中观察到多个1S1MC堆叠310的列1406a，且列1406a包含安置在第一导电线404正下方的行1404a、行1404b、行1404c、行1404d内的多个吸气剂线108。在各种实施例中，多个第一导电线404中的每一个第一导电线404定义矩阵中的列(例如，列1406a和/或位线)。在各种实施例中，刻蚀工艺以这种方式执行以形成N(N是1或大于1的整数)个第一导电线404(例如，N个位线)。
图17示出根据本公开的形成包含多个1S1MC堆叠的存储器器件的方法1700。虽然方法1700被示出和/或描述为一系列动作或事件，但是应了解，所述方法不限于所示出的次序或动作。因此，在一些实施例中，动作可以与所示出的次序不同的次序进行，且/或可同时进行。另外，在一些实施例中，所示出的动作或事件可细分成多个动作或事件，其可与其它动作或子动作在不同时间进行或同时进行。在一些实施例中，一些示出的动作或事件可省略，且可包含其它未示出的动作或事件。
在动作1702处，在衬底上方形成介电层且在介电层内形成导通孔。图13示出对应于动作1602的一些实施例的横截面视图1300。
在动作1704处，在导通孔上方形成单选择器单存储单元(1S1MC)层。1S1MC层包含吸气剂膜、上覆于吸气剂膜的底部电极膜、上覆于底部电极膜的PCE膜、上覆于PCE膜的第一电极膜，以及上覆于第一电极膜的第二PCE膜，以及上覆于第二PCE膜的第二金属膜。图13示出对应于动作1704的一些实施例的横截面视图1300。
在动作1706处，在1S1MC层上方形成掩蔽层。图13示出对应于动作1706的一些实施例的横截面视图1300。
在动作1708处，根据定义多个1S1MC堆叠的掩蔽层执行第一刻蚀工艺以去除1S1MC层的一部分。图14示出对应于动作1708的一些实施例的横截面视图1400。
在动作1710处，根据定义多个吸气剂线的第二掩蔽层执行第二刻蚀工艺以去除吸气剂膜的一部分。图15示出对应于动作1710的一些实施例的横截面视图1500。
在动作1712处，在多个1S1MC堆叠周围和所述多个1S1MC堆叠之间形成金属间介电(IMD)层。图15示出对应于动作1712的一些实施例的横截面视图1500。
在动作1714处，在多个1S1MC堆叠上方形成多个第一导电线，多个第一导电线沿垂直于一方向的方向延伸，多个吸气剂线沿所述一方向延伸。图16A和图16B示出对应于动作1614的一些实施例的横截面视图1600a和横截面视图1600b。
因此，在一些实施例中，本申请的实施例涉及一种包括形成在导通孔与存储器存储层之间的吸气剂层的存储器器件。
在各种实施例中，本申请的实施例提供一种相变存储器(PCM)结构，所述相变存储器结构包含：介电层，位于衬底上方；底部电极，位于介电层上方；通孔，从介电层的底部表面延伸穿过介电层到介电层的顶部表面；相变元件，位于底部电极上方；以及吸气剂金属层，位于介电层与相变元件之间。
在本发明的实施例中，所述吸气剂金属层由吸收氢气的材料构成。
在本发明的实施例中，所述吸气剂金属层在所述介电层的顶部表面与所述底部电极的底部表面之间。
在本发明的实施例中，所述吸气剂金属层在所述底部电极的顶部表面与所述相变元件的底部表面之间。
在本发明的实施例中，所述吸气剂金属层包括与所述底部电极的材料不同的材料。
在本发明的实施例中，所述相变存储器结构进一步包括：顶部电极，上覆于所述相变元件；且其中所述顶部电极以及所述底部电极由第一材料构成且所述吸气剂金属层由第二材料构成，其中所述第一材料与所述第二材料不同。
在本发明的实施例中，所述顶部电极、所述底部电极、所述相变元件以及所述吸气剂金属层各自的侧壁对准。
在本发明的实施例中，所述相变存储器结构进一步包括：中间电极，上覆于所述相变元件；第二相变元件，上覆于所述中间电极；以及顶部电极，上覆于所述第二相变元件。
在各种实施例中，本申请的实施例提供一种存储器器件，所述存储器器件包括：绝缘体层，位于衬底上方；相变元件，位于绝缘体层上方；以及加热器，位于绝缘体层与相变元件之间，其中加热器防止从绝缘体层向相变元件释气。
在本发明的实施例中，所述加热器包括：第一电极，位于所述绝缘体层的顶部表面上方；吸气剂层，位于所述绝缘体层的顶部表面上方，其中所述吸气剂层包括吸收氢气的材料；以及通孔，在所述绝缘体层的底部表面与所述绝缘体层的所述顶部表面之间延伸穿过所述绝缘体层。
在本发明的实施例中，所述吸气剂层直接接触所述绝缘体层的所述顶部表面以及所述电极的底部表面。
在本发明的实施例中，所述的存储器器件，进一步包括：第二电极，位于所述相变元件上方，其中所述第一电极以及所述第二电极包括与所述吸气剂层不同的材料。
在本发明的实施例中，所述的存储器器件，进一步包括：第二相变元件，位于所述第二电极上方；以及第三电极，位于所述第二相变元件上方。
在本发明的实施例中，所述第一电极、所述第二电极、所述第三电极、所述第一相变元件、所述第二相变元件以及所述吸气剂层各自的侧壁对准。
在本发明的实施例中，所述吸气剂层包括钛、锆、铪、锆钒铁或锆铝铁。
在本发明的实施例中，所述吸气剂层包括所述通孔。
在本发明的实施例中，所述加热器的最外侧壁横向地位于所述绝缘体层的最外侧壁之间。
在各种实施例中，本申请的实施例提供一种形成存储器器件的方法，所述方法包含：在衬底上方形成绝缘体层，其中绝缘体层定义第一开口；在第一开口内形成导通孔；在导通孔上方形成存储单元堆叠，其中存储单元堆叠包含上覆于吸气剂金属层的第一电极、上覆于第一电极的第一相变层以及上覆于第一相变层的第二电极；以及使存储单元堆叠图案化成存储单元。
在本发明的实施例中，所述吸气剂金属层包括吸收氢气的材料。
在本发明的实施例中，所述存储单元堆叠进一步包含上覆于所述第二电极的第二相变层以及上覆于所述第二相变层的第三电极。
前文概述若干实施例的特征以使本领域的技术人员可更好地理解本公开的方面。本领域的技术人员应了解，其可以易于使用本公开作为设计或修改用于进行本文中所介绍的实施例的相同目的和/或获得相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，这类等效构造并不脱离本公开的精神和范围，且本领域的技术人员可在不脱离本公开的精神和范围的情况下在本文中作出各种改变、替代以及更改。

Claims (10)

1.一种相变存储器结构，其特征在于，包括：
介电层，位于衬底上方；
通孔，延伸穿过所述介电层；
底部电极，上覆于所述介电层以及所述通孔，且进一步电性耦合到所述通孔；
相变元件，上覆于所述底部电极；以及
吸气剂金属层，位于所述介电层与所述相变元件之间。
2.根据权利要求1所述的相变存储器结构，其特征在于，所述吸气剂金属层由吸收氢气的材料构成。
3.根据权利要求1所述的相变存储器结构，其特征在于，所述吸气剂金属层在所述介电层的顶部表面与所述底部电极的底部表面之间或在所述底部电极的顶部表面与所述相变元件的底部表面之间。
4.根据权利要求1所述的相变存储器结构，其特征在于，所述相变存储器结构进一步包括：
顶部电极，上覆于所述相变元件；且
其中所述顶部电极以及所述底部电极由第一材料构成且所述吸气剂金属层由第二材料构成，其中所述第一材料与所述第二材料不同。
5.一种存储器器件，其特征在于，包括：
绝缘体层，位于衬底上方；
相变元件，位于所述绝缘体层上方；以及
加热器，位于所述绝缘体层与所述相变元件之间，其中所述加热器防止从所述绝缘体层向所述相变元件释气。
6.根据权利要求5所述的存储器器件，其特征在于，所述加热器包括：
第一电极，位于所述绝缘体层的顶部表面上方；
吸气剂层，位于所述绝缘体层的顶部表面上方，其中所述吸气剂层包括吸收氢气的材料；以及
通孔，在所述绝缘体层的底部表面与所述绝缘体层的所述顶部表面之间延伸穿过所述绝缘体层。
7.根据权利要求5所述的存储器器件，其特征在于，所述加热器的最外侧壁横向地位于所述绝缘体层的最外侧壁之间。
8.一种形成存储器器件的方法，其特征在于，所述方法包括：
在衬底上方形成绝缘体层，其中所述绝缘体层定义第一开口；
在所述第一开口内形成导通孔；
在所述导通孔上方形成存储单元堆叠，其中所述存储单元堆叠包含上覆于吸气剂金属层的第一电极、上覆于所述第一电极的第一相变层以及上覆于所述第一相变层的第二电极；以及
使所述存储单元堆叠图案化成存储单元。
9.根据权利要求8所述的形成存储器器件的方法，其特征在于，所述吸气剂金属层包括吸收氢气的材料。
10.根据权利要求8所述的形成存储器器件的方法，其特征在于，所述存储单元堆叠进一步包含上覆于所述第二电极的第二相变层以及上覆于所述第二相变层的第三电极。
CN201910119439.9A 2018-07-31 2019-02-18 相变存储器结构、存储器器件及其形成方法、存储单元 Active CN110783452B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310635608.0A CN116634778A (zh) 2018-07-31 2019-02-18 存储器器件及其形成方法、存储单元

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862712373P 2018-07-31 2018-07-31
US62/712,373 2018-07-31
US16/207,506 2018-12-03
US16/207,506 US10622555B2 (en) 2018-07-31 2018-12-03 Film scheme to improve peeling in chalcogenide based PCRAM

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310635608.0A Division CN116634778A (zh) 2018-07-31 2019-02-18 存储器器件及其形成方法、存储单元

Publications (2)

Publication Number Publication Date
CN110783452A true CN110783452A (zh) 2020-02-11
CN110783452B CN110783452B (zh) 2023-06-20

Family

ID=69229036

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310635608.0A Pending CN116634778A (zh) 2018-07-31 2019-02-18 存储器器件及其形成方法、存储单元
CN201910119439.9A Active CN110783452B (zh) 2018-07-31 2019-02-18 相变存储器结构、存储器器件及其形成方法、存储单元

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310635608.0A Pending CN116634778A (zh) 2018-07-31 2019-02-18 存储器器件及其形成方法、存储单元

Country Status (3)

Country Link
US (2) US10622555B2 (zh)
CN (2) CN116634778A (zh)
TW (1) TWI701772B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053854A (zh) * 2020-03-17 2021-06-29 台湾积体电路制造股份有限公司 集成芯片和用于形成存储器器件的方法
CN113838972A (zh) * 2020-10-20 2021-12-24 台湾积体电路制造股份有限公司 存储装置及其形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
TWI682533B (zh) * 2019-06-21 2020-01-11 華邦電子股份有限公司 記憶體裝置及其製造方法
US11145690B2 (en) * 2019-09-26 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
CN112002652B (zh) * 2020-07-21 2023-10-20 中电科工程建设有限公司 一种芯片制造过程中电镀工艺成品率的控制方法
US11594576B2 (en) * 2020-07-30 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, memory cell and method of forming the same
FR3123505A1 (fr) * 2021-05-28 2022-12-02 Stmicroelectronics (Crolles 2) Sas Mémoire à changement de phase
KR102567759B1 (ko) 2021-07-12 2023-08-17 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
US20230402241A1 (en) * 2022-06-08 2023-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Heat controlled switch

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042804A (ja) * 2005-08-02 2007-02-15 Renesas Technology Corp 半導体装置およびその製造方法
CN101232074A (zh) * 2007-01-25 2008-07-30 财团法人工业技术研究院 相变存储装置及其制造方法
US20090189138A1 (en) * 2008-01-28 2009-07-30 Macronix International Co., Ltd. Fill-in etching free pore device
US20110059576A1 (en) * 2006-05-19 2011-03-10 Cho Sung-Il Nonvolatile memory devices including oxygen-deficient metal oxide layers and methods of manufacturing the same
TW201214816A (en) * 2010-08-26 2012-04-01 Micron Technology Inc Phase change memory structures and methods
US8530875B1 (en) * 2010-05-06 2013-09-10 Micron Technology, Inc. Phase change memory including ovonic threshold switch with layered electrode and methods for forming same
US20140268993A1 (en) * 2013-03-15 2014-09-18 Intermolecular Inc. Nonvolatile resistive memory element with an oxygen-gettering layer
US9172036B2 (en) * 2013-11-22 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode blocking layer for RRAM device
US9419212B2 (en) * 2014-12-05 2016-08-16 Intel Corporation Barrier film techniques and configurations for phase-change memory elements
CN108123034A (zh) * 2016-11-28 2018-06-05 台湾积体电路制造股份有限公司 具有复合式顶部电极的内嵌式存储器装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834198A (zh) * 2004-05-14 2010-09-15 瑞萨电子株式会社 半导体存储器件
US10276485B2 (en) * 2017-08-02 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a homogeneous bottom electrode via (BEVA) top surface for memory
US10276779B2 (en) * 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode cap structure for embedded memory

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042804A (ja) * 2005-08-02 2007-02-15 Renesas Technology Corp 半導体装置およびその製造方法
US20110059576A1 (en) * 2006-05-19 2011-03-10 Cho Sung-Il Nonvolatile memory devices including oxygen-deficient metal oxide layers and methods of manufacturing the same
CN101232074A (zh) * 2007-01-25 2008-07-30 财团法人工业技术研究院 相变存储装置及其制造方法
US20090189138A1 (en) * 2008-01-28 2009-07-30 Macronix International Co., Ltd. Fill-in etching free pore device
US8530875B1 (en) * 2010-05-06 2013-09-10 Micron Technology, Inc. Phase change memory including ovonic threshold switch with layered electrode and methods for forming same
TW201214816A (en) * 2010-08-26 2012-04-01 Micron Technology Inc Phase change memory structures and methods
US20140268993A1 (en) * 2013-03-15 2014-09-18 Intermolecular Inc. Nonvolatile resistive memory element with an oxygen-gettering layer
US9172036B2 (en) * 2013-11-22 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode blocking layer for RRAM device
US9419212B2 (en) * 2014-12-05 2016-08-16 Intel Corporation Barrier film techniques and configurations for phase-change memory elements
CN108123034A (zh) * 2016-11-28 2018-06-05 台湾积体电路制造股份有限公司 具有复合式顶部电极的内嵌式存储器装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053854A (zh) * 2020-03-17 2021-06-29 台湾积体电路制造股份有限公司 集成芯片和用于形成存储器器件的方法
CN113838972A (zh) * 2020-10-20 2021-12-24 台湾积体电路制造股份有限公司 存储装置及其形成方法

Also Published As

Publication number Publication date
US20200044148A1 (en) 2020-02-06
CN110783452B (zh) 2023-06-20
US11024800B2 (en) 2021-06-01
US20200161544A1 (en) 2020-05-21
TWI701772B (zh) 2020-08-11
TW202008514A (zh) 2020-02-16
CN116634778A (zh) 2023-08-22
US10622555B2 (en) 2020-04-14

Similar Documents

Publication Publication Date Title
CN110783452B (zh) 相变存储器结构、存储器器件及其形成方法、存储单元
US10923653B2 (en) Phase change memory with gradual resistance change
US10211257B2 (en) High density resistive random access memory (RRAM)
US8679914B2 (en) Method of forming a chalcogenide material and methods of forming a resistive random access memory device including a chalcogenide material
KR102342467B1 (ko) 포밍 및 세트 전압을 감소시키기 위한 3d rram 셀 구조물
CN110943160B (zh) 集成芯片及其形成方法
US11923459B2 (en) Transistor including hydrogen diffusion barrier film and methods of forming same
US10103330B2 (en) Resistance variable memory structure
US11005040B2 (en) Low temperature film for PCRAM sidewall protection
CN112151673A (zh) Rram、集成芯片及其形成方法
US20220359616A1 (en) Memory device
US10833267B2 (en) Structure and method to form phase change memory cell with self- align top electrode contact
US11817485B2 (en) Self-aligned active regions and passivation layer and methods of making the same
US11903334B2 (en) Memory devices and methods of forming the same
TWI789603B (zh) 積體晶片及用於形成其的方法
US11737287B2 (en) Memory device, method of forming the same, and semiconductor device having the same
US20240040938A1 (en) Memory device and fabrication method thereof
US20230189672A1 (en) Pcm cell with nanoheater surrounded with airgaps
TW202236619A (zh) 記憶體裝置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant