CN112002652B - 一种芯片制造过程中电镀工艺成品率的控制方法 - Google Patents

一种芯片制造过程中电镀工艺成品率的控制方法 Download PDF

Info

Publication number
CN112002652B
CN112002652B CN202010707103.7A CN202010707103A CN112002652B CN 112002652 B CN112002652 B CN 112002652B CN 202010707103 A CN202010707103 A CN 202010707103A CN 112002652 B CN112002652 B CN 112002652B
Authority
CN
China
Prior art keywords
pcm
test
gold
lines
plated area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010707103.7A
Other languages
English (en)
Other versions
CN112002652A (zh
Inventor
王振军
于静
王静辉
侯光斌
刘建华
张默
苟松杰
袁萌
邢姣姣
李昭仪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
In Power Engineering Construction Co
Original Assignee
In Power Engineering Construction Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by In Power Engineering Construction Co filed Critical In Power Engineering Construction Co
Priority to CN202010707103.7A priority Critical patent/CN112002652B/zh
Publication of CN112002652A publication Critical patent/CN112002652A/zh
Application granted granted Critical
Publication of CN112002652B publication Critical patent/CN112002652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Abstract

本发明公开了一种芯片制造过程中电镀工艺成品率的控制方法，属于芯片加工领域，将PCM测试图形作为标准图形放置在MMIC电镀工艺的每层工艺中，然后对PCM测试图形进行测试，通过4个测试电极之间的电压来判断芯片的良率，所述芯片为砷化镓MMIC和氮化镓MMIC芯片，所述PCM测试图形为插指状测试图形，包括两种，一种为平面衬底的电镀工艺的PCM测试图形，另一种为非平面衬底的电镀工艺的PCM测试图形，本发明能够充分表征复杂芯片制作过程中电镀工艺的生产良率。

Description

一种芯片制造过程中电镀工艺成品率的控制方法
技术领域
本发明涉及一种芯片制造过程中电镀工艺成品率的控制方法，属于芯片加工领域。
背景技术
单片微波集成电路（MMIC），有时也称射频集成电路(RFIC)，可以分成两大类：一类是基于硅晶体管的MMIC，另一类是基于砷化镓和氮化镓的化合物半导体高电子迁移率管（GaAs HEMT）的MMIC。砷化镓和氮化镓的化合物半导体 HEMT类MMIC具有工作频率高、频率范围宽、动态范围大、噪声低的特点，但价格昂贵，主要应用在微波和毫米波领域，微波通信，5G基站，相控阵雷达等；而硅晶体管的MMIC主要应用在低频领域。
微波集成电路是工作在微波波段和毫米波波段，由微波无源元件、有源器件、传输线和互连线集成在一个基片上，具有多功能的电路。可分为混合微波集成电路和单片微波集成电路。混合微波集成电路是采用薄膜或厚膜技术，将无源微波电路制作在适合传输微波信号的基片上的功能块。常用的混合微波集成电路有微带混频器、微波低噪声放大器、功率放大器、倍频器、相控阵单元等各种宽带微波电路。单片微波集成电路是采用平面技术，将元器件、传输线、互连线直接制做在半导体基片上的功能块。砷化镓和氮化镓是最常用的基片材料。单片微波集成电路包括多种功能电路，如低噪声放大器（LNA）、功率放大器、混频器、上变频器、检波器、调制器、压控振荡器（VCO）、移相器、开关、MMIC收发前端，甚至整个发射/接收（T/R）组件（收发系统）。由于MMIC的衬底材料（如GaAs、InP、GaN）的电子迁移率较高、禁带宽度宽、工作温度范围大、微波传输性能好，所以MMIC具有电路损耗小、噪声低、频带宽、动态范围大、功率大、附加效率高、抗电磁辐射能力强等特点。
金在MMIC芯片中主要起元件之间的导电连接作用，根据工作频率的不同，电流的趋肤深度也不同，一般的工艺中金的厚度都大于2微米。在MMIC芯片的加工工艺中制作金电极和连接线一般采用电镀的方法，电镀金镀层耐蚀性强，导电性好，易于焊接，耐高温，并具有良好电磁波的传导能力，广泛应用于精密仪器仪表、印刷板、微波集成电路、电子管壳、电接点等要求电参数性能长期稳定的零件电镀。
特别是砷化镓和氮化镓MMIC制作工艺中，存在着由于电镀工艺中的腐蚀不干净和光刻工艺过程中存在缺陷而引起良率降低的问题，主要体现在电路中短路现象，造成芯片的可靠性降低，成本增加（金本身价格比较昂贵）。根据长时间的研究和测试，为解决电镀金的良率及可靠性问题，提出了利用与生产工艺相同的PCM测试图形来充分表征芯片的良率。
发明内容
本发明需要解决的技术问题是提供一种砷化镓和氮化镓MMIC芯片生产中，利用PCM图形检测芯片生产工艺的良率，达到提高电镀金的良率及可靠性的作用。
为解决上述技术问题，本发明所采用的技术方案是：
一种芯片制造过程中电镀工艺成品率的控制方法，将PCM测试图形作为标准图形放置在MMIC电镀工艺的每层工艺中，然后对PCM测试图形进行测试，通过4个测试电极之间的电压来充分表征复杂芯片的良率，所述芯片为砷化镓MMIC和氮化镓MMIC芯片，所述PCM测试图形为插指状测试图形，包括两种，一种为平面衬底的电镀工艺的PCM测试图形，另一种为非平面衬底的电镀工艺的PCM测试图形。
本发明技术方案的进一步改进在于：所述平面衬底的电镀工艺的PCM测试图形为正方形，四个角处设置四个测试电极，分别为测试电极1、测试电极2、测试电极3和测试电极4，所述测试电极1和测试电极4为一组测试电极，分别位于PCM测试图形的左上角和右上角，测试电极1和测试电极4之间的镀金区PCM中线条呈插指状设置，测试电极1和测试电极4之间的非镀金区PCM中线条填充于镀金区PCM中线条之外的区域，呈连续弯折状设置，测试电极1外侧的镀金区PCM中线条呈“F”型设置，测试电极4外侧的镀金区PCM中线条呈“倒L”型设置；所述测试电极2和测试电极3为一组测试电极，分别位于PCM测试图形的左下角和右下角，测试电极2和测试电极3之间的镀金区PCM中线条呈插指状设置，测试电极2和测试电极3之间的非镀金区PCM中线条填充于镀金区PCM中线条之外的区域，呈连续弯折状设置，测试电极3外侧的镀金区PCM中线条呈“F”型设置，测试电极2外侧的镀金区PCM中线条呈“倒L”型设置。
本发明技术方案的进一步改进在于：所述非平面衬底的电镀工艺的PCM测试图形为正方形，四个角处设置四个测试电极，分别为测试电极1、测试电极2、测试电极3和测试电极4，所述测试电极1和测试电极4为一组测试电极，分别位于PCM测试图形的左上角和右上角，测试电极1和测试电极4之间的镀金区PCM中线条呈插指状设置，测试电极1和测试电极4之间的非镀金区PCM中线条填充于镀金区PCM中线条之外的区域，呈连续弯折状设置，测试电极1外侧的镀金区PCM中线条呈“F”型设置，测试电极4外侧的镀金区PCM中线条呈“倒L”型设置；所述测试电极2和测试电极3为一组测试电极，分别位于PCM测试图形的左下角和右下角，测试电极2和测试电极3之间的镀金区PCM中线条呈插指状设置，测试电极2和测试电极3之间的非镀金区PCM中线条填充于镀金区PCM中线条之外的区域，呈连续弯折状设置测试电极3外侧的镀金区PCM中线条呈“F”型设置，测试电极2外侧的镀金区PCM中线条呈“倒L”型设置，并且测试电极之间的镀金区PCM中线条上还均匀间隔设置有多条竖直的凹凸线。
本发明技术方案的进一步改进在于：所述镀金区PCM中线条与非镀金区PCM中线条为等宽度的形式布置，宽度为2～10μm。
本发明技术方案的进一步改进在于：所述四个测试电极均为边长为80μm的正方形，每一个测试电极连接相同周期的PCM中线条，并且每个测试电极连接PCM中线条的周期为1-10。
本发明技术方案的进一步改进在于：当每个测试电极连接PCM中线条的周期大于5时，测试电极1和测试电极4之间的PCM中线条与测试电极2和测试电极3之间的PCM中线条的宽度相同或不同。
本发明技术方案的进一步改进在于：所述PCM测试图形根据用户的需求放置在不影响芯片的任何位置。
本发明技术方案的进一步改进在于：所述MMIC电镀工艺的具体步骤如下：
A1、利用光刻工艺制作出需要电镀加厚芯片的底部图形,同时PCM测试图形随生产工艺完成此步骤；
A2、利用专用溅射台在生产的片子上溅射金属钛和金，钛的厚度100埃，金的厚度1000埃,同时PCM测试图形随生产工艺完成此步骤；
A3、利用光刻工艺制作出需要电镀加厚芯片的图形，同时PCM测试图形随生产工艺完成此步骤；
A4、把步骤A3的片子放置在电镀专用夹具上，然后把夹具放置在金电镀液中进行电镀，记录时间电镀至工艺所需要的厚度，同时PCM测试图形随生产工艺完成此步骤；
A5、用专用去胶台去除步骤A3中光刻工艺形成的光刻胶；
A6、利用碘和碘化钾缓冲溶液湿法腐蚀掉溅射产生的1000埃的金属金；
A7、利用20%的双氧水湿法腐蚀金属钛；
A8、利用专用去胶台去除步骤A1中光刻工艺形成的光刻胶，然后清洗完成整个电镀工艺。
本发明技术方案的进一步改进在于：所述光刻工艺包括涂胶、前烘、曝光、后烘、显影和坚膜。
本发明技术方案的进一步改进在于：所述PCM测试图形的测试方法如下：
将测试仪器的两个探针分别放置于一组测试电极上，测量探针两端的直流电流和电压，电流为1毫安时，电压大于100伏特说明电镀工艺正常，电压小于100伏特说明电镀工艺存在异常；
其中，所述测试仪器为探针台和图示仪或源表。
由于采用了上述技术方案，本发明取得的技术进步是：
本发明通过将PCM测试图形作为标准图形放置在MMIC电镀工艺的每层工艺中，利用PCM测试图形可以把复杂芯片的图形测试变为简单化，通过4个测试电极之间的电压测试，能够充分表征复杂芯片的良率。
附图说明
图1是本发明平面衬底的电镀工艺的PCM测试图形；
图2是本发明非平面衬底的电镀工艺的PCM测试图形。
具体实施方式
下面结合实施例对本发明做进一步详细说明：
一种砷化镓和氮化镓MMIC芯片电镀工艺的控制方法，将PCM测试图形作为标准图形放置在MMIC电镀工艺的每层工艺中，利用PCM测试图形可以把复杂芯片的图形测试变为简单化，通过4个测试电极之间的电压来充分表征复杂芯片的良率，所述芯片为砷化镓MMIC和氮化镓MMIC芯片。
所述MMIC电镀工艺的具体步骤如下：
A1、利用光刻工艺（所述光刻工艺包括涂胶、前烘、曝光、后烘、显影和坚膜）制作出需要电镀加厚芯片的底部图形,同时PCM测试图形随生产工艺完成此步骤；
A2、利用专用溅射台在生产的片子上溅射金属钛和金，钛的厚度100埃，金的厚度1000埃,同时PCM测试图形随生产工艺完成此步骤；
A3、利用光刻工艺（所述光刻工艺包括涂胶、前烘、曝光、后烘、显影和坚膜）制作出需要电镀加厚芯片的图形，同时PCM测试图形随生产工艺完成此步骤；
A4、把步骤A3的片子放置在电镀专用夹具上，然后把夹具放置在金电镀液中进行电镀，记录时间电镀至工艺所需要的厚度，同时PCM测试图形随生产工艺完成此步骤；
A5、用专用去胶台去除步骤A3中光刻工艺形成的光刻胶；
A6、利用碘和碘化钾缓冲溶液湿法腐蚀掉溅射产生的1000埃的金属金；
A7、利用20%的双氧水湿法腐蚀金属钛；
A8、利用专用去胶台去除步骤A1中光刻工艺形成的光刻胶，然后清洗完成整个电镀工艺。
其中，PCM测试图形为插指状测试图形，包括两种，一种为平面衬底的电镀工艺的PCM测试图形，另一种为非平面衬底的电镀工艺的PCM测试图形。
如图1所示，平面衬底的电镀工艺的PCM测试图形为正方形，四个角处设置四个测试电极，分别为测试电极1、测试电极2、测试电极3和测试电极4，所述测试电极1和测试电极4为一组测试电极，分别位于PCM测试图形的左上角和右上角，测试电极1和测试电极4之间的镀金区PCM中线条呈插指状设置，测试电极1和测试电极4之间的非镀金区PCM中线条填充于镀金区PCM中线条之外的区域，呈连续弯折状设置（本发明镀金区PCM中线条也就是附图中颜色较浅的线条，非镀金区PCM中线条也就是附图中颜色较深的线条），测试电极1外侧的镀金区PCM中线条呈“F”型设置，测试电极4外侧的镀金区PCM中线条呈“倒L”型设置；所述测试电极2和测试电极3为一组测试电极，分别位于PCM测试图形的左下角和右下角，测试电极2和测试电极3之间的镀金区PCM中线条呈插指状设置，测试电极2和测试电极3之间的非镀金区PCM中线条填充于镀金区PCM中线条之外的区域，呈连续弯折状设置，测试电极3外侧的镀金区PCM中线条呈“F”型设置，测试电极2外侧的镀金区PCM中线条呈“倒L”型设置。
如图2所示，非平面衬底的电镀工艺的PCM测试图形与平面衬底的电镀工艺的PCM测试图形的不同之处在于：测试电极之间的镀金区PCM中线条上还均匀间隔设置有多条竖直的凹凸线。
其中，镀金区的PCM中线条与非镀金区的PCM中线条为等宽度的形式布置，宽度为2～10μm，根据芯片线宽的不同改变PCM中线条的宽度，确保PCM测试图形能及时反映芯片中实际图形的状态。根据芯片种类的不同，改变PCM中线条的长度。
四个测试电极均为边长为80μm的正方形，测试电极的尺寸不可更改，每一个测试电极连接相同周期的PCM中线条，每个测试电极连接PCM中线条的周期数控制在1-10周期的范围内。（周期是指重复出现的有规律的图形组合，本发明中两条镀金区PCM中线条和两条非镀金区PCM中线条组成一个周期。）当每个测试电极连接PCM中线条的周期大于5时，测试电极1和测试电极4之间的PCM中线条与测试电极2和测试电极3之间的PCM中线条的宽度相同或不同。
PCM测试图形根据用户的需求放置在不影响芯片的任意位置，一般放在划片槽内。
PCM测试图形的测试方法如下：
测试仪器为探针台和图示仪（或源表），将测试仪器的两个探针分别放置于一组测试电极上，利用图示仪（或源表）测量探针两端的直流电流和电压，电流为1毫安时，电压大于100伏特说明电镀工艺正常，电压小于100伏特说明电镀工艺存在异常，需对芯片进行详细的检查。
在实际生产过程中的各个线路交叉起伏，容易出现问题，用本方法可以准确检测出电镀工艺过程中的问题，可以增加复杂芯片的良率。

Claims (7)

1.一种芯片制造过程中电镀工艺成品率的控制方法，其特征在于：将PCM测试图形作为标准图形放置在MMIC电镀工艺的每层工艺中，然后对PCM测试图形进行测试，通过4个测试电极之间的电压来充分表征复杂芯片的良率，所述芯片为砷化镓MMIC和氮化镓MMIC芯片，所述PCM测试图形为插指状测试图形，包括两种，一种为平面衬底的电镀工艺的PCM测试图形，另一种为非平面衬底的电镀工艺的PCM测试图形；
所述平面衬底的电镀工艺的PCM测试图形为正方形，四个角处设置四个测试电极，分别为测试电极1、测试电极2、测试电极3和测试电极4，所述测试电极1和测试电极4为一组测试电极，分别位于PCM测试图形的左上角和右上角，测试电极1和测试电极4之间的镀金区PCM中线条呈插指状设置，测试电极1和测试电极4之间的非镀金区PCM中线条填充于镀金区PCM中线条之外的区域，呈连续弯折状设置，测试电极1外侧的镀金区PCM中线条呈“F”型设置，测试电极4外侧的镀金区PCM中线条呈“倒L”型设置；所述测试电极2和测试电极3为一组测试电极，分别位于PCM测试图形的左下角和右下角，测试电极2和测试电极3之间的镀金区PCM中线条呈插指状设置，测试电极2和测试电极3之间的非镀金区PCM中线条填充于镀金区PCM中线条之外的区域，呈连续弯折状设置，测试电极3外侧的镀金区PCM中线条呈“F”型设置，测试电极2外侧的镀金区PCM中线条呈“倒L”型设置；
所述非平面衬底的电镀工艺的PCM测试图形为正方形，四个角处设置四个测试电极，分别为测试电极1、测试电极2、测试电极3和测试电极4，所述测试电极1和测试电极4为一组测试电极，分别位于PCM测试图形的左上角和右上角，测试电极1和测试电极4之间的镀金区PCM中线条呈插指状设置，测试电极1和测试电极4之间的非镀金区PCM中线条填充于镀金区PCM中线条之外的区域，呈连续弯折状设置，测试电极1外侧的镀金区PCM中线条呈“F”型设置，测试电极4外侧的镀金区PCM中线条呈“倒L”型设置；所述测试电极2和测试电极3为一组测试电极，分别位于PCM测试图形的左下角和右下角，测试电极2和测试电极3之间的镀金区PCM中线条呈插指状设置，测试电极2和测试电极3之间的非镀金区PCM中线条填充于镀金区PCM中线条之外的区域，呈连续弯折状设置测试电极3外侧的镀金区PCM中线条呈“F”型设置，测试电极2外侧的镀金区PCM中线条呈“倒L”型设置，并且测试电极之间的镀金区PCM中线条上还均匀间隔设置有多条竖直的凹凸线；
所述PCM测试图形的测试方法如下：
将测试仪器的两个探针分别放置于一组测试电极上，测量探针两端的直流电流和电压，电流为1毫安时，电压大于50伏特说明电镀工艺正常，电压小于50伏特说明电镀工艺存在异常；
其中，所述测试仪器为探针台和图示仪或源表。
2.根据权利要求1所述的一种芯片制造过程中电镀工艺成品率的控制方法，其特征在于：所述镀金区PCM中线条与非镀金区PCM中线条为等宽度的形式布置，宽度为2～10μm。
3.根据权利要求1所述的一种芯片制造过程中电镀工艺成品率的控制方法，其特征在于：所述四个测试电极均为边长为80μm的正方形，每一个测试电极连接相同周期的PCM中线条，并且每个测试电极连接PCM中线条的周期为1-10。
4.根据权利要求3所述的一种芯片制造过程中电镀工艺成品率的控制方法，其特征在于：当每个测试电极连接PCM中线条的周期大于5时，测试电极1和测试电极4之间的PCM中线条与测试电极2和测试电极3之间的PCM中线条的宽度相同或不同。
5.根据权利要求1所述的一种芯片制造过程中电镀工艺成品率的控制方法，其特征在于：所述PCM测试图形根据用户的需求放置在不影响芯片的任何位置。
6.根据权利要求1所述的一种芯片制造过程中电镀工艺成品率的控制方法，其特征在于：所述MMIC电镀工艺的具体步骤如下：
A1、利用光刻工艺制作出需要电镀加厚芯片的底部图形,同时PCM测试图形随生产工艺完成此步骤；
A2、利用专用溅射台在生产的片子上溅射金属钛和金，钛的厚度100埃，金的厚度1000埃,同时PCM测试图形随生产工艺完成此步骤；
A3、利用光刻工艺制作出需要电镀加厚芯片的图形，同时PCM测试图形随生产工艺完成此步骤；
A4、把步骤A3的片子放置在电镀专用夹具上，然后把夹具放置在金电镀液中进行电镀，根据电镀工艺所需的厚度确定记录时间，同时PCM测试图形随生产工艺完成此步骤；
A5、用专用去胶台去除步骤A3中光刻工艺形成的光刻胶；
A6、利用碘和碘化钾缓冲溶液湿法腐蚀掉溅射产生的1000埃的金属金；
A7、利用20%的双氧水湿法腐蚀金属钛；
A8、利用专用去胶台去除步骤A1中光刻工艺形成的光刻胶，然后清洗完成整个电镀工艺。
7.根据权利要求6所述的一种芯片制造过程中电镀工艺成品率的控制方法，其特征在于：所述光刻工艺包括涂胶、前烘、曝光、后烘、显影和坚膜。
CN202010707103.7A 2020-07-21 2020-07-21 一种芯片制造过程中电镀工艺成品率的控制方法 Active CN112002652B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010707103.7A CN112002652B (zh) 2020-07-21 2020-07-21 一种芯片制造过程中电镀工艺成品率的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010707103.7A CN112002652B (zh) 2020-07-21 2020-07-21 一种芯片制造过程中电镀工艺成品率的控制方法

Publications (2)

Publication Number Publication Date
CN112002652A CN112002652A (zh) 2020-11-27
CN112002652B true CN112002652B (zh) 2023-10-20

Family

ID=73467963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010707103.7A Active CN112002652B (zh) 2020-07-21 2020-07-21 一种芯片制造过程中电镀工艺成品率的控制方法

Country Status (1)

Country Link
CN (1) CN112002652B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148103A (en) * 1990-10-31 1992-09-15 Hughes Aircraft Company Apparatus for testing integrated circuits
CN101986426A (zh) * 2009-07-28 2011-03-16 瑞萨电子株式会社 半导体器件制造方法
CN102074550A (zh) * 2010-09-17 2011-05-25 北京工业大学 一种测量半导体器件欧姆接触退化芯片及方法
CN107328808A (zh) * 2017-06-30 2017-11-07 西安工业大学 用于测试半导体薄膜塞贝克系数的基片及制备和测试方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633079B2 (en) * 2007-09-06 2009-12-15 International Business Machines Corporation Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material
US9589635B2 (en) * 2014-12-11 2017-03-07 International Business Machines Corporation Semiconductor device with a stoichiometric gradient
US10622555B2 (en) * 2018-07-31 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme to improve peeling in chalcogenide based PCRAM

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148103A (en) * 1990-10-31 1992-09-15 Hughes Aircraft Company Apparatus for testing integrated circuits
CN101986426A (zh) * 2009-07-28 2011-03-16 瑞萨电子株式会社 半导体器件制造方法
CN102074550A (zh) * 2010-09-17 2011-05-25 北京工业大学 一种测量半导体器件欧姆接触退化芯片及方法
CN107328808A (zh) * 2017-06-30 2017-11-07 西安工业大学 用于测试半导体薄膜塞贝克系数的基片及制备和测试方法

Also Published As

Publication number Publication date
CN112002652A (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
CN109792102B (zh) 包括形成无接触接口的至少一个过渡的封装结构
Gresham et al. A compact manufacturable 76-77-GHz radar module for commercial ACC applications
Gao et al. A new miniature magnetic field probe for measuring three-dimensional fields in planar high-frequency circuits
US7173433B2 (en) Circuit property measurement method
US4851794A (en) Microstrip to coplanar waveguide transitional device
Valenta et al. Design and experimental evaluation of compensated bondwire interconnects above 100 GHz
Budka et al. A coaxial 0.5-18 GHz near electric field measurement system for planar microwave circuits using integrated probes
CN112002652B (zh) 一种芯片制造过程中电镀工艺成品率的控制方法
Hebeler et al. Differential bondwire interface for chip-to-chip and chip-to-antenna interconnect above 200 GHz
US5457399A (en) Microwave monolithic integrated circuit fabrication, test method and test probes
US5160907A (en) Multiple layer semiconductor circuit module
Jeong et al. A design of X-band 40 W pulse-driven GaN HEMT power amplifier
Hettak et al. High-power broadband GaN HEMT SPST/SPDT switches based on resonance inductors and shunt-stacked transistors
EP2846351A2 (en) Radio frequency characteristics measurement jig device
JP2794905B2 (ja) マイクロ波帯ｉｃ用パッケージ
Drayton et al. Advanced monolithic packaging concepts for high performance circuits and antennas
CN114362841B (zh) 一种无源互调测试治具与无源互调测试系统
Sasaki et al. Electromagnetic interference (EMI) issues for mixed-signal system-on-package (SOP)
JP3852589B2 (ja) マイクロ波集積回路、誘電体基板
Verploegh Passive and Active Component Design and Analysis for Millimeter Wave Front Ends
JPH0227746A (ja) マイクロ波集積回路およびその製造方法
CN215008191U (zh) 一种毫米波芯片封装结构
Strauss et al. Millimeter-wave MMIC interconnects using electromagnetic field coupling
Petersson et al. A New Calibration Kit for VNA Measurements of General Microstrip Line Devices Using Gap Waveguide Technology
JP2668423B2 (ja) 高周波回路の測定装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant