CN102194512B - 存储元件、存储装置以及存储装置操作方法 - Google Patents

存储元件、存储装置以及存储装置操作方法 Download PDF

Info

Publication number
CN102194512B
CN102194512B CN201110035461.9A CN201110035461A CN102194512B CN 102194512 B CN102194512 B CN 102194512B CN 201110035461 A CN201110035461 A CN 201110035461A CN 102194512 B CN102194512 B CN 102194512B
Authority
CN
China
Prior art keywords
layer
transition metal
electrode
ion
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110035461.9A
Other languages
English (en)
Other versions
CN102194512A (zh
Inventor
大场和博
保田周一郎
水口彻也
荒谷胜久
紫牟田雅之
河内山彰
小笠原茧美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102194512A publication Critical patent/CN102194512A/zh
Application granted granted Critical
Publication of CN102194512B publication Critical patent/CN102194512B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了存储元件、存储装置以及存储装置操作方法。所述存储元件包括依次设置的第一电极、存储层和第二电极。其中，所述存储层包括离子源层和可变电阻层。所述离子源层含有铝(Al)，且含有选自由碲(Te)、硫(S)和硒(Se)组成的组中的至少一种硫族元素。所述可变电阻层设置在所述离子源层与所述第一电极之间，并且含有氧化铝，还含有具有比所述氧化铝的电阻低的电阻的过渡金属氧化物和过渡金属氧氮化物的至少一者。根据本发明的存储元件、存储装置以及存储装置操作方法，由于可变电阻层含有氧化铝且含有电阻比所述氧化铝的电阻低的过渡金属氧化物和过渡金属氧氮化物的至少一者，因而能够改善存储元件和存储装置的重复耐久性。

Description

存储元件、存储装置以及存储装置操作方法
相关申请的交叉参考
本申请包含与2010年2月9日和2010年11月24日分别向日本专利局提交的日本优先权专利申请JP 2010-026573和JP 2010-261517所公开的内容相关的主题，在此将这两项日本优先权专利申请的全部内容以引用的方式并入本文中。
技术领域
本发明涉及存储元件和存储装置以及存储装置的操作方法，上述存储元件和存储装置能够利用存储层的电特性的变化来存储信息，所述存储层包括离子源层和可变电阻层。
背景技术
在诸如计算机等信息设备中，已经开始广泛使用高速高密度动态随机存取存储器(Dynamic Random Access Memory，DRAM)来作为随机存取存储器。然而，由于与电子设备中所使用的典型逻辑电路LSI和信号处理电路相比，DRAM的制造过程复杂，因此DRAM的制造成本很高。此外，DRAM是一种在电源切断时信息会丢失的易失性存储器。因此，需要对DRAM进行频繁的刷新操作；即，必须对写入的信息(数据)进行读取、再放大以及重写。
在相关技术中，例如，已经提出了闪存、FeRAM(铁电随机存取存储器；铁电存储器)和MRAM(磁阻随机存取存储器；磁存储元件)等作为即使在电源切断时也能保存信息的非易失性存储器。这些存储器甚至在未被供电时也能长时期地保存所写入的信息。然而，这些存储器都有各自的优点和缺点。也就是说，闪存具有高集成度，但在操作速度方面存在缺点。FeRAM在更高集成度所需的微细图形加工方面具有局限性并且还在自身制造工艺上存在问题。MRAM存在着电力消耗的问题。
因此，曾提出了一种新型存储元件，这种新型存储元件特别有利于克服存储元件在微细图形加工方面的局限性。这种存储元件具有这样的结构：该结构中，包含有某种金属的离子导体夹在两个电极之间。在这种存储元件中，在上述两个电极的任意一者中含有上述离子导体中所包含的金属。结果，当向两个电极间施加电压时，电极中所含有的金属作为离子而扩散到离子导体中。因此，离子导体的例如电阻值或电容等电特性有所改变。例如，专利文献JP-T-2002-536840提出了一种利用这种特性的存储装置的示例。该文献JP-T-2002-536840中所提出的存储装置具有如下结构：该结构中，离子导体由硫族化物和金属的固溶体(solidsolution)制成。具体地，离子导体由将Ag、Cu或Zn溶解于AsS、GeS和GeSe中而得到的材料制成，并且在两个电极的任意一者中包含有Ag、Cu或Zn。
在上述文献JP-T-2002-536840所公开的结构中，由于制造工艺中的温度上升或者当长时期地保存数据时的长期热负载，因而会加速离子导体的结晶化，并会改变诸如电阻值等原始的电特性。因此，专利文献JP-A-2005-197634提出了这样的一种结构：该结构中，在离子导体与电极之间设置有由氧化钆膜制成的存储用薄膜。
然而，该文献JP-A-2005-197634中所公开的结构的擦除性能不足，并且当对很多位(bit)进行重写时，擦除状态时的电阻值趋于向更低侧移动。这样，写入状态时的电阻值与擦除状态时的电阻值之间的电阻分隔宽度不充足，并且重复耐久性也仍有改善的余地。
发明内容
鉴于上述问题，本发明期望提供具有更好的重复耐久性的存储元件和存储装置，还期望提供存储装置的操作方法。
本发明实施方式的存储元件包括依次设置的第一电极、存储层和第二电极。所述存储层包括下列构成要素(A)和(B)：(A)离子源层，所述离子源层含有铝(Al)，且含有选自由碲(Te)、硫(S)和硒(Se)组成的组中的至少一种硫族元素；(B)可变电阻层，所述可变电阻层设置在所述离子源层与所述第一电极之间，并且含有氧化铝，还含有具有比所述氧化铝的电阻低的电阻的过渡金属氧化物和过渡金属氧氮化物的至少一者。
本发明实施方式的存储装置包括：多个存储元件，每个所述存储元件包括依次设置的第一电极、存储层和第二电极；以及用于选择性地向所述多个存储元件施加电压脉冲或电流脉冲的脉冲施加部件。所述多个存储元件都是由本发明上述实施方式的存储元件构成的。
本发明实施方式的存储装置的操作方法包括如下步骤：向所述第一电极与所述第二电极间施加电压，使得在所述离子源层中，所述离子源层中所含有的铝(Al)离子和金属元素离子向所述第一电极侧移动，而在所述可变电阻层中，通过氧化铝或金属元素离子的还原反应形成传导路径，由此实现低电阻状态；以及向所述第一电极与所述第二电极间施加相反极性的电压，使得在所述离子源层中，所述离子源层中所含有的铝(Al)离子和金属元素离子向所述第二电极侧移动，而在所述可变电阻层中，铝(Al)离子通过氧化反应形成氧化铝由此实现高电阻状态，或者被还原的金属元素得以离子化然后向所述离子源层移动由此消除所述传导路径且实现高电阻状态。
在本发明实施方式的存储元件、存储装置或者存储装置的操作方法中，当向处于初始状态(高电阻状态)的存储元件施加“正方向”(例如，第一电极侧为负电位，而第二电极侧为正电位)的电压脉冲或电流脉冲时，在所述离子源层中，所述离子源层中所含有的铝(Al)离子和金属元素离子向所述第一电极侧移动。在此情况下，在所述第一电极中，通过氧化铝或金属元素离子的还原反应形成了传导路径，从而实现了低电阻状态(写入状态)。当向处于该低电阻状态的存储元件施加“负方向”(例如，第一电极侧为正电位，而第二电极侧为负电位)的电压脉冲时，在所述离子源层中，所述离子源层中所含有的铝(Al)离子和金属元素离子向所述第二电极侧移动。在此情况下，在所述可变电阻层中，铝(Al)离子通过氧化反应形成氧化铝，或者被还原的金属元素通过氧化反应而得以离子化然后溶解于所述离子源层中，从而消除了所述传导路径并增大了所述可变电阻层的电阻(实现了初始状态或擦除状态)。
虽然写入操作和擦除操作是与低电阻状态相关联或是与高电阻状态相关联可根据定义而变，但在本说明书中，将低电阻状态定义成写入状态，而将高电阻状态定义成擦除状态。
在本说明书中，由于所述可变电阻层含有氧化铝且含有具有比所述氧化铝的电阻低的电阻的过渡金属氧化物和过渡金属氧氮化物的至少一者，因此甚至当向所述存储元件施加正方向的电压脉冲或电流脉冲时，也很难有偏置电压施加至过渡金属氧化物或过渡金属氧氮化物。因此，即使在存储元件处于写入状态(低电阻状态)时，过渡金属氧化物或过渡金属氧氮化物也不会被还原，而会在第一电极上形成氧化物膜或氧氮化物膜。于是，能够防止由于重复的写入和擦除操作而在所述第一电极与所述离子源层中所含有的硫族元素之间发生不必要的氧化反应。
根据本发明实施方式的存储元件或存储装置，由于所述可变电阻层含有氧化铝且含有具有比所述氧化铝的电阻低的电阻的过渡金属氧化物和过渡金属氧氮化物的至少一者，因而能够改善存储元件或存储装置的重复耐久性。
根据本发明实施方式的存储装置的操作方法，当向所述第一电极与所述第二电极间施加电压时，在所述离子源层中，使得所述离子源层中所含有的铝(Al)离子和金属元素离子向所述第一电极侧移动，而在所述可变电阻层中，通过氧化铝或金属元素离子的还原反应形成了传导路径，由此实现低电阻状态。此外，当向所述第一电极与所述第二电极间施加相反极性的电压时，在所述离子源层中，使得所述离子源层中所含有的铝(Al)离子和金属元素离子向所述第二电极侧移动，而在所述可变电阻层中，铝(Al)离子通过氧化反应形成氧化铝由此实现了高电阻状态，或者被还原的金属元素得以离子化然后向所述离子源层移动由此消除了所述传导路径且实现了高电阻状态。因此，能够改善存储装置的重复耐久性。
附图说明
图1是示出了本发明第一实施方式的存储元件的结构的截面图。
图2是示出了图1中所示的第一层的变形方式的截面图。
图3是示出了变形例1的存储元件的结构的截面图。
图4是示出了变形例2的存储元件的结构的截面图。
图5是示出了变形例3的存储元件的结构的截面图。
图6是示出了本发明第二实施方式的存储元件的结构的截面图。
图7是示出了变形例4的存储元件的结构的截面图。
图8是示出了图7中所示的第一层的变形方式的截面图。
图9是示出了本发明第三实施方式的存储元件的结构的截面图。
图10是示出了Te-Zr膜的体积电阻率(volume resistivity)对Zr添加量的依赖关系的图。
图11是示出了本发明第四实施方式的存储元件的结构的截面图。
图12是示出了Te-Zr膜的体积电阻率对膜沉积时的氧流量的依赖关系的图。
图13是示出了利用图1所示存储元件而得到的存储单元阵列的简化结构的截面图。
图14是该存储单元阵列的平面图。
图15A～图15C示出了实施例1的结果。
图16A～图16C示出了实施例2的结果。
图17A和图17B示出了实施例3的结果。
图18A～图18C示出了比较例1的结果。
图19A和图19B示出了比较例2的结果。
图20A～图20C示出了比较例3的结果。
图21A和图21B示出了对由过渡金属氧化物制成的第一层的作用进行检测的检测结果。
图22A～图22C是实施例2的存储元件的TEM-EDX能谱图。
图23是示出了图24A～图24F所示各个元件的EDX轮廓的结果。
图24A～图24F示出了实施例2的存储元件的各个元件的EDX轮廓的结果。
图25A和图25B示出了实施例4-1的结果。
图26A和图26B示出了实施例4-2的结果。
图27A和图27B示出了实施例5-1的结果。
图28A和图28B示出了实施例6-1的结果。
图29A和图29B示出了实施例6-2的结果。
图30A和图30B示出了实施例6-3的结果。
图31A和图31B示出了实施例6-4的结果。
图32A和图32B示出了实施例6-5的结果。
图33A～图33C示出了实施例7-1的结果。
图34A～图34C示出了实施例7-2的结果。
图35A～图35C示出了实施例7-3的结果。
图36A和图36B分别示出了实施例8-1和实施例8-2的结果。
图37A和图37B分别示出了实施例8-3和实施例8-4的结果。
图38A和图38B分别示出了实施例9-1和实施例9-2的结果。
图39A～图39C示出了实施例10的结果。
图40A～图40C示出了实施例11的结果。
图41A和图41B分别示出了实施例10和实施例11的擦除特性的检测结果。
图42A～图42C示出了实施例12的结果。
图43A和图43B示出了实施例13-1的结果。
图44A和图44B示出了实施例13-2的结果。
图45A和图45B示出了实施例13-3的结果。
图46A～图46C示出了实施例14的结果。
图47A～图47C示出了实施例15的结果。
图48A～图48C示出了实施例16的结果。
图49A～图49C示出了实施例17的结果。
图50A和图50B示出了实施例18的结果。
图51A和图51B示出了比较例4的结果。
图52A～图52C分别示出了实施例18、实施例19和比较例4的结果。
图53A和图53B示出了实施例20的结果。
具体实施方式
下面，参照附图来详细说明本发明的优选实施例。按下列顺序进行说明。
1.第一实施方式(存储元件，在该存储元件中，依次层叠有由过渡金属氧化物制成的第一层和含有氧化铝作为主要组分的第二层从而形成可变电阻层，并且离子源层包括中间层和离子供给层)
2.变形例1(存储元件，在该存储元件中，可变电阻层含有处于混合状态的氧化铝和过渡金属氧化物，并且离子源层包括中间层和离子供给层)
3.变形例2(存储元件，在该存储元件中，依次层叠有由过渡金属氧化物制成的第一层和含有氧化铝作为主要组分的第二层从而形成可变电阻层，并且离子源层由单层构成)
4.变形例3(存储元件，在该存储元件中，可变电阻层含有处于混合状态的氧化铝和过渡金属氧化物，并且离子源层由单层构成)
5.第二实施方式(存储元件，在该存储元件中，依次层叠有由过渡金属氧氮化物制成的第一层和含有氧化铝作为主要组分的第二层从而形成可变电阻层，并且离子源层包括中间层和离子供给层)
6.变形例4(存储元件，在该存储元件中，第一层包括过渡金属氧化物层和过渡金属氧氮化物层)
7.第三实施方式(存储元件，在该存储元件中，在中间层中添加有过渡金属)
8.第四实施方式(存储元件，在该存储元件中，在中间层和离子供给层的至少一者中添加有氧)
9.存储装置
10.实施例
第一实施方式
图1是示出了本发明第一实施方式的存储元件1的结构的截面图。存储元件1包括依次设置的下部电极10(第一电极)、存储层20以及上部电极30(第二电极)。存储层20包括从上部电极30侧依次设置的离子源层21和可变电阻层22。
下部电极10例如设置于稍后所述(参见图13)的形成有互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)电路的硅基板41上，且用作与该CMOS电路部分的连接部。下部电极10由例如钨(W)、氮化钨(WN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)和硅化物(silicide)等用于半导体工艺中的布线材料制成。当下部电极10由例如Cu等在电场下很可能会引起离子传导的材料形成时，在由Cu等制成的下部电极10的表面上可以涂敷有例如W、WN、TiN或TaN等难以引起离子传导和热扩散的材料。
下部电极10优选由选自由钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、Ta、铬(Cr)、Mo和W组成的组中的至少一种过渡金属形成，或者由该过渡金属的氮化物形成。这是因为，稍后所述的可变电阻层22中的过渡金属氧化物(或者由过渡金属氧化物制成的第一氧化物层22A)可通过对下部电极10的表面进行氧化而容易地形成。
离子源层21起到离子供给源的作用，并且主要具有非晶结构。离子源层21含有选自由碲(Te)、硫(S)和硒(Se)组成的组中的至少一种硫族元素作为会成为阴离子的离子传导材料。此外，离子源层21含有Al作为用于在擦除时形成氧化物的元素。
另外，离子源层21含有至少一种金属元素。作为包含在离子源层21中的金属元素，例如优选使用选自由Cu、锌(Zn)、银(Ag)、镍(Ni)、钴(Co)、锰(Mn)、铁(Fe)、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo和W组成的组中的至少一种金属元素。元素Al以及上述这些金属元素中的某些元素具有会成为阳离子的离子传导材料的功能。
为了使离子源层21非晶化，离子源层21优选含有Zr作为金属元素。这是因为能够改善低电阻状态(写入状态)或高电阻状态(初始状态或擦除状态)的电阻值维持特性。在本说明书中，将低电阻状态定义成写入状态，而将高电阻状态定义成擦除状态。此外，当元素Cu与Zr结合时，元素Cu易于形成非晶结构，因此元素Cu保持了离子源层21的均匀微观结构，并且具有会成为阳离子的金属元素的功能。
视需要可以向离子源层21中添加其他元素。添加元素的示例包括镁(Mg)、锗(Ge)和硅(Si)等。元素Mg易于成为阳离子，并利用消除偏压(removal bias)而被用来形成氧化物膜，从而能够容易地实现高电阻状态。类似于Al，元素Ge在擦除时刻形成氧化物，从而使得高电阻状态(擦除状态)稳定化并且还有助于可允许的重复次数的增多。元素Si是这样的添加元素：它既能够在对存储层20进行高温热处理过程中抑制膜脱落还能改善数据保存特性，并且元素Si可以与Zr一起添加入离子源层21中。
离子源层21的这种材料的具体示例包括：具有例如组分ZrTeAl、ZrTeAlGe、CuZrTeAl、CuZrTeAlGe、CuHfTeAl、CuTiTeAl、AgZrTeAl、NiZrTeAl、CoZrTeAl、MnZrTeAl或FeZrTeAl的材料。
离子源层21中的Al含量为例如30～50at％(at％是原子百分比)。离子源层21中的Zr含量优选为7.6～26at％，离子源层21中所含有的Zr相对于硫族元素的总原子数的组分比(＝Zr(at％)/硫族元素的总原子数(at％))优选在0.2～0.74的范围内。离子源层21中的Ge含量优选为15at％以下。离子源层21中的Si含量优选在约10～45at％的范围内。根据这样的配置，各个组成元素能够最大程度地发挥出它们的作用。稍后进行详细说明。
可变电阻层22设置在离子源层21与下部电极10之间，并且可变电阻层22具有对电传导起势垒作用的功能。可变电阻层22含有氧化铝(AlOx)且含有具有比该氧化铝低的电阻的过渡金属氧化物。具体地，可变电阻层22具有这样的结构：该结构中，从下部电极10侧依次层叠有由过渡金属氧化物制成的第一层22A和具有高电阻且含有氧化铝作为主要组分的第二层22B。这样，能够改善存储元件1的重复耐久性。
可变电阻层22中所包含的过渡金属氧化物(或第一层22A)优选是具有传导性能的氧化物，并且该过渡金属氧化物不具有高绝缘特性。具体地，该过渡金属氧化物优选是选自由Ti、Zr、Hf、V、Nb、Ta、Cr、Mo和W组成的组中的至少一种过渡金属的氧化物。
可变电阻层22中所包含的氧化铝(或第二层22B)是通过在下部电极10侧的氧化反应而形成的，上述氧化反应是由离子源层21中所含有的Al离子的运动或扩散或者向下部电极10和上部电极30施加电压而引起的。虽然可变电阻层22中所包含的氧化铝(或第二层22B)是在制造存储元件1时已经形成了的，但该氧化铝在稍后说明的高电阻状态(擦除状态)下往往会生长得更大(即，厚度变大)。
第一层22A的厚度优选为1nm以上。这是因为在该厚度下能够获得良好的电阻分隔特性。另外，第一层22A优选具有这样的厚度：使得第一层22A的电阻小于第二层22B的电阻值。这是因为：如果第一层22A的厚度太大，则第一层22A具有比第二层22B的电阻高的电阻，从而会使操作特性劣化。例如在氧化钛(TiOx)的情况下，构成第一层22A的过渡金属氧化物的密度优选为4g/cm3以下。
另外，离子源层21优选具有两层结构，该两层结构中，从下部电极10侧依次层叠有中间层21A和离子供给层21B。中间层21A含有Al，还含有选自由Te、S和Se组成的组中的至少一种硫族元素。离子供给层21B具有与前述离子源层21相同的结构。也就是说，离子供给层21B含有Al和硫族元素，还含有选自由Cu、Zn、Ag、Ni、Co、Mn、Fe、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo和W组成的组中的至少一种金属元素。利用这种结构，在保持良好的重复耐久性的同时能够改善数据保存特性，并使得允许进行低电流非易失性存储操作。离子供给层21B优选含有上面提及的金属元素，并具有这样的结构：该结构中，能够抑制非必要的元素扩散及层的混合。
具体地，离子供给层21B优选含有Al和硫族元素，还含有选自由Cu、Ti、Zr和Hf组成的组中的至少一种元素。这些元素的使用能够使非晶结构稳定化从而保持矩阵结构，其结果是，改善了写入和擦除操作的可靠性。在这些元素中，当元素Cu与Zr结合时，元素Cu易于形成非晶结构并且具有能够维持离子供给层21B的均匀微观结构的功能。
另外，视需要，离子供给层21B可含有诸如Ge、Si或Mg等其他添加元素。
优选的是，中间层21A中的Al含量与硫族元素含量之比(Al浓度)小于离子供给层21B中的Al含量与硫族元素含量之比(Al浓度)。因为考虑到中间层21A中的Al是由相对于离子供给层21B的浓度梯度引起的扩散而产生的，所以例如可以认为该Al含量小于Al2Te3的理想配比组分。因此，可以认为中间层21A中的大部分Al以离子状态存在。所施加的电压被有效地用于驱动这些离子，从而能改善上述数据保存特性，并使得能够进行低电流非易失性存储操作。
与下部电极10一样，上部电极30由已知半导体工艺中所使用的布线材料予以形成。
在本实施方式的存储元件1中，当通过下部电极10和上部电极30从电源(脉冲施加部件)(未图示)施加电压脉冲或电流脉冲时，通过氧化铝或者离子源层21(具体地，离子供给层21B)中所包含的金属元素离子的氧化还原反应来改变存储层20的电特性(例如，电阻值)。因此，存储(写入、擦除及读取)了信息。下面详细说明存储元件1的操作。
首先，例如向存储元件1施加正电压，使得上部电极30处于正电位侧而下部电极10处于负电位侧。以此方式，离子源层21中的Al离子向下部电极10侧移动，并且在过渡金属氧化物层22A上含有氧化铝作为主要组分的第二层22B发生了还原反应，从而实现低电阻状态(写入状态)。
此外，离子源层21中所含有的金属元素被离子化，这些金属离子移动并扩散到可变电阻层22中且在下部电极10侧被还原。结果，在下部电极10与存储层20之间的界面处形成了被还原成金属状态或者比第二层22B的电阻低的电阻状态的传导路径。或者，被离子化的金属元素留在可变电阻层22中并形成杂质能级，且在可变电阻层22中形成传导路径。因此，存储层20的电阻值减小并且从初始状态的高电阻状态变为低电阻状态。
然后，即使在去除上述正电压以使得没有向存储元件1施加电压时，也能保持上述低电阻状态。因此，信息被写入。当将存储元件1应用于仅可写入一次的存储装置(该存储装置被称作可编程只读存储器(Programmable Read Only Memory，PROM))时，仅通过上述记录过程来完成信息的记录。
另一方面，当将存储元件1应用于可擦除存储装置，亦即随机存取存储器(Random Access Memory，RAM)或电可擦除可编程只读存储器(Electrically Erasable and Programmable Read Only Memory，EEPROM)等时，擦除过程是必需的。在该擦除过程中，例如可向存储元件1施加负电压，使得上部电极30处于负电位侧而下部电极10处于正电位侧。以此方式，离子源层21中的Al离子朝着上部电极30侧移动，并且Al离子通过氧化反应在第一层22A上形成含有氧化铝作为主要组分的第二层22B，从而实现了高电阻状态(擦除状态)。
此外，处于还原状态且在存储层20中形成了传导路径的金属元素通过氧化反应而被离子化，并溶解于离子源层21中或者与Te等结合，从而使电阻状态变为更高电阻状态。以此方式，由金属元素形成的传导路径消失或减少，因而电阻值增大。或者，离子源层21中所存在的例如Ge等添加元素在下部电极10上形成氧化物膜，从而电阻状态变为高电阻状态。
随后，即使当去除上述负电压而使得没有向存储元件1施加电压时，也能维持上述高电阻状态。于是，能够擦除所写入的信息。通过重复上述步骤，能够重复进行向存储元件1中写入信息以及从存储元件1中擦除所写入的信息的操作。
例如，当高电阻状态与信息“0”相关联而低电阻状态与信息“1”相关联时，在通过施加正电压而记录信息的过程中能够将信息从“0”变为“1”，并且在通过施加负电压而擦除信息的过程中能够将信息从“1”变为“0”。
为了解调所记录的数据，优选的是，初始电阻值与记录后的电阻值之比很大。然而，如果可变电阻层的电阻值太高，就难以写入信息，也就是说，难以实现低电阻状态，并且因此写入阈值电压变得太高。因此，将初始电阻值调整为1GΩ以下。可变电阻层22的电阻值例如能够通过该可变电阻层22的厚度和该可变电阻层22中的氧含量等来予以控制。
在上述说明中，将写入操作定义为将电阻状态变成低电阻状态“1”的操作，并将擦除操作定义为将电阻状态变成高电阻状态“0”的操作。相反，也可把将电阻状态从高电阻状态“1”变成低电阻状态“0”的操作定义成擦除操作。在此情况下，可以将上述说明中的写入操作和擦除操作互换。
在本说明书中，由于在可变电阻层22具有的结构中从下部电极10侧依次层叠有由过渡金属氧化物制成的第一层22A和含有氧化铝作为主要组分的第二层22B，因而，即使当向存储元件施加上述正电压时，也很难有偏置电压施加到第一层22A上。因此，即使当存储元件处于写入状态(低电阻状态)时，第一层22A也不会被还原而是在下部电极10上形成氧化物膜。于是，能够抑制响应于重复的写入和擦除操作而在下部电极10与离子源层21所含的硫族元素之间发生不需要的氧化反应。
也就是说，当在由诸如W或Ti等金属材料制成的下部电极10上未设置第一层22A，而将离子源层21或中间层21A形成得与下部电极10接触时，能得到良好的操作特性和良好的数据保存特性。也就是说，当重复操作的次数为10～100时，可以明确地实现高电阻状态和低电阻状态。然而，当重复操作的次数进一步增大时，主要会在擦除操作中出现错误，并且电阻状态难以返回至高电阻状态，从而使元件特性劣化。这被认为是归因于如下事实：除了上述的氧化还原反应以外，还会出现下部电极10与中间层21A或离子源层21所含的硫族元素发生反应时的氧化反应。在本实施方式中，因为由过渡金属氧化物制成的第一层22A设置在下部电极10上，因而抑制了不必要的使下部电极10与硫族元素化合的氧化反应，改善了重复可靠性，并延长了存储器的寿命。
另外，当可变电阻层22具有由第一层22A和第二层22B构成的两层结构，并且离子源层21具有由中间层21A和离子供给层21B构成的两层结构时，在保持良好的重复耐久性的同时能够改善数据保存特性。尽管其原因不是很明确，但这被认为是归因于下面的事实。
当通过写入操作实现低电阻状态时，在下部电极10的界面附近发生还原反应。具体地，含有氧化铝作为主要组分的第二层22B被还原，并且Al离子移动至离子源层21中且在下部电极10的界面附近被还原，从而形成金属状的Al。当停止写入偏置电压以实现数据保存状态时，该Al金属易于被氧化，并且在该Al金属与氧结合时能够实现高电阻状态。这被认为是低电阻状态的数据保存错误。另一方面，中间层21A中的大量的硫族元素非常容易与Al金属反应，并且即使在产生Al金属时，因为所产生的Al金属会随即与硫族元素发生反应，因而实现了高电阻状态。于是，几乎不会出现数据保存错误，并且能改善数据保存特性。
也就是说，如上所述，中间层21A中的Al含量与硫族元素含量之比(Al浓度)优选小于离子供给层21B中的Al含量与硫族元素含量之比(Al浓度)。因此，当去除写入偏置电压时，在写入操作时由Al离子的还原反应所产生的Al金属再次变成氧化铝，并且该氧化铝不会增加元件电阻，而是会溶解于能够溶解Al的中间层21A中。因此，电阻不会增大，并且能够得到良好的数据保存特性。
另外，对于擦除操作，虽然在中间层21A中含有离子化的Al，但Al离子也能够在含有大量硫族元素的中间层21A中轻松地移动。因此，通过擦除偏压能够容易地提供Al离子，并且改善了擦除特性。结果，可以认为低电阻状态与高电阻状态之间的电阻分隔宽度变宽了。
除此之外，因为离子源层21具有由中间层21A和离子供给层21B构成的两层结构，所以还能够改善在低电流、高速度下的数据保存特性。
也就是说，当存储元件1与晶体管结合从而形成非易失性存储单元时，为了增大利用高技术半导体工艺的存储单元的容量，必须实现存储元件1和晶体管的微细化。由于驱动电流随着晶体管尺寸的微细化而降低，因此为了实现高容量和低电力消耗的非易失性存储器，需要改善在用低电流进行重写的状态下的数据保存特性。此外，为了实现能够进行高速重写操作的高容量非易失性存储器，需要具有这样的数据保存特性：其能够在微细化晶体管的低电流下以及在利用纳秒级的短脉冲的高速下保持重写电阻状态。
然而，在相关技术中，由于通过较低的重写能量实现的低电阻记录状态和高电阻记录状态很可能受到热干扰的影响，这就存在随着电流减少且重写速度增大而难以保存数据的问题。
当在电流驱动力较低的晶体管的低电流下写入数据时，由于低电阻状态的电阻值增大，因而电阻值的保持特性是低电流操作的关键因素。在本实施方式的存储元件1中，如上所述，数据保存特性有所改善，并以可以实现更高电阻值的数据保存。因此，低电流非易失性存储操作是可以实现的。
另外，在本实施方式中，如上所述，离子源层21除了含有Al以外优选还含有Zr、Cu、Ge等。原因如下。
当离子源层21中含有Zr时，特别是当Zr与Al和Cu共同存在时，易于使非晶结构稳定化。即使当Al和Cu的离子例如在写入操作时从离子源层21移走时，也易于保持非晶结构并能维持离子源层21的矩阵结构。例如，通过写入偏压来使Al和Cu的离子移动，从而改变离子源层21的组分，并且这些元素的组分比减小。然而，由于即使在该组分比变化时也会因Zr的存在而稳定地保持着非晶结构，因而能够抑制离子不必要的移动或扩散。于是，能够改善写入状态保持特性。
关于在擦除时的高电阻状态的保持，在呈金属状态或接近于金属状态的Al或者Cu的传导路径被氧化从而形成氧化物或者与诸如S、Se和Te等硫族元素的化合物的状态下，当传导路径包含Zr且因而离子源层21具有稳定的非晶结构时，就抑制了不必要的离子扩散。因此，在未施加擦除偏置电压的保持状态下不可能出现由于热等原因而使得不必要的离子再次从离子源层21扩散。也不可能出现使得处于高电阻状态的氧化物或硫族化物再次被还原从而实现低电阻状态。因此，即使长期地或者在高于室温的高温状态下保存数据的情况下也能保持高电阻状态。
另外，由于离子源层21含有Al，因此当在擦除操作期间向存储元件1施加负电压，例如使得上部电极30处于负电位侧而下部电极10处于正电位侧时，通过Al离子的氧化反应在第一层22A上形成含有氧化铝作为主要组分的第二层22B，从而使高电阻状态(擦除状态)稳定化。另外，从第二层22B的自身再生的角度看，元素Al有助于增加可允许的重复操作次数。除了包含Al之外，也可以包含具有相同功能的诸如Ge等其他元素。
鉴于上述说明，当离子源层21中含有Zr、Al、Cu和Ge等时，与相关技术中的存储元件相比，改善了宽范围的电阻值保持特性和高速写入/擦除操作特性，并且还增加了可允许的重复操作次数。另外，在将电阻状态从低电阻状态变为高电阻状态时通过调节擦除电压，来形成位于高电阻状态与低电阻状态之间的中间状态，该中间状态能够被稳定地保持。于是，除了二值存储之外还能够实现多值存储。
同时，依赖于Zr、Cu、Al和Ge的组分比，与存储操作相关的重要特性(包括施加这种电压的写入/擦除操作的特性、电阻值保持特性以及可允许的重复操作次数等)会发生变化。
例如，如果Zr含量太大，则离子源层21的电阻值就会过度下降，从而无法向离子源层21施加有效电压。因此，特别是难以进行擦除操作，并且擦除阈值电压会随着Zr的组分比而升高。此外，如果Zr含量进一步增大，则难以进行写入操作(即，难以实现低电阻状态)。另一方面，如果Zr的组分比太小，则会减弱如上所述的对宽范围电阻值保持特性的改善效果。因此，离子源层21中Zr的组分比优选为7.5at％以上，且更加优选为26at％以下。
当向离子源层21中添加适量的Cu时，元素Cu促进了离子源层21的非晶化。然而，如果Cu含量过大，则由于金属状态的Cu在含有硫族元素的离子源层21中的稳定性不足，因此元素Cu可能使所写入数据的保存特性变劣或者会对高速写入操作产生不利影响。另一方面，Zr和Cu的结合具有这样的效果：易于形成非晶结构，并且能够保持离子源层21的均匀微观结构。于是，因为防止了由于重复操作而导致的离子源层21中的材料组分变得不均匀，所以增加了可允许的重复操作次数并且还改善了数据保存特性。当在上述范围内含有足量的Zr时，由于非晶结构是稳定的，因此不会对所写入数据的保存特性产生影响。
另外，如果Al含量太大，则Al离子能够容易地移动，通过对Al离子进行的还原易于实现写入状态。由于处于金属状态的Al在固体硫族化物电解质中的稳定性低，因而写入状态(低电阻状态)的保持特性会下降。另一方面，如果Al的组分比太小，则对擦除操作自身以及高电阻状态下的数据保存特性的改善效果变差，并且可允许的重复操作次数减少。因此，Al的组分比优选为30at％以上，并且更加优选为50at％以下。
虽然Ge不一定是必须含有的，但当Ge含量太大时所写入数据的保存特性会劣化，因此，Ge的组分比优选为15at％以下。
虽然Si不一定是必须含有的，但如果Si的组分比太小则不能得到防止存储层20的膜脱落的效果，而如果Si的组分比太大则不能得到良好的存储操作特性。因此，离子源层21中Si的组分比优选在10～45at％的范围内。
下面，说明本实施方式的存储元件1的制造方法。
首先，在形成有CMOS电路(其由选择晶体管等构成)的基板上形成例如由氮化钛(TiN)制成的下部电极10这样的柱塞。
然后，在下部电极10的上表面上形成过渡金属材料膜，该过渡金属材料膜由选自由Ti、Zr、Hf、V、Nb、Ta、Cr、Mo和W组成的组中的至少一种过渡金属或该过渡金属的氮化物制成，并对该过渡金属材料膜并且对下部电极10表面上的至少过渡金属材料膜进行氧化，从而形成第一层22A。
具体地，例如通过溅射方法在例如由TiN制成的下部电极10的上表面上形成厚度为1.0nm的Ti膜，作为过渡金属材料膜。接着，利用氧等离子体对该Ti膜进行氧化，形成由TiOx制成的第一层22A。这时，由于Ti膜的厚度非常小，因而随着对Ti膜的氧化还可能进行了对下部电极10表面的氧化。
或者，可在例如由TiN制成的下部电极10的上表面上形成作为过渡金属材料膜的氮化锆(ZrN)膜，并且可以对该ZrN膜进行氧化。此时，由于该ZrN膜的厚度非常小，因而对该ZrN膜进行氧化从而生成了氧化锆(ZrOx)，并且还对下部电极10的表面进行氧化从而形成了TiOx。因此，如图2所示，例如，形成了由ZrOx层22A1和TiOx层22A2构成的第一层22A。在此情况下，对ZrN膜进行充分氧化是很重要的，并且作为结果，形成了TiOx。
随后，通过例如溅射方法形成由Te制成的厚度为4nm的中间层21A。接着，形成厚度为60nm的由CuZrTeAlGe(Cu：11at％；Zr：11at％；Te：30at％；Al：40at％；Ge：8at％)制成的离子供给层21B。于是，形成了具有由中间层21A和离子供给层21B构成的两层结构的离子源层21。此时，在存储层20中，离子供给层21B中所含有的Al扩散到中间层21A中从而与由TiOx制成的第一层22A中过剩的氧结合或者与进入到其他膜中的氧结合，从而在第一层22A上形成了由AlOx制成的第二层22B。
可以通过在形成第一层22A之后形成作为Al源的Al膜并且对该Al膜进行氧化来形成由AlOx制成的第二层22B。然而，如上所述，因为在离子供给层21B中已包含了用作第二层22B的Al源的Al元素，所以在不用引入第二层22B的沉积工艺的情况下就能够容易地形成包括第二层22B的存储层20。可通过对构成第一层22A的TiOx的等离子体氧化条件(O2氛围气压及输入电力)进行控制来控制第二层22B的厚度。
在形成离子源层21和可变电阻层22之后，在离子源层21上形成例如由W制成的上部电极30。于是，形成了下部电极10、存储层20和上部电极30的层叠膜。
在形成上述层叠膜之后，通过等离子体蚀刻等方法对该层叠膜中的可变电阻层22、离子源层21和上部电极30进行图形化。除了等离子体蚀刻之外，也可利用诸如离子研磨(ion milling)或反应离子蚀刻(ReactiveIon Etching，RIE)等其他蚀刻方法来进行图形化。此外，对上部电极30的表面进行蚀刻，使上部电极30的用于与外部电路(其用于施加中间电位(Vdd/2))相连接的接触部露出。
在对上述层叠膜进行图形化之后，形成厚度为200nm的布线层(例如由Al制成)(未图示)，该布线层与上部电极30的接触部相连接。然后，例如在真空热处理炉中以300℃温度对该层叠膜进行两个小时的热处理。通过这样做，可以制造出图1所示的存储元件1。
在上述制造方法中，是在形成第一层22A的步骤中形成Ti膜之后，使用氧等离子体对该Ti膜进行氧化从而形成由TiOx制成的第一层22A。然而，第一层22A也可通过如下方式来形成：通过逆溅射(reversesputtering)或研磨等方法，将例如由TiN制成的下部电极10表面上的自然氧化物膜或者来源于下部电极10形成过程中的清洗步骤的膜除去，然后对下部电极10的表面进行等离子体氧化。
如上所述，在本实施方式中，可变电阻层21具有这样的结构：从下部电极10侧依次层叠有由过渡金属氧化物制成的第一层22A和含有氧化铝作为主要组分的第二层22B。因此，能够防止响应于重复写入和擦除操作而在下部电极10与离子源层21所含的硫族元素之间发生不必要的氧化反应，能够改善重复耐久性并且能够延长存储器的寿命。因此，能够减小擦除状态的电阻值变化，并且在多位(multi-bit)存储阵列中能够得到具有足够大的电阻分隔宽度的良好特性。
另外，因为离子源层21具有由中间层21A和离子供给层21B构成的两层结构，所以在维持良好重复耐久性的同时能够改善数据保存特性，并允许进行低电流非易失性存储操作。因此，即使在晶体管的电流驱动力随着晶体管的微细化而减小的情况下，也能够保持信息并能够实现高密度且小型化的存储装置。
此外，由于离子源层21含有Zr、Al、Cu和Ge等，因而数据保存特性是优异的。另外，下部电极10、可变电阻层22、离子源层21和上部电极30任何一者能够由可溅射用的材料制成，并能简化制造工序。也就是说，可以使用由适于各层材料的组分制成的靶材依次进行溅射。另外，在同一溅射装置中通过更换靶材来连续地进行沉积。
变形例1
在上述实施方式中，已经说明了这种情况：可变电阻层22具有从下部电极10侧依次层叠有由过渡金属氧化物制成的第一层22A和含有氧化铝作为主要组分的第二层22B的结构。然而，如图3所示，可变电阻层22可具有以混合状态含有氧化铝和过渡金属氧化物的单层结构。
在此情况下，例如当向存储元件1施加正电压，使得上部电极30处于正电位侧而下部电极10处于负电位侧时，在离子源层21中，离子源层21所含的Al离子和金属元素离子向下部电极10侧移动。在此情况下，在下部电极10上，通过氧化铝或金属元素离子的还原反应形成传导路径，由此实现低电阻状态(写入状态)。例如当向处于低电阻状态的存储元件1施加负电压，使得上部电极30处于负电位侧而下部电极10处于正电位侧时，在离子源层21中，离子源层21所含的Al离子和金属元素离子向上部电极30侧移动。在此情况下，在下部电极10上，Al离子通过氧化反应形成氧化铝，或者处于还原状态的金属元素通过氧化反应而被离子化从而溶解于离子源层21中，从而使传导路径消失并实现了高电阻状态(擦除状态)。
在本示例中，由于可变电阻层22含有处于混合状态的氧化铝以及具有比该氧化铝低的电阻的过渡金属氧化物，因而即便在向存储元件施加上述正电压时，也难以有偏置电压施加到过渡金属氧化物上。因此，即使当存储元件处于写入状态(低电阻状态)时，过渡金属氧化物也不会被还原，而是在下部电极10上形成氧化物膜。因此，能够防止响应于重复写入和擦除操作而在下部电极10与离子源层21所包含的硫族元素之间发生不必要的氧化反应。
变形例2
在上述实施方式中，已经说明了这种情况：离子源层21具有由中间层21A和离子供给层21B构成的两层结构。然而，离子源层21不是必须具有中间层21A，而是也可以如图4所示具有仅由离子供给层21B构成的单层结构。
变形例3
另外，如图5所示，可变电阻层22可以是以混合状态包含有氧化铝和过渡金属氧化物的单层，并且离子源层21可以是仅由离子供给层21B构成的单层。
第二实施方式
图6示出了本发明第二实施方式的存储元件1的截面结构。该存储元件1除了可变电阻层22的第一层22A是由过渡金属氧氮化物制成以外，具有与第一实施方式相同的结构、操作和效果，并且该存储元件1可以类似于第一实施方式而被制造出来。因此，用相同的附图标记表示相应的构件。
构成第一层22A的过渡金属氧化物优选是具有传导性能且不具有高绝缘性能的氧氮化物。具体地，该过渡金属氧化物优选为选自由Ti、Zr、Hf、V、Nb、Ta、Cr、Mo和W组成的组中的至少一种过渡金属的氧化物。
因为由过渡金属氧氮化物制成的第一层22A含有氮(N)但不含有过剩的氧(O)，所以第一层22A的电阻低。此外，如第一实施方式所述，当离子供给层21B中所含的Al扩散到中间层21A中从而与第一层22A中过剩的氧结合或者与进入其他记录膜中的氧结合时，形成了由氧化铝制成的第二层22B。于是，因为第一层22A中未含有过剩的氧，所以抑制了氧化铝的生成，并且第二层22B的厚度减小。因为这些事实，使得施加到第一层22A和第二层22B上的那部分电压减小，而施加到离子供给层21B和中间层21A上的电压增大，从而使离子易于移动和扩散。于是，能够降低阈值电压，并且存储元件1能够适用于低电流操作。该操作电流可由第一层22A中的氮含量来控制。
变形例1～3也适用于第二实施方式。也就是说，如图3所示，可变电阻层22可具有以混合状态含有氧化铝和过渡金属氧氮化物的单层结构。另外，离子源层21不是必须具有中间层21A，而是可以如图4所示具有仅由离子供给层21B构成的单层结构。此外，如图5所示，可变电阻层22可以是以混合状态含有氧化铝和过渡金属氧氮化物的单层，并且离子源层21可以是仅由离子供给层21B构成的单层。
变形例4
第一实施方式已经对第一层22A由过渡金属氧化物制成的情况进行了说明，并且第二实施方式已经对第一层22A由过渡金属氧氮化物制成的情况进行了说明。然而，如图7所示，第一层22A可包含过渡金属氧化物层22A3和过渡金属氧氮化物层22A4。
也就是说，例如，类似于第一实施方式，当在例如由TiN制成的下部电极10的上表面上形成作为过渡金属材料膜的Ti膜，并通过氧等离子体对该Ti膜进行氧化时，通过对该Ti膜和/或下部电极10的表面进行的氧化来形成由TiOx制成的过渡金属氧化物层22A3。因为TiN的氧化没有完全完成，因而在过渡金属氧化物层22A3下方就可能形成有由钛氧氮化物(TiON)制成的过渡金属氧氮化物层22A4。这同样适于对由TiN制成的下部电极10的表面直接进行等离子体氧化的情况。
此外，当在例如由TiN制成的下部电极10的上表面上形成作为过渡金属材料膜的ZrN膜，并对该ZrN膜进行氧化时，就存在如图8所示的可能性，即依次形成：由通过ZrN膜的氧化而形成的ZrOx制成的过渡金属氧化物层22A3、由因ZrN的未完全氧化而生成的锆氧氮化物(ZrON)制成的过渡金属氧氮化物层22A4、由通过下部电极10表面的氧化而形成的TiOx制成的过渡金属氧氮化物层22A3、以及由因TiN的未完全氧化而生成的TiON制成的过渡金属氧氮化物层22A4。因为ZrN膜的厚度非常小，所以有可能不会形成由ZrON制成的过渡金属氧氮化物层22A4。
变形例1～3也适用于变形例4。也就是说，如图3所示，可变电阻层22可具有以混合状态含有氧化铝、过渡金属氧化物和过渡金属氧氮化物的单层结构。另外，离子源层21不是必须具有中间层21A，而是可以如图4所示具有仅由离子供给层21B构成的单层结构。此外，如图5所示，可变电阻层22可以是以混合状态含有氧化铝、过渡金属氧化物和过渡金属氧氮化物的单层结构，并且离子源层21可以是仅由离子供给层21B构成的单层。
第三实施方式
图9示出了本发明第三实施方式的存储元件1的截面结构。该存储元件1除了在离子源层21的中间层21A中添加有诸如Zr等过渡金属以外，具有与第一或第二实施方式相同的结构、操作和效果，并且该存储元件1可类似于第一或第二实施方式而被制造出来。因此，用相同的附图标记表示相应的构件。
由于中间层21A含有例如Zr作为添加元素，因而中间层21A具有比离子供给层21B的电阻高的电阻。因此，能够容易地向中间层21A施加电压，并且存储元件1能够在低电流下轻松地工作。此外，当向存储元件1施加电压时，离子能够更有效地移动，并且能进行可靠的写入和擦除操作。于是，降低了操作错误，并改善了电阻变化。
图10示出了通过对将Zr掺杂到单质Te中所形成的膜的表面电阻(sheet resistance)进行测量而得到的体积电阻率的计算结果。从图10可以理解，Te-Zr膜的电阻率随着Zr含量从0％(纯Te)增大而增大，并且在Zr含量为约7％时达到最大值，且在更高Zr含量处会减小。据此，可以理解的是，通过在中间层21A中添加几个百分比的Zr能够增大中间层21A的电阻率。
除了Zr以外，诸如Cu、Cr、Mn、Ti或Hf等其他过渡金属类似于Zr也同样具有能够增大中间层21A的电阻的效果。也就是说，中间层21A优选含有Al和硫族元素，且含有选自由Zr、Cu、Cr、Mn、Ti和Hf组成的组中的至少一种过渡金属。
如上所述，在本实施方式中，由于中间层21A含有选自由Zr、Cu、Cr、Mn、Ti和Hf组成的组中的至少一种过渡金属使得中间层21A的电阻高于离子供给层21B的电阻，因而在写入和擦除操作时能够加速离子的运动，能够稳定存储操作并能够改善写入和擦除操状态的电阻分布。
变形例1、第二实施方式和变形例4也适用于本实施方式。也就是说，可变电阻层22可具有以混合状态含有氧化铝、过渡金属氧化物和过渡金属氧氮化物的单层结构。
第四实施方式
图11示出了本发明第四实施方式的存储元件1的截面结构。该存储元件1除了在离子源层21的中间层21A和离子供给层21B的至少一者中添加有氧(O)以外，具有与第一～第三实施方式相同的结构、操作和效果，并且该存储元件1可类似于第一～第三实施方式而被制造出来。因此，用相同的附图标记表示相应的构件。
由于离子供给层21B含有氧(O)作为添加元素，因而离子供给层21B的电阻率增大。因此，在写入操作时，施加至离子供给层21B中的金属离子上的那部分气压增大，使得金属离子能够更容易地移动，并能更稳定地形成传导路径。因此，改善了所写入数据的保存特性。可通过沉积过程中的氧(O2)流量来控制离子供给层21B的电阻率，并且离子供给层21B的电阻率随着氧(O2)引入量的增加而增大。
另一方面，由于中间层21A含有氧(O)作为添加元素，因而中间层21A的电阻率增大。因此，在擦除操作时，施加至中间层21A上的电压增大，使得金属离子能够更容易返回至离子供给层21B。除此之外，还很可能发生这样的反应：该反应中，传导路径的金属元素被离子化从而溶解于离子源层21中或者与碲(Te)等结合，以便实现更高电阻状态。于是，改善了擦除特性。
从上面可以看出，由于中间层21A和离子供给层21B均含有氧(O)作为添加元素，因而所写入数据的保存特性和擦除特性都得以改善，所以相比于其中写入和擦除特性处于此消彼长关系的相关技术来说提供了更良好的特性。于是，能够进一步改善多位存储阵列中的电阻分隔宽度。
图12示出了在沉积过程中氧(O2)流量为0cc和5cc的情况下，通过对将Zr掺杂到单质Te中所形成的膜的表面电阻进行测量而得到的体积电阻率的计算结果。在图12中，诸如电力和沉积时间等沉积条件是固定的。从图12可以理解，在沉积过程中氧(O2)流量为5cc的情况下Te-Zr膜的电阻率高于氧(O2)流量为0cc情况下的电阻率。据此，可以理解的是，通过在中间层21A中添加Zr和氧(O)能够将中间层21A的电阻率增大至适当值。
当除了Zr以外将诸如Cu、Ti或Hf等其他过渡金属与氧(O)一起添加时，类似于Zr也能够得到让中间层21A的电阻适当增大的效果。也就是说，中间层21A优选含有Al和硫族元素，并且还含有氧(O)以及选自由Cu、Ti、Zr和Hf组成的组中的至少一种过渡金属。
此外，在图12中，即使当Zr含量为0％(纯Te)时，在沉积过程中氧(O2)流量为5cc的情况下得到的电阻也高于氧(O2)流量为0cc的情况下得到的电阻。于是，可以理解的是，通过在中间层21A中仅添加氧(O)而不添加过渡元素就能增大中间层21A的电阻。在此情况下，中间层21A优选含有Al和硫族元素，并且还含有氧(O)作为添加元素。
在任一种上述情况中，中间层21A优选具有比离子供给层21B高的电阻。这样，能够容易地向中间层21A施加电压，并且存储元件1能够轻松地在低电流下工作。另外，当向存储元件1施加电压时，离子能够更有效地移动，并且能进行可靠的写入和擦除操作。于是，降低了操作错误，并改善了电阻变化。
鉴于上述说明，在本实施方式中，在离子源层21的中间层21A和离子供给层21B的至少一者中添加有氧(O)从而增大了该至少一者的电阻率。因此，能够通过在离子供给层21B中所添加的氧的效果来改善所写入数据的保存特性，或者通过在中间层21A中所添加的氧的效果来改善擦除特性。因此，能够改善多位存储阵列中的电阻分隔宽度。
变形例1、第二实施方式和变形例4也适用于本实施方式。也就是说，可变电阻层22可具有以混合状态含有氧化铝、过渡金属氧化物和过渡金属氧氮化物的单层结构。
存储装置
可以通过例如以阵列形式或以矩阵形式布置多个存储元件1来构造出存储装置(存储器)。在此情况下，视需要，可通过将元件选择用MOS晶体管或将二级管连接至各存储元件1来构造出存储单元，并且该存储单元可通过布线与读出放大器、地址解码器、写入/擦除/读取电路等连接。
图13和图14示出了以矩阵形式布置有多个存储元件1的存储装置(存储单元阵列2)的实例，其中，图13示出了截面结构，图14示出了平面结构。在存储单元阵列2中，与各存储元件1的下部电极10连接的布线以及与上部电极30连接的布线相互交叉地设置着，并且各个存储元件1例如被布置在这些布线的交叉点附近。
存储元件1共用可变电阻层22、离子源层21和上部电极30这些层中的每一层。也就是说，可变电阻层22、离子源层21和上部电极30每一者都由各存储元件1所共用的共用层(同一层)配置而成。上部电极30用作相邻单元所共用的公共电极。
另一方面，为各存储单元单独设置的下部电极10在相邻单元之间是电隔离的，并且各存储单元的存储元件1被规定为处于与各下部电极10相对应的位置处。下部电极10连接至相应的单元选择用MOS晶体管Tr，并且各个存储元件1设置在单元选择用MOS晶体管Tr的上方。
该MOS晶体管Tr包括源极区域/漏极区域43和栅极电极44。该源极区域/漏极区域43形成在半导体基板41中的被元件隔离层42隔开的区域中。在栅极电极44的壁面上形成有侧壁绝缘层。栅极电极44兼用作字线(word line)WL，该字线WL是存储元件1的一种地址线。MOS晶体管Tr的源极区域/漏极区域43中的其中一个区域与存储元件1的下部电极10通过柱塞层45、金属布线层46和柱塞层47而电连接。MOS晶体管Tr的源极区域/漏极区域43中的另一个区域通过柱塞层45而连接至金属布线层46。金属布线层46连接至位线(bit line)BL(参见图14)，该位线BL是存储元件1的另一种地址线。在图14中，MOS晶体管Tr的有源区域48由点划线表示，并且接触部51与存储元件1的下部电极10相连接，而接触部52与位线BL相连接。
在存储单元阵列2中，在通过字线WL使MOS晶体管Tr的栅极处于接通状态的状态下，当向位线BL施加电压时，该电压通过MOS晶体管Tr的源极/漏极而被施加到所选的存储单元的下部电极10上。这里，当施加到下部电极10上的电压的极性相对于上部电极30(公共电极)的电位而言为负电位时，如上所述，存储元件1的电阻值转变为低电阻状态。于是，信息被写入所选的存储单元中。接着，当将相对于上部电极30(公共电极)的电位而言为正电位的电压施加至下部电极10时，存储元件1的电阻值再转变为高电阻状态。于是，写入到所选的存储单元中的信息被擦除。为了读取所写入的信息，通过MOS晶体管Tr来选择存储单元，并且向所选的存储单元施加预定的电压或电流。利用连接在位线BL或上部电极30(公共电极)前面的读出放大器(sense amplifier)等来检测根据存储元件1的电阻状态的不同而不同的电流或电压。将施加至所选的存储单元的上述电压或电流控制为小于存储元件1的电阻状态发生转变时的阈值电压。
本实施方式的存储装置可适用于各种各样的如上所述的存储装置。例如，本实施方式的存储装置能够适用于任何类型的存储器，例如仅可写入一次的PROM(Programmable Read Only Memory，可编程只读存储器)、电可擦除的EEPROM(Erasable Programmable Read Only Memory，可擦除可编程只读存储器)、或者能够高速地写入、擦除和读取信息的所谓RAM等。
实施例
下面，将对本发明的具体实施例进行说明。
实施例1
以与第一实施方式相同的方式制造出具有存储元件1的存储单元阵列。首先，通过溅射法在CMOS电路(在该CMOS电路上形成有由TiN制成的下部电极10这样的柱塞)上形成厚度为1nm的Ti膜。然后，通过等离子体氧化对该Ti膜进行氧化，从而形成由TiOx制成的第一层22A。
接着，形成厚度为4nm的由Te制成的中间层21A，然后形成厚度为60nm的由CuZrTeAlGe(Cu：11at％；Zr：11at％；Te：30at％；Al：40at％；Ge：8at％)制成的离子供给层21B。随后，形成厚度为50nm的由W制成的上部电极30。本实施例的工序可概括如下。
TiN/Ti(1nm)/等离子体氧化/Te(4nm)/CuZrTeAlGe(60nm)/W(50nm)
在形成了下部电极10、存储层20和上部电极30的层叠膜之后，对该层叠膜进行图形化使得可变电阻层22、离子源层21和上部电极30留在存储单元阵列部中。另外，在上部电极30的表面上进行蚀刻从而使上部电极30的用于与外部电路(其用于施加中间电位(Vdd/2))连接的接触部露出。
在对上述层叠膜进行图形化之后，形成厚度为200nm的例如由Al制成的布线层(未图示)，且该布线层与上部电极30的接触部连接。接着，在真空热处理炉中以300℃温度对该层叠膜进行2小时的热处理。这样，制造出具有图1所示的存储元件1的存储单元阵列。
对所获得的实施例1的存储单元阵列的重复重写特性进行检测。在该检测过程中，将电压Vw为3V、电流为约100μA且脉冲宽度为10ns的脉冲用作写入脉冲，并将电压Ve为2V、电流为约100μA且脉冲宽度为10ns的脉冲用作擦除脉冲，并且利用上述这些脉冲重复进行105次以上的重写操作。该检测的结果如图15B所示。另外，当电流为50μA时对同样的重复重写特性进行检测。该检测的结果如图15C所示。
从图15B和图15C可理解的是，得到了良好的存储操作：该存储操作中，低电阻状态的电阻值和高电阻状态的电阻值具有一位数(one digit)以上量级的差别。
接着，对4千位(4-kbit)存储单元阵列在重复1000次之后的累积频率分布以及在130℃温度下进行了2小时的数据保存加速试验之后的累积频率分布进行检测。检测的结果如图15A所示。
从图15A可理解的是，写入状态(低电阻状态)和擦除状态(高电阻状态)是分隔的，并且得到了良好的变化特性，甚至在数据保存加速试验之后也能得到良好的电阻分隔特性。
实施例2
通过逆溅射法从CMOS电路(在该CMOS电路上形成有由TiN制成的下部电极10这样的柱塞)将形成在下部电极10上的自然氧化物膜充分地除去。然后，对下部电极10直接进行等离子体氧化，从而形成由TiOx制成的第一层22A。除了上述的以外，按照与实施例1相同的方式制造出具有存储元件1的存储单元阵列。实施例2的工序可概括如下。
TiN/等离子体氧化/Te(4nm)/CuZrTeAlGe(60nm)/W(50nm)
实施例3
通过逆溅射法从CMOS电路(在该CMOS电路上形成有由W制成的下部电极10这样的柱塞)将形成在下部电极10上的自然氧化物膜充分地除去。然后，对下部电极10直接进行等离子体氧化，从而形成由氧化钨(WOx)制成的第一层22A。除了上述的以外，按照与实施例1相同的方式制造出具有存储元件1的存储单元阵列。实施例3的工序可概括如下。
W/等离子体氧化/Te(4nm)/CuZrTeAlGe(60nm)/W(50nm)
比较例1
通过溅射法在CMOS电路(在该CMOS电路上形成有由TiN制成的下部电极这样的柱塞)上形成厚度为1nm的钆(Gd)膜。通过等离子体氧化对该Gd膜进行氧化，从而形成氧化钆(GdOx)膜。然后，形成厚度为60nm的由CuZrTeAlGe(Cu：11at％；Zr：11at％；Te：30at％；Al：40at％；Ge：8at％)制成的离子源层，并形成厚度为50nm的由W制成的上部电极。除了上述的以外，按照与实施例1相同的方式制造出具有存储元件的存储单元阵列。比较例1的工序可概括如下。
TiN/Gd(1nm)/等离子体氧化/CuZrTeAlGe(60nm)/W(50nm)
比较例2
通过溅射法在CMOS电路(在该CMOS电路上形成有由TiN制成的下部电极这样的柱塞)上形成厚度为1nm的Gd膜。通过等离子体氧化对该Gd膜进行氧化，从而形成GdOx膜。接着，形成厚度为4nm的由Te制成的中间层，并形成厚度为60nm的由CuZrTeAlGe(Cu：11at％；Zr：11at％；Te：30at％；Al：40at％；Ge：8at％)制成的离子供给层。然后，形成厚度为50nm的由W制成的上部电极。除了上述的以外，按照与实施例1相同的方式制造出具有存储元件的存储单元阵列。比较例2的工序可概括如下。
TiN/Gd(1nm)/等离子体氧化/Te(4nm)/CuZrTeAlGe(60nm)/W(50nm)
比较例3
通过溅射法在的CMOS电路(在该CMOS电路上形成有由TiN制成的下部电极这样的柱塞)上形成厚度为4nm的由Te制成的中间层。接着，形成厚度为60nm的由CuZrTeAlGe(Cu：11at％；Zr：11at％；Te：30at％；Al：40at％；Ge：8at％)制成的离子供给层，并形成厚度为50nm的由W制成的上部电极。除了上述的以外，按照与实施例1相同的方式制造出具有存储元件的存储单元阵列。比较例3的工序可概括如下。
TiN/Te(4nm)/CuZrTeAlGe(60nm)/W(50nm)
与实施例1类似地，对于所得到的实施例2、实施例3以及比较例1、比较例2和比较例3的存储单元阵列，对重复1000次之后的4千位(4kbit)数据的累积频率分布和/或电流为100μA和50μA情况下的重复特性进行检测。实施例2的累积频率分布如图16A所示，并且实施例2的重复特性如图16B和图16C所示。实施例3的重复特性如图17A和图17B所示。比较例1的累积频率分布如图18A所示，并且比较例1的重复特性如图18B和图18C所示。比较例2的重复特性如图19A和图19B所示。比较例3的累积频率分布如图20A所示，并且比较例3的重复特性如图20B和图20C所示。
实施例1和2与比较例3：由过渡金属氧化物制成的第一层的有无
从图15A～图15C、图16A～图16C以及图20A～图20C可以理解，其中在下部电极10上形成有由TiOx制成的第一层22A的实施例1和实施例2既得到了良好的电阻分隔特性又得到了良好的重复特性。相反，在未设置由过渡金属氧化物制成的第一层而将中间层和离子供给层直接形成在下部电极上的比较例3的情况下，高电阻状态和低电阻状态没有良好地分隔开，并且重复特性很差。
虽然上述结果的原因不是很清楚，但图21A和图21B示出了电阻的变化；图21A和图21B作为用于推测该原因的测定实施例，向处于低电阻状态(在该低电阻状态下进行写入操作)的60个元件在擦除方向上施加0～3V的电压。如图21B所示，其中未形成有由过渡金属氧化物制成的第一层的许多元件响应于擦除电压而转变成低电阻状态。相反，如图21A所示，其中形成有由过渡金属氧化物制成的第一层的所有元件在测定范围内都没有响应于擦除电压而转变成低电阻状态。可以认为该结果归因于下列事实：下部电极上存在着的由过渡金属氧化物制成的第一层，抑制了当施加擦除电压时发生除了诸如形成铝氧化物膜等高电阻状态以外的不必要变化。这可归因于如下事实：在本实施例中，抑制了Te(它作为电解质的阴离子)与下部电极的反应。
另外，使用透射电子显微镜(Transmission Electron Microscope，TEM)对实施例2的存储元件1进行结构分析和EDX检测。TEM-EDX能谱图如图22A～图22C所示，并且截面的EDX谱线轮廓的结果如图23以及图24A～图24F所示。在该EDX检测中，当在截面样本上用会聚成大约1nm直径的电子束沿线性方向以1nm的间隔进行扫描时，在各点处得到EDX能谱。EDX谱线轮廓的结果是通过绘制Te-Lα1峰、Cu-Kα1峰、O-Kα1峰、Al-Kα1峰、Zr-Kα1峰和Ti-Kα1峰的积分强度而得到的结果。上述各个峰的积分强度为包含了背景噪声成分的值。
从图23和图24A～图24F可以理解，在实施例2的情况下，在第一层22A与含有Te的中间层21A之间的界面处观察到了Al的峰和氧(O)的峰。因此，可以理解的是，形成有由铝氧化物(Al-O)制成的第二层22B。从图22A～图22C中的TEM图像也观察到了第二层22B的存在。虽然在附图中没有描绘出，但根据在下部电极上未设置由过渡金属氧化物制成的第一层的比较例3的TEM图像，能够理解出在下部电极上形成有铝氧化物层。然而，实施例2和比较例3的重复特性十分不同。也就是说，在实施例2的情况下，甚至在重复一百万次以上的重写操作之后重复特性也很少发生劣化，并能够进行进一步的重写操作。然而，在未形成由过渡金属氧化物制成的第一层的比较例3的情况下，重复10次之后重复特性就会严重劣化。
也就是说，可以理解的是，当可变电阻层22具有如下结构时就得到了良好的电阻分隔特性及良好的重复特性：该结构中，从下部电极10侧依次层叠有由过渡金属氧化物制成的第一层22A以及含有氧化铝作为主要组分的第二层22B。
实施例3与比较例2：由过渡金属氧化物制成的第一层的其他材料
从图17A和图17B可以理解，在其中设有由WOx制成的第一层22A的实施例3的情况下，与实施例1和实施例2一样得到了良好的电阻分隔特性及良好的重复特性。
相反，从图19A和图19B能够理解，在其中形成有GdOx膜作为可变电阻层的比较例2的情况下，初始电阻值太高，并且难以进行写入操作(难以实现低电阻状态)。因此，难以重复进行写入操作。
也就是说，这就理解了甚至在由WOx代替TiOx形成了第一层22A时，也能得到良好的电阻分隔特性和良好的重复特性。
实施例1～3与比较例1：中间层的有无导致的低电流重复特性差别
从图18B和图18C可以理解，在下部电极上形成有由GdOx制成的可变电阻层但未设置中间层的比较例1的情况下，在100μA电流下进行重复之后的电阻分隔特性相对良好。然而，在50μA电流下的重复特性比设有中间层21A的实施例1～实施例3的重复特性差。
也就是说，可以理解的是，当离子源层21具有由中间层21A和离子供给层21B构成的两层结构时，改善了在较低电流下的重复特性。
实施例2：中间层和离子供给层中的铝浓度分布
在上述实施例2中，在形成由过渡金属氧化物制成的第一层22A之后，依次形成由Te制成的中间层21A和由CuZrTeAlGe制成的离子供给层21B。然而，从图22A～图22C中的TEM图像以及图23和图24A～图24F中EDX谱线轮廓的结果可以理解，实际上，在沉积之后，Al从离子供给层21B扩散至中间层21A，因此Al也存在于中间层21A中。然而，从TEM图像可以理解，中间层21A中的Al含量与硫族元素含量之比(Al浓度)小于离子供给层21B中的Al含量与硫族元素含量之比(Al浓度)。本实施例的效果正是归因于此。也就是说，必需的是：在中间层21A中作为阴离子而存在有过剩的Te，并且在写入和擦除操作时(尤其是在擦除操作时)Te离子不能妨碍Al离子的移动。此外，因为考虑到中间层21A中的Al是由相对于离子供给层21B的浓度梯度引起的扩散而生成的，所以例如可以认为该Al含量小于Al2Te3的理想配比组分。于是，可以认为中间层21A中的大部分Al是以离子状态而存在的。所施加的电位被有效地用于驱动这些离子，从而使得这种对特性的改善得以实现。
也就是说，可以理解的是，当中间层21A中的Al浓度小于离子供给层21B中的Al浓度时，改善了在低电流下的重复特性。
实施例2与比较例1：中间层的有无导致的数据保存特性差别
从图16A和图18A可以理解，在未设有中间层的比较例1的情况下，在重复之后的数据保存加速试验以后将处于低电阻状态下的那些位变成高电阻状态，并且观察到了电阻分布的变化。相反，在设有中间层的实施例2的情况下，没有观察到低电阻状态的分布的变化，并得到了良好的数据保存特性。虽然上述情况的原因不是很清楚，但这可认为是归因于下面的事实。也就是说，在实施例2的情况下，由于存在着其中Al浓度比离子供给层21B中的Al浓度低的中间层21A，因而在写入操作时通过还原反应将Al离子还原从而产生Al金属。当除去写入偏置电压时，该Al金属不会变成会增大元件电阻的铝氧化物，而会溶解于能够溶解Al的中间层21A中。因此，电阻不会增大。
也就是说，应理解的是，当离子源层21具有由中间层21A和离子供给层21B构成的两层结构时，能改善数据保存特性。
实施例4-1
除了是通过对Ta膜进行等离子体氧化来形成第一层22A以外，按照与实施例1相同的方式制造出存储单元阵列。对所获得的存储单元阵列的重复重写特性和电阻分隔特性进行检测。如图25A和图25B所示，所得到的结果相当于实施例1中所得到的结果。
实施例4-2
除了是通过对Zr膜进行等离子体氧化来形成第一层22A以外，按照与实施例1相同的方式制造出存储单元阵列。对所获得的存储单元阵列的重复重写特性和电阻分隔特性进行检测。如图26A和图26B所示，所得到的结果相当于实施例1中所得到的结果。
实施例5-1
除了中间层21A是由GeS形成且离子供给层21B是由CuZrTeAlGe形成以外，按照与实施例1相同的方式制造出存储单元阵列。对所获得的存储单元阵列的重复重写特性和电阻分隔特性进行检测。如图27A和图27B所示，所得到的结果相当于实施例1中所得到的结果。
实施例5-2
除了中间层21A是由Te形成且离子供给层21B是由CuTiTeAl形成以外，按照与实施例1相同的方式制造出存储单元阵列。对所获得的存储单元阵列的重复重写特性和电阻分隔特性进行检测。所得到的结果相当于实施例1中所得到的结果。
实施例6-1
除了中间层21A是由Te(厚度：5nm)形成、离子供给层21B是由Ag7Zr14Te36Al43(厚度：45nm)形成、且上部电极30是由Zr(厚度：50nm)形成以外，按照与实施例2相同的方式制造出存储单元阵列。对所获得的存储单元阵列的重复重写特性和电阻分隔特性进行检测。如图28A和图28B所示，所得到的结果相当于实施例2中所得到的结果。
实施例6-2
除了中间层21A是由Te(厚度：5nm)形成、离子供给层21B是由Ni13Zr13Te33Al40(厚度：45nm)形成、且上部电极30是由Zr(厚度：50nm)形成以外，按照与实施例2相同的方式制造出存储单元阵列。对所获得的存储单元阵列的重复重写特性和电阻分隔特性进行检测。如图29A和图29B所示，所得到的结果相当于实施例2中所得到的结果。
实施例6-3
除了中间层21A是由Te(厚度：5nm)形成、离子供给层21B是由Co7Zr14Te36Al43(厚度：45nm)形成、且上部电极30是由Zr(厚度：50nm)形成以外，按照与实施例2相同的方式制造出存储单元阵列。对所获得的存储单元阵列的重复重写特性和电阻分隔特性进行检测。如图30A和图30B所示，所得到的结果相当于实施例2中所得到的结果。
实施例6-4
除了中间层21A是由Te(厚度：5nm)形成、离子供给层21B是由Mn13Zr13Te33Al40(厚度：45nm)形成、且上部电极30是由Zr(厚度：50nm)形成以外，按照与实施例2相同的方式制造出存储单元阵列。对所获得的存储单元阵列的重复重写特性和电阻分隔特性进行检测。如图31A和图31B所示，所得到的结果相当于实施例2中所得到的结果。
实施例6-5
除了中间层21A是由Te(厚度：5nm)形成、离子供给层21B是由Fe10Zr16Te39Al35(厚度：45nm)形成、且上部电极30是由Zr(厚度：50nm)形成以外，按照与实施例2相同的方式制造出存储单元阵列。对所获得的存储单元阵列的重复重写特性和电阻分隔特性进行检测。如图32A和图32B所示，所得到的结果相当于实施例2中所得到的结果。
实施例7-1
除了离子供给层21B是由Cu10Hf14Te37Al38形成以外，按照与实施例2相同的方式制造出存储单元阵列。对所获得的存储单元阵列的累积频率分布、重复重写特性和电阻分隔特性进行检测。如图33A～图33C所示，所得到的结果相当于实施例2中所得到的结果。
实施例7-2
除了离子供给层21B是由Cu10Ti14Te37Al38形成以外，按照与实施例2相同的方式制造出存储单元阵列。对所获得的存储单元阵列的累积频率分布、重复重写特性和电阻分隔特性进行检测。如图34A～图34C所示，所得到的结果相当于实施例2中所得到的结果。
实施例7-3
除了中间层21A是由Al1Te9(厚度：3.2nm)形成、离子供给层21B是由Cu12.5Hf7.5Te35.4Al38Ge6.6(厚度：60nm)形成、且上部电极30是由钨(W)(厚度：30nm)形成以外，按照与实施例2相同的方式制造出存储单元阵列。对所获得的存储单元阵列的累积频率分布、重复重写特性和电阻分隔特性进行检测。如图35A～图35C所示，所得到的结果相当于实施例2中所得到的结果。
实施例8-1～实施例8-4
按照与实施例2相同的方式出制造出4千位(4-kbit)存储单元阵列。此时，对由氮化钛(TiN)制成的下部电极10的表面直接进行等离子体氧化，从而形成由氧化钛(TiOx)制成的第一层22A。对于所获得的四个样本(实施例8-1～实施例8-4)，利用X射线反射技术来检测第一层22A的厚度和密度。检测结果如表1所示。
表1
  厚度(nm)   密度(g/cm3)
  实施例8-1   1.15   3.314
  实施例8-2   1.563   3.871
  实施例8-3   2.954   3.998
  实施例8-4   4.762   3.046
对于实施例8-1～实施例8-4中所得到的存储单元阵列，在重复进行1000次写入和擦除操作、且接着进行了温度加速试验之后，对累积频率分布进行检测。检测结果如图36A、图36B、图37A和图37B所示。
从表1及图36A～图37B可以理解，对于实施例8-1～实施例8-4的所有情况，第一层22A的厚度都为1nm以上，并且写入(低电阻)状态与擦除(高电阻)状态是分隔开的。也就是说，可以确认，在第一层22A的厚度为1nm以上时能够得到良好的电阻分隔特性。
实施例9-1和实施例9-2
按照与实施例1相同的方式制造出4千位(4-kbit)存储单元阵列。此时，在由TiN制成的下部电极10的上表面上形成作为过渡金属材料膜的Zr膜，并对该Zr膜进行氧化，从而形成ZrOx层22A1。这时，还形成了TiOx层22A2，由此形成了图2中的第一层22A。另外，虽然在本实施例中是使用Zr来形成ZrOx层22A1，但也可通过对ZrN进行氧化来形成该ZrOx层22A1(见图2)。
对于所获得的两个样本(实施例9-1和实施例9-2)，检测第一层22A的厚度和密度。在实施例9-1的情况下，TiOx层22A2的厚度和密度为1.49nm和3.86g/cm3，而ZrOx层22A1的厚度和密度为1.48nm和5.23g/cm3。在实施例9-2的情况下，TiOx层22A2的厚度和密度为2.39nm和3.70g/cm3，而ZrOx层22A1的厚度和密度为1.07nm和5.17g/cm3。
另外，对于实施例9-1和实施例9-2的存储单元阵列，在重复进行1000次写入和擦除操作、且接着进行温度加速试验之后，对累积频率分布进行检测。检测结果如图38A和图38B所示。
从图38A和图38B可以理解，对于实施例9-1和实施例9-2的所有情况，第一层22A的厚度都为1nm以上，并且写入(低电阻)状态与擦除(高电阻)状态是分隔开的。也就是说，可以确认，在第一层22A的厚度为1nm以上时能够得到良好的电阻分隔特性。
实施例10：由氧氮化物制成第一层22A
按照与第二实施方式相同的方式制造出具有存储元件1的存储单元阵列。首先，通过反应溅射法在CMOS电路(其上形成有由TiN制成的下部电极10这样的柱塞)上形成厚度为0.5nm的ZrN膜。沉积条件是：向Zr靶材施加的电压为3.5kV，供给至腔室内的氩(Ar)和氮(N2)的流量分别为25sccm和300sccm，总气压为2.1E-3(Torr)。Ar氛围的那部分气压被评估为2.0E-4(Torr)而氮氛围的那部分气压被评估为1.9E-3(Torr)。接着，通过等离子体氧化对上述ZrN膜进行氧化，从而形成由ZrON制成的第一层22A。
然后，形成厚度为5nm的由Te制成的中间层21A，并形成厚度为60nm的由CuZrTeAlGe(Cu：11at％；Zr：11at％；Te：30at％；Al：40at％；Ge：8at％)制成的离子供给层21B。接着，形成厚度为50nm的由W制成的上部电极30。本实施例的工序可概括如下。
TiN/ZrN(0.5nm)/等离子体氧化/Te(5nm)/CuZrTeAlGe(60nm)/W(50nm)
在形成了下部电极10、存储层20和上部电极30的层叠膜之后，按照与实施例1相同的方式对该层叠膜进行图形化和热处理。这样，制造出具有图6所示的存储元件1的存储单元阵列。
对实施例10中所获得的存储单元阵列的累积频率分布、重复重写特性和电阻分隔特性进行检测。如图39A～图39C所示，与未使用本实施方式的过渡金属氧化物或过渡金属氧氮化物的比较例1相比，在累积频率分布、重复特性和电阻分隔特性所有这些方面都得到了良好的特性。
也就是说，可以理解的是，当可变电阻层22具有如下结构时能够得到良好的电阻分隔特性及良好的重复特性：该结构中，从下部电极10侧依次层叠有由过渡金属氧氮化物制成的第一层22A以及含有氧化铝作为主要组分的第二层22B。
实施例11：在中间层21A中添加有过渡金属
按照与第三实施方式相同的方式制造出具有存储元件1的存储单元阵列。首先，与实施例10同样地，通过反应溅射法在CMOS电路(其上形成有由TiN制成的下部电极10这样的柱塞)上形成厚度为0.5nm的ZrN膜。接着，通过等离子体氧化对该ZrN膜进行氧化，从而形成由ZrON制成的第一层22A。
然后，形成厚度为5nm的由Te95Zr5制成的中间层21A，并形成厚度为60nm的由CuZrTeAlGe(Cu：11at％；Zr：11at％；Te：30at％；Al：40at％；Ge：8at％)制成的离子供给层21B。接着，形成厚度为50nm的由钨(W)制成的上部电极30。本实施例的工序可概括如下。
TiN/ZrN(0.5nm)/等离子体氧化/Te95Zr5(5nm)/CuZrTeAlGe(60nm)/W(50nm)
在形成了下部电极10、存储层20和上部电极30的层叠膜之后，按照与实施例1相同的方式对该层叠膜进行图形化和热处理。这样，制造出具有图9所示的存储元件1的存储单元阵列。
对实施例11中所获得的存储单元阵列的累积频率分布、重复重写特性和电阻分隔特性进行检测。如图40A～图40C所示，与未使用本实施方式的过渡金属氧化物或过渡金属氧氮化物的比较例1相比，在累积频率分布、重复特性和电阻分隔特性所有这些方面都得到了良好的特性。
此外，当向处于低电阻状态(在该低电阻状态下进行写入操作)的60个元件在擦除方向上施加0～3V的电压时，对实施例10和实施例11的存储单元阵列的电阻变化进行检测。检测结果如图41A和图41B所示。根据对图41A和图41B的理解，可以确认的是：上述各元件在测定范围内还没有响应于擦除电压而转变成低电阻状态，并且所图示的擦除特性相当于或者优于实施例1中所得到的擦除特性。
也就是说，可以理解的是，当可变电阻层22和离子源层21分别具有如下结构时能够得到良好的电阻分隔特性及良好的重复特性。即，可变电阻层22的结构为：从下部电极10侧依次层叠有由过渡金属氧氮化物制成的第一层22A以及含有氧化铝作为主要组分的第二层22B；离子源层21的结构为：由中间层21A和离子供给层21B构成的两层结构，并且在中间层21A中添加有作为过渡金属的Zr。
实施例12：在中间层21A中添加有过渡金属
除了将WN用于下部电极10以外，按照与实施例11相同的方式制造出存储单元阵列。本实施例的工序可概括如下。
WN/ZrN(0.5nm)/等离子体氧化/Te95Zr5(5nm)/CuZrTeAlGe(60nm)/W(50nm)
对实施例12中所获得的存储单元阵列的累积频率分布、重复重写特性和电阻分隔特性进行检测。如图42A～图42C所示，与未使用本实施方式的过渡金属氧化物或过渡金属氧氮化物的比较例1相比，在累积频率分布、重复特性和电阻分隔特性所有这些方面都得到了良好的特性。
也就是说，可以理解的是，甚至在下部电极10是由代替TiN的WN制成的情况下，当可变电阻层22和离子源层21分别具有如下结构时也能够得到良好的电阻分隔特性及良好的重复特性，即，可变电阻层22的结构为：从下部电极10侧依次层叠有由过渡金属氧氮化物制成的第一层22A以及含有氧化铝作为主要组分的第二层22B；离子源层21的结构为：由中间层21A和离子供给层21B构成的两层结构，并且在中间层21A中添加有作为过渡金属的Zr。
实施例13-1～实施例13-3：第一层的氧氮化物的其他材料
按照与实施例10相同的方式制造出具有存储元件1的存储单元阵列。此时，对于实施例13-1、实施例13-2和实施例13-3，在CMOS电路(其上形成有由TiN制成的下部电极10这样的柱塞)上分别形成TiN膜、氮化钽(TaN)膜和氮化铪(HfN)膜。通过等离子体氧化对上述各个膜进行氧化，从而对于实施例13-1、实施例13-2和实施例13-3分别形成由TiON制成的第一层22A、由钽氧氮化物(TaON)制成的第一层22A和由铪氧氮化物(HfON)制成的第一层22A。
对实施例13-1～实施例13-3中所获得的存储单元阵列的重复重写特性和电阻分隔特性进行检测。如图43A和图43B至图45A和图45B所示，与未使用本实施方式的过渡金属氧化物或过渡金属氧氮化物的比较例1相比，能够得到良好的特性。
也就是说，可以理解的是，甚至当第一层22A是由TiON、TaON或HfON制成时，也能得到良好的电阻分隔特性和良好的重复特性。
实施例14：在离子供给层21B中添加有氧
按照与第四实施方式相同的方式制造出具有存储元件1的存储单元阵列。首先，与实施例10同样地，通过反应溅射法在CMOS电路(其上形成有由TiN制成的下部电极10这样的柱塞)上形成厚度为0.5nm的ZrN膜。接着，通过等离子体氧化对该ZrN膜进行氧化，从而形成由ZrON制成的第一层22A。
然后，形成厚度为5nm的由Te95Zr5制成的中间层21A，并形成厚度为60nm的由CuZrTeAlGeO制成的离子供给层21B。作为向离子供给层21B掺杂氧的方法，使用了反应溅射方法。作为沉积条件，向各个靶材施加与用于沉积实施例1中由CuZrTeAlGe制成的离子供给层的电压大小相同的电压。供给至腔室内的氩和氧(O2)的流量分别为25sccm和5sccm，并且总气压为2.4E-4(Torr)。Ar氛围的那部分气压被评估为2.0E-4(Torr)，而氧氛围的那部分气压被评估为4.0E-5(Torr)。
接着，形成厚度为50nm的由W制成的上部电极30。本实施例的工序可概括如下。
TiN/ZrN(0.5nm)/等离子体氧化/Te95Zr5(5nm)/CuZrTeAlGeO(60nm)/W(50nm)
在形成了下部电极10、存储层20和上部电极30的层叠膜之后，按照与实施例1相同的方式对该层叠膜进行图形化和热处理。这样，制造出具有图11所示的存储元件1的存储单元阵列。
对实施例14中所获得的存储单元阵列的累积频率分布、重复重写特性和电阻分隔特性进行检测。如图46A～图46C所示，与未使用本实施方式的过渡金属氧化物或过渡金属氧氮化物的比较例1相比，在累积频率分布、重复特性和电阻分隔特性所有这些方面都得到了良好的特性。
也就是说，可以理解的是，当可变电阻层22和离子源层21分别具有如下结构时能够得到良好的电阻分隔特性及良好的重复特性，即，可变电阻层22的结构为：从下部电极10侧依次层叠有由过渡金属氧氮化物制成的第一层22A以及含有氧化铝作为主要组分的第二层22B；离子源层21的结构为：由中间层21A和离子供给层21B构成的两层结构，并且在离子供给层21B中添加有氧。
实施例15：在中间层21A中添加有氧和过渡金属
按照与第四实施方式相同的方式制造出具有存储元件1的存储单元阵列。首先，与实施例10同样地，通过反应溅射法在CMOS电路(其上形成有由TiN制成的下部电极10这样的柱塞)上形成厚度为0.5nm的ZrN膜。接着，通过等离子体氧化对该ZrN膜进行氧化，从而形成由ZrON制成的第一层22A。
然后，形成厚度为5nm的由TeZrO制成的中间层21A。作为向中间层21A掺杂氧的方法，使用了反应溅射方法。作为沉积条件，与实施例11同样地，供给至腔室内的氩和氧(O2)的流量分别为25sccm和5sccm。Ar氛围的那部分气压被评估为2.0E-4(Torr)，而氧氛围的那部分气压被评估为4.0E-5(Torr)。
接着，形成厚度为60nm的由CuZrTeAlGe(Cu：11at％；Zr：11at％；Te：30at％；Al：40at％；Ge：8at％)制成的离子供给层21B，最后，形成厚度为50nm的由W制成的上部电极30。本实施例的工序可概括如下。
TiN/ZrN(0.5nm)/等离子体氧化/TeZrO(5nm)/CuZrTeAlGe(60nm)/W(50nm)
在形成了下部电极10、存储层20和上部电极30的层叠膜之后，按照与实施例1相同的方式对该层叠膜进行图形化和热处理。这样，制造出具有图11所示的存储元件1的存储单元阵列。
对实施例15中所获得的存储单元阵列的累积频率分布、重复重写特性和电阻分隔特性进行检测。如图47A～图47C所示，与未使用本实施方式的过渡金属氧化物或过渡金属氧氮化物的比较例1相比，在累积频率分布、重复特性和电阻分隔特性所有这些方面都得到了良好的特性。
也就是说，可以理解的是，当可变电阻层22和离子源层21分别具有如下结构时能够得到良好的电阻分隔特性及良好的重复特性，即，可变电阻层22的结构为：从下部电极10侧依次层叠有由过渡金属氧氮化物制成的第一层22A以及含有氧化铝作为主要组分的第二层22B；离子源层21的结构为：由中间层21A和离子供给层21B构成的两层结构，并且在中间层21A中添加有氧以及作为过渡金属的Zr。
从实施例10与实施例15的比较可以理解，实施例15的擦除侧电阻分布比实施例10位于更高电阻侧上。这被认为是归因于下面的事实：通过将氧掺杂到中间层21A中，中间层21A的电阻率增大。因此，在擦除操作时，施加至中间层21A上的电压增大，并且金属离子能够容易地返回至离子供给层21B。另外，很可能进行如下反应：该反应中，传导路径的金属元素被离子化以溶解于离子源层21中或者与Te结合等，从而实现更高电阻状态。
实施例16：在中间层21A中仅添加有氧而没有添加过渡金属，并且在离子供给层21B中添加有氧
按照与第四实施方式相同的方式制造出具有存储元件1的存储单元阵列。首先，与实施例10同样地，通过反应溅射法在在CMOS电路(其上形成有由TiN制成的下部电极10这样的柱塞)上形成厚度为0.5nm的ZrN膜。接着，通过等离子体氧化对该ZrN膜进行氧化，从而形成由ZrON制成的第一层22A。
然后，与实施例15同样地，形成厚度为5nm的由TeO制成的中间层21A。随后，与实施例14同样地，形成厚度为60nm的由含有氧(O)的CuZrTeAlGe(Cu：11at％；Zr：11at％；Te：30at％；Al：40at％；Ge：8at％)制成的离子供给层21B。最后，形成厚度为50nm的由W制成的上部电极30。本实施例的工序可概括如下。
TiN/ZrN(0.5nm)/等离子体氧化/TeO(5nm)/CuZrTeAlGeO(60nm)/W(50nm)
在形成了下部电极10、存储层20和上部电极30的层叠膜之后，按照与实施例1相同的方式对该层叠膜进行图形化和热处理。这样，制造出具有图11所示的存储元件1的存储单元阵列。
对实施例16中所获得的存储单元阵列的累积频率分布、重复重写特性和电阻分隔特性进行检测。如图48A～图48C所示，与未使用本实施方式的过渡金属氧化物或过渡金属氧氮化物的比较例1相比，在累积频率分布、重复特性和电阻分隔特性所有这些方面都得到了良好的特性。
也就是说，可以理解的是，当可变电阻层22和离子源层21分别具有如下结构时能够得到良好的电阻分隔特性及良好的重复特性，即，可变电阻层22的结构为：从下部电极10侧依次层叠有由过渡金属氧氮化物制成的第一层22A以及含有氧化铝作为主要组分的第二层22B；离子源层21的结构为：由中间层21A和离子供给层21B构成的两层结构，并且在中间层21A和离子供给层21B中都添加有氧。
实施例17：在中间层21A中添加有过渡金属和氧，并且
在离子供给层21B中添加有氧
按照与第四实施方式相同的方式制造出具有存储元件1的存储单元阵列。首先，与实施例10同样地，通过反应溅射法在CMOS电路(其上形成有由TiN制成的下部电极10这样的柱塞)上形成厚度为0.5nm的ZrN膜。接着，通过等离子体氧化对该ZrN膜进行氧化，从而形成由ZrON制成的第一层22A。
然后，与实施例15同样地，形成厚度为5nm的由TeZrO制成的中间层21A。随后，与实施例14同样地，形成厚度为60nm的由含有氧(O)的CuZrTeAlGe(Cu：11at％；Zr：11at％；Te：30at％；Al：40at％；Ge：8at％)制成的离子供给层21B。最后，形成厚度为50nm的由W制成的上部电极30。本实施例的工序可概括如下。
TiN/ZrN(0.5nm)/等离子体氧化/TeZrO(5nm)/CuZrTeAlGeO(60nm)/W(50nm)
在形成了下部电极10、存储层20和上部电极30的层叠膜之后，按照与实施例1相同的方式对该层叠膜进行图形化和热处理。这样，制造出具有图11所示的存储元件1的存储单元阵列。
对实施例17中所获得的存储单元阵列的累积频率分布、重复重写特性和电阻分隔特性进行检测。如图49A～图49C所示，与未使用本实施方式的过渡金属氧化物或过渡金属氧氮化物的比较例1相比，在累积频率分布、重复特性和电阻分隔特性所有这些方面都得到了良好的特性。
也就是说，可以理解的是，当可变电阻层22和离子源层21分别具有如下结构时能够得到良好的电阻分隔特性及良好的重复特性，即，可变电阻层22的结构为：从下部电极10侧依次层叠有由过渡金属氧氮化物制成的第一层22A以及含有氧化铝作为主要组分的第二层22B；离子源层21的结构为：由中间层21A和离子供给层21B构成的两层结构，并且在中间层21A中添加有氧以及作为过渡金属的Zr，并在离子供给层21B中添加有氧。
实施例18：在中间层21A中添加有过渡金属和氧
按照与第四实施方式相同的方式制造出具有存储元件1的存储单元阵列。首先，通过等离子体氧化对CMOS电路上暴露出来的由TiN制成的下部电极10进行氧化，从而形成厚度为约1nm的由TiOx制成的第一层22A。
随后，形成厚度为5nm的CuZrTe膜，并将该CuZrTe膜暴露于气压为10Torr的氧气中，从而形成由CuZrTeOx制成的中间层21A。
然后，形成厚度为60nm的由CuZrTeAlGe(Cu：11at％；Zr：11at％；Te：30at％；Al：40at％；Ge：8at％)制成的离子供给层21B，最后，形成厚度为50nm的由W制成的上部电极30。本实施例的工序可概括如下。
TiN/等离子体氧化/CuZrTeOx(5nm)/CuZrTeAlGe(60nm)/W(50nm)
这里，虽然作为中间层21A的CuZrTeOx具有在沉积过程中所表示出来的CuZrTeOx的组分，但因为实际上即使在室温下Al也会从作为离子供给层21B的CuZrTeAlGe层扩散，所以该CuZrTeOx会变成CuZrTeAlOx。
在形成了下部电极10、存储层20和上部电极30的层叠膜之后，对该层叠膜进行图形化使得可变电阻层22、离子源层21和上部电极30留在存储单元阵列部中。另外，在上部电极30的表面上进行蚀刻从而使上部电极30的用于与外部电路(其用于施加中间电位(Vdd/2))连接的接触部露出。
在对上述层叠膜进行图形化之后，形成厚度为200nm的例如由Al制成的布线层(未图示)，且该布线层与上部电极30的接触部连接。接着，在真空热处理炉中以300℃温度对该层叠膜进行2小时的热处理。这样，制造出具有图11所示的存储元件1的存储单元阵列。
对实施例18中所获得的存储单元阵列的重复重写特性进行检测。在该检测过程中，将电压Vw为3V、电流为约100μA且脉冲宽度为10ns的脉冲用作写入脉冲，将电压Ve为2V、电流为约100μA且脉冲宽度为10ns的脉冲用作擦除脉冲，并且利用上述这些脉冲重复进行105次以上的重写操作。检测的结果如图50A所示。
从图50A可理解的是，得到了良好的存储操作：在该存储操作中，低电阻状态的电阻值与高电阻状态的电阻值具有一位数(one digit)以上量级的差别。
接着，对4千位(4-kbit)存储单元阵列在重复1000次之后的累积频率分布(由实线表示)以及在130℃温度下进行了2小时的数据保存加速试验之后的累积频率分布(由虚线表示)进行检测。检测的结果如图50B所示。
从图50B可理解的是，写入状态(低电阻状态)与擦除状态(高电阻状态)是分隔开的，得到了良好的变化特性，并且甚至在数据保存加速试验之后也能得到良好的电阻分隔特性。因此，能够理解的是：通过在上述两种电阻状态之间设置参考电阻就能够读取写入状态(低电阻状态)和擦除状态(高电阻状态)，并能够得到良好的变化特性。
也就是说，可以理解的是，当可变电阻层22和离子源层21分别具有如下结构时能够得到良好的电阻分隔特性及良好的重复特性，即，可变电阻层22的结构为：从下部电极10侧依次层叠有由过渡金属氧氮化物制成的第一层22A以及含有氧化铝作为主要组分的第二层22B；离子源层21的结构为：由中间层21A和离子供给层21B构成的两层结构，并且在中间层21A中添加有氧以及作为过渡金属的Cu和Zr。
实施例19：在中间层21A中添加有过渡金属
除了中间层21A是由CrTe制成的以外，按照与实施例18相同的方式制造出具有存储元件1的存储单元阵列。本实施例的工序可概括如下。
TiN/等离子体氧化/CrTe(5nm)/CuZrTeAlGe(60nm)/W(50nm)
在此情况下，与实施例18同样地，由于Al从离子供给层21B的扩散，因而作为中间层21A的CrTe层变成CrAlTe。
比较例4
除了中间层是由Te制成的以外，按照与实施例18相同的方式制造出具有存储元件的存储单元阵列。比较例4的工序可概括如下。
TiN/等离子体氧化/Te(5nm)/CuZrTeAlGe(60nm)/W(50nm)
在此情况下，与实施例18同样地，由于Al从离子供给层的扩散，因而作为中间层的Te层变成AlTe。
对比较例4中所得到的存储单元阵列在重复1000次之后的电阻分隔特性进行检测。此时，所用的电流为110μA(其与实施例18中所用的电流条件相同)和80μA(其是比实施例18中所用的电流低的电流)。检测结果如图51A和图51B所示。
从图50A和图50B以及图51A和图51B可以理解，在电流为100μA的写入条件下，在实施例18和比较例4这两种情况下，在4千位(4-kbit)数据的尾部处都没有出现重叠，并且能够实现电阻分隔。然而，当比较例4中将电流降低至80μA时，写入用低电阻侧的电阻分布和擦除用高电阻侧的电阻分布均变差，并且不能实现电阻分隔。于是，能够理解的是，在比较例4的配置构造中，相比于实施例18难以降低重写电流。
对实施例19中所得到的存储单元阵列在80μA电流下重复1000次之后的电阻分隔特性进行检测。检测结果如图52B所示。另外，图52A和图52C分别示出了对于实施例18和比较例4在80μA电流下重复1000次之后的电阻分隔特性的检测结果。
从图52A～图52C可以理解，在中间层21A中添加有铬(Cr)的实施例19的情况下，低电流下的重写操作是稳定的，并确保了电阻分隔裕度(margin)。
为了调查上述情形的原因，制备了用于实施例18的中间层21A的CuZrTeOx层、用于实施例19的中间层21A的CrTe层、以及用于比较例4的中间层的Te层，并测量上述各层的表面电阻(sheet resistance)。它们的体积电阻率被求出如下。
Te：0.27Ωcm
CuZrTeOx：0.44Ωcm
CrTe：0.56Ωcm
从上面的结果可以理解，实施例18和实施例19的中间层的电阻高于比较例4中作为中间层的Te层的电阻。这被认为是归因于如下事实：由于中间层21A的电阻变得高于离子供给层21B的电阻，因而当施加写入偏置电压和擦除偏置电压时，能够更有效地向中间层21A施加电场，并能够向主要是Al的离子种类施加更强的电场，从而能够使这些离子更容易移动。因此，在实施例18和实施例19中使得写入和擦除操作都稳定化。
也就是说，可以理解的是，当可变电阻层22和离子源层21分别具有如下结构时能够得到良好的电阻分隔特性及良好的重复特性(特别地，在低电流下的电阻分隔特性得以改善)，即，可变电阻层22的结构为：从下部电极10侧依次层叠有由过渡金属氧氮化物制成的第一层22A以及含有氧化铝作为主要组分的第二层22B；离子源层21的结构为：由中间层21A和离子供给层21B构成的两层结构，并且在中间层21A中添加有Cr。
如上所述，甚至当中间层21A中添加有Cr时，通过进一步添加氧也能够预期可以得到适当高的电阻值。因此，可以期望能够得到与实施例19相同或比实施例19更好的效果。
实施例20：在中间层21A中添加有过渡金属
除了中间层21A是由MnTe制成的以外，按照与实施例19相同的方式制造出具有存储元件1的存储单元阵列。实施例20的工序可概括如下。
TiN/等离子体氧化/MnTe(5nm)/CuZrTeAlGe(60nm)/W(50nm)
在此情况下，与实施例18同样地，由于Al从离子供给层21B的扩散，因而作为中间层21A的MnTe层变成MnAlTe。
对实施例20中所获得的存储单元阵列的重复重写特性和电阻分隔特性进行检测。如图53A和图53B所示，与未使用本实施方式的过渡金属氧化物或过渡金属氧氮化物的比较例1相比，在重复特性和电阻分隔特性所有这些方面都得到了良好的特性。
也就是说，可以理解的是，当可变电阻层22和离子源层21分别具有如下结构时能够得到良好的电阻分隔特性及良好的重复特性(特别地，在低电流下的电阻分隔特性得以改善)，即，可变电阻层22的结构为：从下部电极10侧依次层叠有由过渡金属氧氮化物制成的第一层22A以及含有氧化铝作为主要组分的第二层22B；离子源层21的结构为：由中间层21A和离子供给层21B构成的两层结构，并且在中间层21A中添加有Mn。
如上所述，甚至当中间层21A中添加有Mn时，通过进一步添加氧也能够预期可以得到适当高的电阻值。因此，可以期望能够得到与实施例20相同或比实施例20更好的效果。
虽然已经通过各实施方式和各实施例说明了本发明，但本发明不限于前述的各实施方式和各实施例，而是可以以各种形式进行变形。
例如，本发明不限于各实施方式和各实施例中所说明的各层材料或沉积方法和沉积条件，而是也可以使用其他材料和其他沉积方法。例如，在不背离上述组分比的情况下可在离子源层21中添加诸如Ti、Hf、V、Nb、Ta、Cr、Mo或W等其他过渡金属元素。
此外，例如，在上述各实施方式中，尽管已经说明了存储元件1和存储单元阵列2的各种具体层结构，但并不是需要具有所有层，并且可以还设置有其他层。
另外，例如，在各实施方式和各实施例中，虽然已经说明了存储元件1具有下部电极10(第一电极)、存储层20和上部电极30(第二电极)，且该下部电极10、存储层20和上部电极30按照此顺序而被设置在形成有CMOS电路的硅基板41上的情况，但也可以将该层叠顺序倒置。在此情况下，存储元件1具有在硅基板41上依次层叠有上部电极30(第二电极)、存储层20和下部电极10(第一电极)的结构。
本领域的技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (20)

1.存储元件，所述存储元件包括依次设置的第一电极、存储层和第二电极，
其中，所述存储层包括：
离子源层，所述离子源层包括：中间层，所述中间层含有铝，且含有选自由碲、硫和硒组成的组中的至少一种硫族元素，以及离子供给层，所述离子供给层含有铝和所述硫族元素，还含有选自由铜、锌、银、镍、钴、锰、铁、钛、锆、铪、钒、铌、钽、铬、钼和钨组成的组中的至少一种金属元素；以及
可变电阻层，所述可变电阻层设置在所述离子源层与所述第一电极之间，并且含有氧化铝，还含有具有比所述氧化铝的电阻低的电阻的过渡金属氧化物和过渡金属氧氮化物的至少一者。
2.如权利要求1所述的存储元件，其中，所述可变电阻层具有如下结构：该结构中，从所述第一电极侧依次层叠有第一层和第二层，所述第一层由所述过渡金属氧化物和所述过渡金属氧氮化物的至少一者制成，所述第二层含有所述氧化铝作为主要组分。
3.如权利要求2所述的存储元件，其中，所述第一层的厚度为1nm以上，且所述第一层的电阻低于所述第二层的电阻值。
4.如权利要求1所述的存储元件，其中，所述可变电阻层所含有的所述氧化铝与所含有的所述过渡金属氧化物和所述过渡金属氧氮化物的至少一者处于混合状态。
5.如权利要求1所述的存储元件，其中，所述过渡金属氧化物或所述过渡金属氧氮化物是选自下组中的过渡金属的至少一种氧化物或氧氮化物：该组由钛、锆、铪、钒、铌、钽、铬、钼和钨组成。
6.如权利要求1所述的存储元件，其中，所述中间层中的铝含量与硫族元素含量之比小于所述离子供给层中的铝含量与硫族元素含量之比。
7.如权利要求1所述的存储元件，其中，所述中间层的电阻高于所述离子供给层的电阻。
8.如权利要求1所述的存储元件，其中，所述中间层含有选自由锆、铜、铬、锰、钛和铪组成的组中的至少一种过渡金属。
9.如权利要求1所述的存储元件，其中，所述中间层和所述离子供给层至少一者含有氧。
10.如权利要求1所述的存储元件，其中，所述中间层含有氧和选自由铜、钛、锆、铪、铬和锰组成的组中的至少一种过渡金属。
11.如权利要求1至5任一项所述的存储元件，其中，利用所述存储层的电特性的变化来存储信息，所述存储层的电特性的变化是由下列原因中的至少一种所致：所述氧化铝响应于向所述第一电极和所述第二电极施加的电压而发生的氧化还原反应；以及所述离子源层中所含有的金属元素离子的移动。
12.如权利要求11所述的存储元件，其中，所述离子源层中所含有的金属元素是选自由铜、锌、银、镍、钴、锰、铁、钛、锆、铪、钒、铌、钽、铬、钼和钨组成的组中的至少一种元素。
13.如权利要求11所述的存储元件，其中，所述氧化铝是通过所述第一电极侧的氧化反应而形成的，该氧化反应是由所述离子源层中含有的铝离子的移动或扩散而引起的或者是通过向所述第一电极和所述第二电极施加电压而引起的。
14.如权利要求1至5任一项所述的存储元件，其中，
所述第一电极由选自由钛、锆、铪、钒、铌、钽、铬、钼和钨组成的组中的至少一种过渡金属或该过渡金属的氮化物形成，并且
所述过渡金属氧化物和所述过渡金属氧氮化物的至少一者是通过对所述第一电极的表面进行氧化而形成的。
15.如权利要求1至5任一项所述的存储元件，其中，所述过渡金属氧化物和所述过渡金属氧氮化物的至少一者是通过在所述第一电极的上表面上形成过渡金属材料膜并且对所述过渡金属材料膜和所述第一电极表面上的至少所述过渡金属材料膜进行氧化而形成的，所述过渡金属材料膜是由选自由钛、锆、铪、钒、铌、钽、铬、钼和钨组成的组中的至少一种过渡金属或该过渡金属的氮化物制成的。
16.存储装置，所述存储装置包括：
多个存储元件，每个所述存储元件是如权利要求1至15任一项所述的存储元件；以及
脉冲施加部件，所述脉冲施加部件用于选择性地向所述多个存储元件施加电压脉冲或电流脉冲。
17.如权利要求16所述的存储装置，其中，用于构成所述多个存储元件中的相邻存储元件的每一者的各层中至少某一层是由同一层形成的，并且以共用的方式而被设置着。
18.如权利要求17所述的存储装置，其中，所述多个存储元件的共用层是所述可变电阻层、所述离子源层和所述第二电极，并且为每个所述存储元件单独设置有所述第一电极。
19.存储装置操作方法，所述存储装置包括：多个存储元件，每个所述存储元件包括依次设置的第一电极、存储层和第二电极；以及用于选择性地向所述多个存储元件施加电压脉冲或电流脉冲的脉冲施加部件，
所述存储层包括：离子源层，所述离子源层含有铝和除了铝之外的金属元素，所述离子源层还含有选自由碲、硫和硒组成的组中的至少一种硫族元素；以及可变电阻层，所述可变电阻层设置在所述离子源层与所述第一电极之间，所述可变电阻层含有氧化铝，所述可变电阻层还含有具有比所述氧化铝的电阻低的电阻的过渡金属氧化物和过渡金属氧氮化物的至少一者，
所述方法包括如下步骤：
向所述第一电极与所述第二电极间施加电压，使得在所述离子源层中，所述离子源层中所含有的铝离子和金属元素离子向所述第一电极侧移动，而在所述可变电阻层中，通过氧化铝或金属元素离子的还原反应形成传导路径，由此实现低电阻状态；以及
向所述第一电极与所述第二电极间施加相反极性的电压，使得在所述离子源层中，所述离子源层中所含有的铝离子和金属元素离子向所述第二电极侧移动，而在所述可变电阻层中，铝离子通过氧化反应形成氧化铝由此实现高电阻状态，或者被还原的金属元素得以离子化然后向所述离子源层移动由此消除所述传导路径且实现高电阻状态。
20.如权利要求19所述的存储装置操作方法，其中所述离子源层中所含有的金属元素是选自由铜、锌、银、镍、钴、锰、铁、钛、锆、铪、钒、铌、钽、铬、钼和钨组成的组中的至少一种元素。
CN201110035461.9A 2010-02-09 2011-02-01 存储元件、存储装置以及存储装置操作方法 Expired - Fee Related CN102194512B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010026573 2010-02-09
JP2010-026573 2010-02-09
JP2010261517A JP5732827B2 (ja) 2010-02-09 2010-11-24 記憶素子および記憶装置、並びに記憶装置の動作方法
JP2010-261517 2010-11-24

Publications (2)

Publication Number Publication Date
CN102194512A CN102194512A (zh) 2011-09-21
CN102194512B true CN102194512B (zh) 2015-05-20

Family

ID=44353600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110035461.9A Expired - Fee Related CN102194512B (zh) 2010-02-09 2011-02-01 存储元件、存储装置以及存储装置操作方法

Country Status (5)

Country Link
US (4) US8427860B2 (zh)
JP (1) JP5732827B2 (zh)
KR (1) KR101785727B1 (zh)
CN (1) CN102194512B (zh)
TW (1) TWI443821B (zh)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
CN103081093B (zh) 2010-06-11 2015-06-03 科洛斯巴股份有限公司 存储器件的柱结构以及方法
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
JP2012199336A (ja) 2011-03-18 2012-10-18 Sony Corp 記憶素子および記憶装置
US8546781B2 (en) * 2011-05-31 2013-10-01 The Board Of Trustees Of The Leland Stanford Junior University Nitrogen doped aluminum oxide resistive random access memory
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8618525B2 (en) * 2011-06-09 2013-12-31 Intermolecular, Inc. Work function tailoring for nonvolatile memory applications
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
JP5708930B2 (ja) * 2011-06-30 2015-04-30 ソニー株式会社 記憶素子およびその製造方法ならびに記憶装置
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
JP2013016530A (ja) * 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
EP2735028A4 (en) 2011-07-22 2015-05-06 Crossbar Inc SEALING LAYER FOR SILICON-GERMANIUM P + MATERIAL FOR REMAINING MEMORY DEVICE AND ASSOCIATED METHOD
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
JP5480233B2 (ja) 2011-12-20 2014-04-23 株式会社東芝 不揮発性記憶装置、及びその製造方法
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
JP6218388B2 (ja) * 2012-02-06 2017-10-25 アイメックＩｍｅｃ 自己絶縁型導電性ブリッジメモリデバイス
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US9082971B2 (en) 2012-02-20 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory device and method for manufacturing the same
JP2013187336A (ja) 2012-03-07 2013-09-19 Toshiba Corp 不揮発性半導体記憶装置
JP2013201271A (ja) 2012-03-23 2013-10-03 Toshiba Corp 不揮発性半導体記憶装置
US9099633B2 (en) 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
JP6050015B2 (ja) * 2012-03-30 2016-12-21 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
JP6162931B2 (ja) * 2012-06-19 2017-07-12 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
JP5783961B2 (ja) * 2012-07-09 2015-09-24 株式会社東芝 不揮発性記憶装置
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
JP2014038675A (ja) * 2012-08-15 2014-02-27 Sony Corp 記憶装置および駆動方法
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
JP6251688B2 (ja) * 2012-12-26 2017-12-20 ソニーセミコンダクタソリューションズ株式会社 記憶装置およびその製造方法
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US8921821B2 (en) * 2013-01-10 2014-12-30 Micron Technology, Inc. Memory cells
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
WO2014137943A2 (en) * 2013-03-03 2014-09-12 Adesto Technologies Corporation Programmable impedance memory elements and corresponding methods
US9412945B1 (en) 2013-03-14 2016-08-09 Adesto Technologies Corporation Storage elements, structures and methods having edgeless features for programmable layer(s)
CN105474420B (zh) 2013-03-15 2018-12-14 Adesto技术公司 具有半金属或半导体电极的非易失性存储器
CN103268917A (zh) * 2013-05-28 2013-08-28 清华大学 应用于阻变存储器的Al-W-O堆叠结构
US9105572B2 (en) * 2013-09-09 2015-08-11 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9548450B2 (en) 2014-09-23 2017-01-17 Micron Technology, Inc. Devices containing metal chalcogenides
TWI696997B (zh) 2014-10-07 2020-06-21 美商愛德斯托科技公司 具有導電性帽層的記憶體元件及其方法
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) * 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9431606B1 (en) * 2015-08-12 2016-08-30 Micron Technology, Inc. Memory cells
US11393515B2 (en) * 2018-06-14 2022-07-19 Intel Corporation Transition metal dichalcogenide based spin orbit torque memory device
KR102081020B1 (ko) * 2019-04-05 2020-02-24 연세대학교 산학협력단 선택 소자 및 이의 제조 방법
WO2022055197A1 (ko) * 2020-09-09 2022-03-17 한양대학교 산학협력단 칼코겐 원소가 도핑된 선택 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102405499A (zh) * 2009-04-20 2012-04-04 桑迪士克3D公司 具有数据线切换方案的存储器系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000048196A (ja) 1998-07-27 2000-02-18 Miyachi Technos Corp 溶接状況状態記録方法および溶接状況状態記録装置
WO2000048196A1 (en) 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
JP4792714B2 (ja) 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
KR100623177B1 (ko) * 2005-01-25 2006-09-13 삼성전자주식회사 높은 유전율을 갖는 유전체 구조물, 이의 제조 방법, 이를포함하는 불휘발성 반도체 메모리 장치 및 그 제조 방법
US7608848B2 (en) * 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US20080016684A1 (en) * 2006-07-06 2008-01-24 General Electric Company Corrosion resistant wafer processing apparatus and method for making thereof
US7388771B2 (en) * 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
KR20080064353A (ko) * 2007-01-04 2008-07-09 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
US7663135B2 (en) * 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP2009043873A (ja) * 2007-08-08 2009-02-26 Sony Corp 記憶素子および記憶装置
JP5557419B2 (ja) * 2007-10-17 2014-07-23 スパンション エルエルシー 半導体装置
JP2009135370A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
US20090283739A1 (en) * 2008-05-19 2009-11-19 Masahiro Kiyotoshi Nonvolatile storage device and method for manufacturing same
WO2009141857A1 (ja) * 2008-05-22 2009-11-26 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP5191803B2 (ja) * 2008-05-29 2013-05-08 株式会社東芝 不揮発性記憶装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102405499A (zh) * 2009-04-20 2012-04-04 桑迪士克3D公司 具有数据线切换方案的存储器系统

Also Published As

Publication number Publication date
JP2011187925A (ja) 2011-09-22
US9240549B2 (en) 2016-01-19
US8730709B2 (en) 2014-05-20
KR20110093620A (ko) 2011-08-18
TWI443821B (zh) 2014-07-01
JP5732827B2 (ja) 2015-06-10
US20130240818A1 (en) 2013-09-19
TW201143082A (en) 2011-12-01
US9543514B2 (en) 2017-01-10
US8427860B2 (en) 2013-04-23
US20140183438A1 (en) 2014-07-03
US20110194329A1 (en) 2011-08-11
CN102194512A (zh) 2011-09-21
US20160079528A1 (en) 2016-03-17
KR101785727B1 (ko) 2017-10-16

Similar Documents

Publication Publication Date Title
CN102194512B (zh) 存储元件、存储装置以及存储装置操作方法
US8492740B2 (en) Memory element and memory device
US9577187B2 (en) Memory element with ion conductor layer in which metal ions diffuse and memory device incorporating same
JP4539885B2 (ja) 記憶素子および記憶装置
JP5434921B2 (ja) 記憶素子および記憶装置
KR102040329B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
CN104813469B (zh) 存储元件和存储装置
JP5724651B2 (ja) 記憶素子および記憶装置
US10879312B2 (en) Memory device and memory unit
JP4548211B2 (ja) 記憶素子の製造方法、記憶装置の製造方法
JP4692383B2 (ja) 記憶素子及び記憶装置
JP4872526B2 (ja) 記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170120

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY semiconductor solutions

Address before: Tokyo, Japan

Patentee before: Sony Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150520

Termination date: 20210201