CN105474420B - 具有半金属或半导体电极的非易失性存储器 - Google Patents

具有半金属或半导体电极的非易失性存储器 Download PDF

Info

Publication number
CN105474420B
CN105474420B CN201480016247.0A CN201480016247A CN105474420B CN 105474420 B CN105474420 B CN 105474420B CN 201480016247 A CN201480016247 A CN 201480016247A CN 105474420 B CN105474420 B CN 105474420B
Authority
CN
China
Prior art keywords
semimetal
semiconductor
electrode
metal
insulating materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480016247.0A
Other languages
English (en)
Other versions
CN105474420A (zh
Inventor
J·R·詹姆森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalog Semiconductor USA Inc.
Reza Design USA
GlobalFoundries US Inc
Original Assignee
Adesto Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adesto Technologies Corp filed Critical Adesto Technologies Corp
Publication of CN105474420A publication Critical patent/CN105474420A/zh
Application granted granted Critical
Publication of CN105474420B publication Critical patent/CN105474420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种在不同阻抗状态之间可编程的存储器元件包括，包含半金属或半导体(半金属/半导体)的第一电极层；第二；以及形成在第一和第二电极之间并且包括绝缘材料的开关层；其中半金属/半导体的原子通过施加电场提供了绝缘材料的导电性的可逆改变。

Description

具有半金属或半导体电极的非易失性存储器
技术领域
本公开通常涉及一种存储器元件，并且更具体地涉及响应于施加电场而可在两个或多个阻抗状态之间编程的存储器元件。
背景技术
需要长时间存储信息而不使用电能。例如，在许多电子装置和系统中，数据可以存储在非易失性存储器或准非易失性存储器中。准非易失性存储器可以是具有比动态随机访问存储器(DRAM)更长的“刷新”间隔量级的存储器。
一种类型存储器是导电桥接随机访问存储器(CBRAM)。CBRAM可以具有根据两个端子结构的电阻水平而存储信息的存储器元件，其可以包括金属/绝缘体/金属结构。电阻的改变可以由主要由或者更通常由或者完全由金属原子构成的导电通路的产生和破坏而带来。
附图说明
图1是根据实施例的存储器元件的侧剖视图。
图2A至图2C是根据实施例的示出了在存储器元件的开关层内形成导电区域的侧剖视图。
图3A至图3D是根据另一实施例的示出了在存储器元件的开关层内形成导电区域的侧剖视图。
图4A至图4C是根据另一实施例的示出了在存储器元件的开关层内形成导电区域的侧剖视图。
图5是根据另一实施例的存储器元件的侧剖视图。
图6是根据另一实施例的存储器元件的侧剖视图。
图7是根据另一实施例的存储器元件的侧剖视图。
图8是根据另一实施例的存储器元件的侧剖视图。
图9A至图9C是根据实施例的示出了存储器元件的形成的侧剖视图。
图10A和图10B是根据另一实施例示出了存储器元件的形成的侧剖视图。
图11A至图11C是根据又一实施例示出了存储器元件的形成的侧剖视图。
具体实施方式
根据实施例，一种存储器元件包括存储器单元，利用半导体或半金属(包括类金属)以形成穿过绝缘开关层的导电通路。
在一些实施例中，存储器元件可以具有类似于传统的导电桥接随机访问存储器(CBRAM)元件的结构，然而导电通路的产生和破坏可以包括半金属或半导体。也即，可以由半金属或半导体完全或部分地形成可逆的导电通路。在一些实施例中，导电通路可以不包括金属原子，或者导电通路的大部分可以由非金属(例如，半金属/半导体)原子形成。
与传统的金属基CBRAM单元相比，由半金属或半导体形成的导电通路可以需要更多原子存在于导电通路中以实现相对较低的电阻水平，使得该导电通路不易受到导通状态保持故障(也即，不希望的从低电阻向高电阻的自发转变)的影响。
额外地，对于产生给定“宽度”(例如1、2或3个原子)的导电通路的编程操作，基于半金属或半导体的导电通路可以具有比基于金属的比较通路实质上更高的电阻(例如，对于具有1原子缩颈(constriction)的铋(Bi)通路约为100kΩ，对于具有1原子缩颈的铜Cu通路约为10kΩ)。这可以导致比传统的CBRAM单元需要较低的电流和/或功率以用于编程和/或擦除。
尽管一些传统的CBRAM元件可以通过将金属原子电引入分散在两个电极之间的绝缘层中而获得它们的低电阻，但是在其他元件中，金属氧化物通常用作绝缘层，并且通常由于在从金属氧化物的一些区域移除了氧之后剩余的金属原子的存在而引起低电阻状态。例如，在从氧化钛(TiO2)层移除了氧(O)之后而可以剩下钛(Ti)原子。因此，在两种传统情形中，低电阻状态可以归因于金属原子的存在。与之形成鲜明对比地，根据在此的实施例，低电阻状态(或者低电阻状态的显著部分)可以归因于半金属和/或半导体原子而非金属原子的存在。
根据特定实施例，一种存储器单元可以包括：第一电极(可以称作阳极)，第二电极(可以称作阴极)，以及分散在两者之间的绝缘层。阳极可以包括一种或多种半金属(例如Bi)和/或一种或多种半导体(例如Si)。该半金属或半导体也可以包括以下任何：在其可能晶相的至少一个中为半金属或半导体的元素(例如，Te，其具有高压金属形式和低压半导体形式，具有0.3eV的带隙)；一旦压缩至纳米级或原子级尺寸可以成为半金属或半导电的元素；或者包含一种或多种这些元素的合金或其他化合物(例如，TiTex)。
阳极可以用作可以在绝缘层中形成一个或多个导电通路的那些原子的来源(例如，至少部分地由半金属或半导体形成的导电通路)。额外的导电层可以存在于阳极的顶部上或者在阴极的下方以辅助制造或者操作用于控制单元的电路(例如，用于降低至单元的连接的电阻)。
电脉冲可以施加在两个电极之间以使得半金属或半导体原子形成导电通路。幅度或极性不同的电脉冲可以用于中断该导电通路以将器件返回至较高电阻态。初始“形成”的电脉冲可以施加至所制造的器件以将半金属或半导体原子引入绝缘层中，采用后续编程或擦除操作使得半金属或半导体原子分别重新排列为低电阻或高电阻通路。
额外地或备选地，半金属或半导体原子可以随着器件的每个编程/擦除循环而引入并且从绝缘层移除。
额外地或备选地，半金属或半导体原子可以通过初始热或化学处理而引入绝缘层中，替代于电脉冲以及用于重排列原子以分别形成低、高电阻通路的编程/擦除电脉冲。
额外地或备选地，半金属或半导体原子可以当形成绝缘层时原位引入绝缘层中。
实施例可以包括类似于传统CBRAM器件(包括电阻性RAM(RRAM)器件)的存储器器件架构，但是包括如在此所述的存储器元件。结果，根据实施例的存储器件可以具有可以小于这些传统器件的编程电源电压和/或历时。根据实施例的存储器件可以具有比传统存储器件更大的磨损循环，或者在“再处理”型操作之间更长的时间段。再处理型操作可以是将元件再编程为特定状态的操作(例如，紧缩电阻分布，再将所有单元擦除/编程为相同状态之后对单元编程)。根据实施例的存储器件可以具有磨损算法，在不同存储器组块之间数据偏移之前允许更多数目的循环等等。
在此公开的实施例中，相同部分涉及相同附图标记但是具有对应与此的前缀数字。
图1是根据实施例的存储器元件100的侧剖视图。存储器单元可以包括第一电极104，开关层106，以及第二电极108。在一些实施例中，第一电极104可以包括一种或多种半金属或半导体。这些半金属和/或半导体可以包括以下任何一种：例如碳(C)，碲(Te)，锑(Sb)，砷(As)，锗(Ge)，硅(Si)，铋(Bi)，锡(Sn)，硫(S)，或硒(Se)。
开关层106可以形成在第一和第二电极104/108之间。开关层106可以由在电极之上施加电场而可以切换其导电性的材料所形成。根据实施例，开关层106可以是其中可以通过施加电场而形成和消除导电通路的绝缘材料。这些导电通路可以至少部分地由一种或多种半金属和/或半导体(半金属/半导体)形成。在一些实施例中，开关层106可以基本上不具有形成半金属/半导体的通路，阳极104是基本上所有半金属/半导体的来源。然而，在其他实施例中，开关层106可以包括一些半金属/半导体，阳极104贡献了额外量的半金属/半导体。在另外其他实施例中，开关层106可以包括半金属/半导体，阳极104在开关层106内的导电通路的形成中并未贡献或者贡献了很少量的半金属/半导体。
在一些实施例中，开关层106可以是金属氧化物。在特定实施例中，开关层106可以包括氧化钆(GdOx)、氧化铪(HfOx)、氧化钽(TaOx)、氧化铝(AlOx)和/或氧化锆(ZrOx)的任一种。应该理解的是，这些金属氧化物可以具有化学计量或非化学计量形式。
在一些实施例中，第一电极104可以包括半金属/半导体以及一种或多种其他元素。在特定实施例中，第一电极104可以是半金属/半导体和另一元素的二元合金。与半金属/半导体组合使用的第一电极104的金属可以是过渡金属。在一些实施例中，该金属可以是稀土金属。然而在其他实施例中，该金属可以不是过渡金属(并且因此也不是稀土金属)。
在特定实施例中，第一电极104可以是Te(Te是半金属/半导体)的二元合金。在该二元合金中，合金的另一种元素可以选自Ti、Zr、Hf、铝(Al)、金(Au)、钡(Ba)、溴(Br)、镉(Cd)、铈(Ce)、钴(Co)、铬(Cr)、镝(Dy)、铒(Er)、铕(Eu)、铁(Fe)、镓(Ga)、钆(Gd)、钬(Ho)、铟(In)、铱(Ir)、镧(La)、锰(Mn)、钼(Mo)、镍(Ni)、铅(Pb)、钯(Pd)、镨(Pr)、铂(Pt)、铷(Rb)、铼(Re)、钌(Ru)、铑(Rh)、钐(Sm)、锶(Sr)和铊(Tl)。在特定实施例中，第一电极可以是锆(Zr)和Te的合金，或Ti和Zr的合金，或Hf和Te的合金。此外，对应的开关层106可以分别是ZrOx、TiOx或HfOx。
在一些实施例中，开关层的氧化物可以是第一电极中所包括元素的氧化物。在非常特定的实施例中，开关层可以包括金属氧化物并且第一阳极可以包括该金属氧化物的金属。
第二电极108可以是适用于所需电阻或工艺兼容性等的导电材料。但是作为一个非常特定的实施例，第二电极108可以由钽(Ta)形成。
图2A至图2C是根据实施例的示出了采用半金属/半导体形成导电区域的侧剖视图。在非常特定实施例中，图2A至图2C示出了类似于图1中所示用于形成存储器元件的操作。
图2A示出了在绝缘开关层206内的半金属/半导体210。在特定实施例中，210可以代表半金属/半导体元素的原子。
图2B示出了在电极204/208之上施加第一极性的电场。响应于此，导电结构可以形成在绝缘体材料206中，改变了绝缘体材料206的导电性。这些导电结构可以完全由一种或多种半金属/半导体原子形成，或者包括半金属/半导体原子与其他原子核素的混合。
图2C示出了在电极204/208之上施加第二极性的电场。响应于此，可以移除导电结构。
应该理解的是，图2A至图2C只是操作的图形代表。半金属/半导体原子的真实位置或状态可以采取各种形式。在一些实施例中，导电结构的一部分或全部可以不移除，但是施加电场可以改变半金属/半导体原子和/或化合物的状态。
图3A至图3D是根据另一实施例的示出了在存储器元件内形成导电区域的侧剖视图。图3A-图3D的实施例示出了其中半金属/半导体可以源自电极304(例如，阳极)并且移动进入开关层306中的设置。在非常特定实施例中，图3A至图3D示出了类似于图1中所示存储器元件的形成操作。
图3A示出了在施加电场之前的存储器元件。开关层306中可以不存在或者存在非常少的在开关层内形成了导电结构的半金属/半导体。
图3B示出了在电极304/308之上施加第一极性的电场。响应于此，半金属/半导体310可以从第一电极304(也即，阳极)移动出而进入开关层306中。如以上的情形中，310可以代表半金属/半导体原子，但是在其他实施例中，半金属/半导体可以是多于一种原子的化合物。
图3C示出了继续施加图3B的电场，或者后续施加相同的电场。响应于电场，源自第一电极304的半金属/半导体310可以在绝缘体材料306中形成导电结构。这些导电结构可以完全由一种或多种半金属/半导体原子形成，或者包括半金属/半导体原子与其他原子核素的混合。
图3D示出了在电极304/308之上施加第二极性的电场。响应于此，可以移除导电结构。在一些实施例中，基本上所有或者大部分半金属/半导体310可以返回至第一电极304，或者迁移至靠近第一电极304附近的位置。然而在其他实施例中，源自第一电极304的半金属/半导体310的一部分可以保留在开关层中。
图4A至图4C是根据又一实施例的示出了在存储器元件内形成导电区域的侧剖视图。图4A-图4C的实施例示出了类似于图3A至图3D的设置，但是在开关层中除了半金属/半导体原子之外还存在由金属原子形成的细丝。在非常特定实施例中，图4A至图4C示出了类似于图1中所示存储器元件的形成操作。
图4A示出了在施加电场之前的存储器元件。第一电极404可以是阳极，并且包括半金属/半导体原子(示出为SM)以及阳极金属原子(示出为M1)。开关层406中可以不存在或者存在很少量的可以在开关层内形成导电结构的半金属/半导体(SM)。
开关层406可以包括一种或多种金属氧化物分子/化合物或者由此形成(一种示出为416)。该开关金属氧化物可以包括开关氧化物金属(M2)和一个或多个氧原子(Ox)。在一些实施例中，开关氧化物金属(M2)可以与阳极金属(M1)相同。然而在其他实施例中，开关氧化物金属可以与阳极金属相同(也即，M2＝M1)。
图4B示出了在电极404/408之上施加一个或多个电场。响应于此，半金属/半导体410可以移出第一电极404(也即，阳极)进入开关层406中。此外，氧原子(一个示出为416-1)可以从开关金属氧化物释放出而留下开关氧化物金属原子(一个示出为416-0)。
图4C示出了穿过开关层406形成导电区域420。如所示，导电区域420的一部分可以由半金属/半导体(SM)形成，而另一部分可以由开关氧化物金属原子(M2)形成。此外，在一些实施例中，从开关金属氧化物释放出的氧可以与阳极金属形成氧化物以形成阳极氧化物(示出为418)。
可以施加与图4B相反的电场以基本上反转图4B和图4C中所示的操作以将元件返回至图4A的状态。
应该理解的是，图2A至图4C仅是操作的图形表示。半金属/半导体原子的真实位置或状态可以采取各种形式。
图5是根据另一实施例的存储器单元500的侧剖视图。第一电极504可以是一个或多个阳极金属与一种或多种半金属/半导体的混合物。在一些实施例中，第一电极504可以是一种阳极金属与一种半金属/半导体的二元合金。
开关506可以包括或者完全由阳极金属的金属氧化物形成。在一些实施例中，如在此所述的，在编程操作(在开关层506中形成导电区域的操作)中，氧可以从开关层释放出并且与阳极金属结合以在第一电极504中形成阳极金属氧化物。第二电极408可以由任何合适的导电材料形成。
图6是根据一个非常特定实施例的存储器单元的侧剖视图。第一电极604可以包括金属与半金属/半导体混合物的层604-0。层604-0可以直接与开关层606接触。在一个特定实施例中，层604-0可以包括金属钛(Ti)并且半金属/半导体可以是Te(也即，层604-0是Ti/Te化合物)。
仍然参照图6，第一电极604可以包括形成在层604-0上的另一导电层604-1。在一个特定实施例中，层604-1可以是氮化钛(TiN)。
在所示的实施例中，开关层606可以是金属氧化物。开关层606可以形成在第二电极608上。开关层606和第二电极608可以由在此所述的任何合适的材料或其等价物而形成。
图7是根据另一非常特定实施例的存储器单元的侧剖视图。第一电极704可以包括Zr和半金属/半导体Te的阳极金属(也即，层704是Zr/Te化合物)。剩下的层(706、708)可以根据在此所述各个实施例而改变。在特定实施例中，开关层706可以完全或者部分由ZrOx形成。然而，开关层706和第二电极708可以由在此所述任何合适的材料或其等价物而形成。
图8是根据另一非常特定实施例的存储器单元的侧剖视图。第一电极804可以包括Hf和半金属/半导体Te的阳极金属(也即，层804是Hf/Te化合物)。剩下的层(806、808)可以根据在此所述各个实施例而改变。在特定实施例中，开关层806可以完全或部分地由HfOx形成。然而，开关层706和第二电极708可以由在此所述任何合适的材料或其等价物而形成。
图9A至图9C示出了根据实施例的用于形成存储器单元900的方法。图9A至图9C示出了其中可以使用电“形成”步骤将半金属/半导体放入开关层中的方法。
图9A示出了“新”存储器元件900。新存储器元件900可以是在物理处理步骤之后但是在任何电测试之前的存储器元件。也即，存储器元件900尚未经受施加电偏置。开关层906中可以不存在或者存在很少量的可以在开关层内形成导电结构的半金属/半导体。
图9B示出了“形成”步骤。第一极性的偏置可以施加在电极904/908之上。响应于此，半金属/半导体910可以移出第一电极904(也即，阳极)进入开关层906中。如在此所示其他实施例中，910可以代表半金属/半导体原子，但是在其他实施例中，半金属/半导体可以是多于一种原子的化合物。
图9C示出了在形成步骤之后的存储器元件900。半金属/半导体910可以分布在绝缘开关层906内。第一电极904、开关层906和第二电极908可以由在此所述任何合适材料或其等价物而形成。
在一些实施例中，元件900可以随后如图2A至图2C所示而编程。
图10A和图10B示出了根据另一实施例的用于形成存储器元件1000的方法。图10A和图10B示出了其中制造步骤将半金属/半导体放入开关层中的方法。
图10A示出了用于存储器元件1000的组合步骤。在该步骤之前，可以形成存储器元件的第一电极1004，其包括用于穿过绝缘开关层1006形成导电路径的半金属/半导体。存储器元件1000可以经受工艺处理，导致半金属/半导体1010移出第一电极1004(也即，阳极)并进入开关层1006中。该工艺处理可以包括热处理、化学处理或光照处理。如在此所示的其他实施例中，1010可以代表半金属/半导体原子，但是在其他实施例中，半金属/半导体可以是多于一种原子的化合物。
图10B示出了在处理步骤之后的存储器元件1000。半金属/半导体1010可以分布在绝缘开关层1006内。
在一些实施例中，元件1000可以如图2A至图2C中所示而编程。
图11A至图11C示出了根据另一实施例的用于形成存储器元件1100的方法。图11A至图11C示出了其中可以在开关层内原位形成半金属/半导体的方法。
图11A示出了第二电极1108的形成。
图11B示出了包括半金属/半导体1110的开关层1106的形成。
图11C示出了第一电极1104的形成。半金属/半导体1110可以分布在绝缘开关层1106内。
图11A至图11C的各个结构可以由根据在此任一实施例的元素或其等价物形成。
在一些实施例中，元件1100可以随后如图2A至图2C而编程。
应该注意的是，尽管实施例示出了具有特定垂直朝向的多层，备选实施例可以具有不同朝向。但是作为一个示例，绝缘材料可以形成在包含可以形成导电结构的半金属和/或半导体的层之上。此外，其他实施例可以具有横向设置，绝缘层具有在包含可以形成导电结构的半金属和/或半导体的层之间的垂直朝向。
应该知晓的是，说明书全文中对“一个实施例”或“一实施例”的参考意味着结合实施例描述的特定特征、结构或特性包括在本发明至少一个实施例中。因此，强调并且应该知晓的是，在说明书各个部分中对于“实施例”或“一个实施例”或“备选实施例”的两处或多处参考无需均涉及相同实施例。此外，特定的特征、结构或特性可以如合适的而组合在本发明一个或多个实施例中。
也应该理解的是，可以在缺乏在此并未具体公开的元素/步骤的情形下实施本发明其他实施例。
类似的，应该知晓的是，在本发明的示例性实施例的前述说明书中，本发明的各个特征有时组合在一起成为单个实施例、附图或其说明以用于简化本公开以辅助理解各个创新特征方面的一个或多个。然而本公开的方法不应解释为反映了权利要求要求多于每个权利要求明确所述特征的意图。相反，创新性特征方面具有少于单个前述公开实施例的全部特征。因此，详细说明书之后的权利要求因此明确地包括至该详细说明书中，每个权利要求单独作为本发明的分立实施例。

Claims (24)

1.一种在不同阻抗状态之间可编程的存储器元件，包括：
第一电极层，包括半金属或半导体；
第二电极；以及
开关层，形成在第一和第二电极之间并且包括绝缘材料；
其中，半金属或半导体的原子通过电场的施加提供了绝缘材料的导电性的可逆改变。
2.根据权利要求1的存储器元件，其中，半金属或半导体选自以下构成的组：碳(C)，碲(Te)，锑(Sb)，砷(As)，锗(Ge)，硅(Si)，铋(Bi)，锡(Sn)，硫(S)，硒(Se)。
3.根据权利要求1的存储器元件，其中，第一电极包括半金属或半导体与至少一种第一电极金属的组合。
4.根据权利要求3的存储器元件，其中，第一电极金属是过渡金属。
5.根据权利要求4的存储器元件，其中，第一电极金属是稀土金属。
6.根据权利要求3的存储器元件，其中，第一电极金属不是过渡金属。
7.根据权利要求1的存储器元件，其中，绝缘材料包括金属氧化物。
8.根据权利要求7的存储器元件，其中，金属氧化物的金属是过渡金属。
9.根据权利要求8的存储器元件，其中，金属氧化物的金属是稀土金属。
10.根据权利要求7的存储器元件，其中，金属氧化物的金属不是过渡金属。
11.根据权利要求7的存储器元件，其中：绝缘材料选自以化学计量或非化学计量形式的氧化钆、氧化铪、氧化钽、氧化铝、和氧化锆构成的组。
12.根据权利要求1的存储器元件，其中：第一电极包括半金属或半导体和电极金属；以及绝缘材料是电极金属的金属氧化物。
13.根据权利要求1的存储器元件，其中：半金属或半导体包括碲；第一电极进一步包括选自钛、锆和铪的金属；以及开关层包括金属氧化物。
14.一种方法，包括：
在第一电极和第二电极之间形成包括绝缘材料的开关层；以及
施加电场以通过绝缘材料中的半金属和/或半导体原子的移动而可逆地改变绝缘材料的导电性。
15.根据权利要求14的方法，其中，施加电场包括施加电场以使得半金属和/或半导体原子从第一电极移出进入绝缘材料中。
16.根据权利要求14的方法，其中，半金属和/或半导体选自由以下构成的组：碳(C)，碲(Te)，锑(Sb)，砷(As)，锗(Ge)，硅(Si)，铋(Bi)，锡(Sn)，硫(S)，硒(Se)。
17.根据权利要求14的方法，其中，绝缘材料包括金属氧化物。
18.根据权利要求14的方法，进一步包括：
采用至少一种电极金属和半金属和/或半导体形成第一电极；以及
形成开关层包括形成至少一种电极金属的金属氧化物。
19.一种方法，包括：
在第一电极和第二电极之间形成包括绝缘材料和至少一种半金属和/或半导体的开关层；以及
施加电场以通过在包括半金属和/或半导体的原子的绝缘材料中形成导电结构而可逆地改变绝缘材料的导电性。
20.根据权利要求19的方法，其中，形成开关层包括原位地形成半金属和/或半导体与绝缘材料。
21.根据权利要求19的方法，其中，形成开关层包括：采用选自化学处理步骤和热处理步骤的制造步骤将半金属和/或半导体引入绝缘材料中。
22.根据权利要求19的方法，其中，半金属和/或半导体选自由以下构成的组：碳(C)，碲(Te)，锑(Sb)，砷(As)，锗(Ge)，硅(Si)，铋(Bi)，锡(Sn)，硫(S)，和硒(Se)。
23.根据权利要求19的方法，其中，绝缘材料包括金属氧化物。
24.根据权利要求19的方法，其中，半金属和/或半导体包括碲；以及第一电极进一步包括选自钛、锆和铪的金属。
CN201480016247.0A 2013-03-15 2014-03-17 具有半金属或半导体电极的非易失性存储器 Active CN105474420B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361798919P 2013-03-15 2013-03-15
US61/798,919 2013-03-15
PCT/US2014/030871 WO2014146003A1 (en) 2013-03-15 2014-03-17 Nonvolatile memory with semimetal or semiconductors electrodes

Publications (2)

Publication Number Publication Date
CN105474420A CN105474420A (zh) 2016-04-06
CN105474420B true CN105474420B (zh) 2018-12-14

Family

ID=51538157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480016247.0A Active CN105474420B (zh) 2013-03-15 2014-03-17 具有半金属或半导体电极的非易失性存储器

Country Status (4)

Country Link
US (1) US9711719B2 (zh)
JP (1) JP6517184B2 (zh)
CN (1) CN105474420B (zh)
WO (1) WO2014146003A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180033960A1 (en) * 2013-03-15 2018-02-01 Adesto Technologies Corporation Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors
US9269898B2 (en) * 2014-02-07 2016-02-23 Crossbar, Inc. Low temperature deposition for silicon-based conductive film
TWI696997B (zh) 2014-10-07 2020-06-21 美商愛德斯托科技公司 具有導電性帽層的記憶體元件及其方法
KR20170078284A (ko) * 2015-12-29 2017-07-07 에스케이하이닉스 주식회사 반도체 장치의 제조 방법 및 동작 방법
EP3249706B1 (en) * 2016-05-25 2020-03-18 IMEC vzw A rare-earth metal oxide resistive random access non-volatile memory device
DE102017100987A1 (de) 2017-01-19 2018-07-19 Infineon Technologies Ag Speichervorrichtung und speichervorrichtungsanordnung, datenspeichereinheit und verfahren zum betreiben einer speichervorrichtung
US10468593B1 (en) 2018-04-11 2019-11-05 International Business Machines Corporation Scaled nanotube electrode for low power multistage atomic switch
US11537754B1 (en) 2018-09-18 2022-12-27 Adesto Technologies Corporation Pseudo physically unclonable functions (PUFS) using one or more addressable arrays of elements having random/pseudo-random values
CN111725397A (zh) * 2020-01-19 2020-09-29 中国科学院上海微系统与信息技术研究所 一种相变材料结构、存储器单元及其制作方法
CN115249765A (zh) * 2022-08-17 2022-10-28 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480843A (en) * 1967-04-18 1969-11-25 Gen Electric Thin-film storage diode with tellurium counterelectrode
US5798903A (en) * 1995-12-26 1998-08-25 Bell Communications Research, Inc. Electrode structure for ferroelectric capacitor integrated on silicon
CN1697195A (zh) * 2003-11-28 2005-11-16 索尼株式会社 存储器件和存储装置
CN102683349A (zh) * 2011-03-18 2012-09-19 索尼公司 存储元件和存储装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
ATE235093T1 (de) 1997-12-04 2003-04-15 Axon Technologies Corp Programmierbare metallisierungsstruktur mit oberflächennaher verfestigung undherstellungsverfahren dafür
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US7372065B2 (en) 2000-02-11 2008-05-13 Axon Technologies Corporation Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US7728322B2 (en) 2000-02-11 2010-06-01 Axon Technologies Corporation Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US20040124407A1 (en) 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US6927411B2 (en) 2000-02-11 2005-08-09 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
WO2004027877A1 (ja) * 2002-09-19 2004-04-01 Sharp Kabushiki Kaisha 抵抗変化機能体およびその製造方法
DE102004029436B4 (de) 2004-06-18 2009-03-05 Qimonda Ag Verfahren zum Herstellen eines Festkörperelektrolytmaterialbereichs
US7326950B2 (en) * 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
DE102004047630A1 (de) 2004-09-30 2006-04-13 Infineon Technologies Ag Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers
KR100657911B1 (ko) 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
DE102004056973A1 (de) 2004-11-25 2006-06-01 Infineon Technologies Ag Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
US20060172067A1 (en) 2005-01-28 2006-08-03 Energy Conversion Devices, Inc Chemical vapor deposition of chalcogenide materials
DE102005005325B4 (de) 2005-02-04 2011-12-15 Adesto Technology Corp., Inc. Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
DE102005005938B4 (de) * 2005-02-09 2009-04-30 Qimonda Ag Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
US7700398B2 (en) 2005-08-05 2010-04-20 Infineon Technologies Ag Method for fabricating an integrated device comprising a structure with a solid electrolyte
WO2007023569A1 (ja) * 2005-08-26 2007-03-01 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
US7423281B2 (en) 2005-09-26 2008-09-09 Infineon Technologies Ag Microelectronic device with a plurality of storage elements in serial connection and method of producing the same
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US8618523B2 (en) 2006-05-31 2013-12-31 Renesas Electronics Corporation Semiconductor device
US20080073751A1 (en) * 2006-09-21 2008-03-27 Rainer Bruchhaus Memory cell and method of manufacturing thereof
US20090166601A1 (en) * 2008-01-02 2009-07-02 Ovonyx, Inc. Non-volatile programmable variable resistance element
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
US20100059729A1 (en) * 2008-09-09 2010-03-11 Ovonyx, Inc. Apparatus and method for memory
KR20100062570A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 저항성 메모리 소자
US8610102B2 (en) * 2009-06-18 2013-12-17 Panasonic Corporation Nonvolatile memory device and manufacturing method thereof
JP5377142B2 (ja) 2009-07-28 2013-12-25 ソニー株式会社 ターゲットの製造方法、メモリの製造方法
JP5471134B2 (ja) 2009-08-05 2014-04-16 ソニー株式会社 半導体記憶装置及の製造方法
US8134139B2 (en) 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
JP5732827B2 (ja) 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法
JP2011211101A (ja) * 2010-03-30 2011-10-20 Sony Corp 記憶素子及びその製造方法
JP2012182172A (ja) * 2011-02-28 2012-09-20 Sony Corp 記憶素子および記憶装置
US8962460B2 (en) * 2011-04-26 2015-02-24 Micron Technology, Inc. Methods of selectively forming metal-doped chalcogenide materials, methods of selectively doping chalcogenide materials, and methods of forming semiconductor device structures including same
WO2013039603A1 (en) * 2011-09-13 2013-03-21 Adesto Technologies Corporation Resistive switching devices having alloyed electrodes and methods of formation thereof
US8900963B2 (en) * 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9048415B2 (en) * 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
US8941089B2 (en) * 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
KR101338360B1 (ko) * 2012-04-04 2013-12-06 광주과학기술원 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
US8907313B2 (en) * 2012-12-18 2014-12-09 Intermolecular, Inc. Controlling ReRam forming voltage with doping

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480843A (en) * 1967-04-18 1969-11-25 Gen Electric Thin-film storage diode with tellurium counterelectrode
US5798903A (en) * 1995-12-26 1998-08-25 Bell Communications Research, Inc. Electrode structure for ferroelectric capacitor integrated on silicon
CN1697195A (zh) * 2003-11-28 2005-11-16 索尼株式会社 存储器件和存储装置
CN102683349A (zh) * 2011-03-18 2012-09-19 索尼公司 存储元件和存储装置

Also Published As

Publication number Publication date
US20140299832A1 (en) 2014-10-09
WO2014146003A1 (en) 2014-09-18
JP2016517634A (ja) 2016-06-16
US9711719B2 (en) 2017-07-18
CN105474420A (zh) 2016-04-06
JP6517184B2 (ja) 2019-05-22

Similar Documents

Publication Publication Date Title
CN105474420B (zh) 具有半金属或半导体电极的非易失性存储器
Wong et al. Metal–oxide RRAM
Prakash et al. TaO x-based resistive switching memories: prospective and challenges
Jana et al. RRAM characteristics using a new Cr/GdO x/TiN structure
Ismail et al. Effects of Gibbs free energy difference and oxygen vacancies distribution in a bilayer ZnO/ZrO2 structure for applications to bipolar resistive switching
JP5156060B2 (ja) 不揮発性半導体記憶装置
US8310857B2 (en) Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
KR20180134121A (ko) 저항 변화 메모리 소자
TWI497491B (zh) 記憶體元件及記憶體裝置
Chen et al. Resistance switching for RRAM applications
Ismail et al. Coexistence of bipolar and unipolar resistive switching in Al-doped ceria thin films for non-volatile memory applications
CN114256416A (zh) 电阻式随机存取存储器、其制造方法及其操作方法
Jana et al. Enhanced resistive switching phenomena using low-positive-voltage format and self-compliance IrO x/GdO x/W cross-point memories
US20190272874A1 (en) Memory device, method of forming the same, method for controlling the same and memory array
CN106796984A (zh) 1‑选择器n‑电阻器忆阻设备
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
Rupp et al. Threshold switching in amorphous Cr-doped vanadium oxide for new crossbar selector
Wang et al. Effect of anodic interface layers on the unipolar switching of HfO 2-based resistive RAM
US20180033960A1 (en) Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors
Ielmini et al. Universal switching behavior
Mehonic et al. Resistive switching in oxides
CN105900338A (zh) 阻变施密特触发器和比较器
JP2014022660A (ja) 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置
JP6092696B2 (ja) 可変抵抗素子を用いたメモリセル
KR100989180B1 (ko) 저항변화기록소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: Reza Design USA

Address before: California, USA

Patentee before: Dalog Semiconductor USA Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230417

Address after: California, USA

Patentee after: Dalog Semiconductor USA Inc.

Address before: California, USA

Patentee before: ADESTO TECHNOLOGIES Corp.

Effective date of registration: 20230417

Address after: New York, United States

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: California, USA

Patentee before: Reza Design USA