CN102656692B - 非易失性存储装置 - Google Patents

非易失性存储装置 Download PDF

Info

Publication number
CN102656692B
CN102656692B CN201180004276.1A CN201180004276A CN102656692B CN 102656692 B CN102656692 B CN 102656692B CN 201180004276 A CN201180004276 A CN 201180004276A CN 102656692 B CN102656692 B CN 102656692B
Authority
CN
China
Prior art keywords
resistance change
change layer
resistance
electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180004276.1A
Other languages
English (en)
Other versions
CN102656692A (zh
Inventor
藤井觉
空田晴之
三河巧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN102656692A publication Critical patent/CN102656692A/zh
Application granted granted Critical
Publication of CN102656692B publication Critical patent/CN102656692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

包括：第一电极布线(151)，被形成为带状；第三层间绝缘层(16)；电阻变化层，被形成在覆盖存储单元孔(29)的底部及侧面的区域，且是由缺氧型过渡金属氧化物构成的第一电阻变化层(18a)、和由含氧率与所述第一电阻变化层(18a)不同的缺氧氮型过渡金属氧氮化物构成的第二电阻变化层(18b)的层叠构造体；第一电极(19)，被形成在存储单元孔(29)的内部；以及第一布线(22)，在至少覆盖存储单元孔(29)的开口的区域，在与第一电极布线(151)交叉的方向上被形成为带状，在将所述过渡金属表示为M、将第一电阻变化层(18a)的组成表示为MOz、将第二电阻变化层(18b)的组成表示为MOxNy的情况下，满足z＞x+y的关系。

Description

非易失性存储装置
技术领域
本发明涉及利用了电阻变化型元件的非易失性存储装置。更详细而言，涉及一种非易失性存储装置，为了实现元件的细微化而在存储单元孔内形成含氧率不同的多个电阻变化层，并且防止多个电阻变化层间的氧扩散。
背景技术
近些年，随着电子设备的数字技术进展，而用于保存音乐、图像、信息等的数据的大容量且非易失性的存储装置的开发很积极。例如，在许多领域中已经采用将强电介质作为电容元件利用的非易失性储装置。进而，针对这样利用强电介质电容器的非易失性储装置，利用了因电脉冲的施加而电阻值变化、并继续保持该状态的材料的非易失性存储装置(以下，称为Resistive RAM，或ReRAM)，由于容易得到与通常的半导体过程的配合性，因此被关注。
专利文献1提出，以存储元件的小型化和存储装置的大容量化为目的，在以矩阵状配置的细微的孔内的每一个形成有电阻变化层的交叉点型的ReRAM。
而且，对于向细微孔内的埋入成膜过程，开发了化学气相沉积法(CVD法：Chemical Vapor Deposition)以及原子层薄膜沉积法(ALD法：AtomicLayer Deposition)等。ALD法的特点是，按每个单原子层进行膜生长，在纵横比(aspect ratio)高的细微孔内也能够进行保形(conformal)的膜生长。
非专利文献1以及2中报告了，通过ALD法成膜的TiO2膜以及HfO2膜，因电脉冲而表示电阻变化现象。
在专利文献2中，由于能够形成膜厚小且缺损少的致密的膜，因此漏电流变小，期待电阻变化特性的改进，而提出利用通过ALD法形成的NiO薄膜的电阻变化型非易失性存储元件。
并且，专利文献3公开，具备含氧率不同的两个电阻变化层的电阻变化元件。
进而，专利文献4公开，将缺氧氮型钽氧氮化物用作电阻变化元件的电阻变化元件。特点是，缺氧氮型钽氧氮化物层的氧相对于氮的含有率在1.08以上1.35以下。
(现有技术文献)
(专利文献)
专利文献1：国际公开第2008/47711号
专利文献2：(日本)特开2007-84935号公报
专利文献3：国际公开第2008/149484号
专利文献4：国际公开第2008/146461号
(非专利文献)
非专利文献1：Journal Of Applied Physics 2005年98卷033715页
非专利文献2：Japanese Journal Of Applied Physics 2007年46卷4B号2172-2174页
发明概要
发明要解决的课题
然而，在利用专利文献3公开的电阻变化层形成非易失性存储装置的情况下，产生以下的问题。在非易失性存储装置的制造过程中，在形成多层布线时，在层间绝缘膜的成膜、插塞形成、布线形成、恢复退火等的工序中，电阻变化型元件被热处理。根据这样的热处理，在电阻变化元件的电阻变化层，氧从氧浓度高的第二钽氧化物层扩散到氧浓度低的第一钽氧化物层，据此，产生氧浓度特性的劣化。
进而，在孔内埋入并形成含氧率不同的两个电阻变化层的情况下存在的问题是，与通常的层叠构造不同，含氧率不同的两个电阻变化层，除了在下部电极膜正上面的孔底部以外，还在孔侧壁部分也两层相接，因此，成为有底筒状而界面部的面积非常增加，导致氧的相互扩散更容易产生。
发明内容
为了解决所述的以往的问题，本发明的目的在于提供一种非易失性存储装置，能够抑制第一电阻变化层与第二电阻变化层之间的相互扩散，存储装置稳定地工作。
用于解决课题的手段
本发明的非易失性存储装置的实施方案之一，包括：第一电极布线，在衬底上被形成为带状；层间绝缘层，被形成在所述第一电极布线以及所述衬底上；存储单元孔，贯通所述层间绝缘层而到达所述第一电极布线；电阻变化层，在所述存储单元孔中，被形成在覆盖所述存储单元孔的底部以及侧面的区域；第一电极，在所述电阻变化层上，被形成在所述存储单元孔的内部；以及第一布线，在所述第一电极以及所述绝缘层上，在至少覆盖所述存储单元孔的开口的区域，在与所述第一电极布线交叉的方向上被形成为带状，所述电阻变化层为第一电阻变化层与第二电阻变化层的层叠构造体，所述第一电阻变化层由缺氧型过渡金属氧化物构成，所述第二电阻变化层由缺氧氮型过渡金属氧氮化物构成，所述缺氧氮型过渡金属氧氮化物的含氧率与所述第一电阻变化层不同，在将所述过渡金属表示为M、将所述第一电阻变化层的组成表示为MOz、将所述第二电阻变化层的组成表示为MOxNy的情况下，满足z＞(x+y)的关系。
发明效果
本发明的非易失性存储装置具有的效果是，即使因在孔内埋入含氧率不同的两个电阻变化层的构造而两个电阻变化层的界面部分的面积增加，也由于第二电阻变化层为缺氧氮型金属氧氮化物，因此能够抑制与作为第一电阻变化层的金属氧化物的相互扩散，存储装置稳定地工作。
附图说明
图1是示出本发明的实施例1涉及的非易失性存储装置的结构的一个例子的平面图以及沿着1A-1A线的截面图。
图2是作为图1的主要部分的电阻变化型元件的结构的一个例子的平面图以及沿着2A-2A线的截面图。
图3是本发明的实施例1涉及的非易失性存储装置的制造工序之一中的截面图。
图4是本发明的实施例1涉及的非易失性存储装置的制造工序之一中的平面图以及沿着3A-3A线的截面图。
图5是本发明的实施例1涉及的非易失性存储装置的制造工序之一中的截面图。
图6是本发明的实施例1涉及的非易失性存储装置的制造工序之一中的截面图。
图7是本发明的实施例1涉及的非易失性存储装置的制造工序之一的截面图。
图8是本发明的实施例1涉及的非易失性存储装置的制造工序之一的平面图以及截面图。
图9是本发明的实施例1涉及的非易失性存储装置的制造工序之一中的平面图以及截面图。
图10是示出TaOxNy膜中的(O+N)比率与比电阻的关系的图。
图11是测量了电阻变化特性的平面型元件的截面图。
图12是示出平面型元件的脉冲施加时的电阻变化特性的图。
图13是示出平面型元件的脉冲施加时的电阻变化特性的图。
图14是示出平面型元件的脉冲施加时的电阻变化特性的图。
图15是示出本发明的实施例2涉及的非易失性存储装置的结构的一个例子的截面图。
图16是示出本发明的实施例2的变形例涉及的电阻变化元件的结构的一个例子的截面图。
图17是示出本发明的实施例3涉及的非易失性存储装置的结构的一个例子的截面图。
图18是用于说明平面型元件的多个电阻变化层的界面部的面积的平面图以及沿着A-A′线的截面图。
图19是用于说明孔型元件的多个电阻变化层的界面部的面积的平面图以及沿着B-B′线的截面图。
具体实施方式
本发明的非易失性存储装置的实施方案之一，包括：第一电极布线，在衬底上被形成为带状；层间绝缘层，被形成在所述第一电极布线以及所述衬底上；存储单元孔，贯通所述层间绝缘层而到达所述第一电极布线；电阻变化层，在所述存储单元孔中，被形成在覆盖所述存储单元孔的底部以及侧面的区域；第一电极，在所述电阻变化层上，被形成在所述存储单元孔的内部；以及第一布线，在所述第一电极以及所述绝缘层上，在至少覆盖所述存储单元孔的开口的区域，在与所述第一电极布线交叉的方向上被形成为带状，所述电阻变化层为第一电阻变化层与第二电阻变化层的层叠构造体，所述第一电阻变化层由缺氧型过渡金属氧化物构成，所述第二电阻变化层由缺氧氮型过渡金属氧氮化物构成，所述缺氧氮型过渡金属氧氮化物的含氧率与所述第一电阻变化层不同，在将所述过渡金属表示为M、将所述第一电阻变化层的组成表示为MOz、将所述第二电阻变化层的组成表示为MOxNy的情况下，满足z＞(x+y)的关系。
在此，也可以是，所述第一电阻变化层与所述存储单元孔的底部以及侧面接触，所述第二电阻变化层与所述第一电阻变化层接触。
优选的是，所述过渡金属为，从由钽、铪、锆、镍、钛而成的群中选择的某一个过渡金属。并且，优选的是，所述过渡金属为钽。
优选的是，缺氧氮型钽氧氮化物中占有的氧原子数与氮原子数的总和为50至70atm％。
并且，也可以构成为，在所述第一电极与所述第一布线之间设置有第一电流控制层。
对于实现细微的存储元件的构造以及制造方法可以考虑以下的方法，即，1)在与衬底平行的面将需要的电极层以及电阻变化层层叠而成膜后，通过干式蚀刻过程一并加工的方法，2)预先形成细微孔，在该细微孔内埋入并形成电阻变化层以及电极的方法。
在1)的情况下，虽然成膜过程容易，但是，由于将蚀刻率不同的多个薄膜材料一并蚀刻，因此不易以所希望的精度进行加工。特别是，在层叠数多的元件构造的情况下，以及在元件尺寸小的情况下，蚀刻过程变得困难。
另一方面，在2)的情况下，与蚀刻过程的问题相比，在细微孔内的电阻变化层以及电极的形成变得困难。一般而言，对于像溅射法那样的物理方法的成膜过程，难以在纵横比高的细微孔内高覆盖率地形成膜。因此，采用CVD法以及ALD法。
对于在细微孔内埋入并形成含氧率不同的多个电阻变化层而成的孔型元件，与在与该孔型元件相同的占有面积(footprint)将与衬底的主面平行的多个电阻变化层层叠而构成的平面型元件相比，电阻变化层彼此的接触面积变大。例如，考虑在一边为Lnm的正方形的占有面积能够形成的平面型元件以及孔型元件。
图18是模式性地示出平面型元件的一个例子的平面图以及沿着A-A′线的截面图。在这样的平面型元件的情况下，以(算式1)表示电阻变化层彼此的接触面积S。
S＝L2……(算式1)
图19是模式性地示出孔型元件的一个例子的平面图以及沿着B-B′线的截面图。在这样的孔型元件的情况下，若孔深度为D、第一电阻变化层的膜厚为T1、第二电阻变化层的膜厚为T2，则以(算式2)表示电阻变化层彼此的接触面积S。
S＝(L-2T1)×(D-T1)π+{(L-2T1)/2}2π……(算式2)
例如，若考虑L＝60nm、D＝120nm、T1＝T2＝10nm的情况，对于平面型元件，则根据算式1，电阻变化层间的接触面积S为3600nm2。对此，对于孔型元件，根据算式2，电阻变化层间的接触面积S成为层叠构造的4.2倍左右的15079.6nm2。因此，可以推定电阻变化层间的氧的相互扩散量也增加。
钽(Ta)、钛(Ti)等的金属氧氮化物为稳定的化合物，与氮化钽(TaN)、氮化钛(TiN)同样，阻挡性高。并且，对于金属氧氮化物，可以认为以氧原子取代金属氮化物中的氮原子的一部分。据此，由于扩散后以氧取代的格位(site)被限制，因此可以认为从界面的氧原子的扩散被抑制。
因此，针对从界面的氧原子的扩散，具有抑制扩散后的取代格位的效果，可以认为能够防止氧扩散。因此，对于本发明的非易失性存储装置的结构，即使因在孔内埋入含氧率不同的两个电阻变化层的构造而两个电阻变化层的界面部分的面积增加，也由于第二电阻变化层为缺氧氮型金属氧氮化物，因此能够抑制与作为第一电阻变化层的金属氧化物的相互扩散。
并且，在将所述第一电阻变化层的组成表示为MOz、将所述第二电阻变化层的组成表示为MOxNy的情况下，满足z＞(x+y)……(式3)的关系。由于满足(式3)的关系，因此，作为第一电阻变化层的钽氧化物层的电阻率，比缺氧氮型钽氧氮化物层的电阻率高。
电阻变化工作时施加的电压脉冲，被分配到作为第一电阻变化层的钽氧化物层和作为第二电阻变化层的缺氧氮型钽氧氮化物层的两者，但是，其中贡献于电阻变化工作的是，被分配到氧出入的钽氧化物层的成分。通过使钽氧化物层的电阻率比缺氧氮型钽氧化物层的电阻率高，从而被分配到钽氧化物层的电压脉冲的成分变大，能够使非易失性存储装置在低电压下工作。
并且，由于满足所述组成的关系，因此，作为第一电阻变化层的MOz层的电阻率，比作为第二电阻变化层的MOxNy层的电阻率高。电阻变化工作时施加的电压脉冲，被施加到第一电阻变化层和第二电阻变化层的两者，但是，其中贡献于电阻变化工作的是，被施加到氧出入的第一电阻变化层的电压。通过使第一电阻变化层的电阻率比第二电阻变化层的电阻率高，被分配到第一电阻变化层的电压脉冲的成分，比被分配到第二电阻变化层的电压脉冲的成分大。据此，与由单层构成电阻变化层的情况相比，能够使非易失性存储装置在低电压下工作。由于如上构成非易失性存储装置，因此，使非易失性存储装置进行电阻变化工作所需要的电压成为2.4V以下，能够在低电压下工作。
以下，参照附图说明本发明的实施例。而且，对于相同的要素赋予相同的符号，会有省略说明的情况。并且，晶体管以及存储部等的形状是模式性的，此个数等也是易于图示的个数。
(实施例1)
[装置结构]
图1是模式性地示出本发明的实施例1涉及的非易失性存储装置10的结构的一个例子的平面图、以及在箭头方向看沿着1A-1A线的截面的截面图。图1的平面图示出，为了易于理解而除去了最上层的第四层间绝缘层23的一部分的虚拟状态。
图2是作为图1的主要部分的第一电阻变化型元件17的平面图、以及在箭头方向看沿着2A-2A线的截面的截面图。
本实施例的非易失性存储装置10具备：衬底11；下层布线，形成在衬底11上，且由第一衬里布线15、与在此上部形成为与第一衬里布线15物理接触的第一电极布线151构成；以及第三层间绝缘层16，形成为覆盖该下层布线。该下层布线，从与衬底11的主面垂直的方向(以下，称为衬底的厚度方向)看，形成为带状。
第三层间绝缘层16，以规定的间隔形成有到达第一电极布线151的存储单元孔29。与存储单元孔29相对应，形成有第一电阻变化型元件17。
在此，第一电极布线151为带状的电极，构成第一电阻变化型元件17的第一电极。第一衬里布线15是，用于降低作为带状的电极的第一电极布线151的布线电阻的、大致与第一电极布线151相同的形状的、且由电阻比第一电极布线151低的材料构成的布线。
存储单元孔29的内部形成有第一电阻变化层18a、第二电阻变化层18b以及第一电极19，第一电阻变化层18a，以覆盖存储单元孔29的底面以及侧壁而与第一电极布线151物理接触的方式，按照存储单元孔29的形状，以大致相同的厚度形成为保形(conformal)；第二电阻变化层18b，形成为覆盖第一电阻变化层18a的底面以及侧壁而与第一电阻变化层18a物理接触；以及第一电极19，在第二电阻变化层18b的内侧，形成为与第二电阻变化层18b物理接触。在此，保形意味着形状适应性良好，定义为，在存储单元孔29内的底面以及侧壁，能够以大致相同的膜厚，没有间隙并没有遮断地将第一电阻变化层18a成膜。
对于各个存储单元孔29，由在该存储单元孔29的底面露出的第一电极布线151、该存储单元孔29的内部的第一电阻变化层18a、该存储单元孔29的内部的第二电阻变化层18b、以及该存储单元孔29的内部的第一电极19构成第一电阻变化型元件17。
第一电阻变化层18a，优选的是，由过渡金属氧化物构成，更优选的是，由缺氧型的钽氧化物构成。第二电阻变化层18b，优选的是，由缺氧氮型金属氧氮化物构成，更优选的是，由缺氧氮型钽氧氮化物构成。
在此，缺氧型的过渡金属氧化物是指，在将过渡金属M的氧化物表示为MOx(x为，以过渡金属M为1摩尔时的氧O的摩尔数所示的组成比)的情况下，氧O的组成比x小于化学计量上稳定的状态的组成比(过渡金属M为钽Ta时2.5)的氧化物。
并且，缺氧氮型金属氧氮化物是指，在将过渡金属M的氧氮化物表示为MOxNy(x、y为，以过渡金属M为1摩尔时的氧O、氮N的各个摩尔数所示的组成比)的情况下，氧O的组成比x与氮N的组成比y之和小于化学计量上稳定的状态的组成比之和(过渡金属M为钽Ta时2.5)的氧化物。
例如，如下定义缺氧氮型钽氧氮化物。一般而言，稳定状态是指，钽存在为+5价的离子，氧存在为-2价的离子，氮存在为-3价的离子。因此，若将缺氧氮型钽氧氮化物的组成表示为TaOxNy，则满足2x+3y＝5的缺氧氮型钽氧氮化物能够稳定存在。缺氧氮型钽氧氮化物是指，若以TaOx′Ny′表示此组成，则具有2x′+3y′＜5的组成的缺氧氮型钽氧氮化物。
通过利用由缺氧型的钽氧化物构成的过渡金属氧化物的电阻变化层，从而能够得到具有可逆且稳定的改写特性的、利用了电阻变化现象的非易失性存储元件。对此，在专利文献5：国际公开第2008/059701号中有详细说明。
并且，缺氧氮型钽氧氮化物层，与专利文献3的国际公开第2008/149484号所记载的第一钽氧化物层相比，氧不易扩散。这是因为，Ta的金属氧氮化物为稳定的化合物，与TaN同样阻挡性高。并且，对于金属氧氮化物，可以认为以氧原子取代金属氮化物中的氮原子的一部分。据此，由于扩散后以氧取代的格位被限制，因此可以认为从界面的氧原子的扩散被抑制。
以上，能够抑制氧从钽氧化物层扩散，能够减少作为孔型电阻变化型元件的问题的因界面层面积的增加而导致的氧浓度特性的劣化。
第一电阻变化层18a以及第二电阻变化层18b，除了钽氧化物以及钽氧氮化物以外，还可以由以钛(Ti)、铪(Hf)、锆(Zr)、或镍(Ni)等的过渡金属为母体的氧化物以及氧氮化物形成。对于这样的过渡金属氧化物，阈值以上的电压或电流被施加时表示特定的电阻值，对该电阻值而言，维持该电阻值，直到一定的大小的脉冲电压或脉冲电流重新被施加为止，因此能够利用于非易失性存储元件。
优选的是，第一电阻变化层18a的含氧率，比第二电阻变化层18b的含氧率高。也就是说，在构成第一电阻变化层18a的过渡金属氧化物为MOz、构成第二电阻变化层18b的过渡金属氧氮化物为MOxNy时，优选的是，z＞(x+y)……(算式4)。在此，尤其也可以是，x＞0且y＞0。对于电阻变化层由含氧率不同的两个层构成的电阻变化元件，在专利文献3的国际公开第2008/149484号中有详细说明。
通过将第一电极布线151近旁的电阻变化层的含氧率设定为高，从而能够使因第一电极布线151与电阻变化层的界面的氧化还原反应而引起的电阻变化现象容易出现。据此，能够得到能够进行低电压驱动的良好的存储单元特性。
优选的是，第一电极布线151，由白金以及铱、钯等构成。白金以及铱的标准电极电位为+1.2eV，钯的标准电极电位为+1.0eV。一般而言，标准电极电位是，被氧化的容易性的指标之一，若此值大，则意味着不易被氧化，若此值小，则意味着容易被氧化。
根据发明人们的研究可知，构成电极的材料的标准电极电位与电阻变化层中包含的过渡金属的标准电极电位的差越大，就越容易发生电阻变化，随着差变小，就不易发生电阻变化。根据该事实，可以推测电极和电阻变化层的材料的氧化的容易性，对电阻变化现象的机制起大作用。
钽的标准电极电位为-0.6eV，比白金以及铱、钯的标准电极电位低。因此，根据所述优选的结构，在由白金以及铱、钯构成的第一电极布线151、与由钽氧化物构成的第一电阻变化层18a的界面，产生氧化还原反应，进行氧的授受，出现电阻变化现象。
第一衬里布线15，例如，可以由Ti-Al-N合金、Cu、Al、Ti-Al合金、或它们的层叠构造构成。第一电极布线151，可以由Pt或Ir等构成。通过溅射法成膜后，经过曝光过程和蚀刻过程，从而能够容易形成第一衬里布线15以及第一电极布线151。
第一电极19，优选的是，由标准电极电位比构成第一电极布线151的材料低的材料构成。进而，第一电极19，优选的是，由标准电极电位比构成电阻变化层的过渡金属低的材料构成。根据这样的结构，在第一电极布线151与第一电阻变化层18a的界面附近，有选择地产生第一电阻变化层18a的氧化还原反应，能够产生稳定的电阻变化。
第一电极19，也可以由构成第一电阻变化层18a以及第二电阻变化层18b的过渡金属的氮化物构成。例如，在电阻变化层18a以及第二电阻变化层18b由钽氧化物构成的情况下，第一电极19也可以由氮化钽(TaN)、以及铝构成。
在存储单元孔29的上部开口，露出第一电阻变化层18a、第二电阻变化层18b以及第一电极19，覆盖它而形成第一布线22。第一布线22，在第三层间绝缘层16上被形成为，在与衬底的主面平行的面内且与配置有第一衬里布线15的面不同的面内，在相对于第一衬里布线15交叉的方向上具有带状且比存储单元孔29的开口大的形状(面积)，完全覆盖存储单元孔29的开口且越出到此周围。
对于第一布线22的材料，可以利用铜(Cu)、铝(Al)等的低电阻的材料。
如图1示出，第一布线22，延伸到第一电阻变化型元件17被形成为矩阵状的区域外。在矩阵区域内，第一布线22作为连接各个存储单元的布线(字线或位线等)来发挥作用。
在本实施例中，利用硅单晶衬底，以作为衬底11，具有在衬底11上集成有晶体管等的主动元件12的半导体电路。在图1中示出，主动元件12为，由源极区域12a、漏极区域12b、栅极绝缘膜12c、以及栅极电极12d构成的晶体管(MOS-FET)。但是，衬底11上，除了形成主动元件12的情况以外，还会有形成一般的DRAM等的存储器电路所需要的元件的情况。
第一衬里布线15以及第一布线22，从衬底11的厚度方向来看，在与形成有第一电阻变化型元件17的矩阵区域不同的区域(例如，矩阵区域的周边)，分别与主动元件12连接。
也就是说，在图1中，第一衬里布线15，通过在第一层间绝缘层13、第二层间绝缘层14形成的存储单元孔中的第二埋入导体24、第一埋入导体25以及电路布线26，与主动元件12的源极区域12a连接。而且，第一布线22也同样，通过第三埋入导体28，与其他的主动元件(未图示)连接。主动元件12，也可以配置在矩阵区域下。
对于第一层间绝缘层13、第二层间绝缘层14、第三层间绝缘层16、第四层间绝缘层23，可以利用绝缘性的氧化物或氮化物。具体而言，可以利用基于CVD法的氧化硅(SiO)、以及利用臭氧(O3)和四乙氧基硅烷(TEOS)基于CVD法形成的TEOS-SiO膜或硅氮化(SiN)膜等。第一层间绝缘层13、第二层间绝缘层14，为了减少布线间的寄生电容，优选的是，由含氟氧化物(例如，SiOF)、含碳氮化物(例如，SiCN)或有机树脂(例如，聚酰亚胺)形成。对于第三层间绝缘层16，可以利用作为低介电常数材料的硅碳氮化物(SiCN)的膜、硅碳氧化物(SiOC)的膜或硅氟氧化物(SiOF)的膜等。
对于电路布线26，像以往那样可以由铝形成，但是，优选的是，由即使成为细微化也能够实现低电阻的铜形成。
[制造方法]
其次，对于本发明的实施例1涉及的非易失性存储装置的制造方法，利用所述的非易失性存储装置10的例子进行说明。
图3是，在主动元件12被形成的衬底11上形成第二层间绝缘层14、第一衬里布线15、第一电极布线151、和第三层间绝缘层16的工序后的非易失性存储装置10的截面图。
图4是，在第三层间绝缘层16形成存储单元孔29的工序后的非易失性存储装置10的平面图、以及从箭头方向看3A-3A线的截面的截面图。而且，包括图4的截面图的、图4至图9示出的截面图，都是从箭头方向看各个工序中的非易失性存储装置10的3A-3A线的截面的截面图。
图5是，在第三层间绝缘层16上以及存储单元孔29的内部形成成为第一电阻变化层18a的第一电阻变化材料层181a的工序后的非易失性存储装置10的截面图。
图6是，在第一电阻变化材料层181a上形成成为第二电阻变化层18b的第二电阻变化材料层181b的工序后的非易失性存储装置10的截面图。
图7是，在第二电阻变化材料层181b上形成成为第一电极19的第一电极材料层191的工序后的非易失性存储装置10的截面图。
图8是，在残留存储单元孔29的内部的第一电阻变化材料层181a、第二电阻变化材料层181b和第一电极材料层191，通过CMP除去除此以外的第一电阻变化材料层181a、第二电阻变化材料层181b和第一电极材料层191的工序后的非易失性存储装置10的平面图以及截面图。
图9是，将第一布线22层叠为完全覆盖存储单元孔29的上部开口且越出到此外侧的工序后的非易失性存储装置10的平面图以及截面图。
以下，利用图3至图9说明本实施例涉及的非易失性存储装置10的制造方法。
首先，如图3示出，在衬底11上，形成多个主动元件12、第一层间绝缘层13、第二层间绝缘层14、第二埋入导体24、第一埋入导体25、电路布线26、第一衬里布线15、第一电极布线151、以及第三层间绝缘层16。
特别是，也可以将第一衬里布线15以及第一电极布线151，埋入并形成在第二层间绝缘层14中。例如，如下形成这样的结构。
也就是说，在第二层间绝缘层14，利用一般的半导体过程中所利用的技术，形成用于埋入第一衬里布线15以及第一电极布线151的沟、和用于与电路布线26连接的存储单元孔。从衬底的厚度方向看，这样的沟被形成为带状。
在形成这样的沟和存储单元孔后，在通过CVD法等埋入成为第一衬里布线15以及第一电极布线151的导体后，例如，通过CMP除去不用的部分。
对于用于形成图3的构造的其他的工序，可以利用周知的制造方法，因此省略详细说明。
接着，如图4示出，在覆盖第一电极布线151的第三层间绝缘层16，以一定的排列间距形成存储单元孔29，以使第一电极布线151在底面露出。根据图4的平面图可见，存储单元孔29为比第一衬里布线15的宽度小的外形。而且，图中的存储单元孔29为四角形状，但也可以是圆形状、椭圆形状，或还其他的形状。
对于存储单元孔29，由于通过一般的半导体过程能够形成，因此省略详细说明。
接着，如图5示出，在存储单元孔29被形成的第三层间绝缘层16上，形成成为第一电阻变化层18a的第一电阻变化材料层181a(第一堆积膜)。在本实施例中，在存储单元孔29的内部(侧壁以及底部)以及第三层间绝缘层16上，通过CVD法堆积钽氧化物，从而形成第一电阻变化材料层181a。
在本实施例中，对于第一电阻变化材料层181a的形成的一个方法，利用CVD法。对于第一电阻变化材料层181a的形成的其他的成膜方法，也可以利用溅射法、以及尤其适于向细微孔的保形的成膜的ADL法等。根据该过程，在存储单元孔29的内部(侧壁以及底部)，以大致均匀的厚度且保形地形成第一电阻变化材料层181a。
对于源气，例如，可以利用(化1)表示的Tert-Butylimido TrisDiethylamido Tantalum((CH3)3CNTa[N(C2H5)2]3，以下，记载为TBTDET)。
(化1)
(Tert-Buthylimido)Tris(Diethylamido)Tantalum
(CH3)3CNTa[N(C2H5)]3
对于反应性气体，例如，利用臭氧(O3)气体。成膜结束后，将氮(N2)气体作为净化气体来利用。但是，气体不仅限于以上的种类。
在本实施例的用于形成第一电阻变化材料层181a的方法中，首先，向原料容器填充作为电阻变化层的原料(前驱体)的TBTDET。在成膜腔的内部，保持加热到产生源气的自分解反应的温度(例如325℃)的衬底。而且，对于衬底的加热温度，实施了325℃、350℃、400℃以及440℃的多个温度条件下的实验。
通过将原料容器的TBTDET加热为100℃，将其由作为载气的氮气体来鼓泡(Bubbling)，从而产生源气，并向成膜腔导入源气。同时，向成膜腔导入由臭氧发生器生成的O3气体，以作为反应性气体。据此，将TBTDET氧化，来形成Ta氧化物的层，并且，将TBTDET中包含的配基氧化为CO2等的副生成物，并除去。
形成所希望的膜厚的Ta氧化物后，向腔导入氮气体来净化腔的气体，除去多余的反应性气体以及副生成物。
接着，如图6示出，在存储单元孔29的侧壁以及底部、以及第三层间绝缘层16上形成的第一电阻变化材料层181a上，形成成为第二电阻变化层18b的第二电阻变化材料层181b(第二堆积膜)。
在本实施例中，在第一电阻变化材料层181a被形成的存储单元孔29’的内部(例壁以及底部)、以及第三层间绝缘层16上的第一电阻变化材料层181a上，通过CVD法堆积钽氧氮化物，从而形成第二电阻变化材料层181b。
在本实施例中，对于作为第二电阻变化材料层181b的缺氧氮型金属氧氮化物薄膜的形成方法的一个例子，利用CVD法和氧化处理的连续过程。
该形成方法，具体而言，例如，由第一工序、第二工序以及第三工序构成，在第一工序中，导入含有过渡金属的原子的源气和反应性气体，在第二工序中，在第一工序后将源气和反应性气体净化，在第三工序中，在第二工序后导入O3以及O2等的氧化性的反应性气体。
在第一工序中，利用氮化性的反应性气体，最初，形成金属氮化物薄膜。除了反应性气体的种类不同以外，成膜温度等的条件，与第一电阻变化材料层181a的形成同样。因此，对于两者共同的部分，省略说明。
在第三工序中，在将衬底温度保持为与第一、第二工序相同的例如350℃的状态下，一定时间导入O3以及O2等的氧化性的反应性气体，将金属氮化物薄膜中的氮取代为氧，从而形成金属氧氮化物薄膜。
而且，将所述的第一工序、第二工序、以及第三工序，不仅进行一次，而反复进行多次，从而能够控制金属氧氮化物的组成。
而且，对于构成电阻变化层的过渡金属氧化物以及过渡金属氧氮化物，在利用以铪、锆、镍、钛为母体金属的氧化物以及氧氮化物的情况下，从形成层的原理来看，也与钽氧化物以及钽氧氮化物的情况同样，推测为能够形成含氧率不同的金属氧化物。
对于此时的电阻变化层的原料(前驱体)，可以利用氯化锆[ZrCl4]、四(乙基甲基氨)铪[Hf(NCH3C2H5)4]、镍1-二甲基氨-2甲基-2戊酯[Ni(C7H16NO)]、四乙氧基钛[Ti(OC3H7)4]等。
然后，如图7示出，在第二电阻变化材料层181b上形成第一电极材料层191。
在本实施例中，在第二电阻变化材料层181b被形成的存储单元孔29″的内部(例壁以及底部)、以及第三层间绝缘层16上的第一电阻变化材料层181a上的第二电阻变化材料层181b上，例如通过ALD法以及CVD法堆积钽氮化物(TaN)，从而形成第一电极材料层191。
对于CVD法的具体方法，由于与第一电阻变化材料层181a或第二电阻变化材料层181b同样，因此省略详细说明。对于原料(前驱体)，可以利用TBTDET以及TaCl5、Ta(OC2H5)5等。对于反应性气体，可以利用氮化性气体。
接着，如图8示出，利用CMP过程，除去第一电极材料层191以及第二电阻变化材料层181b以及第一电阻变化材料层181a的、覆盖第三层间绝缘层16的表面的部分、和位于存储单元孔29的上部开口之上的部分(与第三层间绝缘层16的上端面相比从衬底的高度更高的部分)。据此，在存储单元孔29中埋入并形成第一电阻变化层18a、第二电阻变化层18b、第一电极19。
接着，如图9示出，将第一布线22形成为与第一电极19连接。对于具体形成方法，由于可以利用周知技术，因此省略详细说明。
从衬底的厚度方向来看，以至少比存储单元孔29的开口大的形状(面积)，且在与第一衬里布线15以及第一电极布线151交叉的方向上，将第一布线22形成为带状，以使得在第三层间绝缘层16上完全覆盖存储单元孔29。第一布线22被形成为，延伸到第一电阻变化型元件17被形成为矩阵状的区域外。在形成第一布线22的同时，也同时形成第三埋入导体28，通过该第三埋入导体28而与电路布线(未图示)连接，与设置在图中没有示出的位置的主动元件电连接。
进而，通过将第四层间绝缘层23形成为覆盖第三层间绝缘层16和第一布线22，从而得到如图1示出的非易失性存储装置。
[缺氧氮型钽氧氮化物层的特性]
接着，说明被形成为第二电阻变化材料层181b的缺氧氮型钽氧氮化物薄膜的组成和比电阻的关系。
图10示出，通过CVD法和氧化处理的连续过程形成的缺氧氮型钽氧氮化物薄膜(包含有起因于TBTDET的残留C)中占有的O+N(氧原子数和氮原子数的总和)的atm％值和缺氧氮型钽氧氮化物薄膜的比电阻(specificelectrical resistance)的关系。组成分析是，通过卢瑟福背散射(RBS)法进行的。可以认为，利用所述的方法形成的缺氧氮型钽氧氮化物薄膜中包含的含氧量，依存于基于CVD法的成膜后的氧化处理条件(氧化性气体流量，时间)。
而且，通过RBS法分析的氧以及氮的组成包含，以atm％单位的±4％的比较大的误差。因此，O+N的atm％值也产生误差。若考虑基于RBS法的误差，则O+N的atm％值为50至70的范围。并且，在图10中，一起描绘通过溅射法形成的氧化钽膜(即，相当于N的atm％值＝0)中占有的O的atm％值和比电阻的关系，以作为比较例。
根据图10可以确认，对于膜组成和比电阻的相关性，通过CVD法成膜后的缺氧氮型钽氧氮化物薄膜，与通过溅射法形成的钽氧化物膜具有同样的倾向，随着O+N的atm％值增加，膜的比电阻值就增加。
图10的实线示出，通过4端子测量法测量以衬底温度400℃形成为膜厚50nm的作为第二电阻变化层的钽氧氮化物层的薄膜电阻值，并求出比电阻的结果。
在此，a点表示，在基于CVD法的成膜后、进行氧化处理之前，组成被分析为Ta/O/N/C＝33.6/0/54.5/11.9(atm％)的试料的比电阻。而且，对于O的atm％＝0的分析结果，虽然是进行氧化处理之前，但是，难以认为完全没有包含O，因此，可以认为是因针对小于4atm％的O的分析灵敏度低而引起的误差。
b点表示，组成被分析为Ta/O/N/C＝32.4/4.7/54.3/8.6(atm％)的(表示为TaO0.15N1.68)试料的比电阻，c点表示，组成被分析为Ta/O/N/C＝29.9/7.4/54.2/8.5(atm％)的(表示为TaO0.25N1.81)试料的比电阻。
图10的一点划线所示的钽氧化物材料层的比电阻是，根据通过截面SEM和荧光X射线测量的膜厚、以及通过4端子测量法测量的薄膜电阻值计算出的。
接着，根据图11示出的平面型元件，确认作为本申请的第一电阻变化层和第二电阻变化层的氧氮化物层的层叠构造的作为存储器的工作例，即进行信息的写入/读出时的工作例。
在SiN膜(膜厚100nm)被形成的硅衬底200上，将由TaN构成的下部电极205、作为通过CVD法形成的TaOxNy膜(膜厚30nm)的第二电阻变化层206b、作为通过溅射法形成的TaOz膜(膜厚5nm)的第一电阻变化层206a、作为通过溅射法形成的Ir膜的上部电极(膜厚50nm)207依次层叠，从而制作用于确认特性的平面型元件。由第一电阻变化层206a和第二电阻变化层206b构成电阻变化层206。下部电极205以及上部电极207，通过接触插塞204、210，分别与布线201、211连接。
根据这样的方法制作：元件A，以衬底温度325℃被形成，且包含组成被分析为x＝0.31、y＝1.41的TaOxNy膜；元件B，以衬底温度400℃被形成，且包含组成被分析为x＝0.15、y＝1.68的TaOxNy膜(相当于图10的b点的试料)；以及元件C，以衬底温度400℃被形成，且包含组成被分析为x＝0.25、y＝1.81的TaOxNy膜(相当于图10的c点的试料)，并且，评价了各个元件的工作特性。
图12是示出元件A的脉冲施加时的电阻变化特性的图。如图12示出，通过施加极性不同的两种电压脉冲，元件A在高电阻状态与低电阻状态之间变化。也就是说，在以下部电极205为基准向上部电极207施加负的电压脉冲(电压-1.5V，脉冲宽度100ns)的情况下，元件A从高电阻状态(电阻值为150000Ω左右)变化为低电阻状态(电阻值为10000Ω左右)。另一方面，在向上部电极施加正的电压脉冲(电压2.4V，脉冲宽度100ns)的情况下，元件A从低电阻状态增加到高电阻状态。
图13、图14分别是示出施加与图12同样的条件下的电压脉冲的元件B、元件C的电阻变化特性的图。比较图13与图14来可见，在以相同的400℃的衬底温度而钽氧氮化薄膜被形成的元件B与元件C之间，膜中的氧和氮的合计的比率高、且比电阻的值更高的元件C，与比电阻的值更低的元件B相比电阻变化特性稍微坏(高电阻状态与低电阻状态的电阻比小)。
在此，将以图11示出的下部电极205为基准时的、向上部电极207施加高的电压的情况设为正电压的施加，将以下部电极205为基准时的、向上部电极207施加低的电压的情况设为负电压的施加。如上所述，任何元件都能够在2.4V以下的电压下进行电阻变化工作。
这是因为，电阻变化工作时施加的电压脉冲，被分配到作为第一电阻变化层的钽氧化物层和作为第二电阻变化层的缺氧氮型钽氧氮化物层的两者，但是，其中贡献于电阻变化工作的是，被分配到氧出入的钽氧化物层的成分。可以认为，通过使钽氧化物层的电阻率，比缺氧氮型钽氧化物层的电阻率高，从而被分配到钽氧化物层的电压脉冲的电压成分变大，据此能够使非易失性存储装置在低电压下工作。
为了确认这样的想法，而将第二电阻变化层的制作方法或材料不同的三种平面型元件制作多个，按每个种类测量了49个元件的初始电阻值。表1示出测量了的初始电阻值的中央值。
对于氧浓度高的第一电阻变化层，任何种类，都是通过溅射法形成的膜厚5nm的Ta2O5。并且，对于氧浓度低的氧氮化物的第二电阻变化层，按每个种类，是通过溅射法形成的膜厚50nm的TaOx、通过CVD法形成的膜厚50nm的TaOx、以及通过CVD法形成的膜厚50nm的TaOxNy之中的某个。
根据表1可见，通过将第二电阻变化层作为氧氮化物，从而初始电阻值的中央值大大增加。根据这样的结构，钽氧氮化物是与TaN同样稳定的化合物且阻挡性高，并且，金属氧氮化物是以氧原子取代金属氮化物中的氮原子的一部分的，因此针对从界面的氧原子的扩散，具有抑制取代格位的效果，据此从第一电阻变化层向第二电阻变化层的氧扩散被抑制。其结果为，推测为第一电阻变化层的电阻值不降低。
(表1)
(实施例2)
图15是用于说明本发明的实施例2的非易失性存储装置30的结构的截面图。该非易失性存储装置30，以图1示出的实施例1的非易失性存储装置10为基本结构，构成为将埋入在层间绝缘层的存储单元孔中的电阻变化层、和在第一电极与第一布线之间构成非欧姆性元件的层层叠。根据这样的结构，能够限制来自其他的元件的寄生电流，非易失性存储元件的工作可靠性提高。
与实施例1的制造方法的区别仅在于，在图9说明的工序中，在第一电极19与第一布线22间设置第一电流控制层21。
在第一电流控制层21为绝缘体的情况下，第一非欧姆性元件20为MIM二极管，在第一电流控制层21为半导体的情况下，第一非欧姆性元件20为MSM二极管。
在对第一电流控制层21的材料利用绝缘体的情况下，可以利用氮化硅(Si3N4)。在对第一电流控制层21的材料利用半导体的情况下，可以利用含氮量比Si3N4少的缺氮型的硅氮化物。
对于缺氮型硅氮化膜的成膜，例如，可以利用在氩和氮的混合气体气氛下对多晶硅的靶材进行溅射的方法，所谓反应溅射法。可以采用以下的方式，即，对于典型的成膜条件，在压力为0.08至2Pa、衬底温度为20至300℃、氮气体的流量比(氮的流量相对于氩和氮的总流量的比率)为0至40％、DC功率为100至1300W的状态下，调节成膜时间，以使硅氮化膜的厚度成为5至20nm。
钽氮化物的工作函数为4.6eV，比硅的电子亲和力3.8eV充分高，因此，在对第一布线22利用钽氮化物的情况下，在第一电流控制层21与第一布线22的界面形成肖特基势垒。在第一布线22和第一电极19都由钽氮化物构成的情况下，第一非欧姆性元件20作为双向的MIM二极管或双向的MSM二极管来发挥作用。
在本实施例的情况下，如图15示出，第一电极19完全被埋入在存储单元孔29中(上部开口的下方)，能够加工非常平滑的表面。在这样的平滑的面上形成第一电流控制层21的情况下，即使在层薄的情况下，也能够得到致密且连续的层，能够适当地确保第一电流控制层21的耐压性(即使施加比较高的电压也不产生绝缘击穿的特性)。
第一电极19的上端面的整面由第一电流控制层21覆盖，因此，在所有的层被埋入在存储单元孔中的以往的非欧姆性元件中担忧的漏电流不会发生，该漏电流是指，在第一电流控制层21的外周区域，第一电极19与第一布线22不通过第一电流控制层21而直接接触从而产生的。
第一布线22，被设置到从衬底的厚度方向来看第一电极19的外周的外侧，因此，在第一非欧姆性元件20流动的电流的路径被形成为，从衬底的厚度方向来看，从第一电极19的外周向外侧扩展。
在此情况下，从存储单元孔29中的第一电极19向第一电流控制层21，基于电场的电力线被形成为在水平方向上扩展，因此，第一非欧姆性元件20(MIM二极管或MSM二极管)的有效面积，比所有的层被埋入在存储单元孔中的以往的非欧姆性元件的有效面积大。
因此，能够得到由比以前电流容量大且特性的不均匀小的MIM二极管或MSM二极管构成的第一非欧姆性元件20。
(实施例2的变形例)
接着，说明具有第一非欧姆性元件的非易失性存储装置的变形例。
图16是示出本发明的实施例2的变形例涉及的非易失性存储装置31的主要部分的结构的一个例子的截面图。对于图16的各个构成要素，赋予与图15的非易失性存储装置30中具有相同的功能的构成要素相同的符号。
如图16示出，非易失性存储装置31，与非易失性存储装置30相比，第二电阻变化层18b以及第一电极19的形状不同，第一电极19完全被埋入在存储单元孔29中之处是共同的。
例如，也可以根据以下的制造方法形成非易失性存储装置31。
首先，通过执行与实施例1的图3至图5说明的工序同样的工序，从而制作如图5示出的、在第三层间绝缘层16上以及存储单元孔29的内部形成第一电阻变化材料层181a的构造。然后，通过CVD法形成第二电阻变化材料层181b，以填充第一电阻变化材料层181a被形成的存储单元孔29′。
接着，在形成第一电极材料层191之前，利用CMP过程，除去第二电阻变化材料层181b以及第一电阻变化材料层181a的、覆盖第三层间绝缘层16的表面的部分、和位于存储单元孔29的上部开口之上的部分(与第三层间绝缘层16的上端面相比从衬底的高度更高的部分)。
此时，第二电阻变化材料层181b的上面的一部分，被除去到比第三层间绝缘层16的上端面低的位置，形成CMP过程的特有的凹处。在第二电阻变化材料层181b以及第三层间绝缘层16上通过CVD法形成第一电极材料层191，以填充该凹处。而且，再次利用CMP过程，除去第一电极材料层191的、覆盖第三层间绝缘层16的表面的部分、和位于存储单元孔29的上部开口之上的部分。
然后，通过执行实施例1的图9说明的工序，从而非易失性存储装置31完成。
对于非易失性存储装置31，也与非易失性存储装置30同样，第一电极19完全被埋入在存储单元孔29中，并且，第一布线22被设置到从衬底的厚度方向来看第一电极19的外周的外侧，因此，与所有的层被埋入在存储单元孔中的以往的非欧姆性元件相比，不需要担忧因第一电极19与第一布线22的直接接触而产生的漏电流，且能够得到具有更大的有效面积的第一非欧姆性元件20。
(实施例3)
图17是用于说明本发明的实施例3的非易失性存储装置40的结构的截面图。该非易失性存储装置40，以图15示出的实施例2的非易失性存储装置30的存储单元阵列为基本结构，以该基本结构为构成单位层叠来构成多层存储单元阵列。通过如此层叠存储单元阵列，从而能够实现更大容量的非易失性存储装置。
在非易失性存储装置40中，示出电阻变化型元件和非欧姆性元件各自按三段层叠的结构的例子，为了易于理解第一段、第二段以及第三段的存储单元阵列的各个构成要素，而对第一段的构成要素附上第一段、对第二段的构成要素附上第二段、对第三段的构成要素附上第三段来表示区别。以下，对于与非易失性存储装置30中包含的构成要素相同的构成要素赋予相同的符号，适当地省略说明。
以下，简单地说明本实施例的非易失性存储装置40的结构。而且，在图15示出的非易失性存储装置30的情况下，第一布线22被构成为，延伸到第一电阻变化型元件17和第一非欧姆性元件20被形成为矩阵状的区域外。
另一方面，在本实施例的非易失性存储装置40中，作为与第一布线22不同的构成要素的第二衬里布线27以及第二电极布线152，也延伸并设置在矩阵区域内的第一布线22上。进而，在第二段以及第三段也同样设置这样的构造。
并且，在以相同的材料构成第一段的第一布线22和第二段的第二衬里布线27的情况下，也可以第一段与第二段共享一个共同的布线层。进而，同样，第二段与第三段也能够如上共享。
在包含第二衬里布线27以及第二电极布线152的第四层间绝缘层23上，还形成第五层间绝缘层47。在该第五层间绝缘层47，在与第一电阻变化型元件17相对应的位置分别设置存储单元孔，在该存储单元孔中，埋入并形成用于构成第二段的电阻变化层的第三电阻变化层42a和第四电阻变化层42b、以及第二电极43。
而且，与该第二电极43连接，从衬底的厚度方向来看，在与第二衬里布线27交叉的方向上，将第二电流控制层45、第二段的第二布线46、第三衬里布线49以及第三电极布线153形成为带状。进而，以埋入它们的方式形成第六层间绝缘层48。
在第三电极布线153和第六层间绝缘层48上形成第七层间绝缘层52。在该第七层间绝缘层52，在与第一电阻变化型元件17(第一段存储部)以及第二电阻变化型元件41(第二段存储部)相对应的位置设置存储单元孔，在该存储单元孔中，埋入并形成用于构成第三段电阻变化层的第五电阻变化层54a和第六电阻变化层54b、以及第三电极55。
而且，与该第三电极55连接，从衬底的厚度方向来看，在与第三衬里布线49以及第三电极布线153交叉的方向上，将第三电流控制层57、第三布线58以及第四衬里布线59形成为带状。进而，为了埋入并保护它们，形成第八层间绝缘层60。
而且，由第二段的电阻变化层(由第三电阻变化层42a和第四电阻变化层42b构成)、和夹起该第二段的电阻变化层的区域的第二电极布线152以及第二电极43构成第二电阻变化型元件41(第二段存储部)。并且，由第二电极43、第二电流控制层45以及第二布线46构成第二非欧姆性元件44。
进而，由第三段的电阻变化层(由第五电阻变化层54a和第六电阻变化层54b构成)、和夹起该第三段的电阻变化层的区域的第三电极布线153以及第三电极55构成第三电阻变化型元件53(第三段存储部)。并且，由第三电极55、第三电流控制层57以及第三布线58构成第三非欧姆性元件56。
并且，第一衬里布线15，通过第二埋入导体24、第一埋入导体25、电路布线26，与主动元件12的源极区域12a连接。并且，第二衬里布线27也同样，通过其他的埋入导体(未图示)和其他的电路布线(未图示)，与其他的主动元件(未图示)连接。
进而，第三衬里布线49，如图17示出，通过第五埋入导体50、第四埋入导体51、第一电极布线151、第一衬里布线15、第二埋入导体24、电路布线26以及第一埋入导体25，与其他的主动元件12的源极区域12a连接。并且，第四衬里布线59也与第二衬里布线27同样，通过不同的埋入导体(未图示)和不同的电路布线(未图示)，与不同的主动元件(未图示)连接。
第一段的第一衬里布线15和第二衬里布线27，分别成为位线和字线的某个，例如，分别与用于一般的存储驱动电路的位线解码器和字线解码器连接。并且，第二衬里布线27和第三衬里布线49，同样分别成为位线和字线的某个，分别与所述位线解码器以及字线解码器连接。
但是，被设计为，在第一段中第二衬里布线27构成位线的情况下，在第二段中也构成位线，第三衬里布线49构成字线。进而，被设计为，在第三衬里布线49构成字线的情况下，第四衬里布线59构成位线。
如上所述，在本实施例的非易失性存储装置40的情况下，针对在各个段(多层的存储单元阵列的各个层)设置的第一电阻变化型元件17、第二电阻变化型元件41、第三电阻变化型元件53各自，分别设置第一非欧姆性元件20、第二非欧姆性元件44、第三非欧姆性元件56，因此，能够稳定且可靠地进行在各个段设置的第一电阻变化型元件17、第二电阻变化型元件41、第三电阻变化型元件53的写入和读出。
对于具有这样的多段结构的存储部和非欧姆性元件的非易失性存储装置40的制造工序，基本上反复进行实施例2的非易失性存储装置30的制造方法中包含的工序即可。
而且，所述的实施例3的非易失性存储装置，以图15示出的实施例2的非易失性存储装置30的存储单元阵列为基本结构，以该基本结构为构成单位层叠，来构成多层存储单元阵列。然而，也可以代替该图15示出的结构，而以图16示出的实施例2的变形例的非易失性存储装置31的存储单元阵列为基本结构，以该基本结构为构成单位层叠来构成多层存储单元阵列。根据该结构，也能够得到与本实施例3同样的效果。
工业可利用性
本发明的非易失性存储装置，在孔内具备含氧率不同的两个电阻变化层，且其中的一层的氧浓度比其他的层低，且是缺氧氮型的金属氧氮化物，因此能够减少电阻变化层间的氧扩散，据此有用于各种电子设备领域。
附图标记说明
10、30、40非易失性存储装置(ReRAM)
11衬底
12主动元件
12a源极区域
12b漏极区域
12c栅极绝缘膜
12d栅极电极
13第一层间绝缘层
14第二层间绝缘层
15第一衬里布线
16第三层间绝缘层
17第一电阻变化型元件
18a第一电阻变化层
18b第二电阻变化层
19第一电极
20第一非欧姆性元件
21第一电流控制层
22第一布线
23第四层间绝缘层
24第二埋入导体
25第一埋入导体
26电路布线
27第二衬里布线
28第三埋入导体
29存储单元孔
41第二电阻变化型元件
42a第三电阻变化层
42b第四电阻变化层
43第二电极
44第二非欧姆性元件
45第二电流控制层
46第二布线
47第五层间绝缘层
48第六层间绝缘层
49第三衬里布线
50第五埋入导体
51第四埋入导体
52第七层间绝缘层
53第三电阻变化型元件
54a第五电阻变化层
54b第六电阻变化层
55第三电极
56第三非欧姆性元件
57第三电流控制层
58第三布线
59第四衬里布线
60第八层间绝缘层
151第一电极布线
152第二电极布线
153第三电极布线
181a第一电阻变化材料层(第一堆积膜)
181b第二电阻变化材料层(第二堆积膜)
191第一电极材料层
200衬底
201、211布线
204、210接触插塞
205下部电极
206电阻变化层
206a第一电阻变化层
206b第二电阻变化层
207上部电极

Claims (5)

1.一种非易失性存储装置，包括∶
第一电极布线，在衬底上被形成为带状；
层间绝缘层，被形成在所述第一电极布线以及所述衬底上；
存储单元孔，贯通所述层间绝缘层而到达所述第一电极布线；
电阻变化层，在所述存储单元孔中，被形成在覆盖所述存储单元孔的底部以及侧面的区域；
第一电极，在所述电阻变化层上，被形成在所述存储单元孔的内部；以及
第一布线，在所述第一电极以及所述层间绝缘层上，在至少覆盖所述存储单元孔的开口的区域，在与所述第一电极布线交叉的方向上被形成为带状，
所述电阻变化层为一层第一电阻变化层与一层第二电阻变化层的层叠构造体，所述第一电阻变化层由缺氧型过渡金属氧化物构成，所述第二电阻变化层由缺氧氮型过渡金属氧氮化物构成，所述缺氧氮型过渡金属氧氮化物的含氧率与所述第一电阻变化层不同，所述第一电阻变化层与所述存储单元孔的底部以及侧面接触，所述第二电阻变化层与所述第一电阻变化层接触，
在将所述过渡金属表示为M、将所述第一电阻变化层的组成表示为MOz、将所述第二电阻变化层的组成表示为MOxNy的情况下，
满足z＞x+y的关系。
2.如权利要求1所述的非易失性存储装置，
所述过渡金属为，从由钽、铪、锆、镍、钛而成的群中选择的某一个过渡金属。
3.如权利要求1所述的非易失性存储装置，
所述过渡金属为钽。
4.如权利要求3所述的非易失性存储装置，
缺氧氮型钽氧氮化物中占有的氧原子数与氮原子数的总和为50至70atm％。
5.如权利要求1所述的非易失性存储装置，
在所述第一电极与所述第一布线之间设置有第一电流控制层。
CN201180004276.1A 2010-12-15 2011-12-15 非易失性存储装置 Active CN102656692B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-279424 2010-12-15
JP2010279424 2010-12-15
PCT/JP2011/007004 WO2012081248A1 (ja) 2010-12-15 2011-12-15 不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN102656692A CN102656692A (zh) 2012-09-05
CN102656692B true CN102656692B (zh) 2014-12-03

Family

ID=46244367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180004276.1A Active CN102656692B (zh) 2010-12-15 2011-12-15 非易失性存储装置

Country Status (4)

Country Link
US (1) US20120292588A1 (zh)
JP (1) JP5000027B1 (zh)
CN (1) CN102656692B (zh)
WO (1) WO2012081248A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140065942A (ko) * 2012-11-22 2014-05-30 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9165680B2 (en) 2013-03-11 2015-10-20 Macronix International Co., Ltd. Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
US9680095B2 (en) * 2013-03-13 2017-06-13 Macronix International Co., Ltd. Resistive RAM and fabrication method
US9209072B2 (en) * 2013-10-25 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Global dielectric and barrier layer
TWI508341B (zh) 2014-04-02 2015-11-11 Winbond Electronics Corp 電阻式隨機存取記憶體及其製造方法
KR20160066971A (ko) * 2014-12-03 2016-06-13 삼성전자주식회사 저항성 메모리 장치
US20160218286A1 (en) 2015-01-23 2016-07-28 Macronix International Co., Ltd. Capped contact structure with variable adhesion layer thickness
US9564214B2 (en) * 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device
CN106654004B (zh) 2015-10-29 2019-03-19 华邦电子股份有限公司 电阻式存储器及其制造方法
US10332336B1 (en) 2018-06-27 2019-06-25 Adp Gauselmann Gmbh Gaming system and method having award enhancements based on temporary award opportunity accumulations
US10311668B1 (en) 2018-06-28 2019-06-04 Adp Gauselmann Gmbh Gaming system and method having award enhancements based on stored symbols
US10733834B1 (en) 2019-01-31 2020-08-04 Adp Gauselmann Gmbh Gaming system and method of providing improved game outcomes
US11957069B2 (en) * 2021-10-22 2024-04-09 International Business Machines Corporation Contact resistance of a metal liner in a phase change memory cell

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189721A (zh) * 2005-06-02 2008-05-28 富士通株式会社 半导体装置及其制造方法
CN101878530A (zh) * 2008-10-01 2010-11-03 松下电器产业株式会社 非易失性存储元件和使用该元件的非易失性存储装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080272355A1 (en) * 2007-05-04 2008-11-06 Samsung Electronics Co., Ltd. Phase change memory device and method for forming the same
JP2009021524A (ja) * 2007-07-13 2009-01-29 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
WO2009157479A1 (ja) * 2008-06-26 2009-12-30 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
JP4536155B2 (ja) * 2008-07-11 2010-09-01 パナソニック株式会社 電流抑制素子、記憶素子、及びこれらの製造方法
JP4897089B2 (ja) * 2008-12-03 2012-03-14 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
JP2010245220A (ja) * 2009-04-03 2010-10-28 Panasonic Corp 不揮発性記憶装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189721A (zh) * 2005-06-02 2008-05-28 富士通株式会社 半导体装置及其制造方法
CN101878530A (zh) * 2008-10-01 2010-11-03 松下电器产业株式会社 非易失性存储元件和使用该元件的非易失性存储装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2009-21524A 2009.01.29 *
JP特开2010-245220A 2010.10.28 *

Also Published As

Publication number Publication date
JP5000027B1 (ja) 2012-08-15
JPWO2012081248A1 (ja) 2014-05-22
US20120292588A1 (en) 2012-11-22
WO2012081248A1 (ja) 2012-06-21
CN102656692A (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
CN102656692B (zh) 非易失性存储装置
TWI600057B (zh) 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法
US8450182B2 (en) Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
US9385164B2 (en) Method of making a resistive random access memory device with metal-doped resistive switching layer
US8956939B2 (en) Method of making a resistive random access memory device
JP4969707B2 (ja) 不揮発性半導体記憶装置およびその製造方法
CN102576709B (zh) 非易失性存储装置及其制造方法
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
JP6489480B2 (ja) 不揮発性記憶装置およびその製造方法
US8592798B2 (en) Non-volatile storage device and method for manufacturing the same
US9520562B2 (en) Method of making a resistive random access memory
JP5436674B2 (ja) 不揮発性記憶装置の製造方法
WO2008062688A1 (fr) Dispositif de stockage semiconducteur non volatile et son procédé de fabrication
CN102124564A (zh) 非易失性半导体存储装置及其制造方法
US9082971B2 (en) Nonvolatile memory device and method for manufacturing the same
CN111033738A (zh) 铁电电容器、铁电场效应晶体管以及用于形成包括导电材料和铁电材料的电子装置的方法
US8999808B2 (en) Nonvolatile memory element and method for manufacturing the same
US9054305B2 (en) Nonvolatile memory device and method of manufacturing the same
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
US20240121965A1 (en) VERTICALLY STACKED FeFETS WITH COMMON CHANNEL
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2004006929A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200604

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.

TR01 Transfer of patent right