JP5000027B1 - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP5000027B1
JP5000027B1 JP2012507758A JP2012507758A JP5000027B1 JP 5000027 B1 JP5000027 B1 JP 5000027B1 JP 2012507758 A JP2012507758 A JP 2012507758A JP 2012507758 A JP2012507758 A JP 2012507758A JP 5000027 B1 JP5000027 B1 JP 5000027B1
Authority
JP
Japan
Prior art keywords
layer
resistance change
electrode
wiring
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012507758A
Other languages
English (en)
Other versions
JPWO2012081248A1 (ja
Inventor
覚 藤井
晴之 空田
巧 三河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012507758A priority Critical patent/JP5000027B1/ja
Application granted granted Critical
Publication of JP5000027B1 publication Critical patent/JP5000027B1/ja
Publication of JPWO2012081248A1 publication Critical patent/JPWO2012081248A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

帯状に形成されている第１電極配線（１５１）と、第３層間絶縁層（１６）と、メモリセルホール（２９）の底部および側面を覆う領域に形成され、酸素不足型遷移金属酸化物で構成される第１抵抗変化層（１８ａ）と、酸素含有率が前記第１抵抗変化層（１８ａ）と異なる酸窒素不足型遷移金属酸窒化物で構成される第２抵抗変化層（１８ｂ）との積層構造体である抵抗変化層と、メモリセルホール（２９）の内部に形成された第１電極（１９）と、少なくともメモリセルホール（２９）の開口を覆う領域に、第１電極配線（１５１）と交差する方向に帯状に形成されている第１配線（２２）と、を備え、前記遷移金属をＭ、第１抵抗変化層（１８ａ）の組成をＭＯｚ、第２抵抗変化層（１８ｂ）の組成をＭＯｘＮｙと表した場合に、ｚ＞（ｘ＋ｙ）なる関係を満たしている。
【選択図】図１

Description

本発明は、抵抗変化型素子を用いた不揮発性記憶装置に関する。より詳しくは、素子の微細化を実現するためにメモリセルホール内に酸素含有率の異なる複数の抵抗変化層を形成するとともに複数の抵抗変化層間での酸素拡散を防止した不揮発性記憶装置に関する。
近年、電子機器におけるデジタル技術の進展に伴い、音楽、画像、情報等のデータを保存するために、大容量で、かつ不揮発性の記憶装置の開発が活発に行われている。例えば、強誘電体を容量素子として用いる不揮発性記憶装置は既に多くの分野で用いられている。さらに、このような強誘電体キャパシタを用いる不揮発性記憶装置に対して、電気的パルスの印加によって抵抗値が変化し、その状態を保持し続ける材料を用いた不揮発性記憶装置（以下、Ｒｅｓｉｓｔｉｖｅ ＲＡＭ、またはＲｅＲＡＭと呼ぶ）が、通常の半導体プロセスとの整合性を取りやすいという点で注目されている。
特許文献１は、記憶素子の小型化と記憶装置の大容量化を目指して、マトリクス状に配置された微細なホール内のそれぞれに抵抗変化層を形成したクロスポイント型のＲｅＲＡＭを提案する。
ところで、微細ホール内への埋め込み成膜プロセスとして、化学気相成長法（ＣＶＤ法：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）をはじめ、原子層薄膜蒸着法（ＡＬＤ法：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）などが開発されている。ＡＬＤ法は、単原子層ごとに膜成長を行うために、アスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）の高い微細ホール内にもコンフォーマル（ｃｏｎｆｏｒｍａｌ）に膜成長ができる特徴がある。
非特許文献１および２は、ＡＬＤ法で成膜したＴｉＯ２膜やＨｆＯ２膜が電気パルスにより抵抗変化現象を示すことを報告している。
特許文献２は、膜厚が小さくて欠損の少ない緻密な膜が形成可能であるために、漏れ電流が小さく抵抗変化特性の改善を期待して、ＡＬＤ法により形成したＮｉＯ薄膜を用いた抵抗変化型不揮発性記憶素子を提案する。
また、特許文献３は、酸素含有率の異なる２つの抵抗変化層を備える抵抗変化素子を開示する。
さらに、特許文献４は、酸窒素不足型タンタル酸窒化物を抵抗変化素子に用いた抵抗変化素子が開示されている。酸窒素不足型タンタル酸窒化物層の窒素に対する酸素の含有率は１．０８以上１．３５以下であることを特徴としている。
国際公開第２００８／４７７１１号 特開２００７−８４９３５号公報 国際公開第２００８／１４９４８４号 国際公開第２００８／１４６４６１号
Ｊｏｕｒｎａｌ Ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ２００５年９８巻０３３７１５頁 Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ Ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ２００７年４６巻４Ｂ号２１７２−２１７４頁
しかしながら、特許文献３に開示された抵抗変化層を用いて不揮発性記憶装置を形成する場合には、以下の課題が生じる。不揮発性記憶装置の製造プロセスにおいては、多層配線の形成時に、層間絶縁膜の成膜、プラグ形成、配線形成、リカバリーアニールなどの工程において、抵抗変化型素子が熱処理されることになる。これらの熱処理により抵抗変化素子の抵抗変化層において、酸素濃度が高い第２のタンタル酸化物層から酸素濃度が低い第１のタンタル酸化物層に酸素が拡散し、その結果、酸素濃度プロファイルの劣化が生じる。
さらに、酸素含有率の異なる２つの抵抗変化層をホール内に埋め込み形成する場合、通常の積層構造とは異なり、酸素含有率の異なる２つの抵抗変化層は下部電極膜直上のホール底部に加えてホール側壁部分でも両層が接するために有底筒状となって界面部の面積が著しく増加するために、酸素の相互拡散がより起こりやすくなる課題がある。
本発明は、上記従来の課題を解決するものであり、第１の抵抗変化層と第２の抵抗変化層との相互拡散を抑制することが可能となり、記憶装置の動作が安定する不揮発性記憶装置を提供することを目的とする。
本発明の不揮発性記憶装置の一つの態様は、基板上に帯状に形成されている第１電極配線と、前記第１電極配線および前記基板上に形成されている層間絶縁層と、前記層間絶縁層を貫通して前記第１電極配線に至るメモリセルホールと、前記メモリセルホール中において、前記メモリセルホールの底部および側面を覆う領域に形成されている抵抗変化層と、前記抵抗変化層上において、前記メモリセルホールの内部に形成された第１電極と、前記第１電極および前記絶縁層上において、少なくとも前記メモリセルホールの口部を覆う領域に、前記第１電極配線と交差する方向に帯状に形成されている第１配線と、を備え、前記抵抗変化層は、酸素不足型遷移金属酸化物で構成される第１抵抗変化層と、酸素含有率が前記第１抵抗変化層と異なる酸窒素不足型遷移金属酸窒化物で構成される第２抵抗変化層との積層構造体であり、前記遷移金属をＭ、前記第１抵抗変化層の組成をＭＯｚ、前記第２抵抗変化層の組成をＭＯｘＮｙと表した場合に、ｚ＞（ｘ＋ｙ）なる関係を満たしている。
本発明の不揮発性記憶装置は、ホール内に酸素含有率の異なる２つの抵抗変化層を埋め込んだ構造により２つの抵抗変化層の界面部分の面積が増加しても、第２の抵抗変化層が酸窒素不足型金属酸窒化物であるために、第１の抵抗変化層である金属酸化物との相互拡散を抑制することが可能となり、記憶装置の動作が安定するという効果を奏する。
図１は、本発明の第１実施形態に係る不揮発性記憶装置の構成の一例を示す平面図および１Ａ−１Ａ線に沿う断面図である。 図２は、図１の要部である抵抗変化型素子の構成の一例を示す平面図および２Ａ−２Ａ線に沿う断面図である。 図３は、本発明の第１実施形態に係る不揮発性記憶装置の一製造工程における断面図である。 図４は、本発明の第１実施形態に係る不揮発性記憶装置の一製造工程における平面図、および３Ａ−３Ａ線に沿う断面図である。 図５は、本発明の第１実施形態に係る不揮発性記憶装置の一製造工程における断面図である。 図６は、本発明の第１実施形態に係る不揮発性記憶装置の一製造工程における断面図である。 図７は、本発明の第１実施形態に係る不揮発性記憶装置の一製造工程における断面図である。 図８は、本発明の第１実施形態に係る不揮発性記憶装置の一製造工程における平面図および断面図である。 図９は、本発明の第１実施形態に係る不揮発性記憶装置の一製造工程における平面図および断面図である。 図１０は、ＴａＯｘＮｙ膜中の（Ｏ＋Ｎ）比率と比抵抗の関係を示す図である。 図１１は、抵抗変化特性を測定したプレーナー型素子の断面図である。 図１２は、プレーナー型素子のパルス印加時の抵抗変化特性を示す図である。 図１３は、プレーナー型素子のパルス印加時の抵抗変化特性を示す図である。 図１４は、プレーナー型素子のパルス印加時の抵抗変化特性を示す図である。 図１５は、本発明の第２実施形態に係る不揮発性記憶装置の構成の一例を示す断面図である。 図１６は、本発明の第２実施形態の変形例に係る抵抗変化素子の構成の一例を示す断面図である。 図１７は、本発明の第３実施形態に係る不揮発性記憶装置の構成の一例を示す断面図である。 図１８は、プレーナー型素子における複数の抵抗変化層の界面部の面積を説明するための平面図およびＡ−Ａ’線に沿う断面図である。 図１９は、ホール型素子における複数の抵抗変化層の界面部の面積を説明するための平面図およびＢ−Ｂ’線に沿う断面図である。
本発明の不揮発性記憶装置の一つの態様は、基板上に帯状に形成されている第１電極配線と、前記第１電極配線および前記基板上に形成されている層間絶縁層と、前記層間絶縁層を貫通して前記第１電極配線に至るメモリセルホールと、前記メモリセルホール中において、前記メモリセルホールの底部および側面を覆う領域に形成されている抵抗変化層と、前記抵抗変化層上において、前記メモリセルホールの内部に形成された第１電極と、前記第１電極および前記絶縁層上において、少なくとも前記メモリセルホールの口部を覆う領域に、前記第１電極配線と交差する方向に帯状に形成されている第１配線と、を備え、前記抵抗変化層は、酸素不足型遷移金属酸化物で構成される第１抵抗変化層と、酸素含有率が前記第１抵抗変化層と異なる酸窒素不足型遷移金属酸窒化物で構成される第２抵抗変化層との積層構造体であり、前記遷移金属をＭ、前記第１抵抗変化層の組成をＭＯｚ、前記第２抵抗変化層の組成をＭＯｘＮｙと表した場合に、ｚ＞（ｘ＋ｙ）なる関係を満たしている。
ここで、前記第１抵抗変化層が前記メモリセルホールの底部および側面に接しており、前記第２抵抗変化層が前記第１抵抗変化層に接していてもよい。
前記遷移金属は、タンタル、ハフニウム、ジルコニウム、ニッケル、チタンからなる群より選ばれるいずれか１つの遷移金属であることが好ましい。また、前記遷移金属はタンタルであることが好ましい。
酸窒素不足型タンタル酸窒化物に占める酸素原子数と窒素原子数の総和は、５０乃至７０ａｔｍ％であることが好ましい。
また、前記第１電極と前記第１配線との間に第１電流制御層を配置する構成とすることも可能である。
微細な記憶素子を実現する構造および製造方法としては、１）基板に平行な面に必要となる電極層および抵抗変化層を積層して成膜した後にドライエッチングプロセスにより一括して加工する方法と、２）あらかじめ微細ホールを形成し、この微細ホール内に抵抗変化層や電極を埋め込み形成する方法が考えられる。
１）の場合、成膜プロセスは容易であるが、エッチングレートの異なる複数の薄膜材料を一括してドライエッチングするために、所望の精度で加工することは容易ではない。特に、積層数が多い素子構造の場合や素子サイズが小さい場合には、エッチングプロセスが困難となる。
一方、２）の場合には、エッチングプロセスの課題よりは微細ホール内に抵抗変化層および電極を形成することが難しくなる。一般に、スパッタ法のような物理的手法の成膜プロセスは、アスペクト比の高い微細ホールにカバレッジ良く膜を形成することは困難である。そこで、ＣＶＤ法やＡＬＤ法を用いることになる。
微細ホールに内に酸素含有率の異なる複数の抵抗変化層を埋め込み形成してなるホール型素子では、当該ホール型素子と同じフットプリントに、基板の主面と平行に複数の抵抗変化層を積層してなるプレーナー型素子と比べて、抵抗変化層同士の接触面積が大きくなる。例えば、１辺がＬｎｍの正方形のフットプリントに形成可能なプレーナー型素子およびホール型素子を考える。
図１８は、プレーナー型素子の一例を模式的に示す平面図およびＡ−Ａ’線に沿う断面図である。このようなプレーナー型素子の場合、抵抗変化層同士の接触面積Ｓは（式１）で表される。
Ｓ＝Ｌ２ ・・・（式１）
図１９は、ホール型素子の一例を模式的に示す平面図およびＢ−Ｂ’線に沿う断面図である。このようなホール型素子の場合には、ホール深さをＤ、第１抵抗変化層の膜厚をＴ１、第２抵抗変化層の膜厚をＴ２とすると、抵抗変化層同士の接触面積Ｓは、（式２）で表される。
Ｓ＝（Ｌ−２Ｔ１）×（Ｄ−Ｔ１）π＋｛（Ｌ−２Ｔ１）／２｝２π ・・・（式２）
例えば、Ｌ＝６０ｎｍ、Ｄ＝１２０ｎｍ、Ｔ１＝Ｔ２＝１０ｎｍの場合を考えると、プレーナー型素子では、抵抗変化層間の接触面積Ｓは、式１より３６００ｎｍ２である。これに対し、ホール型素子では、抵抗変化層間の接触面積Ｓは、式２より１５０７９．６ｎｍ２となり積層構造の約４．２倍となる。従って、抵抗変化層間での酸素の相互拡散量も増加すると推定される。
タンタル（Ｔａ）、チタン（Ｔｉ）などの金属酸窒化物は安定な化合物であり、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）と同様にバリア性が高い。また、金属酸窒化物は、金属窒化物中の窒素原子の一部を酸素原子で置換していると考えられる。このため、拡散後に酸素で置換されるサイトが制限されているために、界面からの酸素原子の拡散は抑制されると考えられる。
従って、界面からの酸素原子の拡散に対しては、拡散後の置換サイトを抑制する効果があり、酸素拡散を防止することができると考えられる。よって、本発明の不揮発性記憶装置の構成では、ホール内に酸素含有率の異なる２つの抵抗変化層を埋め込んだ構造により２つの抵抗変化層の界面部分の面積が増加しても、第２の抵抗変化層が酸窒素不足型金属酸窒化物であるために、第１の抵抗変化層である金属酸化物との相互拡散を抑制することが可能となる。
また、前記第１抵抗変化層の組成をＭＯｚと表し、前記第２抵抗変化層の組成をＭＯｘＮｙと表した場合に、
ｚ＞（ｘ＋ｙ） ・・・（式３）
なる関係を満たしている。式３の関係を満たすことにより、第１の抵抗変化層であるタンタル酸化物層の抵抗率は、酸窒素不足型タンタル酸窒化物層の抵抗率よりも高くなる。
抵抗変化動作時に印加した電圧パルスは、第１抵抗変化層であるタンタル酸化物層と第２抵抗変化層である酸窒素不足型タンタル酸窒化物層の両方に分配されるが、このうち抵抗変化動作に寄与するのは、酸素が出入りするタンタル酸化物層に分配される成分である。タンタル酸化物層の抵抗率を酸窒素不足型タンタル酸化物層の抵抗率より高くすることで、タンタル酸化物層に分配される電圧パルスの成分が大きくなり、不揮発性記憶装置を低電圧で動作させることが可能となる。
また、前記組成の関係を満たすことにより第１の抵抗変化層であるＭＯｚ層の抵抗率は、第２抵抗変化層であるＭＯｘＮｙ層の抵抗率よりも高くなる。抵抗変化動作時に印加した電圧パルスは、第１抵抗変化層と第２抵抗変化層の両方に印加されるが、このうち抵抗変化動作に寄与するのは、酸素が出入りする第１抵抗変化層に印加される電圧である。第１抵抗変化層の抵抗率を第２抵抗変化層の抵抗率より高くすることで、第１抵抗変化層に分配される電圧パルスの成分が、第２抵抗変化層に分配される電圧パルスの成分よりも大きくなる。これにより、抵抗変化層を単層で構成した場合に比べて、不揮発性記憶装置を低電圧で動作させることが可能となる。不揮発性記憶装置を上述の構成とすることで、不揮発性記憶装置を抵抗変化動作させるために必要な電圧は２．４Ｖ以下となり、低電圧で動作させることが可能となる。
以下、本発明の実施形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付しており説明を省略する場合がある。また、トランジスタや記憶部等の形状については模式的なものであり、その個数等についても図示しやすい個数としている。
（第１実施形態）
［装置構成］
図１は、本発明の第１実施形態に係る不揮発性記憶装置１０の構成の一例を模式的に示す平面図、および１Ａ−１Ａ線に沿う断面を矢印方向に見た断面図である。図１の平面図は、理解しやすくするために最上層の第４層間絶縁層２３の一部を除去した仮想的な状態を示す。
図２は、図１の要部である第１抵抗変化型素子１７の平面図、および２Ａ−２Ａ線に沿う断面を矢印方向に見た断面図である。
本実施形態の不揮発性記憶装置１０は、基板１１と、基板１１の上に形成された、第１裏打ち配線１５とその上部に第１裏打ち配線１５と物理的に接触するように形成された第１電極配線１５１とで構成される下層配線と、当該下層配線を覆うように形成された第３層間絶縁層１６とを備えている。当該下層配線は、基板１１の主面に垂直な方向（以下では、基板の厚み方向と言う）から見て、帯状に形成されている。
第３層間絶縁層１６には、第１電極配線１５１に達するメモリセルホール２９が、所定の間隔で形成されている。メモリセルホール２９に対応して、第１抵抗変化型素子１７が形成されている。
ここで、第１電極配線１５１は帯状の電極であり、第１抵抗変化型素子１７の第１電極を構成する。第１裏打ち配線１５は、帯状の電極である第１電極配線１５１の配線抵抗を下げるため、第１電極配線１５１と略同一形状で、かつ第１電極配線１５１より抵抗の低い材料で構成される配線である。
メモリセルホール２９の内部には、メモリセルホール２９の底および側壁を覆い第１電極配線１５１と物理的に接触するようにメモリセルホール２９の形状に応じてほぼ同じ厚さでコンフォーマル（ｃｏｎｆｏｒｍａｌ）に形成された第１抵抗変化層１８ａと、第１抵抗変化層１８ａの底および側壁を覆い第１抵抗変化層１８ａと物理的に接触するように形成された第２抵抗変化層１８ｂと、第２抵抗変化層１８ｂの内側に第２抵抗変化層１８ｂと物理的に接触するように形成された第１電極１９が形成されている。ここで、コンフォーマルとは形状適応性がよいという意味であり、メモリセルホール２９内の底面及び側壁に隙間なく、また段切れなく第１抵抗変化層１８ａをほぼ同じ膜厚で成膜できることと定義する。
各メモリセルホール２９について、該メモリセルホール２９の底に露出する第１電極配線１５１と、該メモリセルホール２９の内部の第１抵抗変化層１８ａと、該メモリセルホール２９の内部の第２抵抗変化層１８ｂと、該メモリセルホール２９の内部の第１電極１９とで、第１抵抗変化型素子１７が構成される。
第１抵抗変化層１８ａは、好ましくは遷移金属酸化物で構成され、より好ましくは酸素不足型のタンタル酸化物で構成される。第２抵抗変化層１８ｂは、好ましくは酸窒素不足型金属酸窒化物で構成され、より好ましくは酸窒素不足型タンタル酸窒化物で構成される。
ここで、酸素不足型の遷移金属酸化物とは、遷移金属Ｍの酸化物をＭＯｘ（ｘは、遷移金属Ｍを１モルとしたときの酸素Ｏのモル数で表される組成比）と表記した場合に、酸素Ｏの組成比ｘが化学量論的に安定な状態の組成比（遷移金属ＭがタンタルＴａの場合には２．５）よりも小さい酸化物である。
また、酸窒素不足型金属酸窒化物とは、遷移金属Ｍの酸窒化物をＭＯｘＮｙ（ｘ、ｙは、遷移金属Ｍを１モルとしたときの酸素Ｏ、窒素Ｎのそれぞれのモル数で表される組成比）と表記した場合に、酸素Ｏの組成比ｘと窒素Ｎの組成比ｙとの和が化学量論的に安定な状態の組成比の和（遷移金属ＭがタンタルＴａの場合には２．５）よりも小さい酸化物である。
例えば、酸窒素不足型タンタル酸窒化物は、次のように定義される。一般に、タンタルは＋５価、酸素は−２価、窒素は−３価のイオンとして存在することが安定状態である。したがって、酸窒素不足型タンタル酸窒化物の組成をＴａＯｘＮｙで表すと、２ｘ＋３ｙ＝５を満たす酸窒素不足型タンタル酸窒化物が安定に存在しうることになる。酸窒素不足型タンタル酸窒化物とは、その組成をＴａＯｘ’Ｎｙ’で表すと、２ｘ’＋３ｙ’＜５となるような組成を有する酸窒素不足型タンタル酸窒化物である。
酸素不足型のタンタル酸化物で構成された遷移金属酸化物の抵抗変化層を用いることにより、可逆的に安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子を得ることができる。このことについては、特許文献５：国際公開第２００８／０５９７０１号に詳細に説明されている。
また、酸窒素不足型タンタル酸窒化物層は、特許文献３の国際公開第２００８／１４９４８４号に記載された第１のタンタル酸化物層に比べて酸素が拡散しにくい。これは、Ｔａの金属酸窒化物は安定な化合物であり、ＴａＮと同様にバリア性が高い。また、金属酸窒化物は、金属窒化物中の窒素原子の一部を酸素原子で置換していると考えられる。このため、拡散後に酸素で置換されるサイトが制限されているために、界面からの酸素原子の拡散は抑制されると考えられる。
以上より、タンタル酸化物層から酸素が拡散することを抑制することが可能となり、ホール型抵抗変化型素子の課題であった界面層面積の増加に伴う酸素濃度プロファイルの劣化を低減することが可能となる。
第１抵抗変化層１８ａおよび第２抵抗変化層１８ｂは、タンタル酸化物およびタンタル酸窒化物だけでなく、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、またはニッケル（Ｎｉ）等の遷移金属を母体とする酸化物および酸窒化物により形成してもよい。このような遷移金属酸化物は、閾値以上の電圧または電流が印加されたときに特定の抵抗値を示し、その抵抗値は新たに一定の大きさのパルス電圧またはパルス電流が印加されるまでは、その抵抗値を維持しつづけるため、不揮発性記憶素子に利用できる。
第１抵抗変化層１８ａの酸素含有率は、第２抵抗変化層１８ｂの酸素含有率よりも高いことが好ましい。すなわち、第１抵抗変化層１８ａを構成する遷移金属酸化物をＭＯｚ、第２抵抗変化層１８ｂを構成する遷移金属酸窒化物をＭＯｘＮｙとするとき、
ｚ＞（ｘ＋ｙ） ・・・（式４）
であることが好ましい。ここで特に、ｘ＞０かつｙ＞０としてもよい。抵抗変化層が酸素含有率の異なる２つの層で構成されている抵抗変化素子については、特許文献３の国際公開第２００８／１４９４８４号で詳細に説明されている。
第１電極配線１５１の近傍において抵抗変化層の酸素含有率を高く設定することにより、第１電極配線１５１と抵抗変化層との界面での酸化還元反応により抵抗変化現象を発現しやすくすることができる。これにより、低電圧駆動が可能な良好なメモリセル特性を得ることができる。
第１電極配線１５１は、白金やイリジウム、パラジウムなどで構成するのが好適である。白金やイリジウムの標準電極電位は＋１．２ｅＶ、パラジウムの標準電極電位は＋１．０ｅＶとなる。一般に標準電極電位は、酸化されやすさの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。
発明者らの研究によれば、電極を構成する材料の標準電極電位と抵抗変化層に含まれる遷移金属の標準電極電位との差が大きいほど抵抗変化が起こりやすく、差が小さくなるにつれて、抵抗変化が起こりにくいことが明らかになっている。この事実から、電極と抵抗変化層の材料の酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしていると推測される。
タンタルの標準電極電位は−０．６ｅＶで、白金やイリジウム、パラジウムの標準電極電位よりも低い。よって上記好適な構成では、白金やイリジウム、パラジウムで構成された第１電極配線１５１とタンタル酸化物で構成された第１抵抗変化層１８ａとの界面で、酸化還元反応が起こり、酸素の授受が行われて、抵抗変化現象が発現する。
第１裏打ち配線１５は、例えばＴｉ−Ａｌ−Ｎ合金またはＣｕまたはＡｌまたはＴｉ−Ａｌ合金またはこれらの積層構造で構成できる。第１電極配線１５１は、ＰｔまたはＩｒ等で構成できる。第１裏打ち配線１５および第１電極配線１５１は、スパッタ法により成膜した後、露光プロセスとエッチングプロセスを経ることで容易に形成できる。
第１電極１９は、第１電極配線１５１を構成する材料より標準電極電位が低い材料で構成されていることが好ましい。さらに、第１電極１９は、抵抗変化層を構成する遷移金属より標準電極電位が低い材料で構成されていることが好ましい。このような構成とすることにより、第１電極配線１５１と第１抵抗変化層１８ａの界面近傍で、第１抵抗変化層１８ａの酸化還元反応が選択的に起こり、安定した抵抗変化を起こすことができる。
第１電極１９は、第１抵抗変化層１８ａおよび第２抵抗変化層１８ｂを構成する遷移金属の窒化物で構成されていてもよい。例えば、抵抗変化層１８ａおよび第２抵抗変化層１８ｂをタンタル酸化物で構成する場合には、第１電極１９を窒化タンタル（ＴａＮ）や、アルミニウムで構成してもよい。
メモリセルホール２９の上部開口には、第１抵抗変化層１８ａと、第２抵抗変化層１８ｂと、第１電極１９とが露出しており、これを被覆するように第１配線２２が形成される。第１配線２２は、基板の主面と平行な面内でかつ第１裏打ち配線１５が配置された面と異なる面内において、第１裏打ち配線１５に対して交差する方向に帯状でかつメモリセルホール２９の開口より大きな形状（面積）を有し、メモリセルホール２９の開口を完全に覆いかつその周囲にはみ出すように、第３層間絶縁層１６の上に形成される。
第１配線２２の材料には、銅（Ｃｕ）、アルミニウム（Ａｌ）、等の低抵抗な材料を用いることができる。
図１に示すように、第１配線２２は、第１抵抗変化型素子１７がマトリクス状に形成された領域の外まで延在されている。マトリクス領域内では、第１配線２２が各メモリセルを接続する配線（ワード線あるいはビット線等）として機能する。
本実施形態では、基板１１としてシリコン単結晶基板が用いられ、基板１１の上にトランジスタ等の能動素子１２を集積した半導体回路を有する。図１では、能動素子１２は、ソース領域１２ａ、ドレイン領域１２ｂ、ゲート絶縁膜１２ｃおよびゲート電極１２ｄからなるトランジスタ（ＭＯＳ−ＦＥＴ）を示している。ただし、基板１１の上には能動素子１２だけでなく、一般にＤＲＡＭ等のメモリ回路に必要な素子をも形成されうる。
第１裏打ち配線１５および第１配線２２は、基板１１の厚み方向から見て、第１抵抗変化型素子１７が形成されたマトリクス領域とは異なる領域（例えば、マトリクス領域の周辺）において能動素子１２にそれぞれ接続されている。
すなわち、図１においては、第１裏打ち配線１５は、第１層間絶縁層１３、第２層間絶縁層１４に形成されたメモリセルホール中の第２埋め込み導体２４、第１埋め込み導体２５および回路配線２６を介して能動素子１２のソース領域１２ａに接続されている。なお、第１配線２２についても、第３埋め込み導体２８を介して同様に別の能動素子（図示せず）に接続されている。能動素子１２は、マトリクス領域の下に配置されていてもよい。
第１層間絶縁層１３、第２層間絶縁層１４、第３層間絶縁層１６、第４層間絶縁層２３としては、絶縁性の酸化物あるいは窒化物を用いることができる。具体的には、ＣＶＤ法による酸化シリコン（ＳｉＯ）やオゾン（Ｏ３）とテトラエトキシシラン（ＴＥＯＳ）を用いてＣＶＤ法により形成したＴＥＯＳ−ＳｉＯ膜あるいはシリコン窒化（ＳｉＮ）膜等を用いることができる。第１層間絶縁層１３、第２層間絶縁層１４は、配線間の寄生容量の低減のために、フッ素含有酸化物（例えば、ＳｉＯＦ）やカーボン含有窒化物（例えば、ＳｉＣＮ）あるいは有機樹脂（例えば、ポリイミド）で形成されるのが好ましい。第３層間絶縁層１６として、低誘電率材料であるシリコン炭窒化物（ＳｉＣＮ）の膜やシリコン炭酸化物（ＳｉＯＣ）の膜あるいはシリコンフッ素酸化物（ＳｉＯＦ）の膜等を用いてもよい。
回路配線２６については、従来のようにアルミニウムで形成してもよいが、微細化しても低抵抗を実現できる銅で形成するのが好ましい。
［製造方法］
次に、本発明の第１実施形態に係る不揮発性記憶装置の製造方法について、上述した不揮発性記憶装置１０の例を用いて説明する。
図３は、能動素子１２が形成された基板１１上に、第２層間絶縁層１４と第１裏打ち配線１５と第１電極配線１５１と第３層間絶縁層１６を形成する工程後の、不揮発性記憶装置１０の断面図である。
図４は、第３層間絶縁層１６にメモリセルホール２９を形成する工程後の、不揮発性記憶装置１０の平面図、および３Ａ−３Ａ線での断面を矢印方向から見た断面図である。なお、図４の断面図を含め、図４から図９に示す断面図はすべて、各工程における不揮発性記憶装置１０の３Ａ−３Ａ線での断面を矢印方向から見た断面図である。
図５は、第３層間絶縁層１６の上およびメモリセルホール２９の内部に第１抵抗変化層１８ａとなる第１抵抗変化材料層１８１ａを形成する工程後の、不揮発性記憶装置１０の断面図である。
図６は、第１抵抗変化材料層１８１ａの上に第２抵抗変化層１８ｂとなる第２抵抗変化材料層１８１ｂを形成する工程後の、不揮発性記憶装置１０の断面図である。
図７は、第２抵抗変化材料層１８１ｂの上に第１電極１９となる第１電極材料層１９１を形成する工程後の、不揮発性記憶装置１０の断面図である。
図８は、メモリセルホール２９の内部の第１抵抗変化材料層１８１ａと第２抵抗変化材料層１８１ｂと第１電極材料層１９１とを残し、それ以外の第１抵抗変化材料層１８１ａと第２抵抗変化材料層１８１ｂと第１電極材料層１９１とをＣＭＰにより除去する工程後の、不揮発性記憶装置１０の平面図および断面図である。
図９は、メモリセルホール２９の上部開口を完全に覆いかつその外側にはみ出すように第１配線２２を積層する工程後の、不揮発性記憶装置１０の平面図および断面図である。
以下、図３から図９を用いて本実施形態に係る不揮発性記憶装置１０の製造方法について説明する。
まず、図３に示すように、基板１１上に、複数の能動素子１２と、第１層間絶縁層１３、第２層間絶縁層１４と、第２埋め込み導体２４、第１埋め込み導体２５と、回路配線２６と、第１裏打ち配線１５と、第１電極配線１５１と、第３層間絶縁層１６とを形成する。
特に、第１裏打ち配線１５および第１電極配線１５１は、第２層間絶縁層１４中に埋め込み形成してもよい。このような構成は、例えば以下のように形成される。
すなわち、第２層間絶縁層１４に、一般的な半導体プロセスで用いられている技術を用いて、第１裏打ち配線１５および第１電極配線１５１を埋め込むための溝と回路配線２６に接続するためのメモリセルホールとを形成する。これらの溝は、基板の厚み方向から見て、帯状に形成される。
これらの溝とメモリセルホールとを形成後、第１裏打ち配線１５および第１電極配線１５１となる導体をＣＶＤ法などにより埋め込んだ後、例えばＣＭＰにより不要部分を除去する。
図３の構造を形成するためのその他の工程には、周知の製造方法を用いることができるので、詳細な説明を省略する。
次に、図４に示すように、第１電極配線１５１を覆っている第３層間絶縁層１６に、一定の配列ピッチで、底面に第１電極配線１５１が露出するようにメモリセルホール２９を形成する。メモリセルホール２９は、図４の平面図からわかるように、第１裏打ち配線１５の幅より小さな外形としている。なお、図ではメモリセルホール２９を四角形状としているが、円形状でも楕円形状でも、あるいはさらに他の形状であってもよい。
メモリセルホール２９は、一般的な半導体プロセスにより形成することができるので、詳細な説明は省略する。
次に、図５に示すように、メモリセルホール２９が形成された第３層間絶縁層１６の上に、第１抵抗変化層１８ａとなる第１抵抗変化材料層１８１ａ（第１堆積膜）を形成する。本実施形態では、タンタル酸化物を、メモリセルホール２９の内部（側壁および底部）および第３層間絶縁層１６の上に、ＣＶＤ法により堆積することにより、第１抵抗変化材料層１８１ａが形成される。
本実施形態では、第１抵抗変化材料層１８１ａの形成の一手法として、ＣＶＤ法を用いる。第１抵抗変化材料層１８１ａの形成には、他の成膜方法として、スパッタ法や、特に微細ホールへのコンフォーマルな成膜に適したＡＬＤ法などを用いてもよい。このプロセスにより、第１抵抗変化材料層１８１ａは、メモリセルホール２９の内部（側壁および底部）において、ほぼ均一な厚さでコンフォーマルに形成される。
ソースガスとしては、例えば（化１）に示すターシャリーブチルイミドトリスジエチルアミドタンタル（（ＣＨ３）３ＣＮＴａ［Ｎ（Ｃ２Ｈ５）２］３、以下、ＴＢＴＤＥＴと記載する）が用いられうる。
Figure 0005000027
反応性ガスとしては、例えばオゾン（Ｏ３）ガスが用いられる。成膜終了後は、窒素（Ｎ２）ガスをパージガスとして用いる。ただし、ガスの種類は以上のものに限定されない。
本実施形態における第１抵抗変化材料層１８１ａを形成するための方法では、まず、原料容器に抵抗変化層の原料（前駆体）であるＴＢＴＤＥＴを充填する。成膜チャンバの内部には、ソースガスの自己分解反応が生じる温度（例えば３２５℃）に加熱した基板を保持する。なお、基板の加熱温度としては、３２５℃、３５０℃、４００℃および４４０℃の複数の温度条件での実験を実施した。
原料容器のＴＢＴＤＥＴを１００℃に加熱し、これをキャリアガスである窒素ガスでバブリング（Ｂｕｂｂｌｉｎｇ）することによりソースガスを発生させ、成膜チャンバにソースガスを導入する。同時に反応性ガスとしてオゾナイザで生成したＯ３ガスを成膜チャンバに導入する。これにより、ＴＢＴＤＥＴを酸化して、Ｔａ酸化物の層を形成するとともに、ＴＢＴＤＥＴに含まれる配位子をＣＯ２等の副生成物へと酸化させて除去する。
所望の膜厚のＴａ酸化物を形成した後は、チャンバに窒素ガスを導入してチャンバのガスをパージし、余分な反応性ガスおよび副生成物を除去する。
次に、図６に示すように、メモリセルホール２９の側壁および底部、並びに第３層間絶縁層１６上に形成された第１抵抗変化材料層１８１ａの上に、第２抵抗変化層１８ｂとなる第２抵抗変化材料層１８１ｂ（第２堆積膜）を形成する。
本実施形態では、タンタル酸窒化物を、第１抵抗変化材料層１８１ａが形成されたメモリセルホール２９’の内部（側壁および底部）および第３層間絶縁層１６の上の第１抵抗変化材料層１８１ａの上に、ＣＶＤ法により堆積することにより、第２抵抗変化材料層１８１ｂが形成される。
本実施形態では、第２抵抗変化材料層１８１ｂである酸窒素不足型金属酸窒化物薄膜の形成方法の一例として、ＣＶＤ法と酸化処理の連続プロセスを用いる。
当該形成方法は、具体的には例えば、遷移金属の原子を含有するソースガスと反応性ガス導入する第１工程と、第１工程後にソースガスと反応性ガスをパージする第２工程と、第２工程後にＯ３やＯ２などの酸化性の反応性ガスを導入する第３工程から構成される。
第１工程では窒化性の反応性ガスを用いて、最初に金属窒化物薄膜を形成する。反応性ガス種が異なることを除き成膜温度などの条件は、前記第１抵抗変化材料層１８１ａの形成と同様である。よって、両者で共通する部分については説明を省略する。
第３工程では、基板温度を、第１、第２工程と同じ例えば３５０℃に保持したまま、Ｏ３やＯ２などの酸化性の反応性ガスを一定時間導入して、金属窒化物薄膜中の窒素を酸素に置換することにより、金属酸窒化物薄膜を形成する。
なお、上記の第１工程、第２工程、および第３工程を１度だけではなく、複数回繰り返すことにより、金属酸窒化物の組成を制御することが可能である。
なお、抵抗変化層を構成する遷移金属酸化物および遷移金属酸窒化物として、ハフニウム、ジルコニウム、ニッケル、チタンを母体金属とする酸化物および酸窒化物を用いた場合でも、層が形成される原理から考えれば、タンタル酸化物およびタンタル酸窒化物の場合と同様に、酸素含有率の異なる金属酸化物を形成することが可能であると推察される。
この場合の抵抗変化層の原料（前駆体）としては、塩化ジルコニウム［ＺｒＣｌ４］、テトラ（エチルメチルアミノ）ハフニウム［Ｈｆ（ＮＣＨ３Ｃ２Ｈ５）４］、ニッケル１−ジメチルアミノ−２メチル−２ブタノレート［Ｎｉ（Ｃ７Ｈ１６ＮＯ）］、テトラエトキシチタン［Ｔｉ（ＯＣ３Ｈ７）４］などを用いることができる。
その後、図７に示すように第１電極材料層１９１を第２抵抗変化材料層１８１ｂの上に形成する。
本実施形態では、タンタル窒化物（ＴａＮ）を、第２抵抗変化材料層１８１ｂが形成されたメモリセルホール２９”の内部（側壁および底部）および第３層間絶縁層１６の上の第１抵抗変化材料層１８１ａの上の第２抵抗変化材料層１８１ｂの上に、例えばＡＬＤ法やＣＶＤ法により堆積することにより、第１電極材料層１９１が形成される。
ＣＶＤ法の具体的な方法は第１抵抗変化材料層１８１ａあるいは第２抵抗変化材料層１８１ｂにおけるものと同様であるので詳細な説明を省略する。原料（前駆体）としては、ＴＢＴＤＥＴやＴａＣｌ５、Ｔａ（ＯＣ２Ｈ５）５などを用いることができる。反応性ガスとしては、窒化性ガスを用いることができる。
次に、図８に示すように、ＣＭＰプロセスを用いて、第１電極材料層１９１および第２抵抗変化材料層１８１ｂおよび第１抵抗変化材料層１８１ａの、第３層間絶縁層１６の表面を覆う部分と、メモリセルホール２９の上部開口よりも上にある部分（第３層間絶縁層１６の上端面と比べて基板からの高さがより高い部分）を除去する。これによりメモリセルホール２９中に第１抵抗変化層１８ａと、第２抵抗変化層１８ｂと、第１電極１９とを埋め込み形成する。
次に、図９に示すように、第１電極１９に接続するように第１配線２２を形成する。具体的な形成方法は、周知の技術を用いることができるので詳細な説明を省略する。
第１配線２２は第３層間絶縁層１６の上に、メモリセルホール２９を完全に覆うように、基板の厚み方向から見て、少なくともメモリセルホール２９の開口より大きな形状（面積）で、かつ第１裏打ち配線１５および第１電極配線１５１と交差する方向に帯状に形成する。第１配線２２は、第１抵抗変化型素子１７がマトリクス状に形成された領域外にまで延びるように形成される。第１配線２２と同時に第３埋め込み導体２８も同時に形成し、この第３埋め込み導体２８を介して回路配線（図示せず）に接続し、図示しない位置に設けられている能動素子に電気的に接続する。
さらに第３層間絶縁層１６と第１配線２２とを覆うように第４層間絶縁層２３を形成することで、図１に示すような不揮発性記憶装置が得られる。
［酸窒素不足型タンタル酸窒化物層の特性］
次に、第２抵抗変化材料層１８１ｂとして形成された酸窒素不足型タンタル酸窒化物薄膜の組成と比抵抗の関係について説明する。
図１０に、ＣＶＤ法と酸化処理の連続プロセスにより形成した酸窒素不足型タンタル酸窒化物薄膜（ＴＢＴＤＥＴ由来の残留Ｃが含まれている）に占めるＯ＋Ｎ（酸素原子数と窒素原子数の総和）のａｔｍ％値と酸窒素不足型タンタル酸窒化物薄膜の比抵抗（ｓｐｅｃｉｆｉｃ ｅｌｅｃｔｒｉｃａｌ ｒｅｓｉｓｔａｎｃｅ）の関係を示す。組成分析は、ラザフォード後方散乱（ＲＢＳ）法により行った。上述した方法を用いて形成した酸窒素不足型タンタル酸窒化物薄膜中に含まれる酸素含有量は、ＣＶＤ法による成膜後の酸化処理条件（酸化性ガス流量、時間）に依存すると考えられる。
なお、ＲＢＳ法により分析した酸素及び窒素の組成は、ａｔｍ％単位で±４％と、比較的大きな誤差を含む。このため、Ｏ＋Ｎのａｔｍ％値にも誤差が生じる。ＲＢＳ法による誤差を考慮すると、Ｏ＋Ｎのａｔｍ％値は５０から７０の範囲にある。また、図１０には、比較例としてスパッタ法により形成した酸化タンタル膜（即ち、Ｎのａｔｍ％値＝０に相当）に占めるＯのａｔｍ％値と比抵抗の関係を併せてプロットしている。
図１０から、膜組成と比抵抗との相関は、ＣＶＤ法で成膜された酸窒素不足型タンタル酸窒化物薄膜と、スパッタ法で形成されたタンタル酸化物膜とで同様の傾向があり、Ｏ＋Ｎのａｔｍ％値の増加に従い、膜の比抵抗値は増加することが確認できる。
図１０の実線は、基板温度４００℃で膜厚５０ｎｍに形成した第２抵抗変化層であるタンタル酸窒化物層のシート抵抗値を、４端子測定法により測定し、比抵抗を求めた結果を示す。
ここで、ａ点は、ＣＶＤ法による成膜後、酸化処理を行う前、組成がＴａ／Ｏ／Ｎ／Ｃ＝３３．６／０／５４．５／１１．９（ａｔｍ％）と分析された試料の比抵抗を示す。なお、Ｏのａｔｍ％＝０なる分析結果については、酸化処理を行う前とは言えＯが全く含有されていないことは考えにくいので、４ａｔｍ％未満のＯに対して分析感度が低いための誤差と見られる。
ｂ点は、組成がＴａ／Ｏ／Ｎ／Ｃ＝３２．４／４．７／５４．３／８．６（ａｔｍ％）と分析された（ＴａＯ０．１５Ｎ１．６８と表記される）試料の比抵抗を示し、ｃ点は、組成がＴａ／Ｏ／Ｎ／Ｃ＝２９．９／７．４／５４．２／８．５（ａｔｍ％）と分析された（ＴａＯ０．２５Ｎ１．８１と表記される）試料の比抵抗を示す。
図１０の一点鎖線で示されるタンタル酸化物材料層の比抵抗は、断面ＳＥＭと蛍光Ｘ線により測定した膜厚と、４端子測定法により測定したシート抵抗値から算出した。
次に、本願の第１抵抗変化層と第２抵抗変化層である酸窒化物層の積層構造のメモリとしての動作例、すなわち情報の書き込み／読み出しをする場合の動作例を、図１１に示すプレーナー型素子により確認した。
特性確認用のプレーナー型素子は、ＳｉＮ膜（膜厚１００ｎｍ）が形成されたシリコン基板２００上に、ＴａＮで構成した下部電極２０５、ＣＶＤ法で形成したＴａＯｘＮｙ膜（膜厚３０ｎｍ）である第２抵抗変化層２０６ｂ、スパッタ法で形成したＴａＯｚ膜（膜厚５ｎｍ）である第１抵抗変化層２０６ａ、スパッタ法で形成したＩｒ膜である上部電極（膜厚５０ｎｍ）２０７を順次積層することにより作製されている。第１抵抗変化層２０６ａと第２抵抗変化層２０６ｂとが抵抗変化層２０６を構成する。下部電極２０５および上部電極２０７は、コンタクトプラグ２０４、２１０を介して、配線２０１、２１１にそれぞれ接続される。
このような方法に従って、基板温度３２５℃で形成され、組成がｘ＝０．３１、ｙ＝１．４１と分析されたＴａＯｘＮｙ膜を含む素子Ａ、基板温度４００℃で形成され、組成がｘ＝０．１５、ｙ＝１．６８と分析されたＴａＯｘＮｙ膜（図１０のｂ点の試料に相当）を含む素子Ｂ、および、基板温度４００℃で形成され、組成がｘ＝０．２５、ｙ＝１．８１と分析されたＴａＯｘＮｙ膜（図１０のｃ点の試料に相当）を含む素子Ｃを作製し、それぞれの素子の動作特性を評価した。
図１２は、素子Ａのパルス印加時の抵抗変化特性を示す図である。図１２に示すように、極性が異なる２種類の電圧パルスを印加することで、素子Ａが高抵抗状態と低抵抗状態に変化する。すなわち、下部電極２０５を基準として上部電極２０７に負の電圧パルス（電圧−１．５Ｖ、パルス幅１００ｎｓ）を印加した場合、素子Ａは、高抵抗状態（抵抗値約１５００００Ω）から低抵抗状態（抵抗値約１００００Ω）に変化する。他方、正の電圧パルス（電圧２．４Ｖ、パルス幅１００ｎｓ）を上部電極に印加した場合、素子Ａは、低抵抗状態から高抵抗状態へ増加する。
図１３、図１４は、それぞれ、図１２と同様条件での電圧パルス印加による、素子Ｂ、素子Ｃの抵抗変化特性を示す図である。図１３と図１４とを比較すれば、同じ４００℃の基板温度にてタンタル酸窒化薄膜が形成された素子Ｂと素子Ｃとの間では、膜中の酸素と窒素の合計の比率が高く、比抵抗の値がより高い素子Ｃのほうが、比抵抗の値がより低い素子Ｂよりも抵抗変化特性がやや悪い（高抵抗状態と低抵抗状態の抵抗比が小さい）ことが分かる。
ここで、図１１に示す下部電極２０５を基準としたときに、上部電極２０７に高い電圧を印加する場合を正の電圧の印加とし、下部電極２０５を基準としたときに、上部電極２０７に低い電圧を印加する場合を負電圧の印加とする。上述のように、いずれの素子も、２．４Ｖ以下の電圧で抵抗変化動作が可能である。
これは、抵抗変化動作時に印加した電圧パルスは、第１抵抗変化層であるタンタル酸化物層と第２抵抗変化層である酸窒素不足型タンタル酸窒化物層の両方に分配されるが、このうち抵抗変化動作に寄与するのは、酸素が出入りするタンタル酸化物層に分配される成分である。タンタル酸化物層の抵抗率を酸窒素不足型タンタル酸化物層の抵抗率より高くすることで、タンタル酸化物層に分配される電圧パルスの電圧成分が大きくなるために、不揮発性記憶装置を低電圧で動作させることが可能となると考えられる。
この考え方を確かめるために、第２抵抗変化層の製法または材料が異なる３種類のプレーナー型素子を複数個作製し、種類ごとに４９個の素子の初期抵抗値を測定した。測定された初期抵抗値の中央値を表１に示す。
酸素濃度が高い第１抵抗変化層は、何れの種類でも、スパッタ法で形成された膜厚５ｎｍのＴａ２Ｏ５である。また、酸素濃度が低い酸窒化物である第２抵抗変化層は、種類ごとに、スパッタ法で形成された膜厚５０ｎｍのＴａＯｘ、ＣＶＤ法で形成された膜厚５０ｎｍのＴａＯｘ、およびＣＶＤ法で形成された膜厚５０ｎｍのＴａＯｘＮｙのいずれかである。
表１からわかるように、第２抵抗変化層を酸窒化物にすることにより、初期抵抗値の中央値が大きく増加している。そのような構成では、タンタル酸窒化物はＴａＮと同様に安定な化合物でバリア性が高いこと、金属酸窒化物は金属窒化物中の窒素原子の一部を酸素原子で置換しているために界面からの酸素原子の拡散に対しては置換サイトを抑制する効果があることにより、第１抵抗変化層から第２抵抗変化層への酸素拡散が抑制される。この結果、第１抵抗変化層の抵抗値が低下しないと推察される。
Figure 0005000027
（第２実施形態）
図１５は、本発明の第２実施形態の不揮発性記憶装置３０の構成を説明するための断面図である。この不揮発性記憶装置３０は、図１に示す第１実施形態の不揮発性記憶装置１０を基本構成としており、層間絶縁層のメモリセルホール中に埋め込まれた抵抗変化層と、第１電極と第１配線の間に非オーミック性素子を構成する層を積層した構成からなる。このような構成にすることにより、他素子からの回り込み電流を制限することが可能となり、不揮発性記憶素子の動作信頼性が向上する。
第１実施形態との製造方法の差異は、図９で説明した工程において、第１電極１９と第１配線２２の間に第１電流制御層２１を設けることのみである。
第１電流制御層２１が絶縁体の場合には第１非オーミック性素子２０はＭＩＭダイオードとなり、第１電流制御層２１が半導体の場合には第１非オーミック性素子２０はＭＳＭダイオードとなる。
第１電流制御層２１の材料に絶縁体を用いる場合には、窒化シリコン（Ｓｉ３Ｎ４）を用いることができる。第１電流制御層２１の材料に半導体を用いる場合にはＳｉ３Ｎ４より窒素含有量が少ない窒素不足型のシリコン窒化物を用いることができる。
窒素不足型シリコン窒化膜の成膜には、例えば、多結晶シリコンのターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタする手法、いわゆる、反応性スパッタ法を用いることができる。典型的な成膜条件として、圧力を０．０８〜２Ｐａとし、基板温度を２０〜３００℃とし、窒素ガスの流量比（アルゴンと窒素との総流量に対する窒素の流量の比率）を０〜４０％とし、ＤＣパワーを１００〜１３００Ｗとした上で、シリコン窒化膜の厚さが５〜２０ｎｍとなるように成膜時間を調節する態様を採用することができる。
タンタル窒化物の仕事関数は４．６ｅＶであり、シリコンの電子親和力３．８ｅＶより十分高いので、タンタル窒化物を第１配線２２に用いた場合、第１電流制御層２１と第１配線２２との界面でショットキーバリアが形成される。第１配線２２と第１電極１９がともにタンタル窒化物で構成されている場合、第１非オーミック性素子２０は双方向のＭＩＭダイオードあるいは双方向のＭＳＭダイオードとして機能する。
本実施形態の場合には、図１５に示すように第１電極１９はメモリセルホール２９の中（上部開口より下側）に完全に埋め込まれており、表面を非常に平滑に加工することができる。このような平滑な面上に第１電流制御層２１を形成した場合には、層が薄い場合でも緻密で連続した層を得ることができ、第１電流制御層２１の耐圧性（比較的高い電圧を印加しても絶縁破壊が生じない特性）を適切に確保できる。
第１電極１９は第１電流制御層２１により上端面の全面が覆われるので、全ての層がメモリセルホールの中に埋め込まれた従来の非オーミック性素子で懸念される、第１電流制御層２１の外周領域で第１電極１９と第１配線２２とが第１電流制御層２１を介在せずに直接接触して生じる電流のリークが発生しない。
第１配線２２は、基板の厚み方向から見て第１電極１９の外周より外側にまで設けられているので、第１非オーミック性素子２０を流れる電流のパスは、基板の厚み方向から見て、第１電極１９の外周から外側に広がるように形成される。
この場合、メモリセルホール２９中の第１電極１９から第１電流制御層２１に向かって、電界による電気力線が水平方向に広がるように形成されるので、第１非オーミック性素子２０（ＭＩＭダイオードまたはＭＳＭダイオード）の実効面積は、全ての層がメモリセルホールの中に埋め込まれた従来の非オーミック性素子における実効面積よりも大きくなる。
したがって、従来よりも電流容量が大きく、かつ特性のばらつきの小さいＭＩＭダイオードまたはＭＳＭダイオードからなる第１非オーミック性素子２０を得ることができる。
（第２実施形態の変形例）
次に、第１非オーミック性素子を有する不揮発性記憶装置の変形例について説明する。
図１６は、本発明の第２実施形態の変形例に係る不揮発性記憶装置３１の要部の構成の一例を示す断面図である。図１６における各構成要素には、図１５の不揮発性記憶装置３０において同一の機能を有する構成要素と同一の符号が付されている。
図１６に示されるように、不揮発性記憶装置３１は、不揮発性記憶装置３０と比べて、第２抵抗変化層１８ｂおよび第１電極１９の形状が異なり、第１電極１９がメモリセルホール２９の中に完全に埋め込まれている点が共通している。
不揮発性記憶装置３１は、例えば、次のような製造方法に従って形成してもよい。
まず、第１実施形態において図３から図５で説明した工程と同様の工程を実行することにより、図５に示されるような、第３層間絶縁層１６の上およびメモリセルホール２９の内部に第１抵抗変化材料層１８１ａが形成された構造を作成する。その後、第２抵抗変化材料層１８１ｂを、第１抵抗変化材料層１８１ａが形成されたメモリセルホール２９’を充填するように、ＣＶＤ法で形成する。
次に、第１電極材料層１９１を形成する前に、第２抵抗変化材料層１８１ｂおよび第１抵抗変化材料層１８１ａの、第３層間絶縁層１６の表面を覆う部分と、メモリセルホール２９の上部開口よりも上にある部分（第３層間絶縁層１６の上端面と比べて基板からの高さがより高い部分）を、ＣＭＰプロセスを用いて除去する。
このとき、第２抵抗変化材料層１８１ｂの上面の一部は、第３層間絶縁層１６の上端面よりも低い位置まで除去され、ＣＭＰプロセスに特有のリセスが形成される。このリセスを埋めるように、第２抵抗変化材料層１８１ｂおよび第３層間絶縁層１６の上に第１電極材料層１９１を、ＣＶＤ法で形成する。そして、再びＣＭＰプロセスを用いて、第１電極材料層１９１の、第３層間絶縁層１６の表面を覆う部分と、メモリセルホール２９の上部開口よりも上にある部分を除去する。
その後、第１実施形態において図９で説明した工程を実行することにより、不揮発性記憶装置３１が完成する。
不揮発性記憶装置３１においても、不揮発性記憶装置３０と同様に、第１電極１９がメモリセルホール２９の中に完全に埋め込まれ、かつ第１配線２２は、基板の厚み方向から見て第１電極１９の外周より外側にまで設けられていることから、全ての層がメモリセルホールの中に埋め込まれた従来の非オーミック性素子と比べて、第１電極１９と第１配線２２との直接接触による電流リークの懸念がなく、かつ、より大きな実効面積を持つ第１非オーミック性素子２０を得ることができる。
（第３実施形態）
図１７は、本発明の第３実施形態の不揮発性記憶装置４０の構成を説明するための断面図である。この不揮発性記憶装置４０は、図１５に示す第２実施形態の不揮発性記憶装置３０のメモリセルアレイを基本構成としており、この基本構成を構成単位として積層し、多層のメモリセルアレイを構成したものである。このようにメモリセルアレイを積層することにより、さらに大容量の不揮発性記憶装置を実現することができる。
不揮発性記憶装置４０では、抵抗変化型素子と非オーミック性素子とがそれぞれ３段ずつ積層された構成を例示しているが、第１段目、第２段目および第３段目のメモリセルアレイのそれぞれの構成要件を理解しやすくするために、第１段目については第１段、第２段目については第２段、第３段目については第３段を付して区別して表記する。以下では、不揮発性記憶装置３０に含まれる構成要素と同じ構成要素には同じ符号を付し、説明を適宜省略する。
以下、本実施形態の不揮発性記憶装置４０の構成を簡単に説明する。なお、図１５に示す不揮発性記憶装置３０の場合には、第１配線２２は、第１抵抗変化型素子１７と第１非オーミック性素子２０とがマトリクス状に形成された領域の外にまで延びる構成としている。
一方、本実施形態の不揮発性記憶装置４０では、第１配線２２と別個の構成要素である第２裏打ち配線２７及び第２電極配線１５２がマトリクス領域内の第１配線２２上にも延在して設けられている。そのような構造は、さらに第２段目および第３段目にも同様に設けられる。
また、第１段目の第１配線２２と、第２段目の第２裏打ち配線２７を、同じ材料で構成する場合は、１つの共通の配線層を第１段目と第２段目で共有してもよい。そのような共有は、さらに第２段目と第３段目においても同様に可能である。
第２裏打ち配線２７及び第２電極配線１５２を含む第４層間絶縁層２３上に、さらに第５層間絶縁層４７が形成されている。この第５層間絶縁層４７には、第１抵抗変化型素子１７に対応する位置にそれぞれメモリセルホールが設けられ、このメモリセルホール中に第２段目の抵抗変化層を構成する第３抵抗変化層４２ａ及び第４抵抗変化層４２ｂ、並びに第２電極４３が埋め込み形成されている。
そして、この第２電極４３に接続し、基板の厚み方向から見て第２裏打ち配線２７に交差する方向に帯状に、第２電流制御層４５、第２段の第２配線４６、第３裏打ち配線４９および第３電極配線１５３が形成されている。さらに、これらを埋め込むように第６層間絶縁層４８が形成されている。
第３電極配線１５３と第６層間絶縁層４８上に第７層間絶縁層５２が形成されている。この第７層間絶縁層５２には、第１抵抗変化型素子１７（第１段記憶部）および第２抵抗変化型素子４１（第２段記憶部）に対応する位置にメモリセルホールが設けられ、このメモリセルホール中に第３段抵抗変化層を構成する第５抵抗変化層５４ａ及び第６抵抗変化層５４ｂ、並びに第３電極５５が埋め込み形成されている。
そして、この第３電極５５に接続し、基板の厚み方向から見て、第３裏打ち配線４９および第３電極配線１５３に交差する方向に帯状に、第３電流制御層５７、第３配線５８および第４裏打ち配線５９が形成されている。さらに、これらを埋め込み保護するために第８層間絶縁層６０が形成されている。
なお、第２段目の抵抗変化層（第３抵抗変化層４２ａと第４抵抗変化層４２ｂとで構成）、この第２段目の抵抗変化層を挟む領域の第２電極配線１５２および第２電極４３で第２抵抗変化型素子４１（第２段記憶部）を構成している。また、第２電極４３、第２電流制御層４５および第２配線４６で第２非オーミック性素子４４を構成している。
さらに、第３段目の抵抗変化層（第５抵抗変化層５４ａと第６抵抗変化層５４ｂとで構成）、この第３段目の抵抗変化層を挟む領域の第３電極配線１５３および第３電極５５で第３抵抗変化型素子５３（第３段記憶部）を構成している。また、第３電極５５、第３電流制御層５７および第３配線５８で第３非オーミック性素子５６を構成している。
また、第１裏打ち配線１５は、第２埋め込み導体２４、第１埋め込み導体２５と回路配線２６とを介して能動素子１２のソース領域１２ａに接続している。また、第２裏打ち配線２７についても同様に、別の埋め込み導体（図示せず）と別の回路配線（図示せず）とを介して別の能動素子（図示せず）に接続されている。
さらに、第３裏打ち配線４９は、図１７に示すように、第５埋め込み導体５０、第４埋め込み導体５１、第１電極配線１５１、第１裏打ち配線１５、第２埋め込み導体２４、回路配線２６、および第１埋め込み導体２５を介して別の能動素子１２のソース領域１２ａに接続されている。また、第４裏打ち配線５９についても、第２裏打ち配線２７と同様に異なる埋め込み導体（図示せず）と異なる回路配線（図示せず）とを介して異なる能動素子（図示せず）に接続されている。
第１段目の第１裏打ち配線１５と第２裏打ち配線２７とは、それぞれビット線とワード線のいずれかとなり、例えば一般的なメモリ駆動回路に用いられるビット線デコーダとワード線デコーダにそれぞれ接続される。また、第２裏打ち配線２７と第３裏打ち配線４９とは、同様にそれぞれビット線とワード線のいずれかとなり、前記ビット線デコーダとワード線デコーダにそれぞれ接続される。
ただし、第１段目において、第２裏打ち配線２７がビット線を構成している場合には、第２段目においてもビット線を構成し、第３裏打ち配線４９はワード線を構成するように設計される。さらに、第３裏打ち配線４９がワード線を構成する場合には、第４裏打ち配線５９はビット線を構成するように設計される。
以上のように、本実施形態の不揮発性記憶装置４０の場合には、それぞれの段（多層のメモリセルアレイの各層）に設けた第１抵抗変化型素子１７、第２抵抗変化型素子４１、第３抵抗変化型素子５３に対して個別にそれぞれ第１非オーミック性素子２０、第２非オーミック性素子４４、第３非オーミック性素子５６が設けられているので、それぞれの段に設けられている第１抵抗変化型素子１７、第２抵抗変化型素子４１、第３抵抗変化型素子５３の書き込みと読み出しを安定に、かつ確実に行うことができる。
このような多段構成の記憶部と非オーミック性素子を有する不揮発性記憶装置４０の製造工程は、基本的には第２実施形態の不揮発性記憶装置３０の製造方法に含まれる工程を繰り返せばよい。
なお、上述した第３実施形態における不揮発性記憶装置は、図１５に示す第２実施形態の不揮発性記憶装置３０のメモリセルアレイを基本構成として、この基本構成を構成単位として積層し、多層のメモリセルアレイを構成したものである。しかしながら、この図１５に示した構成に代えて、図１６に示す第２実施形態の変形例の不揮発性記憶装置３１のメモリセルアレイを基本構成として、この基本構成を構成単位として積層し、多層のメモリセルアレイを構成することも可能である。この構成によっても、本第３実施形態と同様の効果が得られる。
本発明の不揮発性記憶装置は、ホール内に酸素含有率の異なる２つの抵抗変化層を備えており、かつそのうちの１層の酸素濃度が他層よりも低くかつ酸窒素不足型の金属酸窒化物であるために、抵抗変化層間の酸素拡散の低減が可能となるため、種々の電子機器分野に有用である。
１０、３０、４０ 不揮発性記憶装置（ＲｅＲＡＭ）
１１ 基板
１２ 能動素子
１２ａ ソース領域
１２ｂ ドレイン領域
１２ｃ ゲート絶縁膜
１２ｄ ゲート電極
１３ 第１層間絶縁層
１４ 第２層間絶縁層
１５ 第１裏打ち配線
１６ 第３層間絶縁層
１７ 第１抵抗変化型素子
１８ａ 第１抵抗変化層
１８ｂ 第２抵抗変化層
１９ 第１電極
２０ 第１非オーミック性素子
２１ 第１電流制御層
２２ 第１配線
２３ 第４層間絶縁層
２４ 第２埋め込み導体
２５ 第１埋め込み導体
２６ 回路配線
２７ 第２裏打ち配線
２８ 第３埋め込み導体
２９ メモリセルホール
４１ 第２抵抗変化型素子
４２ａ 第３抵抗変化層
４２ｂ 第４抵抗変化層
４３ 第２電極
４４ 第２非オーミック性素子
４５ 第２電流制御層
４６ 第２配線
４７ 第５層間絶縁層
４８ 第６層間絶縁層
４９ 第３裏打ち配線
５０ 第５埋め込み導体
５１ 第４埋め込み導体
５２ 第７層間絶縁層
５３ 第３抵抗変化型素子
５４ａ 第５抵抗変化層
５４ｂ 第６抵抗変化層
５５ 第３電極
５６ 第３非オーミック性素子
５７ 第３電流制御層
５８ 第３配線
５９ 第４裏打ち配線
６０ 第８層間絶縁層
１５１ 第１電極配線
１５２ 第２電極配線
１５３ 第３電極配線
１８１ａ 第１抵抗変化材料層（第１堆積膜）
１８１ｂ 第２抵抗変化材料層（第２堆積膜）
１９１ 第１電極材料層
２００ 基板
２０１、２１１ 配線
２０４、２１０ コンタクトプラグ
２０５ 下部電極
２０６ 抵抗変化層
２０６ａ 第１抵抗変化層
２０６ｂ 第２抵抗変化層
２０７ 上部電極

Claims (6)

  1. 基板上に帯状に形成されている第１電極配線と、
    前記第１電極配線および前記基板上に形成されている層間絶縁層と、
    前記層間絶縁層を貫通して前記第１電極配線に至るメモリセルホールと、
    前記メモリセルホール中において、前記メモリセルホールの底部および側面を覆う領域に形成されている抵抗変化層と、
    前記抵抗変化層上に、前記メモリセルホールの内部に形成された第１電極と、
    前記第１電極および前記層間絶縁層上において、少なくとも前記メモリセルホールの開口を覆う領域に、前記第１電極配線と交差する方向に帯状に形成されている第１配線と、
    を備え、
    前記抵抗変化層は、酸素不足型遷移金属酸化物で構成される第１抵抗変化層と、酸素含有率が前記第１抵抗変化層と異なる酸窒素不足型遷移金属酸窒化物で構成される第２抵抗変化層との積層構造体であり、
    前記遷移金属をＭ、前記第１抵抗変化層の組成をＭＯｚ、前記第２抵抗変化層の組成をＭＯｘＮｙと表した場合に、
    ｚ＞（ｘ＋ｙ）
    なる関係を満たす不揮発性記憶装置。
  2. 前記第１抵抗変化層が前記メモリセルホールの底部および側面に接しており、前記第２抵抗変化層が前記第１抵抗変化層に接している、請求項１に記載の不揮発性記憶装置。
  3. 前記遷移金属が、タンタル、ハフニウム、ジルコニウム、ニッケル、チタンからなる群より選ばれるいずれか１つの遷移金属である、請求項１に記載の不揮発性記憶装置。
  4. 前記遷移金属がタンタルである、請求項１に記載の不揮発性記憶装置。
  5. 酸窒素不足型タンタル酸窒化物に占める酸素原子数と窒素原子数の総和が、５０乃至７０ａｔｍ％である、請求項４に記載の不揮発性記憶装置。
  6. 前記第１電極と前記第１配線との間に第１電流制御層を配置する、請求項１に記載の不揮発性記憶装置。
JP2012507758A 2010-12-15 2011-12-15 不揮発性記憶装置 Active JP5000027B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012507758A JP5000027B1 (ja) 2010-12-15 2011-12-15 不揮発性記憶装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010279424 2010-12-15
JP2010279424 2010-12-15
PCT/JP2011/007004 WO2012081248A1 (ja) 2010-12-15 2011-12-15 不揮発性記憶装置
JP2012507758A JP5000027B1 (ja) 2010-12-15 2011-12-15 不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP5000027B1 true JP5000027B1 (ja) 2012-08-15
JPWO2012081248A1 JPWO2012081248A1 (ja) 2014-05-22

Family

ID=46244367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012507758A Active JP5000027B1 (ja) 2010-12-15 2011-12-15 不揮発性記憶装置

Country Status (4)

Country Link
US (1) US20120292588A1 (ja)
JP (1) JP5000027B1 (ja)
CN (1) CN102656692B (ja)
WO (1) WO2012081248A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140065942A (ko) * 2012-11-22 2014-05-30 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9165680B2 (en) 2013-03-11 2015-10-20 Macronix International Co., Ltd. Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
US9680095B2 (en) * 2013-03-13 2017-06-13 Macronix International Co., Ltd. Resistive RAM and fabrication method
US9209072B2 (en) * 2013-10-25 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Global dielectric and barrier layer
TWI508341B (zh) * 2014-04-02 2015-11-11 Winbond Electronics Corp 電阻式隨機存取記憶體及其製造方法
KR20160066971A (ko) * 2014-12-03 2016-06-13 삼성전자주식회사 저항성 메모리 장치
US20160218286A1 (en) 2015-01-23 2016-07-28 Macronix International Co., Ltd. Capped contact structure with variable adhesion layer thickness
US9564214B2 (en) * 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device
CN106654004B (zh) * 2015-10-29 2019-03-19 华邦电子股份有限公司 电阻式存储器及其制造方法
US10332336B1 (en) 2018-06-27 2019-06-25 Adp Gauselmann Gmbh Gaming system and method having award enhancements based on temporary award opportunity accumulations
US10311668B1 (en) 2018-06-28 2019-06-04 Adp Gauselmann Gmbh Gaming system and method having award enhancements based on stored symbols
US10733834B1 (en) 2019-01-31 2020-08-04 Adp Gauselmann Gmbh Gaming system and method of providing improved game outcomes
US11957069B2 (en) * 2021-10-22 2024-04-09 International Business Machines Corporation Contact resistance of a metal liner in a phase change memory cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021524A (ja) * 2007-07-13 2009-01-29 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
WO2009157479A1 (ja) * 2008-06-26 2009-12-30 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
WO2010038423A1 (ja) * 2008-10-01 2010-04-08 パナソニック株式会社 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置
JP2010245220A (ja) * 2009-04-03 2010-10-28 Panasonic Corp 不揮発性記憶装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5136052B2 (ja) * 2005-06-02 2013-02-06 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20080272355A1 (en) * 2007-05-04 2008-11-06 Samsung Electronics Co., Ltd. Phase change memory device and method for forming the same
WO2010004675A1 (ja) * 2008-07-11 2010-01-14 パナソニック株式会社 電流抑制素子、記憶素子、及びこれらの製造方法
US8426836B2 (en) * 2008-12-03 2013-04-23 Panasonic Corporation Nonvolatile memory device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021524A (ja) * 2007-07-13 2009-01-29 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
WO2009157479A1 (ja) * 2008-06-26 2009-12-30 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
WO2010038423A1 (ja) * 2008-10-01 2010-04-08 パナソニック株式会社 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置
JP2010245220A (ja) * 2009-04-03 2010-10-28 Panasonic Corp 不揮発性記憶装置およびその製造方法

Also Published As

Publication number Publication date
CN102656692B (zh) 2014-12-03
US20120292588A1 (en) 2012-11-22
CN102656692A (zh) 2012-09-05
WO2012081248A1 (ja) 2012-06-21
JPWO2012081248A1 (ja) 2014-05-22

Similar Documents

Publication Publication Date Title
JP5000027B1 (ja) 不揮発性記憶装置
JP5436674B2 (ja) 不揮発性記憶装置の製造方法
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
US8450182B2 (en) Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
JP6489480B2 (ja) 不揮発性記憶装置およびその製造方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP6391009B2 (ja) 抵抗変化型不揮発性記憶素子の製造方法
JP5572749B2 (ja) 不揮発性記憶素子及びその製造方法
US9082971B2 (en) Nonvolatile memory device and method for manufacturing the same
US8999808B2 (en) Nonvolatile memory element and method for manufacturing the same
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP6201151B2 (ja) 不揮発性記憶装置及びその製造方法
US20140138607A1 (en) Non-volatile memory device and manufacturing method thereof
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
US11362274B2 (en) Laterally switching cell having sub-stoichiometric metal oxide active layer
US9666797B1 (en) Memory structure having material layer made from a transition metal on interlayer dielectric

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

R150 Certificate of patent or registration of utility model

Ref document number: 5000027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250