CN103339681B - 电阻变化元件的驱动方法和非易失性存储装置 - Google Patents

电阻变化元件的驱动方法和非易失性存储装置 Download PDF

Info

Publication number
CN103339681B
CN103339681B CN201280006650.6A CN201280006650A CN103339681B CN 103339681 B CN103339681 B CN 103339681B CN 201280006650 A CN201280006650 A CN 201280006650A CN 103339681 B CN103339681 B CN 103339681B
Authority
CN
China
Prior art keywords
electrode
oxide layer
metal oxide
resistance
potential pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280006650.6A
Other languages
English (en)
Other versions
CN103339681A (zh
Inventor
村冈俊作
三谷觉
高木刚
片山幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN103339681A publication Critical patent/CN103339681A/zh
Application granted granted Critical
Publication of CN103339681B publication Critical patent/CN103339681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电阻变化元件的驱动方法，具有初始过程，其在第一次写入过程之前，通过施加第一极性的初始电压脉冲使金属氧化物层的电阻值从初始状态的电阻值向其他的电阻值变化，设初始状态的电阻值为R0，写入状态的电阻值为RL，消去状态的电阻值为RH，其他的电阻值为R2，设初始电压脉冲施加时的电流的最大值为IbRL，设写入电压脉冲施加时的电流的最大值为IRL，设消去电压脉冲施加时的电流的最大值为IRH，满足R0＞RH＞R2≥RL，且满足|IRL|＞|IbRL|。

Description

电阻变化元件的驱动方法和非易失性存储装置
技术领域
本发明涉及根据被施加的电脉冲其电阻值发生变化的电阻变化元件的驱动方法，以及实施该方法的非易失性存储装置。
背景技术
近年，随着电子设备的数字技术的进展，为了保存图像等的数据，对非易失性电阻变化元件的大容量化、写入电力的降低化、写入/读出时间的高速化和长寿命化等的要求提高。对于这样的要求，现有的利用浮置栅极的闪存的微细化的应对是有限度的。
作为可能能够应对上述要求的第一现有技术，提案有使用钙钛矿材料（例如Pr（1-x）CaxMnO3［PCMO］、LaSrMnO3［LSMO］、GdBaCoxOy［GBCO］等）的非易失性电阻变化元件（参照专利文献1）。该技术中，对钙钛矿材料施加极性不同的电压脉冲（持续时间短的波状的电压）而使其电阻值增大或减小，通过使数据与变化的电阻值对应而存储数据。
另外，作为能够使用同极性的电压脉冲对电阻值进行切换的第二现有技术，还存在利用通过对过渡金属氧化物（NiO、V2O、ZnO、Nb2O5、TiO2、WO3、或CoO）的膜施加脉冲宽度不同的电压脉冲而该过渡金属氧化物膜的电阻值发生变化的情况的非易失性电阻变化元件（参照专利文献2）。使用过渡金属氧化物膜的电阻变化元件中，也实现了使用二极管的交叉点型存储器阵列层叠的结构。
现有技术文献
专利文献
专利文献1:美国专利第6204139号说明书
专利文献2：日本特开2004-363604号公报
发明内容
但是，为了实现所期望的稳定性，对于现有的电阻变化元件和驱动方法，期望稳定性的进一步提高。
本发明鉴于这样的情况而完成，其主要的目的在于，提供一种能够使电阻变化元件稳定地发生电阻变化的电阻变化元件的驱动方法，以及实施该方法的非易失性存储装置。
用于解决课题的技术手段
为了解决上述技术问题，本发明的一实施方式的电阻变化元件的驱动方法，是驱动电阻变化元件的驱动方法，该电阻变化元件包括：第一电极；第二电极；和设置在上述第一电极与上述第二电极之间，响应施加至上述第一电极与上述第二电极之间的电压脉冲电阻值发生变化的金属氧化物层，上述金属氧化物层具有与上述第一电极连接的第一氧化物区域，和与上述第二电极连接并且氧含有率比上述第一氧化物区域高的第二氧化物区域，该电阻变化元件的驱动方法包括：写入过程，其通过将第一极性的写入电压脉冲施加至上述第一电极与上述第二电极之间，使上述金属氧化物层的电阻状态从高向低变化而成为写入状态；消去过程，其通过将与上述第一极性不同的第二极性的消去电压脉冲施加至上述第一电极与上述第二电极之间，使上述金属氧化物层的电阻状态从低向高变化而成为消去状态；和初始过程，其在第一次上述写入过程之前，通过将上述第一极性的初始电压脉冲施加至上述第一电极与上述第二电极之间，使上述金属氧化物层的电阻值从上述金属氧化物层的初始状态的电阻值向其他的电阻值变化，设上述金属氧化物层的上述初始状态的电阻值为R0，设上述写入状态的电阻值为RL，设上述消去状态的电阻值为RH，设上述其他的电阻值为R2，设上述初始电压脉冲施加时流过上述金属氧化物层的电流的最大值为IbRL，设上述写入电压脉冲施加时流过上述金属氧化物的电流的最大值为IRL，设上述消去电压脉冲施加时流过上述金属氧化物的电流的最大值为IRH时，满足R0＞RH＞R2≥RL，|IRL|＞|IbRL|。
另外，本发明的一实施方式的电阻变化元件的驱动方法，是驱动电阻变化元件的驱动方法，该电阻变化元件包括：第一电极；第二电极；和设置在上述第一电极与上述第二电极之间，响应施加至上述第一电极与上述第二电极之间的电压脉冲电阻值发生变化的金属氧化物层，上述金属氧化物层具有与上述第一电极连接的第一氧化物区域，和与上述第二电极连接并且氧含有率比上述第一氧化物区域高的第二氧化物区域，该电阻变化元件的驱动方法包括：写入过程，其通过将第一极性的写入电压脉冲施加至上述第一电极与上述第二电极之间，使上述金属氧化物层的电阻状态从高向低变化而成为写入状态；消去过程，其通过将与上述第一极性不同的第二极性的消去电压脉冲施加至上述第一电极与上述第二电极之间，使上述金属氧化物层的电阻状态从低向高变化而成为消去状态；和初始过程，其在第一次上述写入过程之前，通过将上述第二极性的第一初始电压脉冲施加至上述第一电极与上述第二电极之间，使上述金属氧化物层的电阻值从初始状态的电阻值向第一电阻值变化，之后通过将上述第一极性的第二初始电压脉冲施加至上述第一电极与上述第二电极之间，使上述金属氧化物层的电阻值从第一电阻值向第二电阻值变化，设上述金属氧化物层的上述初始状态的电阻值为R0，设上述写入状态的电阻值为RL，设上述消去状态的电阻值为RH，设上述第一电阻值为R1，设上述第二电阻值为R2，设上述第一初始电压脉冲施加时流过上述金属氧化物层的电流的最大值为IbRH，设上述第二初始电压脉冲施加时流过上述金属氧化物层的电流的最大值为IbRL，设上述写入电压脉冲施加时流过上述金属氧化物的电流的最大值为IRL，设上述消去电压脉冲施加时流过上述金属氧化物的电流的最大值为IRH时，满足R0＞R1≥RH＞R2≥RL，|IbRH|＞|IRL|＞|IbRL|且|IbRH|＞|IRH|。
发明的效果
根据本发明的电阻变化元件的驱动方法，能够使电阻变化元件稳定地发生电阻变化。另外，根据实施该驱动方法的本发明的非易失性存储装置，能实现能够稳定工作的存储装置。
附图说明
图1是表示实施方式1的电阻变化元件的结构的一例的示意图。
图2是表示实施方式1的电阻变化元件的动作的流程图。
图3是表示使实施方式1的电阻变化元件工作的电路的结构的一例和写入到该电阻变化元件数据时的动作例的图。
图4A是表示对实施方式1的电阻变化元件写入数据时（写入过程）和消去时（消去过程）以及第一次写入之前进行的初始过程中的金属氧化物层的电阻值的变化的图。
图4B是表示对实施方式1的动作变形例1的电阻变化元件写入数据时（写入过程）和消去时（消去过程）以及第一次写入之前进行的初始过程中的金属氧化物层的电阻值的变化的图。
图5是表示使实施方式1的电阻变化元件工作的电路的结构的一例和将写入到该电阻变化元件的数据读出时的动作例的图。
图6是表示在数据的读出时，在具备实施方式1的电阻变化元件的路中流动的电流的电流值与金属氧化物层的电阻值的关系的图。
图7是表示使对实施方式1的电阻变化元件施加的电压脉冲的电压值变化时的金属氧化物层的电阻值的变化的图表。
图8是用于对电阻变动率的概念进行说明的图表。
图9A是表示电阻变动率的评价的表。
图9B是表示电阻变动率的评价的图表。
图10A是表示电阻变动率和组RL电流值的关系的图表。
图10B是表示电阻变动率和组RL电流值的关系的图表。
图11是表示电阻变动率的评价的表。
图12A是表示电阻变动率和组RL电流值的关系的图表。
图12B是表示电阻变动率和组RL电流值的关系的图表。
图12C是表示电阻变动率和组RL电流值的关系的图表。
图12D是表示电阻变动率和组RL电流值的关系的图表。
图13是表示实施方式2的非易失性存储装置的结构的一个例子的框图。
图14是表示实施方式3的非易失性存储装置的结构的一个例子的框图。
图15是表示对实施方式4的电阻变化元件写入数据时（写入过程）和消去时（消去过程）以及第一次写入之前进行的初始过程中的金属氧化物层的电阻值的变化的图。
图16A是表示电阻变动率的评价的图。
图16B是表示电阻变动率的评价的图。
图17A是表示电阻变动率和组RL电流值的关系的图表。
图17B是表示电阻变动率和组RL电流值的关系的图表。
图18是表示电阻变动率的评价的图。
图19A是表示电阻变动率和组RL电流值的关系的图表。
图19B是表示电阻变动率和组RL电流值的关系的图表。
图19C是表示电阻变动率和组RL电流值的关系的图表。
图19D是表示电阻变动率和组RL电流值的关系的图表。
具体实施方式
本发明的发明人对提高电阻变化元件的稳定性进行了锐意研究，结果是发现了：通过使写入电压脉冲施加时金属氧化物层中流过的电流的绝对值，为使电阻变化元件低电阻化的初始电压脉冲施加时金属氧化物层中流过的电流的绝对值以上，使电阻变化元件的电阻的变动得到抑制。另外发现了：通过将使电阻变化元件低电阻化的初始电压脉冲的电压值的绝对值，增大得比写入电压脉冲的电压值的绝对值更大，使电阻变化元件的电阻的变动受到抑制。该发现的详细内容，在下面与实施方式一起进行适当说明。
以下，参照附图对实施方式进行说明。此外，以下说明的实施方式，均表示一个具体例子。以下的实施方式所表示的数值、形状、材料、构成要素、构成要素的配置位置和连接方式、步骤、步骤的顺序等，均为一个例子，均不是对本发明进行限定的主旨。本发明仅由权利要求进行限定。由此，以下的实施方式的构成要素中，对于表示本发明的最上位概念的独立权利要求中未记载的构成要素，并不是解决本发明的技术问题所必须的，而是作为构成能够采用的方式的结构进行说明。
（实施方式1）
实施方式1的电阻变化元件的驱动方法，是驱动电阻变化元件的驱动方法，该电阻变化元件包括：第一电极；第二电极；和设置在第一电极与第二电极之间，响应施加至第一电极与第二电极之间的电压脉冲电阻值发生变化的金属氧化物层，金属氧化物层具有与第一电极连接的第一氧化物区域，和与第二电极连接并且氧含有率比第一氧化物区域高的第二氧化物区域，该电阻变化元件的驱动方法包括：写入过程，其通过将第一极性的写入电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从高向低变化而成为写入状态；消去过程，其通过将与第一极性不同的第二极性的消去电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从低向高变化而成为消去状态；和初始过程，其在第一次写入过程之前，通过将第一极性的初始电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻值从金属氧化物层的初始状态的电阻值向其他的电阻值变化，设金属氧化物层的初始状态的电阻值为R0，设写入状态的电阻值为RL，设消去状态的电阻值为RH，设其他的电阻值为R2，设初始电压脉冲施加时流过金属氧化物层的电流的最大值为IbRL，设写入电压脉冲施加时流过金属氧化物的电流的最大值为IRL，设消去电压脉冲施加时流过金属氧化物的电流的最大值为IRH时，满足R0＞RH＞R2≥RL，|IRL|＞|IbRL|。
实施方式1的电阻变化元件的驱动方法，是驱动电阻变化元件的驱动方法，该电阻变化元件包括：第一电极；第二电极；和设置在第一电极与第二电极之间，响应施加至第一电极与第二电极之间的电压脉冲电阻值发生变化的金属氧化物层，金属氧化物层具有与第一电极连接的第一氧化物区域，和与第二电极连接并且氧含有率比第一氧化物区域高的第二氧化物区域，该电阻变化元件的驱动方法包括：写入过程，其通过将第一极性的写入电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从高向低变化而成为写入状态；消去过程，其通过将与第一极性不同的第二极性的消去电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从低向高变化而成为消去状态；和初始过程，其在第一次写入过程之前，通过将第二极性的第一初始电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻值从初始状态的电阻值向第一电阻值变化，之后通过将第一极性的第二初始电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻值从第一电阻值向第二电阻值变化，设金属氧化物层的初始状态的电阻值为R0，设写入状态的电阻值为RL，设消去状态的电阻值为RH，设第一电阻值为R1，设第二电阻值为R2，设第一初始电压脉冲施加时流过金属氧化物层的电流的最大值为IbRH，设第二初始电压脉冲施加时流过金属氧化物层的电流的最大值为IbRL，设写入电压脉冲施加时流过金属氧化物的电流的最大值为IRL，设消去电压脉冲施加时流过金属氧化物的电流的最大值为IRH时，满足R0＞R1≥RH＞R2≥RL，|IbRH|＞|IRL|＞|IbRL|且|IbRH|＞|IRH|。
在上述驱动方法中，在上述写入电压脉冲施加时流过上述金属氧化物层的电流的最大值IRL，可以满足|IRL|＞|IbRL|×1.18。
在上述驱动方法中，金属氧化物可以为钽氧化物、铪氧化物和锆氧化物中的任意种。
在上述驱动方法中，第一氧化物区域可以包含具有以TaOx（其中0.8≤x≤1.9）表示的组成的氧化物，第二氧化物区域可以包含具有以TaOy（其中2.1≤y≤2.5）表示的组成的氧化物。
在上述驱动方法中，在写入过程反复进行后的写入过程中，可以使写入电压脉冲施加时流过金属氧化物层的电流的最大值与此前的写入过程的情况相比增加。
在上述驱动方法中，还具有校验过程，其在写入过程后检验金属氧化物的电阻状态，在该检验的结果为未能实现写入状态的情况下再次进行写入过程，在校验过程进行多次后的写入过程中，可以使写入电压脉冲施加时流过上述金属氧化物层的电流的最大值与此前的写入过程的情况相比增加。
实施方式1的非易失性存储装置，具备电阻变化元件、对电阻变化元件施加规定的电压脉冲电压脉冲施加电路，其中，该电阻变化元件包括：第一电极；第二电极；和设置在第一电极与第二电极之间，与施加至第一电极与第二电极之间的电压脉冲相应地其电阻值发生变化的金属氧化物层，金属氧化物层具有与第一电极连接的第一氧化物区域，和与第二电极连接并且氧含有率比第一氧化物区域高的第二氧化物区域，该电压脉冲施加电路构成为，通过将第一极性的写入电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从高向低变化而成为写入状态，通过将与第一极性不同的第二极性的消去电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从低向高变化而成为消去状态，在第一次写入过程之前，通过将第一极性的初始电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻值从金属氧化物层的初始状态的电阻值向其他的电阻值变化，设金属氧化物层的初始状态的电阻值为R0，设写入状态的电阻值为RL，设消去状态的电阻值为RH，设其他的电阻值为R2，设初始电压脉冲施加时流过金属氧化物层的电流的最大值为IbRL，设写入电压脉冲施加时流过金属氧化物的电流的最大值为IRL，设消去电压脉冲施加时流过金属氧化物的电流的最大值为IRH时，满足R0＞RH＞R2≥RL，|IRL|＞|IbRL|。
实施方式1的非易失性存储装置，具备电阻变化元件、对电阻变化元件施加规定的电压脉冲电压脉冲施加电路，其中，该电阻变化元件包括：第一电极；第二电极；和设置在第一电极与第二电极之间，与施加至第一电极与第二电极之间的电压脉冲相应地其电阻值发生变化的金属氧化物层，金属氧化物层具有与第一电极连接的第一氧化物区域，和与第二电极连接并且氧含有率比第一氧化物区域高的第二氧化物区域，该电压脉冲施加电路构成为，通过将第一极性的写入电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从高向低变化而成为写入状态，通过将与第一极性不同的第二极性的消去电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从低向高变化而成为消去状态，初始过程，其在第一次写入过程之前，通过将第二极性的第一初始电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻值从初始状态的电阻值向第一电阻值变化，之后将第一极性的第二初始电压脉冲施加至第一电极与第二电极之间，由此使金属氧化物层的电阻值从第一电阻值向第二电阻值变化，设金属氧化物层的初始状态的电阻值为R0，设写入状态的电阻值为RL，设消去状态的电阻值为RH，设第一电阻值为R1，设第二电阻值为R2，设第一初始电压脉冲施加时流过金属氧化物层的电流的最大值为IbRH，设第二初始电压脉冲施加时流过金属氧化物层的电流的最大值为IbRL，设写入电压脉冲施加时流过金属氧化物的电流的最大值为IRL，设消去电压脉冲施加时流过金属氧化物的电流的最大值为IRH时，满足R0＞R1≥RH＞R2≥RL，|IbRH|＞|IRL|＞|IbRL|且|IbRH|＞|IRH|。
在上述非易失性存储装置中，在上述写入电压脉冲施加时流过上述金属氧化物层的电流的最大值IRL，可以满足|IRL|＞|IbRL|×1.18。
在上述非易失性存储装置中，金属氧化物可以为钽氧化物、铪氧化物和锆氧化物中的任意种。
在上述非易失性存储装置中，第一氧化物区域可以包含具有以TaOx（其中0.8≤x≤1.9）表示的组成的氧化物，第二氧化物区域可以包含具有以TaOy（其中2.1≤y≤2.5）表示的组成的氧化物。
在上述非易失性存储装置中，电压脉冲施加电路，在反复进行写入电压脉冲的施加后进一步施加写入电压脉冲时，施加与已经施加的写入电压脉冲施加时流过金属氧化物层的电流的最大值相比流过的电流更高的写入电压脉冲。
在上述非易失性存储装置中，可以构成为，还具有检验单元，其在写入电压脉冲施加后校验金属氧化物的电阻状态，电压脉冲施加电路，在该检验单元的校验结果为未能实现写入状态的情况下，进行写入电压脉冲的再次施加，进而，在该再次施加进行多次后施加写入电压脉冲时，可以施加电压值与已经施加的写入脉冲施加时的流过金属氧化物层的电流的最大值相比流过的电流的电流值更高的写入电压脉冲。
在上述非易失性存储装置中，也可以还具备与第一电极或第二电极电连接的电流控制元件。此时，电流控制元件可以是晶体管，也可以是二极管。
[电阻变化元件的结构]
首先，对实施方式1的电阻变化元件的结构的一例进行说明。
图1是表示实施方式1的电阻变化元件的结构的一例的示意图。如图1所示，本实施方式的电阻变化元件10包括基板1、形成在基板1上的第一电极2、形成在第一电极2上的金属氧化物层3、和形成在金属氧化物层3上的第二电极4。第一电极2和第二电极4，与金属氧化物层3电连接。
此外，第一电极2可以是与第二电极4同等的尺寸，另外，各电极2、4和金属氧化物层3的配置，可以上下颠倒地配置，也可以横向配置。
基板1例如由形成有晶体管等的电路元件的硅基板构成。另外，第一电极2和第二电极4，例如由Au（金）、Pt（铂金）、Ir（铱）、Cu（铜）、W（钨）和TaN（氮化钽）中的一种或多种材料构成。
金属氧化物层3由第一钽氧化物层3a和第二钽氧化物层3b层叠构成。在此，第二钽氧化物层3b的氧含有率比第一钽氧化物层3a的氧含有率高。
令第一钽氧化物层3a的组成为TaOx时，0＜x＜2.5，且令第二碳氧化物层3b的组成为TaOy时，x＜y即可。另外，令0.8≤x≤1.9，且2.1≤y≤2.5时，能够使金属氧化物层3的电阻值稳定地高速变化。因此，x和y在上述范围内即可。
金属氧化物层3的厚度，为1μm以下时电阻值的变化就能够被确认到，但优选为200nm以下。在所述结构中，使用光刻和蚀刻作为图案形成工序时，容易加工，且能够将用于使金属氧化物层3的电阻值变化所需的电压脉冲的电压值降低。另外，从可靠地避免电压脉冲施加时的击穿（break down，绝缘破坏）的观点出发，金属氧化物层3的厚度至少为5nm以上即可。
另外，对于第二钽氧化物层3b的厚度，从降低初始电阻值变得过高的可能性、得到稳定的电阻变化的观点出发，为1nm以上8nm以下左右即可。
在使如上所述构成的电阻变化元件10工作时，第一电极2和第二电极4，与电源5的不同的端子电连接。此外，电阻变化元件10，也可以经由保护电阻6与电源5电连接。该电源5，作为用于驱动电阻变化元件10的电脉冲施加装置，构成为能够将规定的极性、电压和时间宽度的电脉冲（电压脉冲）施加至电阻变化元件10。此外，保护电阻6防止过电流引起的电阻变化元件的破坏。本实施方式1，令其电阻值例如为4.5kΩ。而且电压脉冲施加至第一端子7和第二端子8之间。
此外，在下面，施加至端子之间的电压脉冲的电压，通过以第一端子7为基准的第二端子8的电位确定。此时，令对第二端子8施加正的电压时的电流的极性为正。
[电阻变化元件的制造方法]
接着，对电阻变化元件10的制造方法的一例进行说明。
首先，在基板1上，通过溅射法，形成厚度0.2μm的第一电极2。之后，通过在氩气和氧气中对Ta靶进行溅射的所谓的反应性溅射法，在第一电极2上形成钽氧化物层。在此，钽氧化物层的氧含有率，能够通过改变氧气相对于氩气的流量比而容易地调整。此外，基板温度没有特别地加热，能够为室温。
接着，通过将上述这样形成的钽氧化物层的最表面氧化，使其表面改性。或者，使用具有高浓度的氧含有率的钽氧化物（例如Ta2O5）靶，以溅射法形成氧含有率更高的层。由此，在先形成的钽氧化物层的表面，形成氧含有率比该钽氧化物层的未被氧化的区域（第一区域）高的区域（第二区域）。
这些第一区域和第二区域，分别相当于第一钽氧化物层3a和第二钽氧化物层3b，由如此形成的第一钽氧化物层3a和第二钽氧化物层3b构成金属氧化物层3。
接着，在上述这样形成的金属氧化物层3上，以溅射法形成厚度0.2μm的第二电极4，由此得到电阻变化元件10。
此外，第一电极2和第二电极4以及金属氧化物层3的大小和形状，能够通过光掩模和光刻来调整。在本实施方式中，令第二电极4和金属氧化物层3的大小为0.5μm×0.5μm（面积为0.25μm2），令第一电极2和金属氧化物层3接触的部分的大小为0.5μm×0.5μm（面积为0.25μm2）。
另外，在本实施方式中，令第一钽氧化物层3a的组成为TaOx（x=1.54），令第二钽氧化物层3b的组成为TaOy（y=2.47）。进而，令金属氧化物层3的厚度为50nm，令第一钽氧化物层3a的厚度为45nm，令第二钽氧化物层3b的厚度为5nm。
此外，像这样，在本实施方式中x=1.54、y=2.47，但x和y的值并不限定于此。也可以为0.8≤x≤1.9、2.1≤y≤2.5。所述结构也能够与本实施方式中的电阻变化特性同样地，实现稳定的电阻变化。
[电阻变化元件的动作]
接着，对通过上述制造方法得到的电阻变化元件10的动作进行说明。
以下，将金属氧化物层3的电阻值为规定的高的值（例如300kΩ）的情况称为高电阻状态，同样地将为规定的低的值（例如12kΩ）的情况称为低电阻状态。
使用电源5，将作为负极性的电压脉冲的写入电压脉冲施加至第一端子7和第二端子8之间，由此，金属氧化物层3的电阻值减小，金属氧化物层3从高电阻状态变化至低电阻状态。以下，将其称为写入过程。
另外，使用电源5，将作为正极性的电压脉冲的消去电压脉冲施加至第一端子7和第二端子8之间，由此，金属氧化物层3的电阻值增加，金属氧化物层3从低电阻状态变化至高电阻状态。以下，将其称为消去过程。
此外，金属氧化物层3为低电阻状态时，即使将与写入电压脉冲同极性的负极性的电压脉冲施加至第一端子7和第二端子8之间，金属氧化物层3也保持低电阻状态不变化。同样，金属氧化物层3为高电阻状态时，即使将与消去电压脉冲同极性的正极性的电压脉冲施加至第一端子7和第二端子8之间，金属氧化物层3也保持高电阻状态不变化。但是，金属氧化物层3的电阻值为初始电阻值（为比此处的“高电阻状态”的电阻值高的值）时，如后所述，通过将与消去电压脉冲同极性的正极性的电压脉冲施加至两端子间，使该电阻值减小。
通过反复进行上述的写入过程和消去过程，电阻变化元件10动作。此外，连续进行相同的写入过程或消去过程的所谓覆写（overwrite）的情况也是存在的。
在本实施方式中，在第一次上述写入过程之前进行初始过程。在此，初始过程，是用于在之后的写入过程和消去过程中实现稳定的电阻变化动作的过程。刚刚制造后的电阻变化元件10具有具有比通常电阻变化时的高电阻状态高的初始电阻值，在该状态下即使施加通常动作时的写入电压脉冲或消去电压脉冲也不发生电阻变化。在该初始过程中，作为正极性的电压脉冲的第一初始电压脉冲（高电阻化激活（break））和作为负极性的电压脉冲的第二初始电压脉冲（低电阻化激活（break））的2种类的初始电压脉冲按照此顺序施加至第一端子7和第二端子8之间。在此，施加第一初始电压脉冲时，金属氧化物层3的电阻值从初始电阻值减小至第一电阻值，接着施加第二初始电压脉冲时从第一电阻值进一步减小至第二电阻值，此后，施加通常动作时的写入电压脉冲或消去电压脉冲，由此，电阻变化元件10发生电阻变化。一般而言，初始过程，在制造电阻变化元件10后，对未施加过电压的初始状态的电阻变化元件10进行。
在本实施方式中，设高电阻化激活时的第一初始电压脉冲的电压值为VbRH，设第一初始电压脉冲施加时流过金属氧化物层的电流的最大值为IbRH，设低电阻化激活时的第二初始电压脉冲的电压值为VbRL，设第二初始电压脉冲施加时金属氧化物层中流过的电流的最大值为IbLR，设写入过程（低电阻化）的写入电压脉冲的电压值为VRL，设写入电压脉冲施加时金属氧化物层中流过的电流的最大值为ILR，设消去过程（高电阻化）的消去电压脉冲的电压值为VRH，设消去电压脉冲施加时金属氧化物层中流过的电流的最大值为IHR时，满足|IbRH|＞|IRL|＞|IbRL|且|IbRH|＞|IRH|。通过满足该关系，如后所述，能够实现稳定的电阻变化动作。
将上述的实施方式1的电阻变化元件10的动作以流程图表示时如图2所示。首先，金属氧化物层3的电阻值为初始电阻值R0时，即在第一次写入过程进行前，进行初始过程（S101）。在该初始过程中，首先，将电压值为VbRH的第一初始电压脉冲施加至第一端子7和第二端子8之间（S101A）。由此，金属氧化物层3的电阻值，从初始电阻值R0减小至第一电阻值R1。以下，将该步骤S101A的处理称为“高电阻化激活（break）处理”。在此，高电阻化激活处理，能够考虑为是用于通过在金属氧化物层3内形成细丝（filament）的核，使后面的细丝形成顺畅地进行的处理。接着，将电压值为VbRL的第二初始电压脉冲施加至第一端子7和第二端子8之间（S101B）。由此，金属氧化物层3的电阻值，从第一电阻值R1进一步减小至第二电阻值R2。以下，将该步骤S101B的处理称为“低电阻化激活处理”。在此，低电阻化激活处理，能够考虑为是用于在金属氧化物层3内形成具有导电通路（path）的细丝的处理。之后，将高电阻化电压脉冲（在此，作为一例设电压值为VRH，但有时也施加比VHR稍高的电压）施加至第一端子7和第二端子8之间（S101C）。由此，金属氧化物层3的电阻值，从第二电阻值R2增加至高电阻值RH。以下，将该步骤S101C的处理称为“高电阻化处理”。在此，高电阻化处理，是用于通过使细丝内的氧浓度提高而使电阻值上升，设金属氧化物层3的电阻值为高电阻值RH（消去状态）的处理。
上述初始过程结束后，进行反复进行写入过程和消去过程的步骤S102。具体而言，反复进行利用电压值为VRL的写入电压脉冲的写入过程（S102A）和利用电压值为VRH的消去电压脉冲的消去过程（S102B）。在此，执行步骤S102A后，金属氧化物层3的电阻值从高电阻值RH向低电阻值RL变化，执行步骤S102B后，金属氧化物层3的电阻值从低电阻值RL向高电阻值RH变化。
上述的初始电阻值R0、第一电阻值R1、第二电阻值R2、高电阻值RH和低电阻值RL，满足R0＞R1≥RH＞R2≥RL的关系。即，在初始过程中，金属氧化物层3的电阻值从初始电阻值R0，向作为高电阻值RH以上的值的第一电阻值R1变化。之后，从第一电阻值R1，向作为比高电阻值RH小的、低电阻值RL以上的值的第二电阻值R2变化。
图3是表示使实施方式1的电阻变化元件10工作的电路的结构的一例和写入到该电阻变化元件10的数据时的动作例的图。如图3所示，该电路，具备电阻变化元件10、第二端子8和第一端子7。电阻变化元件10的第二电极4与第二端子8电连接，第一电极2与第一端子7电连接。另外，电阻变化元件10的第一电极2和第一端子7之间设置有晶体管13。该晶体管承担选择电阻元件的开关元件和保护电阻的功能。通过在该晶体管13施加栅极电压Vg，对电阻变化元件10经由晶体管13供给规定的电压脉冲。
图4A是表示对实施方式1的电阻变化元件10写入数据时（写入过程）和消去时（消去过程）以及第一次写入过程之前进行的初始过程中的金属氧化物层3的电阻值的变化的图。此外，在这些写入过程和消去过程以及初始过程中，如图4A所示，施加正极性的电压脉冲时，以第一端子7为基准，对第二端子8供给规定的正电压脉冲，施加负极性的电压脉冲时，以第二端子8为基准，对第一端子7供给规定的正电压脉冲。
电阻变化元件10为初始状态的情况下（金属氧化物层3的电阻值为初始电阻值R0时），正极性的第一初始电压脉冲（电压值VbRH）供给至第二端子8、第一端子7之间时，如图4A所示，金属氧化物层3的电阻值从初始电阻值R0向第一电阻值R1减小（高电阻化激活处理）。设该高电阻化激活处理的金属氧化物层中流过的电流的最大值为IbRH。接着，负极性的第二初始电压脉冲（电压值VbRL）供给至第二端子8、第一端子7之间时，金属氧化物层3的电阻值从第一电阻值R1向第二电阻值R2进一步减小（低电阻化激活处理）。设该低电阻化激活处理的金属氧化物层中流过的电流的最大值为IbLH。之后，正极性的消去电压脉冲（电压值VRH）供给至第二端子8、第一端子7之间时，金属氧化物层3的电阻值从第二电阻值R2向高电阻值RH增加（高电阻化处理）。由此初始过程结束。
上述初始过程结束后，负极性的写入电压脉冲（电压值VRL）供给至第二端子8、第一端子7之间时，如图4A所示，金属氧化物层3的电阻值从高电阻值RH向低电阻值RL减小（第一次写入）。由此表示“1”的1比特数据被写入。设该写入时流过金属氧化物层的电流的最大值为ILR。接着，正极性的消去电压脉冲（电压值VRH）供给至第二端子8、第一端子7之间时，金属氧化物层3的电阻值从低电阻值RL向高电阻值RH增加（第一次消去）。由此表示“0”的1比特数据被写入。设该消去时流过金属氧化物层的电流的最大值为IRH。
此外，金属氧化物层3的电阻值中，初始电阻值R0最高，高电阻值RH比低电阻值RL高，所以R0＞RH＞RL的关系成立。另外，在本实施方式中，初始过程中的第一电阻值R1为高电阻值RH以上，另外，第二电阻值R2为低电阻值RL以上，所以R0＞R1≥RH＞R2≥RL的关系成立。
之后，在金属氧化物层3的电阻值为高电阻值RH的情况下，负极性的写入电压脉冲（电压值VRL）供给至第二端子8时，金属氧化物层3的电阻值从高电阻值RH向低电阻值RL变化。另一方面，在金属氧化物层3的电阻值为低电阻值RL的情况下，正极性的消去电压脉冲（电压值VRH）供给至第二端子8时，金属氧化物层3的电阻值从低电阻值RL向高电阻值RH变化。
即使在该电路中，如上所述，通过将满足|IbRH|＞|IRL|＞|IbRL|且|IbRH|＞|IRH|这样的电压脉冲向第二端子8供给，作为电阻变化元件10稳定地高速动作的存储器起作用。
图5是表示使实施方式1的电阻变化元件10工作的电路的结构的一例，将写入到该电阻变化元件10的数据读出时的动作例的图。如图5所示，进行数据的读出时，以第一端子7为基准，将读出电压供给至第二端子8。该读出电压，为即使供给至电阻变化元件10也不使其电阻变化的程度的值，以第一电极2和接地点为基准确定。
图6是表示在数据的读出时，在具备实施方式1的电阻变化元件10的电路中流动的电流的电流值与金属氧化物层3的电阻值的关系的图。在第二端子8供给读出电压时，与金属氧化物层3的电阻值相应的电流在电路中流动。即，如图6所示，金属氧化物层3为低电阻值RL时，电流值为Ia的电流在电路中流动，为高电阻值RH时，电流值为Ib的电流在电路中流动。
如图5所示，第一端子7接地，读出电压供给至第二端子8，在此情况下，通过对在第二端子8和第一端子7之间流动的电流的电流值进行检测，判断金属氧化物层3的电阻值是高、低中的哪一个。具体而言，在检测出的电流值为Ia时，判断为金属氧化物层3的电阻值为低电阻值RL。其结果是，可知写入至电阻变化元件10的数据为“1”。另一方面，在检测出电流值为Ib时，判断为金属氧化物层3的电阻值为高电阻值RH。其结果是，可知写入至电阻变化元件10的数据为“0”。如此进行写入至电阻变化元件10的数据的读出。
本实施方式的电阻变化元件10，即使电源断开，其电阻值也不会变化。因此，通过使用该电阻变化元件10，能够实现非易失性存储装置。
图7是表示使对图1所示的实施方式1的电阻变化元件10经由保护电阻6施加的电压脉冲的电压值变化时的金属氧化物层3的电阻值的变化的一例的图表。
如图7中“○”所示，电压脉冲的电压值从0至VbRH0为止的期间，金属氧化物层3的电阻值维持初始电阻值R0，达到VbRH0时急剧减小，为VbRH时成为第一电阻值R1。该电阻值的从R0向R1的减小，推断为是金属氧化物层3内形成有具有导电通路的细丝的核而引起的。之后即使电压脉冲的电压值从VbRH降低到0V，金属氧化物层3的电阻值也大致维持为R1。
接着如图7中“●”所示，电压脉冲的电压值从0V至VbRL0为止的期间，金属氧化物层3的电阻值维持第一电阻值R1附近的值。而且，成为VbRL0时急剧减小，为VbRL时成为第二电阻值R2。该电阻值的从R1向R2的减小，推断为是金属氧化物层3内形成有具有导电通路的细丝而引起的。
之后，电压脉冲的电压值达到VRH0为止的期间，金属氧化物层3的电阻值维持第二电阻值R2附近的值。而且，成为VRH0时急剧增加，为VRH时成为高电阻值RH。该电阻值的从R2向RH的增加，推断是金属氧化物层3内的细丝中的氧浓度变高，导电通路数减小所致。之后，电压脉冲的电压值达到0V左右为止的期间，金属氧化物层3的电阻值维持高电阻值RH附近的值。
接着如图7中“△”所示，电压脉冲的电压值从0V至VRL0为止的期间，金属氧化物层3的电阻值维持高电阻值RH附近的值。而且，达到VRL0时急剧减小，在达到VRL为止的期间，金属氧化物层3的电阻值大致维持为低电阻值RL的值。之后，电压脉冲的电压值达到VRH0为止的期间，金属氧化物层3的电阻值维持低电阻值RL附近的值。而且，成为VRH0时急剧增加，为VRH时成为高电阻值RH。此后，重复金属氧化物层3的电阻值取低电阻值RL和高电阻值RH的状态。
在本实施方式中，分别为了使金属氧化物层3的电阻值向图7的第一电阻值R1变化而将第一初始电压脉冲（电压值为VbRH）供给至电阻变化元件10、同样地为了向第二电阻值R2变化而将第二初始电压脉冲（电压值为VbRL）供给至电阻变化元件10，同样地为了向高电阻值RH变化而将消去电压脉冲（电压值为VRH）供给至电阻变化元件10，同样地为了向低电阻值RL变化而将写入电压脉冲（电压值VRL）供给至电阻变化元件10。
此时，设第一初始电压脉冲施加时流过金属氧化物层的电流的最大值（电阻值成为R1的电流值）为IbRH、设第二初始电压脉冲施加时流过金属氧化物层的电流的最大值（电阻值成为R2的电流值）为IbLR、设消去电压脉冲施加时流过金属氧化物层的电流的最大值（使电阻值为RH的电流值）为IHR、设写入电压脉冲施加时流过金属氧化物层的电流的最大值（使电阻值为RL的电流值）为ILR时，设定为流过各金属氧化物层的电流的最大值，满足|IbRH|＞|IRL|＞|IbRL|且|IbRH|＞|IRH|。以下，对于通过满足该关系而能够实现稳定的电阻变化动作的情况，进行说明。
[各电压脉冲的电压值的关系]
电阻变化元件中，电阻变化动作反复进行相当次数后，进一步通过写入电压脉冲或消去电压脉冲进行数据的写入时，写入后的电阻变化元件的电阻值，有时发生作为高电阻值或低电阻值从当初设定的值偏离的现象。下面将这种现象称为“电阻值的变动”。该电阻值的变动的程度，能够以下面说明的电阻变动率来表示。
图8是用于对电阻变动率的概念进行说明的图表。在该图表中，表示在对通过写入电压脉冲而成为低电阻状态的电阻变化元件施加读出电压的情况下检测出的电流值的变化，纵轴表示该电流值，横轴表示读出次数。
此外，上述情况是在进行1次的写入后，连续进行多次读出的情况，但设1次的写入和1次的读出为一组（set），连续多次反复该组时，读出的电阻值也发生从当初设定的值偏离的现象。另外，此时的偏离的程度（变动的幅度），与在进行1次的写入后、连续进行多次的读出的情况相同。
图8中的RLset，表示电阻变化元件的电阻值作为低电阻值RL而当初设定的电阻值（即，第一次写入后的电阻变化元件的电阻值），设此时读出时检测出的电流值为Irl0。RLmax表示电阻变化元件为低电阻状态的情况下最大的电阻值，设此时读出时检测出的电流值为Irl2。RLmin表示电阻变化元件为低电阻状态的情况下最小的电阻值，设此时读出时检测出的电流值为Irl1。使用这些RLset、RLmax和RLmin时，低电阻状态的电阻的变动率（RL变动率）能够用以下的公式1表示。
RL变动率（%）=（RLmax-RLmin）/RLset×100……公式1
此外，高电阻状态下的电阻变动率，也能够与上述RL变动率同样地定义。
接着，使用该RL变动率，对第一和第二初始电压脉冲施加时流过金属氧化物层的电流的最大值、写入电压脉冲、以及消去电压脉冲施加时流过金属氧化物层的电流的最大值的关系进行说明。
图9（a）和（b），是表示在初始过程中，在以VbRH=+3.3V（IbRH=450μA）进行高电阻化激活处理、以VbRL=-1.8V（IbRL=-150μA）进行低电阻化激活处理、以VRH=+2.4V（IRH=180μA）进行高电阻化处理的电阻变化元件中，通过改变写入电压脉冲（VRL）和消去电压脉冲（VRLH），改变写入时和消去时流过金属氧化物层的电流的最大值（IRL和IRH）的驱动条件中的RL变动率的评价结果的图。图9（a）中，记号“○”表示RL变动率为5%以下，记号“×”表示RL变动率超过5%的情况。此外，图9（a）中的“初始”栏中写入次数从0次到100次的RL变动率的评价，“1E5循环后”的栏中写入次数从105次到105+100次的RL变动率的评价分别得以表示。其中，1E5循环为105循环。
如图9（a）所示，在初始，仅在IRL=-75μA和IRL=-110μA时为“×”，IRL绝对值为比其大的值时成为“○”。与此相对，在1E5循环后，除了在IRL=-75μA和IRL=-110μA，在IRL=-150μA和IRL=-170μA（=1.13×IbRL）时也为“×”。将上述的结果作为VRL和RL变动率的关系以图表表示的为图9（b）。
图10（a）是表示VRL=-1.8V（IRL=-150μA）时的RL变动率与组（set）RL电流值的关系的图表。另外，图10（b）是表示VLR=-2.0V（IRL=-190μA）时的RL变动率与组RL电流值的关系的图表。在此，组RL电流值表示进行25比特的对元件的写入时的读出电流值。此外，初始过程中的各电压脉冲的电压值与图9（a）和（b）的情况相同。
如图10（a）所示，在VRL=-1.8V（IRL=-150μA）时，有时根据组RL电流值，RL变动率超过10%等，几乎所有的组RL电流值，RL变动率都高。与此相对，如图10（b）所示，VLR=-2.0V（IRL=-190μA）时，无论组RL电流值为哪一个值，LR变动率都为5%以下的低值。
通过上述图9（a）和（b）以及图10（a）和（b），能够确认为了实现稳定的电阻变化动作而|IbRL|=150μA时需要使|IRL|＞150μA，在覆写次数进一步增加时、为了实现包含比特偏差的稳定的电阻变化动作而|IbRL|=150μA时也可以使|IRL|≥190μA（=|1.27×IbRL|）。
图11，是表示在初始过程中，在以VbRH=+3.3V（IbRH=450μA）进行高电阻化激活处理、以VbRL=-2.4V（IbRL=-270μA）进行低电阻化激活处理、以VRH=+3.0V（IHR=300μA）进行高电阻化处理的电阻变化元件中，通过改变写入电压脉冲（VRL）和消去电压脉冲（VRLH），改变写入时和消去时流过金属氧化物层的电流的最大值（IRL和IRH）的驱动条件中的RL变动率的评价结果的图。如图11所示，在初始，仅在从VRL=-1.4V（IRL=-75μA）到VRL=-2.2V（IRL=-230μA）为止时为“×”，VRL绝对值为比其大的值时成为“○”。与此相对，在1E5循环后，仅在从VRL=-1.4V（IRL=-75μA）到VRL=-2.5V（ILR=-300μA=1.11×IbRL）为止时为“×”，VRL=-2.6V（ILR=-330μA=1.22×IbRL）以上的值时成为“○”。由这些实验结果和追加实验的结果可知，在覆写次数增加时或为了实现包含比特偏差的稳定的电阻变化动作，ILR的绝对值，为比|IbRL|×1.18（=1.13与1.22的中间的值）大的值时成为“○”。
由此可知，通过满足|IRL|＞|IbRL|，实现稳定的电阻变化动作，在覆写次数进一步增加时或为了实现包含比特的偏差的稳定的电阻变化动作，也可以满足IRL|≥|IbRL|×1.18的关系。
作为上述这样的关系成立的机制，能够考虑为以下这样的情况。即，电阻变化发生的区域（细丝）的大小，依赖于激活（break）电压。即，激活电压大时细丝直径较大，激活电压小时细丝直径较小。在细丝存在缺陷，激活后在电阻变化元件施加电压时，氧进入该缺陷或从该缺陷放出氧而使电阻值变化。在细丝直径的尺寸相同的情况下，为了激活后电阻变化而施加的电压小时，细丝中产生的缺陷的密度，在低电阻状态下为小，在高电阻状态下为大。在低电阻状态下，缺陷以线状排列而形成导电通路，电阻值变小，但缺陷的密度小时，通过数量少的缺陷消失而容易地使导电通路不再存在，电阻值容易上升。低电阻状态的电阻值的变动，能够考虑为根据相关的机制产生。因此，在细丝直径的尺寸相同的情况下，为了激活后电阻变化而施加的电压越大，细丝中产生的缺陷的密度，在低电阻状态下越大，即使少量的缺陷消失导电通路也难以消失，低电阻状态的电阻值难以发生变化。由此，通过使为了电阻变化而施加的电压比激活电压大，能够降低电阻值变动的可能性。
进而，根据专利文献3（国际公开第2010/038442号）、专利文献4（国际公开第2010/021134号）、专利文献5（日本特开2011-233211号公报）等，如果不施加绝对值比低电阻化电压更大的电压，就不能使其高电阻化的情况是公知的。即，高电阻化电压（消去电压：VRH）的绝对值，依赖于低电阻化电压（写入电压：VRL）而变动。由此，根据VRL的绝对值设定条件，对于VRH，根据VRL而决定。
另外，消去电压脉冲施加时流过金属氧化物的电流的最大值（IRH）为从低电阻状态开始变化至高电阻状态时的电流值，或者为变化至高电阻状态后的电流值中的任一个。哪一个成为最大值，是根据消去电压的大小而不同的。开始从低电阻状态向高电阻状态变化的电流值等于IRL，或者比IRL大一些。变化至高电阻状态后的电流值，为消去电压施加时流动的电流值。如公知的那样，元件的电流电压特性（I-V特性）一般为非线性的。消去电压比读出电压大。由此，高电阻状态的元件，也由于消去电压的施加，而流过比较大的电流。根据以上的研究，如果|VRH|＞|VRL|则|IRH|≥|IRL|。由此，根据IRL的绝对值设定条件，对于IRH，根据IRL而决定。
在本实施方式1中，在|IRL|≥|IbRH|的情况下，发生电阻元件难以高电阻化、RH电流值不稳定的不良状况。另外，在|IRH|≥|IbRH|的情况下，发生电阻变化元件难以低电阻化、LR电流值不稳定的不良状况。因此，通过满足|IbRH|＞|IRL|＞|IbRL|且|IbRH|＞|IRH|的关系，能够实现稳定的电阻变化动作。进而，通过满足|IbRH|＞|IRL|＞|IbRL|×1.18，且|IbRH|＞|IRH|的关系，即使在覆写次数增加的情况下或包含比特偏差时也能够实现稳定的电阻变化动作。
[动作变形例1]
在本实施方式1中，作为第一次写入过程之前的初始过程，作为正极性的电压脉冲的第一初始电压脉冲（高电阻化激活（break））和作为负极性的电压脉冲的第二初始电压脉冲（低电阻化激活（break））的2种类的初始电压脉冲按照此顺序施加至第一端子7和第二端子8之间的情况作为例子表示。在本变形例中，例如第二钽氧化物层3b的厚度薄等时，在初始过程中不施加正极性的电压脉冲，而是施加负极性的电压脉冲作为初始电压脉冲（低电阻化激活处理）。另外，在初始过程中，也可以施加负极性的初始电压脉冲后，进行高电阻化处理。在这样的情况下，设初始电压脉冲的电压值为VbRL，设初始电压脉冲施加时流过金属氧化物层的电流的最大值为IbLR，设写入过程（低电阻化）的写入电压脉冲的电压值为VRL，设写入电压脉冲施加时流过金属氧化物层的电流的最大值为ILR的情况下，也可以满足|IRL|＞|IbRL|。因此，通过满足该关系，能够实现稳定电阻变化动作。本动作变形例1，与上述实施方式1相比，能够省略施加正极性的电压脉冲（高电阻化激活）的处理，所以能够使初始过程简单化。
图4B是表示对实施方式1的动作变形例1的电阻变化元件10写入数据时（写入过程）和消去时（消去过程）以及第一次写入过程之前进行的初始过程中的金属氧化物层3的电阻值的变化的图。此外，在这些写入过程和消去过程以及初始过程中，如图4B所示，施加正极性的电压脉冲时，以第一端子7为基准，对第二端子8供给规定的正电压脉冲，施加负极性的电压脉冲时，以第二端子8为基准，对第一端子7供给规定的正电压脉冲。
电阻变化元件10为初始状态的情况下（金属氧化物层3的电阻值为初始电阻值R0时），负极性的初始电压脉冲（电压值为VbRL）供给至第二端子8、第一端子7之间时，如图4B所示，金属氧化物层3的电阻值从初始电阻值R0向其他的电阻值（以下称为第二电阻值）R2进一步减小（低电阻化激活处理）。设该低电阻化激活处理的金属氧化物层中流过的电流的最大值为IbRL。之后，正极性的消去电压脉冲（电压值VRH）供给至第二端子8、第一端子7之间时，金属氧化物层3的电阻值从第二电阻值R2向高电阻值RH增加（高电阻化处理）。由此初始过程结束。
上述初始过程结束后，负极性的写入电压脉冲（电压值VRL）供给至第二端子8、第一端子7之间时，如图4B所示，金属氧化物层3的电阻值从高电阻值RH向低电阻值RL减小（第一次写入）。由此表示“1”的1比特数据被写入。设该写入时流过金属氧化物层的电流的最大值为ILR。接着，正极性的消去电压脉冲（电压值VRH）供给至第二端子8、第一端子7之间时，金属氧化物层3的电阻值从低电阻值RL向高电阻值RH增加（第一次消去）。由此表示“0”的1比特数据被写入。设该消去时流过金属氧化物层的电流的最大值为IRH。
此外，金属氧化物层3的电阻值中，初始电阻值R0最高，高电阻值RH比低电阻值RL高，所以R0＞RH＞RL的关系成立。另外，本实施方式中，第二电阻值R2为低电阻值RL以上，所以R0＞RH＞R2≥RL的关系成立。
之后，在金属氧化物层3的电阻值为高电阻值RH的情况下，负极性的写入电压脉冲（电压值VRL）供给至第二端子8时，金属氧化物层3的电阻值从高电阻值RH向低电阻值RL变化。另一方面，在金属氧化物层3的电阻值为低电阻值RL的情况下，正极性的消去电压脉冲（电压值VRH）供给至第二端子8时，金属氧化物层3的电阻值从低电阻值RL向高电阻值RH变化。
即使在该电路中，如上所述，通过将满足|IRL|＞|IbRL|的电压脉冲向第二端子8供给，作为电阻变化元件10稳定地高速动作的存储器起作用。
[动作变形例2]
上述的本实施方式的电阻变化元件的动作，写入电压脉冲的电压值VRL为一定的值，但也可以在|IbRH|＞|IRL|＞|IbRL|的范围内适当变更。以下，以伴随写入次数增加而使VRL增加、使IRL增加的动作为例进行说明。
首先，如上所述对使IRL增加的效果进行说明。图12（a）是表示写入次数从第0次到第100次的RL变动率与组RL电流值的关系的图表，图12（b）到（d）是1E5次循环后（写入次数从第105次到第105+100次）的RL变动率和组RL电流值的关系的图表。此外，图12（a）和（b）为VRL=-1.8V（IRL=-150μA）时的图表，图12（c）和（d）分别为VRL=-2.0V（IRL=-190μA）和VRL=-2.2V（IRL=-230μA）时的图表。
比较图12（a）和（b）可知，写入次数从0～第100次中，无论组RL电流值如何，RL变动率都为10%以下的低值，与此相对1E5循环后RL变动率急剧增大。另外，比较图12（b）至（d）可知，在VRL=-2.0V（IRL=-190μA）时RL变动率比VRL=-1.8V（IRL=-150μA）时低，VRL=-2.2V（IRL=-230μA）时与VRL=-2.0V（IRL=-190μA）的情况相比RL变动率更低。
如此，写入次数超过一定程度时，RL变动率增大，此时通过使IRL更高，能够降低RL变动率。因此，在反复进行写入后，通过在|IbRH|＞|IRL|＞|IbRL|的范围内使IRL升高，能够实现良好的耐久特性。
上述动作能够与校验动作相关联。在此，校验动作是指在对电阻变化元件进行数据写入时，为了确认该电阻变化元件保持的数据而读出，对该读出的数据和写入的数据进行比较，在两者不同的情况下进行再次写入的动作。在RL变动率高时，读出数据与写入数据容易发生不一致，所以能够考虑到校验动作的次数增大。于是，对于校验动作的次数预先设定阈值（例如100等），在实际的校验动作的次数超过该阈值时，在之后进行的写入过程中将VRL设定为更高的值。由此，能够实现良好的耐久特性。
此外，在上述的|IbRH|＞|IRL|＞|IbRL|的范围内使IRL升高时，能够得到良好的耐久特性。另一方面，基于实现省电力化的观点，也可以尽可能地将IRL抑制为较低的值。
（实施方式2）
实施方式2，用在实施方式1中说明过的电阻变化元件而构成，为1晶体管/1非易失性存储部型（1T1R型）的非易失性存储装置。以下，对该非易失性存储装置的结构和动作进行说明。
[非易失性存储装置的结构和动作]
图13是表示实施方式2的非易失性存储装置的结构的一个例子的框图。如图13所示，1T1R型的非易失性存储装置100，在半导体基板上具备存储器主体部101，该存储器主体部101包括具备电阻变化元件和存取晶体管（access transistor）（电流控制元件）的存储器阵列102、电压施加电路。电压施加电路，例如包括：行选择电路/驱动器103、列选择电路104、用于进行信息的写入的写入电路105、检测流过选择位线的电流量并进行存储有2值的数据中哪一个数据的判定的读出放大器（sense amplifier）106、经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路107。
另外，非易失性存储装置100还包括单元板电源（VCP电源）108、接受从外部输入的地址信号的地址输入电路109、基于从外部输入的控制信号对存储器主体部101的动作进行控制的控制电路110。
存储器阵列102，形成在半导体基板上，包括相互交叉配置的多个字线WL0、WL1、WL2、……和位线BL0、BL1、BL2、……与这些字线WL0、WL1、WL2、……和位线BL0、BL1、BL2、……的焦点对应分别设置的多个存取晶体管T11、T12、T13、T21、T22、T23、T31、T32、T33、……（以下，表示为“存取晶体管T11、T12、……”），存取晶体管T11、T12、……1对1设置的多个存储单元M111、M112、M113、M121、M122、M123、M131、M132、M133（以下表示为“存储单元M111、M112、……”）。在此，存储单元M111、M112、……相当于实施方式1的电阻变化元件10。
另外，存储器阵列102具备与字线WL0、WL1、WL2、……平行配置的多个板线PL0、PL1、PL2、……。
存取晶体管T11、T12、T13、……的漏极与位线BL0连接，存取晶体管T21、T22、T23、……的漏极与位线BL1连接，存取晶体管T31、T32、T33、……的漏极与位线BL2连接。
另外，存取晶体管T11、T21、T31、……的栅极与字线WL0连接，存取晶体管T12、T22、T32、……的栅极与字线WL1连接，存取晶体管T13、T23、T33、……的栅极与字线WL2连接。
进而，存取晶体管T11、T12、……的源极分别与存储单元M111、M112、……连接。
另外，存储单元M111、M121、M131、……与板线PL0连接，存储单元M112、M122、M132、……与板线PL1连接，存储单元M113、M123、M133、……与板线PL2连接。
地址输入电路109，从外部电路（未图示）接受地址信号，基于该地址信号将行地址信号向行选择电路/驱动器103输出，并且将列地址信号向列选择电路104输出。在此，地址信号为表示多个存储单元M111、M112、……中被选择的特定的存储单元的地址的信号。另外，行地址信号为表示地址信号所示的地址之中的行的地址的信号，列地址信号为表示地址信号所示的地址之中的列的地址的信号。
控制电路110，在初始过程（图2的步骤S101）中，将指示把第一初始电压脉冲、第二初始电压脉冲和消去电压脉冲对各存储单元M111、M112、……按此顺序施加的写入信号对写入电路105进行输出。写入电路105在接受该写入信号的情况下，将指示对所有的位线BL0、BL1、BL2、……施加第一初始电压脉冲、第二初始电压脉冲和消去电压脉冲的信号，对列选择电路104输出。列选择电路104在接受该写入信号的情况下，对所有的位线BL0、BL1、BL2、……施加第一初始电压脉冲、第二初始电压脉冲和消去电压脉冲时，行选择电路/驱动器103对所有的字线WL0、WL1、WL2、……施加规定的电压。
以上动作的结果是，初始过程完成。之后，控制电路110，在数据的写入过程（图2的步骤S102）中，根据输入至数据输入输出电路107的输入数据Din，将指示写入电压脉冲或消去电压脉冲的施加的写入信号向写入电路105输出。另一方面，在数据的读出过程中，控制电路110，将指示读出用电压脉冲的施加的读出信号行列选择电路104输出。
行选择电路/驱动器103，接受从地址输入电路109输出的行地址信号，根据该行地址信号，选择多个字线WL0、WL1、WL2、……中的任一个，对该选择的字线施加规定电压。
另外，列选择电路104，接受从地址输入电路109输出的列地址信号，根据该列地址信号，选择多个位线BL0、BL1、BL2、……中的任一个，对该选择的位线施加写入电压脉冲、消去电压脉冲或读出用电压脉冲。
写入电路105，接受从控制电路110输出的写入信号时，对列选择电路104输出指示对所选择的位线施加写入电压脉冲或消去电压脉冲的信号。
读出放大器106，在信息的读出工序中，对作为读出对象的选择位线中流动的电流量进行检测，判断存储的数据。本实施方式中，令各存储单元M111、M112、……的电阻状态为高低2个状态，使这些各个状态与各个数据对应。因此，读出放大器106，对选择的存储单元的电阻变化层的电阻状态为哪一个状态进行判断，据此判断存储的是2值的数据中的哪一个数据。其结果是，得到的输出数据DO，通过数据输入输出电路107，向外部电路输出。
通过如上所述的动作非易失性存储装置100能够抑制电阻变动。
（实施方式3）
实施方式3，用在实施方式1中说明的电阻变化元件而构成，为交叉点型的非易失性存储装置。以下，对该非易失性存储装置的结构和动作进行说明。
[非易失性存储装置的结构和动作]
图14是表示实施方式3的非易失性存储装置的结构的一个例子的框图。如图14所示，本实施方式的非易失性存储装置200在半导体基板上具备存储器主体部201，该存储器主体部201包括：存储器阵列202；行选择电路/驱动器203；列选择电路/驱动器204；用于进行信息的写入的写入电路205；检测流过选择位线的电流量并进行存储有4值的数据中哪一个数据的判断的读出放大器206；和经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路207。
另外，非易失性存储装置200还包括：接受从外部输入的地址信号的地址输入电路208；和基于从外部输入的控制信号对存储器主体部201的动作进行控制的控制电路209。
存储器阵列202包括：在半导体基板上相互平行形成的多个字线WL0、WL1、WL2、……，和与这些字线WL0、WL1、WL2、……的上方与该半导体基板的主面平行的面内相互平行、且与多个字线WL0、WL1、WL2、……立体交叉的方式形成的多个位线BL0、BL1、BL2、……。
另外还设置有，与这些字线WL0、WL1、WL2、……和位线BL0、BL1、BL2、……的交点对应地矩阵状设置的多个存储单元M211、M212、M213、M221、M222、M223、M231、M232、M123、……（以下，表示为“存储单元M211、M212、……”）。在此，存储单元M211、M212、……，由与实施方式1的电阻变化元件10相当的元件，和由MIM（金属-绝缘层-金属，Metal-Insulator-Metal）二极管或MSM（金属-半导体-金属，Metal-Semiconductor-Metal）二极管等构成的电流控制元件连接构成。
地址输入电路208，从外部电路（未图示）接受地址信号，基于该地址信号将行地址信号向行选择电路/驱动器203输出，并且将列地址信号向列选择电路/驱动器204输出。在此，地址信号为表示多个存储单元M211、M212、……中被选择的特定的存储单元的地址的信号。另外，行地址信号为表示地址信号所示的地址之中的行的地址的信号，列地址信号同样地为表示列的地址的信号。
控制电路209，在初始过程（图2的步骤S101）中，将指示把第一初始电压脉冲、第二初始电压脉冲和消去电压脉冲对各存储单元M211、M212、……按此顺序施加的写入信号对写入电路205进行输出。写入电路105在接受该写入信号的情况下，将指示对所有的字线WL0、WL1、WL2、……施加规定的电压的信号，对行选择电路/驱动器203输出，并且将指示对所有的位线BL0、BL1、BL2、……施加第一初始电压脉冲、第二初始电压脉冲和消去电压脉冲的信号，对列选择电路/驱动器204输出。
以上动作的结果是，初始过程完成。之后，控制电路209，在数据的写入过程（图2的步骤S102）中，根据输入至数据输入输出电路207的输入数据Din，将指示写入电压脉冲或消去电压脉冲的施加的写入信号向写入电路205输出。另一方面，在数据的读出工序中，控制电路209，将指示读出用电压脉冲的施加的读出信号向行列选择电路/驱动器204输出。
行选择电路/驱动器203，接受从地址输入电路208输出的行地址信号，根据该行地址信号，选择多个字线WL0、WL1、WL2、……中的任一个，对该选择的字线施加规定电压。
另外，列选择电路/驱动器204，接受从地址输入电路208输出的列地址信号，根据该列地址信号，选择多个位线BL0、BL1、BL2、……中的任一个，对该选择的位线施加写入电压脉冲、消去电压脉冲或读出用电压脉冲。
写入电路205，接受从控制电路209输出的写入信号时，对行选择电路/驱动器203输出指示针对所选择的字线的电压的施加的信号，并且对列选择电路/驱动器204输出指示对所选择的位线施加写入电压脉冲或消去电压脉冲的信号。
读出放大器206，在数据的读出工序中，对作为读出对象的选择位线中流动的电流量进行检测，判断存储的数据。本实施方式中，令各存储单元M211、M212、……的电阻状态为高低2个状态，使这些各个状态与各个数据对应。因此，读出放大器206，对选择的存储单元的电阻变化层的电阻状态为哪一个状态进行判断，据此判断存储的是2值的数据中的哪一个数据。其结果是，得到的输出数据DO，通过数据输入输出电路207，向外部电路输出。
通过如上所述的动作，非易失性存储装置200能够抑制电阻变动。
此外，将如图14所示的本实施方式的非易失性存储装置的存储器阵列，三维地重叠，由此能够实现多层化结构的非易失性存储装置。通过设置这样构成的多层化存储器阵列，能够实现超大容量的非易失性存储装置。
（实施方式4）
实施方式4的电阻变化元件的驱动方法，是驱动电阻变化元件的驱动方法，该电阻变化元件包括：第一电极；第二电极；和设置在第一电极与第二电极之间，响应施加至第一电极与第二电极之间的电压脉冲电阻值发生变化的金属氧化物层，金属氧化物层具有与第一电极连接的第一氧化物区域，和与第二电极连接并且氧含有率比第一氧化物区域高的第二氧化物区域，该电阻变化元件的驱动方法包括：写入过程，其通过将第一极性的写入电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从高向低变化而成为写入状态；消去过程，其通过将与第一极性不同的第二极性的消去电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从低向高变化而成为消去状态；和初始过程，其在第一次写入过程之前，通过将第二极性的第一初始电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻值从初始状态的电阻值向第一电阻值变化，之后将第一极性的第二初始电压脉冲施加至第一电极与第二电极之间，由此使金属氧化物层的电阻值从第一电阻值向第二电阻值变化，设金属氧化物层的初始状态的电阻值为R0，设写入状态的电阻值为RL，设消去状态的电阻值为RH，设第一电阻值为R1，设第二电阻值为R2，设第一初始电压脉冲的电压值为VbRH，设第二初始电压脉冲的电压值为VbRL，设写入电压脉冲的电压值为VRL，设消去电压脉冲的电压值为VRH时，满足R0＞R1≥RH＞R2≥RL，|VbRH|＞|VRL|＞|VbRL|且|VbRH|＞|VRH|。
根据所述结构，能够使电阻变化元件稳定地发生电阻变化。
在上述驱动方法中，写入电压脉冲的电压值VRL可以为|VRL|＞|VbRL|×1.08。
在上述驱动方法中，金属氧化物可以为钽氧化物、铪氧化物和锆氧化物中的任意种。
在上述驱动方法中，第一氧化物区域可以包含具有以TaOx（其中0.8≤x≤1.9）表示的组成的氧化物，第二氧化物区域可以包含具有以TaOy（其中2.1≤y≤2.5）表示的组成的氧化物。
在上述驱动方法中，在写入过程反复进行后的写入过程中，可以使写入电压脉冲的电压值与此前的写入过程的情况相比增加。
在上述驱动方法中，还具有校验过程，其在写入过程后检验金属氧化物的电阻状态，在该检验的结果为未能实现写入状态的情况下再次进行写入过程，在校验过程进行多次后的写入过程中，可以使写入电压脉冲的电压值与此前的写入过程的情况相比增加。
实施方式4的非易失性存储装置，具备电阻变化元件和对电阻变化元件施加规定的电压脉冲的电压脉冲施加电路，其中，该电阻变化元件包括：第一电极；第二电极；和设置在第一电极与第二电极之间，响应施加至第一电极与第二电极之间的电压脉冲其电阻值发生变化的金属氧化物层，金属氧化物层具有与第一电极连接的第一氧化物区域，和与第二电极连接并且氧含有率比第一氧化物区域高的第二氧化物区域，该电压脉冲施加电路构成为，通过将第一极性的写入电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从高向低变化而成为写入状态，通过将与第一极性不同的第二极性的消去电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻状态从低向高变化而成为消去状态，在成为写入状态之前，通过将第二极性的第一初始电压脉冲施加至第一电极与第二电极之间，使金属氧化物层的电阻值从初始状态的电阻值向第一电阻值变化，之后将第一极性的第二初始电压脉冲施加至第一电极与第二电极之间，由此使金属氧化物层的电阻值从第一电阻值向第二电阻值变化，设金属氧化物层的初始状态的电阻值为R0，设写入状态的电阻值为RL，设消去状态的电阻值为RH，设第一电阻值为R1，设第二电阻值为R2，设第一初始电压脉冲的电压值为VbRH，设第二初始电压脉冲的电压值为VbRL，设写入电压脉冲的电压值为VRL，设消去电压脉冲的电压值为VRH时，满足R0＞R1≥RH＞R2≥RL，|VbRH|＞|VRL|＞|VbRL|且|VbRH|＞|VRH|。
根据该所述结构，能实现能够稳定动作的存储装置。
在上述非易失性存储装置中，写入电压脉冲的电压值VRL可以为|VRL|＞|VbRL|×1.08。
在上述非易失性存储装置中，金属氧化物可以为钽氧化物、铪氧化物和锆氧化物中的任意种。
在上述非易失性存储装置中，第一氧化物区域可以包含具有以TaOx（其中0.8≤x≤1.9）表示的组成的氧化物，第二氧化物区域可以包含具有以TaOy（其中2.1≤y≤2.5）表示的组成的氧化物。
在上述非易失性存储装置中，可以构成为，电压脉冲施加电路，在反复进行写入电压脉冲的施加后，进一步施加写入电压脉冲时，施加与已经施加的写入电压脉冲相比电压值更高的写入电压脉冲。
在上述非易失性存储装置中，可以构成为，还具有检验单元，其在写入电压脉冲施加后校验金属氧化物的电阻状态，电压脉冲施加电路，在该检验单元的校验结果为未能实现写入状态的情况下，进行写入电压脉冲的再次施加，进而，在该再次施加进行多次后施加写入电压脉冲时，可以施加电压值与已经施加的写入电压脉冲相比更高的写入电压脉冲。
在上述非易失性存储装置中，也可以还具备与第一电极或第二电极电连接的电流控制元件。此时，电流控制元件可以是晶体管，也可以是二极管。
[电阻变化元件的结构]
对于实施方式4的电阻变化元件的结构，由于能够使其与实施方式1为同样的结构，所以省略详细的说明。
[电阻变化元件的制造方法]
对于实施方式4的电阻变化元件的制造方法，由于能够使其与实施方式1为同样的制造方法，所以省略详细的说明。
此外，也可以为0.8≤x≤1.9，2.1≤y。根据所述结构，也能够与实施方式1中的电阻变化特性同样地，实现稳定的电阻变化。
[电阻变化元件的动作]
在实施方式4中，设高电阻化激活时的第一初始电压脉冲的电压值为VbRH，设低电阻化激活时的第二初始电压脉冲的电压值为VbRL，设写入过程（低电阻化）的写入电压脉冲的电压值为VRL，设消去过程（高电阻化）的消去电压脉冲的电压值为VRH时，满足|VbRH|＞|VRL|＞|VbRL|且|VbRH|＞|VRH|。通过满足该关系，如后所述，能够实现稳定的电阻变化动作。
图15是表示对实施方式4的电阻变化元件10写入数据时（写入过程）和消去时（消去过程）以及第一次写入过程之前进行的初始过程中的金属氧化物层3的电阻值的变化的图。此外，在这些写入过程和消去过程以及初始过程中，如图15所示，施加正极性的电压脉冲时，以第一端子7为基准，对第二端子8供给规定的正电压脉冲，施加负极性的电压脉冲时，以第二端子8为基准，对第一端子7供给规定的正电压脉冲。
电阻变化元件10为初始状态的情况下（金属氧化物层3的电阻值为初始电阻值R0时），正极性的第一初始电压脉冲（电压值为VbRH）供给至第二端子8、第一端子7之间时，如图15所示，金属氧化物层3的电阻值从初始电阻值R0向第一电阻值R1减小（高电阻化激活处理）。接着，负极性的第二初始电压脉冲（电压值VbRL）供给至第二端子8、第一端子7之间时，金属氧化物层3的电阻值从第一电阻值R1向第二电阻值R2进一步减小（低电阻化激活处理）。之后，正极性的消去电压脉冲（电压值VRH）供给至第二端子8、第一端子7之间时，金属氧化物层3的电阻值从第二电阻值R2向高电阻值RH增加（高电阻化处理）。由此初始过程结束。
上述初始过程结束后，负极性的写入电压脉冲（电压值为VRL）供给至第二端子8、第一端子7之间时，如图15所示，金属氧化物层3的电阻值从高电阻值RH向低电阻值RL减小（第一次写入）。由此表示“1”的1比特数据被写入。接着，正极性的消去电压脉冲（电压值VRH）供给至第二端子8、第一端子7之间时，金属氧化物层3的电阻值从低电阻值RL向高电阻值RH增加（第一次消去）。由此表示“0”的1比特数据被写入。
此外，金属氧化物层3的电阻值中，初始电阻值R0最高，高电阻值RH比低电阻值RL高，所以R0＞RH＞RL的关系成立。另外，在本实施方式中，初始过程中的第一电阻值R1为高电阻值RH以上，另外，第二电阻值R2为低电阻值RL以上，所以R0＞R1≥RH＞R2≥RL的关系成立。
之后，在金属氧化物层3的电阻值为高电阻值RH的情况下，负极性的写入电压脉冲（电压值VRL）供给至第二端子8时，金属氧化物层3的电阻值从高电阻值RH向低电阻值RL变化。另一方面，在金属氧化物层3的电阻值为低电阻值RL的情况下，正极性的消去电压脉冲（电压值VRH）供给至第二端子8时，金属氧化物层3的电阻值从低电阻值RL向高电阻值RH变化。
即使在使实施方式4的电阻变化元件动作的电路中，如上所述，通过将满足|VbRH|＞|VRL|＞|VbRL|且|VbRH|＞|VRH|这样的电压脉冲向第二端子8供给，作为电阻变化元件10稳定地高速动作的存储器起作用。
除了上述的方面，实施方式4的电阻变化元件的动作，能够包含与实施方式1中参照图2、图3、图5、图6、图7、图8所说明的内容，为与实施方式1同样的动作。由此，省略详细的说明。
[各电压脉冲的电压值的关系]
对于“电阻值的变动”和“RL变动率”，由于与实施方式1所述的情况相同，所以省略详细的说明。
接着，使用该RL变动率，对第一和第二初始电压脉冲、写入电压脉冲、以及消去电压脉冲的电压值的关系进行说明。
图16A和图16B，是表示在初始过程中，在以VbRH=+3.3V进行高电阻化激活处理、以VbRL=-1.8V进行低电阻化激活处理、以VRH=+2.4V进行高电阻化处理的电阻变化元件中，改变写入电压脉冲（VRL）和消去电压脉冲（VRLH）的情况下的RL变动率的评价的图。图16A中，记号“○”表示RL变动率为5%以下，记号“×”表示RL变动率超过5%的情况。此外，图16A中的“初始”栏中写入次数从0次到100次的RL变动率的评价，“1E5循环后”的栏中写入次数从105次到105+100次的RL变动率的评价分别得以表示。其中，1E5循环为105循环。
如图16A所示，在初始，仅在VRL=-1.4V和VRL=-1.6V时为“×”，VRL绝对值为比其大的值时成为“○”。与此相对，在1E5（105）循环后，除了在VRL=-1.4V和VRL=-1.6V，在VRL=-1.8V和VRL=-1.9V（=|1.06×VbRL|）时也为“×”。将上述的结果作为VRL和RL变动率的关系以图表表示的为图16B。
图17A是表示VRL=-1.8V时的RL变动率与组RL电流值的关系的图表。另外，图17B是表示VLR=-2.0V时的RL变动率与组RL电流值的关系的图表。在此，组RL电流值表示进行25比特的对元件的写入时的读出电流值。此外，初始过程中的各电压脉冲的电压值与图16A和图16B的情况相同。
如图17A所示，在VRL=-1.8V时，有时根据组RL电流值，RL变动率超过10%等，几乎所有的组RL电流值，RL变动率都高。与此相对，如图17B所示，VLR=-2.0V时，无论组RL电流值为哪一个值，LR变动率都为5%以下的低值。
通过上述图16A和图16B以及图17A和图17B，能够确认为了实现稳定的电阻变化动作而|VbRL|=1.8V时需要使|VRL|＞1.8V，在覆写次数进一步增加时、为了实现包含比特偏差的稳定的电阻变化动作而|VbRL|=1.8V时也可以使|VRL|≥2.0V（=|1.11×VbRL|）。
图18，是表示在初始过程中，在以VbRH=+3.3V进行高电阻化激活处理、以VbRL=-2.4V进行低电阻化激活处理、以VRH=+3.0V进行高电阻化处理时的电阻变化元件中，改变写入电压脉冲（VRL）和消去电压脉冲（VRLH）的各驱动条件中的RL变动率的评价结果的图。如图12所示，在初始，仅在从VRL=-1.4V到VRL=-2.2V为止时为“×”，VRL绝对值为比其大的值时成为“○”。与此相对，在1E5循环后，仅在从VRL=-1.4V到VRL=-2.5V（=|1.04×VbRL|）为止时为“×”，VRL绝对值为2.6V（=|1.08×VbRL|）以上的值时成为“○”。根据这些实验结果和追加实验的结果，可知在覆写次数增加时或为了实现包含比特偏差的稳定的电阻变化动作，VRL的绝对值，为比|VbRL|×1.08大的值时成为“○”。
由此可知，通过满足|VRL|＞|VbRL|，实现稳定的电阻变化动作，在覆写次数进一步增加时或为了实现包含比特的偏差的稳定的电阻变化动作，也可以满足|VRL|＞|VbRL|×1.08的关系。
另外，在实施方式1中，在|VRL|＞|VbRH|的情况下，发生电阻元件难以高电阻化、RH电流值不稳定的不良状况。另外，在|VRH|≥|VbRH|的情况下，发生电阻变化元件难以低电阻化、LR电流值不稳定的不良状况。因此，通过满足|VbRH|＞|VRL|＞|VbRL|且|VbRH|＞|IRH|的关系，能够实现稳定的电阻变化动作，进而通过满足|VbRH|＞|VRL|＞|VbRL|×1.08、且|VbRH|＞|VRH|的关系，即使在覆写次数增加的情况下或包含比特偏差时也能够实现稳定的电阻变化动作。
[动作变形例]
上述的本实施方式的电阻变化元件的动作，写入电压脉冲的电压值VRL为一定的值，但也可以在|VbRH|＞|VRL|＞|VbRL|的范围内适当变更。以下，对伴随写入次数增加而使VRL增加的动作例进行说明。
首先，如上所述对使VRL增加的效果进行说明。图19A是表示写入次数从第0次到第100次的RL变动率与组RL电流值的关系的图表，图19B到图19D是1E5次循环后（写入次数从第105次到第105+100次）的RL变动率和组RL电流值的关系的图表。此外，图19A和图19B为VRL=-1.8V时的图表，图19C和图19D分别为VRL=-2.0V和VRL=-2.2V时的图表。
比较图19A和图19B可知，写入次数从0～第100次中，无论组RL电流值如何，RL变动率都为10%以下的低值，与此相对1E5循环后RL变动率急剧增大。另外，比较图19B至图19D可知，在VRL=-2.0V时RL变动率比VRL=-1.8V时低，VRL=-2.2V时与VRL=-2.0V的情况相比RL变动率更低。
如此，写入次数超过一定程度时，RL变动率增大，此时通过使VRL更高，能够降低RL变动率。因此，在反复进行写入后，通过在|VbRH|＞|VRL|＞|VbRL|的范围内使VRL升高，能够实现良好的耐久特性。
上述动作能够与校验动作相关联。在此，校验动作是指在对电阻变化元件进行数据写入时，为了确认该电阻变化元件保持的数据而读出，对该读出的数据和写入的数据进行比较，在两者不同的情况下进行再次写入的动作。在RL变动率高时，读出数据与写入数据容易发生不一致，所以能够考虑到校验动作的次数增大。于是，对于校验动作的次数预先设定阈值（例如100等），在实际的校验动作的次数超过该阈值时，在之后进行的写入过程中将VRL设定为更高的值。由此，能够实现良好的耐久特性。
此外，在上述的|VbRH|＞|VRL|＞|VbRL|的范围内使VRL升高时，能够得到良好的耐久特性。另一方面，基于实现省电力化的观点，也可以尽可能地将VRL抑制为较低的值。
在实施方式4中，也能够进行与实施方式1同样的变形。也可以将实施方式4及其变形例与实施方式2、实施方式3中的任一个组合。
（其他的实施方式）
在上述各实施方式中，金属氧化物层由钽氧化物的层叠结构构成，但本发明并不限定于此，也可以为过渡金属氧化物的层叠结构。例如，也可以为铪（Hf）氧化物的层叠结构或锆（Zr）氧化物的层叠结构等。
采用铪氧化物的层叠结构时，可以令第一铪氧化物的组成为HfOx，令第二铪氧化物的组成为HfOy时，x为0.9≤x≤1.6左右，y为1.9≤y≤2.0左右，第二铪氧化物的膜厚为3nm以上4nm以下。
这样在采用铪氧化物时，通过使用Hf靶、在氩气和氧气中进行溅射的所谓的反应性溅射法，在第一电极2上形成第一铪氧化物层。第二铪氧化物层，能够在形成第一铪氧化物层之后，通过将第一铪氧化物层的表面暴露在氩气和氧气的等离子体中而形成。第一铪氧化物层的氧含有率，能够通过改变反应性溅射中的氧气相对于氩气的流量比而容易地调整。此外，基板温度没有特别地加热，能够为室温。
另外，采用锆氧化物的层叠结构时，可以令第一锆氧化物的组成为ZrOx，令第二锆氧化物的组成为ZrOy时，x为0.9≤x≤1.4左右，y为1.8≤y≤2.0左右，第二锆氧化物的膜厚为1nm以上5nm以下。
这样在采用锆氧化物时，通过使用Zr靶、在氩气和氧气中进行溅射的所谓的反应性溅射法，在第一电极2上形成第一锆氧化物层。第二锆氧化物层，能够在形成第一锆氧化物层之后，通过将第一锆氧化物层的表面暴露在Ar气体和O2气体的等离子体中而形成。第一锆氧化物层的氧含有率，能够通过改变反应性溅射中的氧气相对于氩气的流量比而容易地调整。此外，基板温度没有特别地加热，能够为室温。
产业上的可利用性
本发明的电阻变化元件的驱动方法和非易失性存储装置，分别作为个人计算机或便携式电话机等的各种电子设备中使用的电阻变化元件的驱动方法和存储装置等是有用的。
符号说明
1    基板
2    第一电极
3    金属氧化物层
3a   第一钽氧化物层
3b   第二钽氧化物层
4    第二电极
5    电源
6    保护电阻
7    第一端子
8    第二端子
10   电阻变化元件
13   晶体管
100  非易失性存储装置
101  存储器主体部
102  存储器阵列
103  行选择电路/驱动器
104  列选择电路
105  写入电路
106  读出放大器
107  数据输入输出电路
108  电源
109  地址输入电路
110  控制电路
200  非易失性存储装置
201  存储器主体部
202  存储器阵列
203  行选择电路/驱动器
204  列选择电路/驱动器
205  写入电路
206  读出放大器
207  数据输入输出电路
208  地址输入电路
209  控制电路

Claims (17)

1.一种电阻变化元件的驱动方法，该电阻变化元件包括：第一电极；第二电极；和设置在所述第一电极与所述第二电极之间，响应施加至所述第一电极与所述第二电极之间的电压脉冲电阻值发生变化的金属氧化物层，所述电阻变化元件的驱动方法的特征在于：
所述金属氧化物层具有与所述第一电极连接的第一氧化物区域，和与所述第二电极连接并且氧含有率比所述第一氧化物区域高的第二氧化物区域，
该电阻变化元件的驱动方法包括：
写入过程，其通过将第一极性的写入电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻状态从高向低变化而成为写入状态；
消去过程，其通过将与所述第一极性不同的第二极性的消去电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻状态从低向高变化而成为消去状态；和
初始过程，其在第一次所述写入过程之前，通过将所述第一极性的初始电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻值从所述金属氧化物层的初始状态的电阻值向其他的电阻值变化，
使所述金属氧化物层的所述初始状态的电阻值为R0，所述写入状态的电阻值为RL，所述消去状态的电阻值为RH，所述其他的电阻值为R2，所述初始电压脉冲施加时流过所述金属氧化物层的电流的最大值为IbRL，所述写入电压脉冲施加时流过所述金属氧化物层的电流的最大值为IRL，所述消去电压脉冲施加时流过所述金属氧化物层的电流的最大值为IRH时，满足R0＞RH＞R2＞RL，|IRL|＞|IbRL|。
2.一种电阻变化元件的驱动方法，该电阻变化元件包括：第一电极；第二电极；和设置在所述第一电极与所述第二电极之间，响应施加至所述第一电极与所述第二电极之间的电压脉冲电阻值发生变化的金属氧化物层，所述电阻变化元件的驱动方法的特征在于：
所述金属氧化物层具有与所述第一电极连接的第一氧化物区域，和与所述第二电极连接并且氧含有率比所述第一氧化物区域高的第二氧化物区域，
该电阻变化元件的驱动方法包括：
写入过程，其通过将第一极性的写入电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻状态从高向低变化而成为写入状态；
消去过程，其通过将与所述第一极性不同的第二极性的消去电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻状态从低向高变化而成为消去状态；和
初始过程，其在第一次所述写入过程之前，通过将所述第二极性的第一初始电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻值从初始状态的电阻值向第一电阻值变化，之后通过将所述第一极性的第二初始电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻值从第一电阻值向第二电阻值变化，
使所述金属氧化物层的所述初始状态的电阻值为R0，所述写入状态的电阻值为RL，所述消去状态的电阻值为RH，所述第一电阻值为R1，所述第二电阻值为R2，所述第一初始电压脉冲施加时流过所述金属氧化物层的电流的最大值为IbRH，所述第二初始电压脉冲施加时流过所述金属氧化物层的电流的最大值为IbRL，所述写入电压脉冲施加时流过所述金属氧化物层的电流的最大值为IRL，所述消去电压脉冲施加时流过所述金属氧化物层的电流的最大值为IRH时，满足R0＞R1≥RH＞R2≥RL，|IbRH|＞|IRL|＞|IbRL|且|IbRH|＞|IRH|。
3.如权利要求1或2所述的电阻变化元件的驱动方法，其特征在于：
在所述写入电压脉冲施加时流过所述金属氧化物层的电流的最大值IRL，满足|IRL|＞|IbRL|×1.18。
4.如权利要求1或2所述的电阻变化元件的驱动方法，其特征在于：
所述金属氧化物层由钽氧化物、铪氧化物和锆氧化物中的任一种构成。
5.如权利要求4所述的电阻变化元件的驱动方法，其特征在于：
所述第一氧化物区域包含具有以TaOx表示的组成的氧化物，其中0.8≤x≤1.9，
所述第二氧化物区域包含具有以TaOy表示的组成的氧化物，其中2.1≤y≤2.5。
6.如权利要求1或2所述的电阻变化元件的驱动方法，其特征在于：
在所述写入过程反复进行后的所述写入过程中，使所述写入电压脉冲施加时流过所述金属氧化物层的电流的最大值与此前的所述写入过程的情况相比增加。
7.如权利要求6所述的电阻变化元件的驱动方法，其特征在于：
还具有校验过程，其在所述写入过程后检验所述金属氧化物层的电阻状态，在该检验的结果为未能实现所述写入状态的情况下再次进行所述写入过程，
在所述校验过程反复进行多次后的所述写入过程中，使所述写入电压脉冲施加时流过所述金属氧化物层的电流的最大值与此前的所述写入过程的情况相比增加。
8.一种非易失性存储装置，其特征在于，包括：
电阻变化元件，其具备第一电极、第二电极和设置在所述第一电极与所述第二电极之间并响应施加至所述第一电极与所述第二电极之间的电压脉冲电阻值发生变化的金属氧化物层；和
对所述电阻变化元件施加规定的电压脉冲的电压脉冲施加电路，
所述金属氧化物层具有与所述第一电极连接的第一氧化物区域，和与所述第二电极连接并且氧含有率比所述第一氧化物区域高的第二氧化物区域，
所述电压脉冲施加电路构成为进行以下过程：
写入过程，通过将第一极性的写入电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻状态从高向低变化而成为写入状态；
消去过程，通过将与所述第一极性不同的第二极性的消去电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻状态从低向高变化而成为消去状态；和
初始过程，在第一次所述写入过程之前，通过将所述第一极性的初始电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻值从所述金属氧化物层的初始状态的电阻值向其他的电阻值变化，
使所述金属氧化物层的所述初始状态的电阻值为R0，所述写入状态的电阻值为RL，所述消去状态的电阻值为RH，所述其他的电阻值为R2，所述初始电压脉冲施加时流过所述金属氧化物层的电流的最大值为IbRL，所述写入电压脉冲施加时流过所述金属氧化物层的电流的最大值为IRL，所述消去电压脉冲施加时流过所述金属氧化物层的电流的最大值为IRH时，满足R0＞RH＞R2＞RL，|IRL|＞|IbRL|。
9.一种非易失性存储装置，其特征在于，包括：
电阻变化元件，其具备第一电极、第二电极和设置在所述第一电极与所述第二电极之间并响应施加至所述第一电极与所述第二电极之间的电压脉冲电阻值发生变化的金属氧化物层；和
对所述电阻变化元件施加规定的电压脉冲的电压脉冲施加电路，
所述金属氧化物层具有与所述第一电极连接的第一氧化物区域，和与所述第二电极连接并且氧含有率比所述第一氧化物区域高的第二氧化物区域，
所述电压脉冲施加电路构成为进行以下过程：
写入过程，通过将第一极性的写入电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻状态从高向低变化而成为写入状态；
消去过程，通过将与所述第一极性不同的第二极性的消去电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻状态从低向高变化而成为消去状态；和
初始过程，其在第一次所述写入过程之前，通过将所述第二极性的第一初始电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻值从初始状态的电阻值向第一电阻值变化，之后通过将所述第一极性的第二初始电压脉冲施加至所述第一电极与所述第二电极之间，使所述金属氧化物层的电阻值从第一电阻值向第二电阻值变化，
使所述金属氧化物层的所述初始状态的电阻值为R0，所述写入状态的电阻值为RL，所述消去状态的电阻值为RH，所述第一电阻值为R1，所述第二电阻值为R2，所述第一初始电压脉冲施加时流过所述金属氧化物层的电流的最大值为IbRH，所述第二初始电压脉冲施加时流过所述金属氧化物层的电流的最大值为IbRL，所述写入电压脉冲施加时流过所述金属氧化物层的电流的最大值为IRL，所述消去电压脉冲施加时流过所述金属氧化物层的电流的最大值为IRH时，满足R0＞R1≥RH＞R2≥RL，|IbRH|＞|IRL|＞|IbRL|且|IbRH|＞|IRH|。
10.如权利要求8或9所述的非易失性存储装置，其特征在于：
在所述写入电压脉冲施加时流过所述金属氧化物层的电流的最大值IRL，满足|IRL|≥|IbRL|×1.18。
11.如权利要求8或9所述的非易失性存储装置，其特征在于：
所述金属氧化物层由钽氧化物、铪氧化物和锆氧化物中的任一种构成。
12.如权利要求11所述的非易失性存储装置，其特征在于：
所述第一氧化物区域包含具有以TaOx表示的组成的氧化物，其中0.8≤x≤1.9，
所述第二氧化物区域包含具有以TaOy表示的组成的氧化物，其中2.1≤y≤2.5。
13.如权利要求8或9所述的非易失性存储装置，其特征在于：
所述电压脉冲施加电路，在反复进行写入电压脉冲的施加后进一步施加写入电压脉冲时，施加写入电压脉冲以使得流过与已经施加的写入电压脉冲施加时流过所述金属氧化物层的电流的最大值相比电流值更高的电流。
14.如权利要求13所述的非易失性存储装置，其特征在于：
还具备在写入电压脉冲施加后检验所述金属氧化物层的电阻状态的检验单元，
所述电压脉冲施加电路，在所述检验单元检验的结果为未能实现所述写入状态时，进行所述写入电压脉冲的再次施加，进而，在该再次施加进行多次之后施加写入电压脉冲时，施加写入电压脉冲以使得流过与已经施加的写入电压脉冲施加时的流过所述金属氧化物层的电流的最大值相比电流值更高的电流。
15.如权利要求8或9所述的非易失性存储装置，其特征在于：
还具备与所述第一电极或所述第二电极电连接的电流控制元件。
16.如权利要求15所述的非易失性存储装置，其特征在于：
所述电流控制元件为晶体管。
17.如权利要求16所述的非易失性存储装置，其特征在于：
所述电流控制元件为二极管。
CN201280006650.6A 2011-12-13 2012-12-11 电阻变化元件的驱动方法和非易失性存储装置 Active CN103339681B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011-271894 2011-12-13
JP2011271894 2011-12-13
JP2011-271900 2011-12-13
JP2011271900 2011-12-13
PCT/JP2012/007912 WO2013088704A1 (ja) 2011-12-13 2012-12-11 抵抗変化素子の駆動方法及び不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN103339681A CN103339681A (zh) 2013-10-02
CN103339681B true CN103339681B (zh) 2015-09-23

Family

ID=48612178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280006650.6A Active CN103339681B (zh) 2011-12-13 2012-12-11 电阻变化元件的驱动方法和非易失性存储装置

Country Status (4)

Country Link
US (1) US9390797B2 (zh)
JP (1) JP5312709B1 (zh)
CN (1) CN103339681B (zh)
WO (1) WO2013088704A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016667A (ko) * 2018-08-07 2020-02-17 에스케이하이닉스 주식회사 입출력 회로와 이를 포함하는 메모리 장치 및 이의 동작 방법
CN114323407B (zh) * 2021-12-28 2022-09-09 电子科技大学 一种柔性薄膜式自驱动多功能传感器及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101952893A (zh) * 2008-02-25 2011-01-19 松下电器产业株式会社 电阻变化元件的驱动方法及使用它的电阻变化型存储装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US7384792B1 (en) 2003-05-27 2008-06-10 Opto Trace Technologies, Inc. Method of fabricating nano-structured surface and configuration of surface enhanced light scattering probe
US7460224B2 (en) 2005-12-19 2008-12-02 Opto Trace Technologies, Inc. Arrays of nano structures for surface-enhanced Raman scattering
US7892489B2 (en) 2003-05-27 2011-02-22 Optotrace Technologies, Inc. Light scattering device having multi-layer micro structure
US7242469B2 (en) 2003-05-27 2007-07-10 Opto Trace Technologies, Inc. Applications of Raman scattering probes
US8081308B2 (en) 2003-05-27 2011-12-20 Optotrace Technologies, Inc. Detecting chemical and biological impurities by nano-structure based spectral sensing
US7956997B2 (en) 2003-05-27 2011-06-07 Optotrace Technologies, Inc. Systems and methods for food safety detection
US8031335B2 (en) 2003-05-27 2011-10-04 Opto Trace Technologies, Inc. Non-invasive disease diagnosis using light scattering probe
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
US7812938B2 (en) 2007-06-12 2010-10-12 Opto Trace Technologies, Inc. Integrated chemical separation light scattering device
JP2008210441A (ja) 2007-02-26 2008-09-11 Matsushita Electric Ind Co Ltd 抵抗変化型メモリ装置のフォーミング方法および抵抗変化型メモリ装置
CN102047422B (zh) * 2009-03-25 2013-04-24 松下电器产业株式会社 电阻变化元件的驱动方法以及非易失性存储装置
WO2010143396A1 (ja) * 2009-06-08 2010-12-16 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
US8325508B2 (en) * 2009-06-08 2012-12-04 Panasonic Corporation Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
WO2011096194A1 (ja) 2010-02-02 2011-08-11 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
JP5121864B2 (ja) 2010-03-02 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
JP5369071B2 (ja) * 2010-09-30 2013-12-18 シャープ株式会社 可変抵抗素子のフォーミング処理方法、及び、不揮発性半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101952893A (zh) * 2008-02-25 2011-01-19 松下电器产业株式会社 电阻变化元件的驱动方法及使用它的电阻变化型存储装置

Also Published As

Publication number Publication date
WO2013088704A1 (ja) 2013-06-20
JP5312709B1 (ja) 2013-10-09
US9390797B2 (en) 2016-07-12
JPWO2013088704A1 (ja) 2015-04-27
US20140050014A1 (en) 2014-02-20
CN103339681A (zh) 2013-10-02

Similar Documents

Publication Publication Date Title
JP5313413B2 (ja) 抵抗変化素子の駆動方法、及び不揮発性記憶装置
JP4088324B1 (ja) 不揮発性半導体記憶装置
CN102047422B (zh) 电阻变化元件的驱动方法以及非易失性存储装置
CN101952893B (zh) 电阻变化元件的驱动方法及使用它的电阻变化型存储装置
JP5352032B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP5351363B1 (ja) 不揮発性記憶素子および不揮発性記憶装置
US8854864B2 (en) Nonvolatile memory element and nonvolatile memory device
WO2013021649A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
JP7080178B2 (ja) 不揮発性記憶装置、及び駆動方法
CN103339681B (zh) 电阻变化元件的驱动方法和非易失性存储装置
JP2011044443A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
WO2012102025A1 (ja) 不揮発性記憶装置
CN113228254A (zh) 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置
JP2012169000A (ja) 抵抗変化素子の駆動方法、不揮発性記憶装置、抵抗変化素子および多値記憶方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200605

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.

TR01 Transfer of patent right