JPWO2013088704A1 - 抵抗変化素子の駆動方法及び不揮発性記憶装置 - Google Patents

抵抗変化素子の駆動方法及び不揮発性記憶装置 Download PDF

Info

Publication number
JPWO2013088704A1
JPWO2013088704A1 JP2013512894A JP2013512894A JPWO2013088704A1 JP WO2013088704 A1 JPWO2013088704 A1 JP WO2013088704A1 JP 2013512894 A JP2013512894 A JP 2013512894A JP 2013512894 A JP2013512894 A JP 2013512894A JP WO2013088704 A1 JPWO2013088704 A1 JP WO2013088704A1
Authority
JP
Japan
Prior art keywords
voltage pulse
electrode
metal oxide
resistance value
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013512894A
Other languages
English (en)
Other versions
JP5312709B1 (ja
Inventor
村岡　俊作
俊作 村岡
三谷　覚
覚 三谷
高木　剛
剛 高木
幸治 片山
幸治 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013512894A priority Critical patent/JP5312709B1/ja
Application granted granted Critical
Publication of JP5312709B1 publication Critical patent/JP5312709B1/ja
Publication of JPWO2013088704A1 publication Critical patent/JPWO2013088704A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

第１回目の書き込み過程の前に、第１の極性の初期電圧パルスを印加して金属酸化物層の抵抗値を初期状態の抵抗値から他の抵抗値へ変化させる初期過程を有し、初期状態の抵抗値Ｒ０、書き込み状態の抵抗値ＲＬ、消去状態の抵抗値をＲＨ、他の抵抗値Ｒ２、初期電圧パルス印加時の電流の最大値ＩｂＲＬ、書き込み電圧パルス印加時の電流の最大値ＩＲＬ、消去電圧パルス印加時の電流の最大値ＩＲＨが、Ｒ０＞ＲＨ＞Ｒ２≧ＲＬ、かつ｜ＩＲＬ｜＞｜ＩｂＲＬ｜を満たす抵抗変化素子の駆動方法。

Description

本発明は、与えられる電気的パルスに応じてその抵抗値が変化する抵抗変化素子の駆動方法、及びその方法を実施する不揮発性記憶装置に関する。
近年では、電子機器におけるデジタル技術の進展に伴い、画像などのデータを保存するため、不揮発性抵抗変化素子の大容量化、書き込み電力の低減化、書き込み／読み出し時間の高速化、及び長寿命化等の要求が高まっている。こうした要求に対し、既存のフローティングゲートを用いたフラッシュメモリの微細化での対応には限界があると言われている。
上記要求に応えることができる可能性のある第１の従来技術として、ペロブスカイト材料（例えば、Ｐｒ（１−ｘ）ＣａｘＭｎＯ３［ＰＣＭＯ］、ＬａＳｒＭｎＯ３［ＬＳＭＯ］、ＧｄＢａＣｏｘＯｙ［ＧＢＣＯ］など）を用いた不揮発性抵抗変化素子が提案されている（特許文献１を参照）。この技術は、ペロブスカイト材料に極性の異なる電圧パルス（継続時間の短い波状の電圧）を印加してその抵抗値を増大または減少させ、変化する抵抗値にデータを対応させることによってデータを記憶させるというものである。
また、同極性の電圧パルスを用いて抵抗値を切り替えることを可能とする第２の従来技術として、遷移金属酸化物（ＮｉＯ、Ｖ２Ｏ、ＺｎＯ、Ｎｂ２Ｏ５、ＴｉＯ２、ＷＯ３、またはＣｏＯ）の膜にパルス幅の異なる電圧パルスを印加することにより、当該遷移金属酸化物膜の抵抗値が変化することを利用した不揮発性抵抗変化素子もある（特許文献２を参照）。遷移金属酸化物膜を用いた抵抗変化素子では、ダイオードを用いたクロスポイント型メモリアレイを積層した構成も実現されている。
米国特許第６２０４１３９号明細書 特開２００４−３６３６０４号公報
しかしながら、所望の安定性を実現するためには、従来の抵抗変化素子および駆動方法に対して、更なる安定性の向上が望まれている。
本発明は斯かる事情に鑑みてなされたものであり、その主たる目的は、抵抗変化素子を安定に抵抗変化させることができる抵抗変化素子の駆動方法、及びその方法を実施する不揮発性記憶装置を提供することにある。
上述した課題を解決するために、本発明の一の態様の抵抗変化素子の駆動方法は、第１電極と、第２電極と、前記第１電極及び前記第２電極間に介在し、前記第１電極及び前記第２電極間に印加される電圧パルスに応じて抵抗値が変化する金属酸化物層とを備える抵抗変化素子を駆動する駆動方法において、前記金属酸化物層は、前記第１電極に接続される第１の酸化物領域と、前記第２電極に接続され、前記第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、第１の極性の書き込み電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にする書き込み過程と、前記第１の極性とは異なる第２の極性の消去電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を低から高へ変化させて消去状態にする消去過程と、第１回目の前記書き込み過程の前に、前記第１の極性の初期電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗値を前記金属酸化物層の前記初期状態の抵抗値から他の抵抗値へ変化させる初期過程と、を有し、前記金属酸化物層の前記初期状態における抵抗値をＲ０、前記書き込み状態における抵抗値をＲＬ、前記消去状態における抵抗値をＲＨ、前記他の抵抗値をＲ２とし、前記初期電圧パルス印加時に前記金属酸化物層を流れる電流の最大値をＩｂＲＬ、前記書き込み電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＬ、前記消去電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＨとした場合に、Ｒ０＞ＲＨ＞Ｒ２≧ＲＬであり、｜ＩＲＬ｜＞｜ＩｂＲＬ｜を満たす。
また、本発明の一の態様の抵抗変化素子の駆動方法は、第１電極と、第２電極と、前記第１電極及び前記第２電極間に介在し、前記第１電極及び前記第２電極間に印加される電圧パルスに応じて抵抗値が変化する金属酸化物層とを備える抵抗変化素子を駆動する駆動方法において、前記金属酸化物層は、前記第１電極に接続される第１の酸化物領域と、前記第２電極に接続され、前記第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、第１の極性の書き込み電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にする書き込み過程と、前記第１の極性とは異なる第２の極性の消去電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を低から高へ変化させて消去状態にする消去過程と、第１回目の前記書き込み過程の前に、前記第２の極性の第１の初期電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗値を初期状態の抵抗値から第１の抵抗値へ変化させ、その後前記第１の極性の第２の初期電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗値を第１の抵抗値から第２の抵抗値へ変化させる初期過程と、を有し、前記金属酸化物層の前記初期状態における抵抗値をＲ０、前記書き込み状態における抵抗値をＲＬ、前記消去状態における抵抗値をＲＨ、前記第１の抵抗値をＲ１、前記第２の抵抗値をＲ２とし、前記第１の初期電圧パルス印加時に前記金属酸化物層を流れる電流の最大値をＩｂＲＨ、前記第２の初期電圧パルス印加時に前記金属酸化物層を流れる電流の最大値をＩｂＲＬ、前記書き込み電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＬ、前記消去電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＨとした場合に、Ｒ０＞Ｒ１≧ＲＨ＞Ｒ２≧ＲＬであり、｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜且つ｜ＩｂＲＨ｜＞｜ＩＲＨ｜を満たす。
本発明に係る抵抗変化素子の駆動方法によれば、抵抗変化素子を安定に抵抗変化させることができる。また、この駆動方法を実施する本発明の不揮発性記憶装置によれば、安定に動作可能な記憶装置を実現することができる。
図１は、実施の形態１の抵抗変化素子の構成の一例を示す模式図である。 図２は、実施の形態１の抵抗変化素子の動作を示すフローチャートである。 図３は、実施の形態１の抵抗変化素子を動作させる回路の構成の一例及び当該抵抗変化素子にデータを書き込む場合における動作例を示す図である。 図４Ａは、実施の形態１の抵抗変化素子にデータを書き込む場合（書き込み過程）及び消去する場合（消去過程）並びに第１回目の書き込みの前に行われる初期過程における金属酸化物層の抵抗値の変化を示す図である。 図４Ｂは、実施の形態１の動作変形例１の抵抗変化素子にデータを書き込む場合（書き込み過程）及び消去する場合（消去過程）並びに第１回目の書き込みの前に行われる初期過程における金属酸化物層の抵抗値の変化を示す図である。 図５は、実施の形態１の抵抗変化素子を動作させる回路の構成の一例及び 該抵抗変化素子に書き込まれたデータを読み出す場合における動作例を示す図である。 図６は、データの読み出しの際に、実施の形態１の抵抗変化素子を備える 路を流れる電流の電流値と金属酸化物層の抵抗値との関係を示す図である。 図７は、実施の形態１の抵抗変化素子に与える電圧パルスの電圧値を変化させた場合における金属酸化物層の抵抗値の変化を示すグラフである。 図８は、抵抗変動率の概念を説明するためのグラフである。 図９Ａは、抵抗変動率の評価を示す表である。 図９Ｂは、抵抗変動率の評価を示すグラフである。 図１０Ａは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。 図１０Ｂは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。 図１１は、抵抗変動率の評価を示す表である。 図１２Ａは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。 図１２Ｂは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。 図１２Ｃは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。 図１２Ｄは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。 図１３は、実施の形態２の不揮発性記憶装置の構成の一例を示すブロック図である。 図１４は、実施の形態３の不揮発性記憶装置の構成の一例を示すブロック図である。 図１５は、実施の形態４の抵抗変化素子にデータを書き込む場合（書き込み過程）及び消去する場合（消去過程）並びに第１回目の書き込みの前に行われる初期過程における金属酸化物層の抵抗値の変化を示す図である。 図１６Ａは、抵抗変動率の評価を示す図である。 図１６Ｂは、抵抗変動率の評価を示す図である。 図１７Ａは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。 図１７Ｂは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。 図１８は、抵抗変動率の評価を示す図である。 図１９Ａは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。 図１９Ｂは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。 図１９Ｃは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。 図１９Ｄは、抵抗変動率とセットＲＬ電流値との関係を示すグラフである。
本発明者は、抵抗変化素子の安定性を向上すべく鋭意検討を行なった結果、書き込み電圧パルス印加時に金属酸化物層を流れる電流の絶対値が、抵抗変化素子を低抵抗化させる初期電圧パルス印加時に金属酸化物層を流れる電流の絶対値以上にすることにより、抵抗変化素子の抵抗の変動が抑制されることを見出した。また、抵抗変化素子を低抵抗化させる初期電圧パルスの電圧値の絶対値を、書き込み電圧パルスの電圧値の絶対値よりも大きくすることにより、抵抗変化素子の抵抗の変動が抑制されることを見出した。当該知見の詳細は、以下において、実施の形態とともに適宜説明される。
以下、実施の形態について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、採用し得る形態を構成するものとして説明される。
（実施の形態１）
実施の形態１の抵抗変化素子の駆動方法は、第１電極と、第２電極と、第１電極及び第２電極間に介在し、第１電極及び第２電極間に印加される電圧パルスに応じて抵抗値が変化する金属酸化物層とを備える抵抗変化素子を駆動する駆動方法において、金属酸化物層は、第１電極に接続される第１の酸化物領域と、第２電極に接続され、第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、第１の極性の書き込み電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にする書き込み過程と、第１の極性とは異なる第２の極性の消去電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を低から高へ変化させて消去状態にする消去過程と、第１回目の書き込み過程の前に、第１の極性の初期電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗値を金属酸化物層の初期状態の抵抗値から他の抵抗値へ変化させる初期過程と、を有し、金属酸化物層の初期状態における抵抗値をＲ０、書き込み状態における抵抗値をＲＬ、消去状態における抵抗値をＲＨ、他の抵抗値をＲ２とし、初期電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩｂＲＬ、書き込み電圧パルス印加時に金属酸化物を流れる電流の最大値をＩＲＬ、消去電圧パルス印加時に金属酸化物を流れる電流の最大値をＩＲＨとした場合に、Ｒ０＞ＲＨ＞Ｒ２≧ＲＬであり、｜ＩＲＬ｜＞｜ＩｂＲＬ｜を満たす。
実施の形態１の抵抗変化素子の駆動方法は、第１電極と、第２電極と、第１電極及び第２電極間に介在し、第１電極及び第２電極間に印加される電圧パルスに応じて抵抗値が変化する金属酸化物層とを備える抵抗変化素子を駆動する駆動方法において、金属酸化物層は、第１電極に接続される第１の酸化物領域と、第２電極に接続され、第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、第１の極性の書き込み電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にする書き込み過程と、第１の極性とは異なる第２の極性の消去電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を低から高へ変化させて消去状態にする消去過程と、第１回目の書き込み過程の前に、第２の極性の第１の初期電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗値を初期状態の抵抗値から第１の抵抗値へ変化させ、その後第１の極性の第２の初期電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗値を第１の抵抗値から第２の抵抗値へ変化させる初期過程と、を有し、金属酸化物層の初期状態における抵抗値をＲ０、書き込み状態における抵抗値をＲＬ、消去状態における抵抗値をＲＨ、第１の抵抗値をＲ１、第２の抵抗値をＲ２とし、第１の初期電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩｂＲＨ、第２の初期電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩｂＲＬ、書き込み電圧パルス印加時に金属酸化物を流れる電流の最大値をＩＲＬ、消去電圧パルス印加時に金属酸化物を流れる電流の最大値をＩＲＨとした場合に、Ｒ０＞Ｒ１≧ＲＨ＞Ｒ２≧ＲＬであり、｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜且つ｜ＩｂＲＨ｜＞｜ＩＲＨ｜を満たしてもよい。
上記駆動方法において、前記書き込み電圧パルス印加時に前記金属酸化物層を流れる電流の最大値ＩＲＬが、｜ＩＲＬ｜＞｜ＩｂＲＬ｜×１．１８を満たしてもよい。
上記駆動方法において、金属酸化物が、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物の何れかであってもよい。
上記駆動方法において、第１の酸化物領域が、ＴａＯｘ（但し、０．８≦ｘ≦１．９）で表される組成を有する酸化物を含んでおり、第２の酸化物領域が、ＴａＯｙ（但し、２．１≦ｙ≦２．５）で表される組成を有する酸化物を含んでいてもよい。
上記駆動方法において、書き込み過程が繰り返し実行された後の書き込み過程においては、それ以前の書き込み過程の場合と比べて書き込み電圧パルス印加時に金属酸化物層を流れる電流の最大値を増加させるようにしてもよい。
上記駆動方法において、書き込み過程の後に金属酸化物の抵抗状態を検証し、その検証の結果書き込み状態を実現できていなかった場合に書き込み過程を再度実行するベリファイ過程をさらに有し、ベリファイ過程が複数回数実行された後の書き込み過程において、それ以前の書き込み過程の場合と比べて書き込み電圧パルス印加時に前期金属酸化物層を流れる電流の最大値を増加させるようにしてもよい。
実施の形態１の不揮発性記憶装置は、第１電極と、第２電極と、第１電極及び第２電極間に介在し、第１電極及び第２電極間に印加される電圧パルスに応じて抵抗値が変化する金属酸化物層とを備える抵抗変化素子と、抵抗変化素子に所定の電圧パルスを印加する電圧パルス印加回路とを備え、金属酸化物層が、第１電極に接続される第１の酸化物領域と、第２電極に接続され、第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、電圧パルス印加回路が、第１の極性の書き込み電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にし、第１の極性とは異なる第２の極性の消去電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を低から高へ変化させて消去状態にし、第１回目の書き込み過程の前に、第１の極性の初期電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗値を金属酸化物層の初期状態の抵抗値から他の抵抗値へ変化させるように構成され、金属酸化物層の初期状態における抵抗値をＲ０、書き込み状態における抵抗値をＲＬ、消去状態における抵抗値をＲＨ、他の抵抗値をＲ２とし、初期電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩｂＲＬ、書き込み電圧パルス印加時に金属酸化物を流れる電流の最大値をＩＲＬ、消去電圧パルス印加時に金属酸化物を流れる電流の最大値をＩＲＨとした場合に、Ｒ０＞ＲＨ＞Ｒ２≧ＲＬであり、｜ＩＲＬ｜＞｜ＩｂＲＬ｜を満たす。
実施の形態１の不揮発性記憶装置は、第１電極と、第２電極と、第１電極及び第２電極間に介在し、第１電極及び第２電極間に印加される電圧パルスに応じて抵抗値が変化する金属酸化物層とを備える抵抗変化素子と、抵抗変化素子に所定の電圧パルスを印加する電圧パルス印加回路とを備え、金属酸化物層が、第１電極に接続される第１の酸化物領域と、第２電極に接続され、第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、電圧パルス印加回路が、第１の極性の書き込み電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にし、第１の極性とは異なる第２の極性の消去電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を低から高へ変化させて消去状態にし、第１回目の書き込み過程の前に、第２の極性の第１の初期電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗値を初期状態の抵抗値から第１の抵抗値へ変化させ、その後第１の極性の第２の初期電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗値を第１の抵抗値から第２の抵抗値へ変化させるように構成され、金属酸化物層の初期状態における抵抗値をＲ０、書き込み状態における抵抗値をＲＬ、消去状態における抵抗値をＲＨ、第１の抵抗値をＲ１、第２の抵抗値をＲ２とし、第１の初期電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩｂＲＨ、第２の初期電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩｂＲＬ、書き込み電圧パルス印加時に金属酸化物を流れる電流の最大値をＩＲＬ、消去電圧パルス印加時に金属酸化物を流れる電流の最大値をＩＲＨとした場合に、Ｒ０＞Ｒ１≧ＲＨ＞Ｒ２≧ＲＬであり、｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜且つ｜ＩｂＲＨ｜＞｜ＩＲＨ｜を満たしてもよい。
上記不揮発性記憶装置において、前記書き込み電圧パルス印加時に前記金属酸化物層を流れる電流の最大値ＩＲＬが、｜ＩＲＬ｜＞｜ＩｂＲＬ｜×１．１８を満たしてもよい。
上記不揮発性記憶装置において、金属酸化物が、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物の何れかであってもよい。
上記不揮発性記憶装置において、第１の酸化物領域が、ＴａＯｘ（但し、０．８≦ｘ≦１．９）で表される組成を有する酸化物を含んでおり、第２の酸化物領域が、ＴａＯｙ（但し、２．１≦ｙ≦２．５）で表される組成を有する酸化物を含んでいてもよい。
上記不揮発性記憶装置において、電圧パルス印加回路が、書き込み電圧パルスの印加を繰り返し行った後にさらに書き込み電圧パルスを印加する場合に、既に印加された書き込み電圧パルス印加時に金属酸化物層を流れる電流の最大値より高い電流が流れる書き込み電圧パルスを印加するように構成されていてもよい。
上記不揮発性記憶装置において、書き込み電圧パルスが印加された後に金属酸化物の抵抗状態を検証する検証手段をさらに備え、電圧パルス印加回路が、検証手段による検証の結果書き込み状態を実現できていなかった場合に、書き込み電圧パルスの再印加を行うように構成されており、さらに、その再印加が複数回数実行された後に書き込み電圧パルスを印加する場合に、既に印加された書き込み電圧パルス印加時の金属酸化物層を流れる電流の最大値と比べて高い値の電流が流れるような書き込み電圧パルスを印加するように構成されていてもよい。
上記不揮発性記憶装置において、第１電極または第２電極に電気的に接続された電流制御素子をさらに備えていてもよい。この場合に、電流制御素子がトランジスタであってもよく、ダイオードであってもよい。
［抵抗変化素子の構成］
まず、実施の形態１の抵抗変化素子の構成の一例について説明する。
図１は、実施の形態１の抵抗変化素子の構成の一例を示す模式図である。図１に示すように、本実施の形態の抵抗変化素子１０は、基板１と、基板１の上に形成された第１電極２と、第１電極２の上に形成された金属酸化物層３と、金属酸化物層３の上に形成された第２電極４とを備えている。第１電極２及び第２電極４は、金属酸化物層３と電気的に接続されている。
なお、第１電極２は第２電極４と同等のサイズでもよく、また各電極２，４及び金属酸化物層３の配置は、上下逆に配置してもよいし、横向けに配置してもよい。
基板１は、例えばトランジスタ等の回路素子が形成されたシリコン基板により構成される。また、第１電極２及び第２電極４は、例えば、Ａｕ（金）、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｃｕ（銅）、Ｗ（タングステン）、及びＴａＮ（窒化タンタル）のうちの１つまたは複数の材料を用いて構成される。
金属酸化物層３は、第１タンタル酸化物層３ａと第２タンタル酸化物層３ｂとが積層されて構成されている。ここで、第２タンタル酸化物層３ｂの酸素含有率は、第１タンタル酸化物層３ａの酸素含有率よりも高くなっている。
第１タンタル酸化物層３ａの組成をＴａＯｘとした場合に、０＜ｘ＜２．５であり、且つ、第２タンタル酸化物層３ｂの組成をＴａＯｙとした場合に、ｘ＜ｙであればよい。また、０．８≦ｘ≦１．９であり、且つ、２．１≦ｙ≦２．５とした場合には、金属酸化物層３の抵抗値を安定して高速に変化させることができた。したがって、ｘ及びｙは上記の範囲内にあってもよい。
金属酸化物層３の厚みは、１μｍ以下であれば抵抗値の変化が認められるが、２００ｎｍ以下であってもよい。かかる構成では、パターニングプロセスとしてフォトリソグラフィ及びエッチングを使用する場合に、加工し易く、しかも金属酸化物層３の抵抗値を変化させるために必要となる電圧パルスの電圧値を低くすることができる。他方、電圧パルス印加時のブレイクダウン（絶縁破壊）をより確実に回避するという観点からは、金属酸化物層３の厚みは少なくとも５ｎｍ以上であってもよい。
また、第２タンタル酸化物層３ｂの厚みについては、初期抵抗値が高くなりすぎる可能性を低減し、安定した抵抗変化を得るという観点から、１ｎｍ以上８ｎｍ以下程度であってもよい。
上述したように構成される抵抗変化素子１０を動作させる場合、第１電極２及び第２電極４が、電源５の異なる端子に電気的に接続される。なお、抵抗変化素子１０は、保護抵抗６を介して電源５と電気的に接続されていてもよい。この電源５は、抵抗変化素子１０を駆動するための電気的パルス印加装置として、所定の極性、電圧及び時間幅の電気的パルス（電圧パルス）を、抵抗変化素子１０に印加することができるように構成されている。なお、保護抵抗６は、過電流による抵抗変化素子の破壊を防止するためのものである。本実施の形態１では、その抵抗値は例えば４．５ｋΩとする。そして電圧パルスは第１端子７及び第２端子８間に印加される。
なお、以下では、端子間に印加される電圧パルスの電圧は、第１端子７を基準にした第２端子８の電位で特定されるものとする。この時、第２端子８に正の電圧を印加したときの電流の極性を正とする。
［抵抗変化素子の製造方法］
次に、抵抗変化素子１０の製造方法の一例について説明する。
まず、基板１上に、スパッタリング法により、厚さ０．２μｍの第１電極２を形成する。その後、Ｔａターゲットをアルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、第１電極２の上にタンタル酸化物層を形成する。ここで、タンタル酸化物層における酸素含有率は、アルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
次に、上記のようにして形成されたタンタル酸化物層の最表面を酸化することによりその表面を改質する。あるいは、高濃度の酸素含有率を有するタンタル酸化物（例えばＴａ２Ｏ５）ターゲットを用いて、より酸素含有率の高い層をスパッタ法で形成する。これにより、先に形成されたタンタル酸化物層の表面に、当該タンタル酸化物層の酸化されなかった領域（第１領域）よりも酸素含有率の高い領域（第２領域）が形成される。
これらの第１領域及び第２領域が第１タンタル酸化物層３ａ及び第２タンタル酸化物層３ｂにそれぞれ相当し、このようにして形成された第１タンタル酸化物層３ａ及び第２タンタル酸化物層３ｂによって金属酸化物層３が構成されることになる。
次に、上記のようにして形成された金属酸化物層３の上に、スパッタリング法により、厚さ０．２μｍの第２電極４を形成することにより、抵抗変化素子１０が得られる。
なお、第１電極２及び第２電極４並びに金属酸化物層３の大きさ及び形状は、フォトマスク及びフォトリソグラフィによって調整することができる。本実施の形態では、第２電極４及び金属酸化物層３の大きさを０．５μｍ×０．５μｍ（面積０．２５μｍ２）とし、第１電極２と金属酸化物層３とが接する部分の大きさも０．５μｍ×０．５μｍ（面積０．２５μｍ２）とした。
また、本実施の形態では、第１タンタル酸化物層３ａの組成をＴａＯｘ（ｘ＝１．５４）とし、第２タンタル酸化物層３ｂの組成をＴａＯｙ（ｙ＝２．４７）としている。さらに、金属酸化物層３の厚みを５０ｎｍとし、第１タンタル酸化物層３ａの厚みを４５ｎｍ、第２タンタル酸化物層３ｂの厚みを５ｎｍとしている。
なお、このように、本実施の形態においてはｘ＝１．５４、ｙ＝２．４７であるが、ｘ及びｙの値はこれに限られるわけではない。０．８≦ｘ≦１．９であり、２．１≦ｙ≦２．５としてもよい。かかる構成でも、本実施の形態での抵抗変化特性と同様に、安定した抵抗変化を実現できる。
［抵抗変化素子の動作］
次に、上述した製造方法により得られた抵抗変化素子１０の動作について説明する。
以下では、金属酸化物層３の抵抗値が所定の高い値（例えば、３００ｋΩ）にある場合を高抵抗状態といい、同じく所定の低い値（例えば、１２ｋΩ）にある場合を低抵抗状態という。
電源５を用いて、負極性の電圧パルスである書き込み電圧パルスを第１端子７及び第２端子８間に印加することにより、金属酸化物層３の抵抗値が減少し、金属酸化物層３が高抵抗状態から低抵抗状態へ変化する。以下では、これを書き込み過程という。
他方、電源５を用いて、正極性の電圧パルスである消去電圧パルスを第１端子７及び第２端子８間に印加することにより、金属酸化物層３の抵抗値が増加し、金属酸化物層３が低抵抗状態から高抵抗状態へ変化する。以下では、これを消去過程という。
なお、金属酸化物層３が低抵抗状態にある場合に、書き込み電圧パルスと同極性である負極性の電圧パルスが第１端子７及び第２端子８間に印加されたとしても、金属酸化物層３は低抵抗状態のまま変化しない。同様にして、金属酸化物層３が高抵抗状態にある場合に、消去電圧パルスと同極性である正極性の電圧パルスが第１端子７及び第２端子８間に印加されたとしても、金属酸化物層３は高抵抗状態のまま変化しない。ただし、金属酸化物層３の抵抗値が初期抵抗値（ここでの「高抵抗状態」における抵抗値よりも高い値）である場合、後述するように、消去電圧パルスと同極性である正極性の電圧パルスを両端子間に印加することによって当該抵抗値は減少することになる。
上記の書き込み過程及び消去過程を繰り返すことにより、抵抗変化素子１０が動作する。なお、連続して同じ書き込み過程または消去過程を実行する所謂オーバーライト（上書き）が行われる場合もある。
本実施の形態では、第１回目の上記の書き込み過程の前に初期過程が実行される。ここで、初期過程とは、その後の書き込み過程及び消去過程において安定した抵抗変化動作を実現するための過程である。製造直後の抵抗変化素子１０は通常抵抗変化時の高抵抗状態より高い初期抵抗値を有し、その状態で通常動作時の書き込み電圧パルスまたは消去電圧パルスを印加しても抵抗変化は起こらない。この初期過程においては、正極性の電圧パルスである第１の初期電圧パルス（高抵抗化ブレイク）及び負極性の電圧パルスである第２の初期電圧パルス（低抵抗化ブレイク）の２種類の初期電圧パルスがこの順に第１端子７及び第２端子８間に印加される。ここで、第１の初期電圧パルスが印加された場合は金属酸化物層３の抵抗値が初期抵抗値から第１の抵抗値へ減少し、次に第２の初期電圧パルスが印加された場合は第１の抵抗値から第２の抵抗値へさらに減少し、以降、通常動作時の書き込み電圧パルスまたは消去電圧パルスを印加することにより抵抗変化素子１０は抵抗変化を起こす。一般的に、初期過程は、抵抗変化素子１０を製造した後に、まだ電圧が印加されたことのない初期状態の抵抗変化素子１０に対して行なわれる。
本実施の形態では、高抵抗化ブレイク時の第１の初期電圧パルスの電圧値をＶｂＲＨ、第１の初期電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩｂＲＨとし、低抵抗化ブレイク時の第２の初期電圧パルスの電圧値をＶｂＲＬ、第２の初期電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩｂＬＲとし、書き込み過程（低抵抗化）における書き込み電圧パルスの電圧値をＶＲＬ、書き込み電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩＬＲとし、消去過程（高抵抗化）における消去電圧パルスの電圧値をＶＲＨ、消去電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩＨＲとした場合に、｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜且つ｜ＩｂＲＨ｜＞｜ＩＲＨ｜を満たすようにする。この関係を満たすことにより、後述のとおり、安定した抵抗変化動作を実現することができる。
上述した実施の形態１の抵抗変化素子１０の動作をフローチャートに表すと図２の通りになる。まず、金属酸化物層３の抵抗値が初期抵抗値Ｒ０のとき、すなわち第１回目の書き込み過程が行われる前に、初期過程を実行する（Ｓ１０１）。この初期過程においては、まず、電圧値ＶｂＲＨの第１の初期電圧パルスを第１端子７及び第２端子８間に印加する（Ｓ１０１Ａ）。これにより、金属酸化物層３の抵抗値は、初期抵抗値Ｒ０から第１の抵抗値Ｒ１へ減少する。以下、このステップＳ１０１Ａの処理を「高抵抗化ブレイク処理」と称する。ここで、高抵抗化ブレイク処理とは、金属酸化物層３内にフィラメントの核を形成することで、後のフィラメント形成をスムーズに行うための処理であると考えられる。次に、電圧値ＶｂＲＬの第２の初期電圧パルスを第１端子７及び第２端子８間に印加する（Ｓ１０１Ｂ）。これにより、金属酸化物層３の抵抗値は、第１の抵抗値Ｒ１から第２の抵抗値Ｒ２へさらに減少する。以下、このステップＳ１０１Ｂの処理を「低抵抗化ブレイク処理」と称する。ここで、低抵抗化ブレイク処理とは、金属酸化物層３内に導電パスを有するフィラメントを形成するための処理であると考えられる。その後、高抵抗化電圧パルス（ここでは、一例として電圧値ＶＲＨとしたが、ＶＨＲより少し高めの電圧を印加する場合もある）を第１端子７及び第２端子８間に印加する（Ｓ１０１Ｃ）。これにより、金属酸化物層３の抵抗値は、第２の抵抗値Ｒ２から高抵抗値ＲＨへ増加する。以下、このステップＳ１０１Ｃの処理を「高抵抗化処理」と称する。ここで、高抵抗化処理とは、フィラメント内の酸素濃度を高くして抵抗値を上昇させることで、金属酸化物層３の抵抗値を高抵抗値ＲＨ（消去状態）とするための処理である。
上記の初期過程が終了した後、書き込み過程及び消去過程を繰り返すステップＳ１０２を実行する。具体的には、電圧値ＶＲＬの書き込み電圧パルスによる書き込み過程（Ｓ１０２Ａ）と、電圧値ＶＲＨの消去電圧パルスによる消去過程（Ｓ１０２Ｂ）とを繰り返す。ここで、ステップＳ１０２Ａを実行したときには、金属酸化物層３の抵抗値が高抵抗値ＲＨから低抵抗値ＲＬへ変化し、ステップＳ１０２Ｂを実行したときには、金属酸化物層３の抵抗値が低抵抗値ＲＬから高抵抗値ＲＨへ変化する。
上述した初期抵抗値Ｒ０、第１の抵抗値Ｒ１、第２の抵抗値Ｒ２、高抵抗値ＲＨ、及び低抵抗値ＲＬは、Ｒ０＞Ｒ１≧ＲＨ＞Ｒ２≧ＲＬの関係を満たしている。すなわち、初期過程においては、金属酸化物層３の抵抗値を、初期抵抗値Ｒ０から、高抵抗値ＲＨ以上の値である第１の抵抗値Ｒ１へ変化させる。その後、第１の抵抗値Ｒ１から、高抵抗値ＲＨより小さく低抵抗値ＲＬ以上の値である第２の抵抗値Ｒ２へ変化させることになる。
図３は、実施の形態１の抵抗変化素子１０を動作させる回路の構成の一例及び当該抵抗変化素子１０にデータを書き込む場合における動作例を示す図である。図３に示すように、この回路は、抵抗変化素子１０と、第２端子８及び第１端子７とを備えている。抵抗変化素子１０の第２電極４は第２端子８に電気的に接続されており、第１電極２は第１端子７に電気的に接続されている。また、抵抗変化素子１０の第１電極２と第１端子７との間にはトランジスタ１３が設けられている。このトランジスタは抵抗素子を選択するスイッチング素子及び保護抵抗の役割を担っている。このトランジスタ１３にゲート電圧Ｖｇが印加されることにより、抵抗変化素子１０にトランジスタ１３を介して所定の電圧パルスが供給される。
図４Ａは、実施の形態１の抵抗変化素子１０にデータを書き込む場合（書き込み過程）及び消去する場合（消去過程）並びに第１回目の書き込み過程の前に行われる初期過程における金属酸化物層３の抵抗値の変化を示す図である。なお、これらの書き込み過程及び消去過程並びに初期過程においては、図４Ａに示すように、正極性の電圧パルス印加時は、第１端子７を基準にして、第２端子８に所定の正電圧パルスが供給され、負極性の電圧パルス印加時は、第２端子８を基準にして、第１端子７に所定の正電圧パルスが供給される。
抵抗変化素子１０が初期状態にある場合（金属酸化物層３の抵抗値が初期抵抗値Ｒ０の場合）に、正極性の第１の初期電圧パルス（電圧値ＶｂＲＨ）が第２端子８、第１端子７間に供給されると、図４Ａに示すように、金属酸化物層３の抵抗値は初期抵抗値Ｒ０から第１の抵抗値Ｒ１へと減少する（高抵抗化ブレイク処理）。この高抵抗化ブレイク処理での金属酸化物層を流れる電流の最大値はＩｂＲＨとなる。次に、負極性の第２の初期電圧パルス（電圧値ＶｂＲＬ）が第２端子８、第１端子７間に供給されると、金属酸化物層３の抵抗値は第１の抵抗値Ｒ１から第２の抵抗値Ｒ２へとさらに減少する（低抵抗化ブレイク処理）。この低抵抗化ブレイク処理での金属酸化物層を流れる電流の最大値はＩｂＬＨとなる。その後、正極性の消去電圧パルス（電圧値ＶＲＨ）が第２端子８、第１端子７間に供給されると、金属酸化物層３の抵抗値は第２の抵抗値Ｒ２から高抵抗値ＲＨへと増加する（高抵抗化処理）。以上により初期過程が終了する。
上記の初期過程終了後、負極性の書き込み電圧パルス（電圧値ＶＲＬ）が第２端子８、第１端子７間に供給されると、図４Ａに示すように、金属酸化物層３の抵抗値は、高抵抗値ＲＨから低抵抗値ＲＬへと減少する（第１回目の書き込み）。これにより、「１」を表す１ビットデータが書き込まれたことになる。この書き込み時に金属酸化物層を流れる電流の最大値はＩＬＲとなる。次に、正極性の消去電圧パルス（電圧値ＶＲＨ）が第２端子８、第１端子７間に供給されると、金属酸化物層３の抵抗値が低抵抗値ＲＬから高抵抗値ＲＨへと増加する（第１回目の消去）。これにより、「０」を表す１ビットデータが書き込まれたことになる。この消去時に金属酸化物層を流れる電流の最大値はＩＲＨとなる。
なお、金属酸化物層３の抵抗値は初期抵抗値Ｒ０が最も高く、高抵抗値ＲＨは低抵抗値ＲＬよりも高いことから、Ｒ０＞ＲＨ＞ＲＬの関係が成立することになる。また、本実施の形態においては、初期過程における第１の抵抗値Ｒ１が高抵抗値ＲＨ以上となり、また、第２の抵抗値Ｒ２が低抵抗値ＲＬ以上となるため、Ｒ０＞Ｒ１≧ＲＨ＞Ｒ２≧ＲＬの関係が成立することになる。
その後、金属酸化物層３の抵抗値が高抵抗値ＲＨである場合において、負極性の書き込み電圧パルス（電圧値ＶＲＬ）が第２端子８に供給されると、金属酸化物層３の抵抗値が高抵抗値ＲＨから低抵抗値ＲＬへと変化する。他方、金属酸化物層３の抵抗値が低抵抗値ＲＬである場合において、正極性の消去電圧パルス（電圧値ＶＲＨ）が第２端子８に供給されると、金属酸化物層３の抵抗値は低抵抗値ＲＬから高抵抗値ＲＨへ変化する。
この回路においても、上述したとおり、｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜且つ｜ＩｂＲＨ｜＞｜ＩＲＨ｜を満たすような電圧パルスを第２端子８へ供給することにより、抵抗変化素子１０が安定して高速に動作するメモリとして機能することになる。
図５は、実施の形態１の抵抗変化素子１０を動作させる回路の構成の一例であって、当該抵抗変化素子１０に書き込まれたデータを読み出す場合における動作例を示す図である。図５に示すように、データの読み出しを行う場合には、第１端子７を基準に、第２端子８に読み出し電圧が供給される。この読み出し電圧は、抵抗変化素子１０に供給されてもその抵抗を変化させない程度の値であり、第１電極２及び接地点を基準に特定される。
図６は、データの読み出しの際に、実施の形態１の抵抗変化素子１０を備える回路を流れる電流の電流値と金属酸化物層３の抵抗値との関係を示す図である。第２端子８に読み出し電圧が供給されると、金属酸化物層３の抵抗値に応じた電流が回路を流れる。すなわち、図６に示すように、金属酸化物層３が低抵抗値ＲＬである場合は電流値Ｉａの電流が回路を流れ、高抵抗値ＲＨである場合は電流値Ｉｂの電流が回路を流れる。
図５に示すように第１端子７が接地され、読み出し電圧が第２端子８に供給された場合に、第２端子８と第１端子７との間に流れる電流の電流値を検出することにより、金属酸化物層３の抵抗値が高低の何れであるのかを判別する。具体的には、検出した電流値がＩａであれば、金属酸化物層３の抵抗値が低抵抗値ＲＬであると判別する。その結果、抵抗変化素子１０に書き込まれたデータが「１」であることが分かる。他方、検出した電流値がＩｂであれば、金属酸化物層３の抵抗値が高抵抗値ＲＨであると判別する。その結果、抵抗変化素子１０に書き込まれたデータが「０」であることが分かる。このようにして、抵抗変化素子１０に書き込まれたデータの読み出しが行われる。
本実施の形態の抵抗変化素子１０は、電源を切ったとしても抵抗値が変化しない。そのため、この抵抗変化素子１０を用いることにより、不揮発性記憶装置を実現することができる。
図７は、図１に示した実施の形態１の抵抗変化素子１０に保護抵抗６を介して与える電圧パルスの電圧値を変化させた場合における金属酸化物層３の抵抗値の変化の一例を示すグラフである。
図７において「○」で示すように、電圧パルスの電圧値が０からＶｂＲＨ０に至るまでの間、金属酸化物層３の抵抗値は初期抵抗値Ｒ０を維持したままであり、ＶｂＲＨ０になったときに急激に減少し、ＶｂＲＨのときに第１の抵抗値Ｒ１となる。この抵抗値のＲ０からＲ１への減少は、金属酸化物層３内に導電パスを有するフィラメントの核が形成されることによると推察している。その後ＶｂＲＨから０Ｖまで電圧パルスの電圧値を下げても金属酸化物層３の抵抗値はほぼＲ１に維持される。
次に図７において「●」で示すように、電圧パルスの電圧値が０ＶからＶｂＲＬ０に至るまでの間、金属酸化物層３の抵抗値は第１の抵抗値Ｒ１近傍の値を維持する。そして、ＶｂＲＬ０になったときに急激に減少し、ＶｂＲＬのときに第２の抵抗値Ｒ２となる。この抵抗値のＲ１からＲ２への減少は、金属酸化物層３内に導電パスを有するフィラメントが形成されることによると推察している。
その後、電圧パルスの電圧値がＶＲＨ０に至るまでの間、金属酸化物層３の抵抗値は第２の抵抗値Ｒ２近傍の値を維持する。そして、ＶＲＨ０になったときに急激に増加し、ＶＲＨのときに高抵抗値ＲＨとなる。この抵抗値のＲ２からＲＨへの増加は、金属酸化物層３内のフィラメント中の酸素濃度が高くなり、導電パス数が減少したことによると推察している。その後、電圧パルスの電圧値が０Ｖ程度に至るまでの間、金属酸化物層３の抵抗値は高抵抗値ＲＨ近傍の値を維持する。
次に図７において「△」で示すように、電圧パルスの電圧値が０ＶからＶＲＬ０に至るまでの間、金属酸化物層３の抵抗値は高抵抗値ＲＨ近傍の値を維持する。そして、ＶＲＬ０になったときに急激に減少し、ＶＲＬに至るまでの間、金属酸化物層３の抵抗値は低抵抗値ＲＬの値をほぼ維持する。その後、電圧パルスの電圧値がＶＲＨ０に至るまでの間、金属酸化物層３の抵抗値は低抵抗値ＲＬ近傍の値を維持する。そして、ＶＲＨ０になったときに急激に増加し、ＶＲＨのときに高抵抗値ＲＨとなる。これ以降、金属酸化物層３の抵抗値が低抵抗値ＲＬ及び高抵抗値ＲＨをとる状態が繰り返されることになる。
本実施の形態では、金属酸化物層３の抵抗値を図７における第１の抵抗値Ｒ１へ変化させるために第１の初期電圧パルス（電圧値ＶｂＲＨ）を、同じく第２の抵抗値Ｒ２へ変化させるために第２の初期電圧パルス（電圧値ＶｂＲＬ）を、同じく高抵抗値ＲＨへ変化させるために消去電圧パルス（電圧値ＶＲＨ）を、同じく低抵抗値ＲＬへ変化させるために書き込み電圧パルス（電圧値ＶＲＬ）を、抵抗変化素子１０に対してそれぞれ供給する。
その時、第１の初期電圧パルス印加時に金属酸化物層を流れる電流の最大値（抵抗値がＲ１になる電流値）をＩｂＲＨ、第２の初期電圧パルス印加時に金属酸化物層を流れる電流の最大値（抵抗値がＲ２になる電流値）をＩｂＬＲ、消去電圧パルス印加時に金属酸化物層を流れる電流の最大値（抵抗値がＲＨになる電流値）をＩＨＲ、書き込み電圧パルス印加時に金属酸化物層を流れる電流の最大値（抵抗値がＲＬになる電流値）をＩＬＲとすると、各金属酸化物層を流れる電流の最大値は、｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜且つ｜ＩｂＲＨ｜＞｜ＩＲＨ｜を満たすように設定される。以下、この関係を満たすことにより安定した抵抗変化動作が実現可能であることについて説明する。
［各電圧パルスの電圧値の関係］
抵抗変化素子において抵抗変化動作が相当回数繰り返し実行された後、さらに書き込み電圧パルス又は消去電圧パルスによりデータの書き込みを行った場合、書き込み後の抵抗変化素子の抵抗値が、高抵抗値又は低抵抗値として当初設定されていた値から乖離する現象が起きることがある。これ以降ではこの現象を「抵抗値の変動」と称する。この抵抗値の変動の程度は、次に説明する抵抗変動率で表すことができる。
図８は、抵抗変動率の概念を説明するためのグラフである。このグラフには、書き込み電圧パルスにより低抵抗状態となった抵抗変化素子に対して読出電圧が印加された場合に検出される電流値の変化が示されており、縦軸は当該電流値を、横軸は読み出し回数をそれぞれ示している。
なお、上記は１回の書き込みを行った後に、複数回の読み出しを連続して行った場合であるが、１回の書き込みと１回の読み出しとをセットにして、該セットを複数回繰り返した場合でも、読み出される抵抗値は、当初設定されていた値から乖離する現象が起こる。また、この時の乖離の程度（変動の幅）は、１回の書き込みを行った後に、複数回の読み出しを連続して行った場合と同様であった。
図８におけるＲＬｓｅｔは、抵抗変化素子の抵抗値が低抵抗値ＲＬとして当初設定されていた抵抗値（すなわち、第１回目の書き込み後の抵抗変化素子の抵抗値）を示し、その時読み出し時に検出される電流値をＩｒｌ０とする。ＲＬｍａｘは抵抗変化素子が低抵抗状態にある場合において最大の抵抗値を示し、その時読み出し時に検出される電流値をＩｒｌ２とする。ＲＬｍｉｎは抵抗変化素子が低抵抗状態にある場合において最小の抵抗値を示し、その時読み出し時に検出される電流値をＩｒｌ１とする。これらのＲＬｓｅｔ、ＲＬｍａｘ及びＲＬｍｉｎを用いると、低抵抗状態における抵抗の変動率（ＲＬ変動率）は、以下の式１で表すことができる。
ＲＬ変動率（％）＝（ＲＬｍａｘ−ＲＬｍｉｎ）／ＲＬｓｅｔ×１００ …式１
なお、高抵抗状態における抵抗変動率についても、上記のＲＬ変動率と同様にして定義することができる。
次に、このＲＬ変動率を用いて、第１及び第２の初期電圧パルス印加時に金属酸化物層を流れる電流の最大値、書き込み電圧パルス、並びに消去電圧パルス印加時に金属酸化物層を流れる電流の最大値の関係について説明する。
図９（ａ）及び（ｂ）は、初期過程において、ＶｂＲＨ＝＋３．３Ｖ（ＩｂＲＨ＝４５０μＡ）で高抵抗化ブレイク処理を行い、ＶｂＲＬ＝−１．８Ｖ（ＩｂＲＬ＝−１５０μＡ）で低抵抗化ブレイク処理を行い、ＶＲＨ＝＋２．４Ｖ（ＩＲＨ=１８０μＡ）で高抵抗化処理を行った抵抗変化素子において、書き込み電圧パルス（ＶＲＬ）及び消去電圧パルス（ＶＲＬＨ）を変えることで、書き込み時及び消去時に金属酸化物層を流れる電流の最大値（ＩＲＬ及びＩＲＨ）を変えた駆動条件におけるＲＬ変動率の評価結果を示す図である。図９（ａ）では、記号「○」はＲＬ変動率が５％以下であることを表し、記号「×」はＲＬ変動率が５％を超える場合を表している。なお、図９（ａ）における「初期」の欄には書き込み回数が０回目から１００回目までにおけるＲＬ変動率の評価が、「１Ｅ５サイクル後」の欄には書き込み回数が１０５回目から１０５＋１００回目までにおけるＲＬ変動率の評価がそれぞれ示されている。ちなみに１Ｅ５サイクルとは１０５サイクルのことである。
図９（ａ）に示すとおり、初期においては、ＩＲＬ＝−７５μＡ及びＩＲＬ＝−１１０μＡの場合のみ「×」であり、ＩＲＬが絶対値でそれよりも大きな値になれば「○」となっている。これに対し、１Ｅ５サイクル後では、ＩＲＬ＝−７５μＡ及びＩＲＬ＝−１１０μＡに加えて、ＩＲＬ＝−１５０μＡ及びＩＲＬ＝−１７０μＡ（＝１．１３×ＩｂＲＬ）の場合も「×」となっている。上記の結果をＶＲＬとＲＬ変動率との関係としてグラフで示したのが図９（ｂ）である。
図１０（ａ）は、ＶＲＬ＝−１．８Ｖ（ＩＲＬ＝−１５０μＡ）の場合におけるＲＬ変動率とセットＲＬ電流値との関係を示すグラフである。また、図１０（ｂ）は、ＶＬＲ＝−２．０Ｖ（ＩＲＬ＝−１９０μＡ）の場合におけるＲＬ変動率とセットＲＬ電流値との関係を示すグラフである。ここで、セットＲＬ電流値とは２５ビットの素子に対して書き込みを行ったときの読み出し電流値を示している。なお、初期過程における各電圧パルスの電圧値は図９（ａ）及び（ｂ）の場合と同様である。
図１０（ａ）に示すように、ＶＲＬ＝−１．８Ｖ（ＩＲＬ＝−１５０μＡ）では、セットＲＬ電流値によってはＲＬ変動率が１０％を超える場合もある等、ほとんどすべてのセットＲＬ電流値においてＲＬ変動率が高くなっている。これに対し、図１０（ｂ）に示すように、ＶＬＲ＝−２．０Ｖ（ＩＲＬ＝−１９０μＡ）では、何れのセットＲＬ電流値の場合でもＬＲ変動率が５％以下の低い値となっている。
上記の図９（ａ）及び（ｂ）並びに図１０（ａ）及び（ｂ）より、安定した抵抗変化動作を実現するためには、｜ＩｂＲＬ｜＝１５０μＡである場合は｜ＩＲＬ｜＞１５０μＡであることが必要であり、さらに書き換え回数が増加した場合やビットばらつきを含めての安定した抵抗変化動作を実現するためには｜ＩｂＲＬ｜＝１５０μＡである場合は｜ＩＲＬ｜≧１９０μＡ（＝｜１．２７×ＩｂＲＬ｜）としてもよいことが確認できる。
図１１は、初期過程において、ＶｂＲＨ＝＋３．３Ｖ（ＩｂＲＨ＝４５０μＡ）で高抵抗化ブレイク処理を行い、ＶｂＲＬ＝−２．４Ｖ（ＩｂＲＬ＝−２７０μＡ）で低抵抗化ブレイク処理を行い、ＶＲＨ＝＋３．０Ｖ（ＩＨＲ=３００μＡ）で高抵抗化処理を行った抵抗変化素子において、書き込み電圧パルス（ＶＲＬ）及び消去電圧パルス（ＶＲＬＨ）を変えることで、書き込み時及び消去時に金属酸化物層を流れる電流の最大値（ＩＲＬ及びＩＲＨ）を変えた駆動条件におけるＲＬ変動率の評価結果を示す図である。図１１に示すとおり、初期においては、ＶＲＬ＝−１．４Ｖ（ＩＲＬ＝−７５μＡ）からＶＲＬ＝−２．２Ｖ（ＩＲＬ＝−２３０μＡ）までの場合に「×」であり、ＶＲＬが絶対値でそれよりも大きな値になれば「○」となっている。これに対し、１Ｅ５サイクル後では、ＶＲＬ＝−１．４Ｖ（ＩＲＬ＝−７５μＡ）からＶＲＬ＝−２．５Ｖ（ＩＬＲ＝−３００μＡ＝１．１１×ＩｂＲＬ）までの場合に「×」であり、ＶＲＬ＝−２．６Ｖ（ＩＬＲ＝−３３０μＡ＝１．２２×ＩｂＲＬ）以上の値になれば「○」となっている。これらの実験結果及び追加実験の結果、書き換え回数が増加した場合やビットばらつきを含めての安定した抵抗変化動作を実現するためには、ＩＬＲの絶対値が、｜ＩｂＲＬ｜×１．１８（＝１．１３と１．２２との中間値）より大きな値になれば「○」になることがわかった。
以上より、｜ＩＲＬ｜＞｜ＩｂＲＬ｜の関係を満たすことにより、安定した抵抗変化動作が実現され、さらに書き換え回数が増加した場合やビットばらつきを含めての安定した抵抗変化動作を実現するためには｜ＩＲＬ｜≧｜ＩｂＲＬ｜×１．１８の関係を満たしてもよいことがわかる。
上記のような関係が成立するメカニズムとしては、以下のようなものが考えられる。すなわち、抵抗変化が生じる領域（フィラメント）の大きさは、ブレイク電圧に依存する。すなわち、ブレイク電圧が大きいとフィラメント径は大きくなり、ブレイク電圧が小さいとフィラメント径は小さくなる。フィラメントには欠陥があり、ブレイク後に抵抗変化素子に電圧が印加されると、該欠陥に酸素が入ったり該欠陥から酸素が出たりして抵抗値が変化する。フィラメント径のサイズが同じ場合には、ブレイク後に抵抗変化のために印加される電圧が小さいと、フィラメント中に生じる欠陥の密度が、低抵抗状態では小さくなり、高抵抗状態では大きくなる。低抵抗状態では、欠陥が線状に並ぶことで導電パスが形成され、抵抗値が小さくなるが、欠陥の密度が小さいと、少数の欠陥が消滅することで容易に導電パスが不存在になりやすく、抵抗値が上昇しやすい。低抵抗状態の抵抗値の変動は、かかるメカニズムで生じると考えられる。したがって、フィラメント径のサイズが同じ場合には、ブレイク後に抵抗変化のために印加される電圧が大きいほど、フィラメント中に生じる欠陥の密度が、低抵抗状態では大きくなり、少数の欠陥が消滅しても導電パスが不存在となりにくく、低抵抗状態の抵抗値が変化しにくい。よって、抵抗変化のために印加される電圧をブレイク電圧よりも大きくすることで、抵抗値が変動する可能性を低減できる。
さらに、特許文献３（国際公開第２０１０／０３８４４２号）、特許文献４（国際公開第２０１０／０２１１３４号）、特許文献５（特開２０１１−２３３２１１号公報）等によれば、低抵抗化電圧よりも絶対値の大きな電圧を印加しなければ、高抵抗化させることができないことは周知である。すなわち、高抵抗化電圧（消去電圧：ＶＲＨ）の絶対値は、低抵抗化電圧（書き込み電圧：ＶＲＬ）に依存して変動する。よって、ＶＲＬの絶対値で条件を設定すれば、ＶＲＨについてはＶＲＬに依拠して決定されうる。
また、消去電圧パルス印加時に金属酸化物を流れる電流の最大値（ＩＲＨ）は、低抵抗状態から高抵抗状態に変化し始めた時の電流値、あるいは、高抵抗状態に変化した後の電流値のいずれかとなる。いずれが最大値となるかは消去電圧の大きさにより異なる。低抵抗状態から高抵抗状態に変化し始める電流値はＩＲＬと等しいか、ＩＲＬよりも若干大きくなる。高抵抗状態に変化した後の電流値は、消去電圧印加時に流れる電流値である。周知のように、素子の電流電圧特性（Ｉ−Ｖ特性）は、一般に、非線形である。消去電圧は読み出し電圧よりも大きい。よって、高抵抗状態の素子でも、消去電圧が印加されることにより、比較的大きな電流が流れうる。以上の検討によれば、｜ＶＲＨ｜＞｜ＶＲＬ｜であれば｜ＩＲＨ｜≧｜ＩＲＬ｜となる。よって、ＩＲＬの絶対値で条件を設定すれば、ＩＲＨについてはＩＲＬに依拠して決定されうる。
本実施の形態１において、｜ＩＲＬ｜≧｜ＩｂＲＨ｜の場合においては、抵抗素子が高抵抗化しにくくなりＲＨ電流値が安定しないといった不良が発生しうる。また｜ＩＲＨ｜≧｜ＩｂＲＨ｜の場合においては、抵抗変化素子が低抵抗化しにくくなりＬＲ電流値が安定しないといった不良が発生しうる。したがって、｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜且つ｜ＩｂＲＨ｜＞｜ＩＲＨ｜の関係を満たすことにより、安定した抵抗変化動作が実現可能である。さらに、｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜×１．１８、且つ｜ＩｂＲＨ｜＞｜ＩＲＨ｜の関係を満たすことにより、書き換え回数が増加した場合やビットばらつきを含めても安定した抵抗変化動作が実現できる。
［動作変形例１］
本実施の形態１では、第１回目の書き込み過程の前の初期過程として、正極性の電圧パルスである第１の初期電圧パルス（高抵抗化ブレイク）及び負極性の電圧パルスである第２の初期電圧パルス（低抵抗化ブレイク）の２種類の初期電圧パルスをこの順に第１端子７及び第２端子８間に印加する例を示した。本変形例では、例えば第２タンタル酸化物層３ｂの厚みが薄い場合等において、初期過程において正極性の電圧パルスを印加せず、負極性の電圧パルスを初期電圧パルスとして印加する（低抵抗化ブレイク処理）。また、初期過程においては、負極性の初期電圧パルスを印加した後に、高抵抗化処理を行なってもよい。そのような場合は、初期電圧パルスの電圧値をＶｂＲＬ、初期電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩｂＬＲとし、書き込み過程（低抵抗化）における書き込み電圧パルスの電圧値をＶＲＬ、書き込み電圧パルス印加時に金属酸化物層を流れる電流の最大値をＩＬＲとした場合に、｜ＩＲＬ｜＞｜ＩｂＲＬ｜を満たすようにしてもよい。そして、この関係を満たすことにより安定した抵抗変化動作を実現することができる。本動作変形例１は、上記実施の形態１に比べて、正極性の電圧パルス（高抵抗化ブレイク）を印加する処理を省略できるため、初期過程を簡略化できる。
図４Ｂは、実施の形態１の動作変形例１の抵抗変化素子１０にデータを書き込む場合（書き込み過程）及び消去する場合（消去過程）並びに第１回目の書き込み過程の前に行われる初期過程における金属酸化物層３の抵抗値の変化を示す図である。なお、これらの書き込み過程及び消去過程並びに初期過程においては、図４Ｂに示すように、正極性の電圧パルス印加時は、第１端子７を基準にして、第２端子８に所定の正電圧パルスが供給され、負極性の電圧パルス印加時は、第２端子８を基準にして、第１端子７に所定の正電圧パルスが供給される。
抵抗変化素子１０が初期状態にある場合（金属酸化物層３の抵抗値が初期抵抗値Ｒ０の場合）に、負極性の初期電圧パルス（電圧値ＶｂＲＬ）が第２端子８、第１端子７間に供給されると、図４Ｂに示すように、金属酸化物層３の抵抗値は初期抵抗値Ｒ０から他の抵抗値（以下、第２の抵抗値と呼ぶ）Ｒ２へとさらに減少する（低抵抗化ブレイク処理）。この低抵抗化ブレイク処理での金属酸化物層を流れる電流の最大値はＩｂＲＬとなる。その後、正極性の消去電圧パルス（電圧値ＶＲＨ）が第２端子８、第１端子７間に供給されると、金属酸化物層３の抵抗値は第２の抵抗値Ｒ２から高抵抗値ＲＨへと増加する（高抵抗化処理）。以上により初期過程が終了する。
上記の初期過程終了後、負極性の書き込み電圧パルス（電圧値ＶＲＬ）が第２端子８、第１端子７間に供給されると、図４Ｂに示すように、金属酸化物層３の抵抗値は、高抵抗値ＲＨから低抵抗値ＲＬへと減少する（第１回目の書き込み）。これにより、「１」を表す１ビットデータが書き込まれたことになる。この書き込み時に金属酸化物層を流れる電流の最大値はＩＬＲとなる。次に、正極性の消去電圧パルス（電圧値ＶＲＨ）が第２端子８、第１端子７間に供給されると、金属酸化物層３の抵抗値が低抵抗値ＲＬから高抵抗値ＲＨへと増加する（第１回目の消去）。これにより、「０」を表す１ビットデータが書き込まれたことになる。この消去時に金属酸化物層を流れる電流の最大値はＩＲＨとなる。
なお、金属酸化物層３の抵抗値は初期抵抗値Ｒ０が最も高く、高抵抗値ＲＨは低抵抗値ＲＬよりも高いことから、Ｒ０＞ＲＨ＞ＲＬの関係が成立することになる。また、本実施の形態においては、第２の抵抗値Ｒ２が低抵抗値ＲＬ以上となるため、Ｒ０＞ＲＨ＞Ｒ２≧ＲＬの関係が成立することになる。
その後、金属酸化物層３の抵抗値が高抵抗値ＲＨである場合において、負極性の書き込み電圧パルス（電圧値ＶＲＬ）が第２端子８に供給されると、金属酸化物層３の抵抗値が高抵抗値ＲＨから低抵抗値ＲＬへと変化する。他方、金属酸化物層３の抵抗値が低抵抗値ＲＬである場合において、正極性の消去電圧パルス（電圧値ＶＲＨ）が第２端子８に供給されると、金属酸化物層３の抵抗値は低抵抗値ＲＬから高抵抗値ＲＨへ変化する。
この回路においても、上述したとおり、｜ＩＲＬ｜＞｜ＩｂＲＬ｜を満たすような電圧パルスを第２端子８へ供給することにより、抵抗変化素子１０が安定して高速に動作するメモリとして機能することになる。
［動作変形例２］
上述した本実施の形態の抵抗変化素子の動作では、書き込み電圧パルスの電圧値ＶＲＬは一定の値であったが、｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜の範囲内で適宜変更するようにしてもよい。以下では、書き込み回数の増加に伴ってＶＲＬを増加させ、ＩＲＬを増加させる動作例について説明する。
まず、上述したようにＩＲＬを増加させることの効果について説明する。図１２（ａ）は、書き込み回数が０回目から１００回目までにおけるＲＬ変動率とセットＲＬ電流値との関係を示すグラフであり、図１２（ｂ）乃至（ｄ）は、１Ｅ５回サイクル後（書き込み回数が１０５回目から１０５＋１００回目まで）におけるＲＬ変動率とセットＲＬ電流値との関係を示すグラフである。なお、図１２（ａ）及び（ｂ）はＶＲＬ＝−１．８Ｖ（ＩＲＬ＝−１５０μＡ）の場合のグラフであり、図１２（ｃ）及び（ｄ）はそれぞれＶＲＬ＝−２．０Ｖ（ＩＲＬ＝−１９０μＡ）及びＶＲＬ＝−２．２Ｖ（ＩＲＬ＝−２３０μＡ）の場合のグラフである。
図１２（ａ）及び（ｂ）を比較すると分かるように、書き込み回数が０〜１００回目までは何れのセットＲＬ電流値においてもＲＬ変動率が１０％以下と低いのに対し、１Ｅ５回サイクル後ではＲＬ変動率が急激に増大している。また、図１２（ｂ）乃至（ｄ）を比較すると、ＶＲＬ＝−２．０Ｖ（ＩＲＬ＝−１９０μＡ）の場合はＶＲＬ＝−１．８Ｖ（ＩＲＬ＝−１５０μＡ）の場合よりもＲＬ変動率は低い値となり、ＶＲＬ＝−２．２Ｖ（ＩＲＬ＝−２３０μＡ）の場合はＶＲＬ＝−２．０Ｖ（ＩＲＬ＝−１９０μＡ）の場合よりもさらにＲＬ変動率が低い値となっていることが分かる。
このように、書き込み回数が相当程度を超えた場合はＲＬ変動率が増大し、その場合にＩＲＬをより高くすることによりＲＬ変動率を低減させることが可能になる。したがって、書き込みが繰り返し実行された後に、｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜の範囲内でＩＲＬを高くすることにより、良好なエンデュランス特性を実現することができる。
上記の動作はベリファイ動作と関連付けることができる。ここで、ベリファイ動作とは、抵抗変化素子に対してデータの書き込みを行った場合に、その抵抗変化素子が保持しているデータを確認のために読み出し、その読み出されたデータと書き込まれたデータとを比較して、両者が異なる場合に再度書き込みを行う動作をいう。ＲＬ変動率が高くなった場合、読み出しデータと書き込みデータの不一致が生じやすくなるため、ベリファイ動作の回数が増大すると考えられる。そこで、ベリファイ動作の回数について閾値（例えば１００等）を予め設定しておき、実際のベリファイ動作の回数がその閾値を超えた場合に、それ以降で実行される書き込み過程においてＶＲＬをより高い値に設定する。これにより、良好なエンデュランス特性を実現することができる。
なお、上述したとおり｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜の範囲内でＩＲＬを高くすると良好なエンデュランス特性を得ることができる。他方、省電力化を図るという観点からは、可能な限りＩＲＬを低い値に抑えてもよい。
（実施の形態２）
実施の形態２は、実施の形態１において説明した抵抗変化素子を用いて構成される、１トランジスタ／１不揮発性記憶部型（１Ｔ１Ｒ型）の不揮発性記憶装置である。以下、この不揮発性記憶装置の構成及び動作について説明する。
［不揮発性記憶装置の構成及び動作］
図１３は、実施の形態２の不揮発性記憶装置の構成の一例を示すブロック図である。図１３に示すように、１Ｔ１Ｒ型の不揮発性記憶装置１００は、半導体基板上にメモリ本体部１０１を備えており、このメモリ本体部１０１は、抵抗変化素子及びアクセストランジスタ（電流制御素子）を具備するメモリアレイ１０２と、電圧印加回路とを備える。電圧印加回路は、例えば、行選択回路／ドライバ１０３と、列選択回路１０４と、情報の書き込みを行うための書込み回路１０５と、選択ビット線に流れる電流量を検出し、２値のデータのうちの何れのデータが記憶されているかの判定を行うセンスアンプ１０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路１０７と、を具備している。
また、不揮発性記憶装置１００は、セルプレート電源（ＶＣＰ電源）１０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路１０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部１０１の動作を制御する制御回路１１０とをさらに備えている。
メモリアレイ１０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してそれぞれ設けられた複数のアクセストランジスタＴ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３１，Ｔ３２，Ｔ３３，…（以下、「アクセストランジスタＴ１１，Ｔ１２，…」と表す）と、アクセストランジスタＴ１１，Ｔ１２，…と１対１に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）とを備えている。ここで、メモリセルＭ１１１，Ｍ１１２，…は、実施の形態１の抵抗変化素子１０に相当する。
また、メモリアレイ１０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２，…に平行して配列されている複数のプレート線ＰＬ０，ＰＬ１，ＰＬ２，…を備えている。
アクセストランジスタＴ１１，Ｔ１２，Ｔ１３，…のドレインはビット線ＢＬ０に、アクセストランジスタＴ２１，Ｔ２２，Ｔ２３，…のドレインはビット線ＢＬ１に、アクセストランジスタＴ３１，Ｔ３２，Ｔ３３，…のドレインはビット線ＢＬ２に、それぞれ接続されている。
また、アクセストランジスタＴ１１，Ｔ２１，Ｔ３１，…のゲートはワード線ＷＬ０に、アクセストランジスタＴ１２，Ｔ２２，Ｔ３２，…のゲートはワード線ＷＬ１に、アクセストランジスタＴ１３，Ｔ２３，Ｔ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。
さらに、アクセストランジスタＴ１１，Ｔ１２，…のソースはそれぞれ、メモリセルＭ１１１，Ｍ１１２，…と接続されている。
また、メモリセルＭ１１１，Ｍ１２１，Ｍ１３１，…はプレート線ＰＬ０に、メモリセルＭ１１２，Ｍ１２２，Ｍ１３２，…はプレート線ＰＬ１に、メモリセルＭ１１３，Ｍ１２３，Ｍ１３３，…はプレート線ＰＬ２に、それぞれ接続されている。
アドレス入力回路１０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ１０３へ出力するとともに、列アドレス信号を列選択回路１０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１１，Ｍ１１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
制御回路１１０は、初期過程（図２におけるステップＳ１０１）において、第１の初期電圧パルス、第２の初期電圧パルス及び消去電圧パルスを各メモリセルＭ１１１，Ｍ１１２，…に対してこの順に印加することを指示する書き込み信号を書込み回路１０５に対して出力する。書込み回路１０５は、この書き込み信号を受け取った場合、すべてのビット線ＢＬ０，ＢＬ１，ＢＬ２，…に対して第１の初期電圧パルス、第２の初期電圧パルス及び消去電圧パルスを印加することを指示する信号を列選択回路１０４に対して出力する。列選択回路１０４は、この信号を受け取った場合、すべてのビット線ＢＬ０，ＢＬ１，ＢＬ２，…に対して第１の初期電圧パルス、第２の初期電圧パルス及び消去電圧パルスを印加するこのとき、行選択回路／ドライバ１０３は、すべてのワード線ＷＬ０，ＷＬ１，ＷＬ２，…に対して、所定の電圧を印加する。
以上の動作の結果、初期過程が完了する。その後、制御回路１１０は、データの書き込み過程（図２におけるステップＳ１０２）においては、データ入出力回路１０７に入力された入力データＤｉｎに応じて、書き込み電圧パルス又は消去電圧パルスの印加を指示する書き込み信号を書込み回路１０５へ出力する。他方、データの読み出し過程において、制御回路１１０は、読み出し用電圧パルスの印加を指示する読み出し信号を列選択回路１０４へ出力する。
行選択回路／ドライバ１０３は、アドレス入力回路１０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
また、列選択回路１０４は、アドレス入力回路１０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み電圧パルス、消去電圧パルスまたは読み出し用電圧パルスを印加する。
書込み回路１０５は、制御回路１１０から出力された書き込み信号を受け取った場合、列選択回路１０４に対して選択されたビット線に対して書き込み電圧パルス又は消去電圧パルスの印加を指示する信号を出力する。
センスアンプ１０６は、情報の読み出し工程において、読み出し対象となる選択ビット線に流れる電流量を検出し、記憶されているデータを判別する。本実施の形態の場合、各メモリセルＭ１１１，Ｍ１１２，…の抵抗状態を高低の２つの状態とし、それらの各状態と各データとを対応させる。そのため、センスアンプ１０６は、選択されたメモリセルの抵抗変化層の抵抗状態が何れの状態にあるのかを判別し、それに応じて２値のデータのうち何れのデータが記憶されているのかを判定する。その結果得られた出力データＤＯは、データ入出力回路１０７を介して、外部回路へ出力される。
上記のように動作することにより、不揮発性記憶装置１００は、抵抗変動を抑制することができる。
（実施の形態３）
実施の形態３は、実施の形態１において説明した抵抗変化素子を用いて構成される、クロスポイント型の不揮発性記憶装置である。以下、この不揮発性記憶装置の構成及び動作について説明する。
［不揮発性記憶装置の構成及び動作］
図１４は、実施の形態３の不揮発性記憶装置の構成の一例を示すブロック図である。図１４に示すように、本実施の形態に係る不揮発性記憶装置２００は、半導体基板上にメモリ本体部２０１を備えており、このメモリ本体部２０１は、メモリアレイ２０２と、行選択回路／ドライバ２０３と、列選択回路／ドライバ２０４と、情報の書き込みを行うための書込み回路２０５と、選択ビット線に流れる電流量を検出し、４値のデータのうちの何れのデータが記憶されているかの判別を行うセンスアンプ２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７とを具備している。
また、不揮発性記憶装置２００は、外部から入力されるアドレス信号を受け取るアドレス入力回路２０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２０９とをさらに備えている。
メモリアレイ２０２は、半導体基板上に互い平行に形成された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…とを備えている。
また、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…及びビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してマトリクス状に設けられた複数のメモリセルＭ２１１，Ｍ２１２，Ｍ２１３，Ｍ２２１，Ｍ２２２，Ｍ２２３，Ｍ２３１，Ｍ２３２，Ｍ１２３，…（以下、「メモリセルＭ２１１，Ｍ２１２，…」と表す）が設けられている。ここで、メモリセルＭ２１１，Ｍ２１２，…は、実施の形態１の抵抗変化素子１０に相当する素子と、ＭＩＭ（Metal-Insulator-Metal）ダイオード又はＭＳＭ（Metal-Semiconductor-Metal）ダイオード等で構成される電流制御素子とが接続されて構成されている。
アドレス入力回路２０８は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ２０３へ出力するとともに、列アドレス信号を列選択回路／ドライバ２０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１，Ｍ２１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号はアドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は同じく列のアドレスを示す信号である。
制御回路２０９は、初期過程（図２におけるステップＳ１０１）において、第１の初期電圧パルス、第２の初期電圧パルス及び消去電圧パルスを各メモリセルＭ２１１，Ｍ２１２，…に対してこの順に印加することを指示する書き込み信号を書込み回路２０５に対して出力する。書込み回路１０５は、この書き込み信号を受け取った場合、すべてのワード線ＷＬ０，ＷＬ１，ＷＬ２，…に対して所定の電圧を印加することを指示する信号を行選択回路／ドライバ２０３に対して出力するとともに、すべてのビット線ＢＬ０，ＢＬ１，ＢＬ２，…に対して第１の初期電圧パルス、第２の初期電圧パルス及び消去電圧パルスを印加することを指示する信号を列選択回路／ドライバ２０４に対して出力する。
以上の動作の結果、初期過程が完了する。その後、制御回路２０９は、データの書き込み過程（図２におけるステップＳ１０２）において、データ入出力回路２０７に入力された入力データＤｉｎに応じて、書き込み電圧パルス又は消去電圧パルスの印加を指示する書き込み信号を書込み回路２０５へ出力する。他方、データの読み出し工程において、制御回路２０９は、読み出し用電圧パルスの印加を指示する読み出し信号を列選択回路／ドライバ２０４へ出力する。
行選択回路／ドライバ２０３は、アドレス入力回路２０８から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
また、列選択回路／ドライバ２０４は、アドレス入力回路２０８から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み電圧パルス、消去電圧パルスまたは読み出し用電圧パルスを印加する。
書込み回路２０５は、制御回路２０９から出力された書き込み信号を受け取った場合、行選択回路／ドライバ２０３に対して選択されたワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路／ドライバ２０４に対して選択されたビット線に対して書き込み電圧パルス又は消去電圧パルスの印加を指示する信号を出力する。
センスアンプ２０６は、データの読み出し工程において、読み出し対象となる選択ビット線に流れる電流量を検出し、記憶されているデータを判別する。本実施の形態の場合、各メモリセルＭ２１１，Ｍ２１２，…の抵抗状態を高低の２つの状態とし、それらの各状態と各データとを対応させる。そのため、センスアンプ２０６は、選択されたメモリセルの抵抗変化層の抵抗状態が何れの状態にあるのかを判別し、それに応じて２値のデータのうち何れのデータが記憶されているのかを判定する。その結果得られた出力データＤＯは、データ入出力回路２０７を介して、外部回路へ出力される。
上記のように動作することにより、不揮発性記憶装置２００は、抵抗変動を抑制することができる。
なお、図１４に示す本実施の形態に係る不揮発性記憶装置におけるメモリアレイを、３次元に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することも可能である。このように構成された多層化メモリアレイを設けることによって、超大容量不揮発性記憶装置を実現することが可能となる。
（実施の形態４）
実施の形態４の抵抗変化素子の駆動方法は、第１電極と、第２電極と、第１電極及び第２電極間に介在し、第１電極及び第２電極間に印加される電圧パルスに応じて抵抗値が変化する金属酸化物層とを備える抵抗変化素子を駆動する駆動方法において、金属酸化物層は、第１電極に接続される第１の酸化物領域と、第２電極に接続され、第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、第１の極性の書き込み電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にする書き込み過程と、第１の極性とは異なる第２の極性の消去電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を低から高へ変化させて消去状態にする消去過程と、第１回目の書き込み過程の前に、第２の極性の第１の初期電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗値を初期状態の抵抗値から第１の抵抗値へ変化させ、その後第１の極性の第２の初期電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗値を第１の抵抗値から第２の抵抗値へ変化させる初期過程と、を有し、金属酸化物層の初期状態における抵抗値をＲ０、書き込み状態における抵抗値をＲＬ、消去状態における抵抗値をＲＨ、第１の抵抗値をＲ１、第２の抵抗値をＲ２とし、第１の初期電圧パルスの電圧値をＶｂＲＨ、第２の初期電圧パルスの電圧値をＶｂＲＬ、書き込み電圧パルスの電圧値をＶＲＬ、消去電圧パルスの電圧値をＶＲＨとした場合に、Ｒ０＞Ｒ１≧ＲＨ＞Ｒ２≧ＲＬであり、｜ＶｂＲＨ｜＞｜ＶＲＬ｜＞｜ＶｂＲＬ｜且つ｜ＶｂＲＨ｜＞｜ＶＲＨ｜を満たす。
かかる構成では、抵抗変化素子を安定に抵抗変化させることができる。
上記駆動方法において、書き込み電圧パルスの電圧値ＶＲＬが、｜ＶＲＬ｜＞｜ＶｂＲＬ｜×１．０８であってもよい。
上記駆動方法において、金属酸化物が、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物の何れかであってもよい。
上記駆動方法において、第１の酸化物領域が、ＴａＯｘ（但し、０．８≦ｘ≦１．９）で表される組成を有する酸化物を含んでおり、第２の酸化物領域が、ＴａＯｙ（但し、２．１≦ｙ≦２．５）で表される組成を有する酸化物を含んでいてもよい。
上記駆動方法において、書き込み過程が繰り返し実行された後の書き込み過程において、それ以前の書き込み過程の場合と比べて書き込み電圧パルスの電圧値を増加させるようにしてもよい。
上記駆動方法において、書き込み過程の後に金属酸化物の抵抗状態を検証し、その検証の結果書き込み状態を実現できていなかった場合に書き込み過程を再度実行するベリファイ過程をさらに有し、ベリファイ過程が複数回数実行された後の書き込み過程において、それ以前の書き込み過程の場合と比べて書き込み電圧パルスの電圧値を増加させるようにしてもよい。
実施の形態４の不揮発性記憶装置は、第１電極と、第２電極と、第１電極及び第２電極間に介在し、第１電極及び第２電極間に印加される電圧パルスに応じてその抵抗値が変化する金属酸化物層とを備える抵抗変化素子と、抵抗変化素子に所定の電圧パルスを印加する電圧パルス印加回路とを備え、金属酸化物層が、第１電極に接続される第１の酸化物領域と、第２電極に接続され、第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、電圧パルス印加回路が、第１の極性の書き込み電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にし、第１の極性とは異なる第２の極性の消去電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗状態を低から高へ変化させて消去状態にし、書き込み状態にする前に、第２の極性の第１の初期電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗値を初期状態の抵抗値から第１の抵抗値へ変化させ、その後第１の極性の第２の初期電圧パルスを第１電極及び第２電極間に印加することにより金属酸化物層の抵抗値を第１の抵抗値から第２の抵抗値へ変化させるように構成され、金属酸化物層の初期状態における抵抗値をＲ０、書き込み状態における抵抗値をＲＬ、消去状態における抵抗値をＲＨ、第１の抵抗値をＲ１、第２の抵抗値をＲ２とし、第１の初期電圧パルスの電圧値をＶｂＲＨ、第２の初期電圧パルスの電圧値をＶｂＲＬ、書き込み電圧パルスの電圧値をＶＲＬ、消去電圧パルスの電圧値をＶＲＨとした場合に、Ｒ０＞Ｒ１≧ＲＨ＞Ｒ２≧ＲＬであり、｜ＶｂＲＨ｜＞｜ＶＲＬ｜＞｜ＶｂＲＬ｜且つ｜ＶｂＲＨ｜＞｜ＶＲＨ｜を満たす。
かかる構成では、安定に動作可能な記憶装置を実現することができる。
上記不揮発性記憶装において、書き込み電圧パルスの電圧値ＶＲＬが、｜ＶＲＬ｜＞｜ＶｂＲＬ｜×１．０８であってもよい。
上記不揮発性記憶装置において、金属酸化物が、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物の何れかであってもよい。
上記不揮発性記憶装置において、第１の酸化物領域が、ＴａＯｘ（但し、０．８≦ｘ≦１．９）で表される組成を有する酸化物を含んでおり、第２の酸化物領域が、ＴａＯｙ（但し、２．１≦ｙ≦２．５）で表される組成を有する酸化物を含んでいてもよい。
上記不揮発性記憶装置において、電圧パルス印加回路が、書き込み電圧パルスの印加を繰り返し行った後にさらに書き込み電圧パルスを印加する場合に、既に印加された書き込み電圧パルスと比べて高い電圧値の書き込み電圧パルスを印加するように構成されていてもよい。
上記不揮発性記憶装置において、書き込み電圧パルスが印加された後に金属酸化物の抵抗状態を検証する検証手段をさらに備え、電圧パルス印加回路が、検証手段による検証の結果書き込み状態を実現できていなかった場合に、書き込み電圧パルスの再印加を行うように構成されており、さらに、その再印加が複数回数実行された後に書き込み電圧パルスを印加する場合に、既に印加された書き込み電圧パルスと比べて高い電圧値の書き込み電圧パルスを印加するように構成されていてもよい。
上記不揮発性記憶装置において、第１電極または第２電極に電気的に接続された電流制御素子をさらに備えていてもよい。この場合に、電流制御素子がトランジスタであってもよく、ダイオードであってもよい。
［抵抗変化素子の構成］
実施の形態４の抵抗変化素子の構成については、実施の形態１と同様とすることができるので、詳細な説明を省略する。
［抵抗変化素子の製造方法］
実施の形態４の抵抗変化素子の製造方法については、実施の形態１と同様とすることができるので、詳細な説明を省略する。
なお、０．８≦ｘ≦１．９であり、２．１≦ｙとしてもよい。かかる構成でも、実施の形態１での抵抗変化特性と同様に、安定した抵抗変化を実現できる。
［抵抗変化素子の動作］
実施の形態４では、高抵抗化ブレイク時の第１の初期電圧パルスの電圧値をＶｂＲＨとし、低抵抗化ブレイク時の第２の初期電圧パルスの電圧値をＶｂＲＬとし、書き込み過程（低抵抗化）における書き込み電圧パルスの電圧値をＶＲＬとし、消去過程（高抵抗化）における消去電圧パルスの電圧値をＶＲＨとした場合に、｜ＶｂＲＨ｜＞｜ＶＲＬ｜＞｜ＶｂＲＬ｜且つ｜ＶｂＲＨ｜＞｜ＶＲＨ｜を満たすようにする。この関係を満たすことにより、後述のとおり、安定した抵抗変化動作を実現することができる。
図１５は、実施の形態４の抵抗変化素子１０にデータを書き込む場合（書き込み過程）及び消去する場合（消去過程）並びに第１回目の書き込み過程の前に行われる初期過程における金属酸化物層３の抵抗値の変化を示す図である。なお、これらの書き込み過程及び消去過程並びに初期過程においては、図１５に示すように、正極性の電圧パルス印加時は、第１端子７を基準にして、第２端子８に所定の正電圧パルスが供給され、負極性の電圧パルス印加時は、第２端子８を基準にして、第１端子７に所定の正電圧パルスが供給される。
抵抗変化素子１０が初期状態にある場合（金属酸化物層３の抵抗値が初期抵抗値Ｒ０の場合）に、正極性の第１の初期電圧パルス（電圧値ＶｂＲＨ）が第２端子８、第１端子７間に供給されると、図１５に示すように、金属酸化物層３の抵抗値は初期抵抗値Ｒ０から第１の抵抗値Ｒ１へと減少する（高抵抗化ブレイク処理）。次に、負極性の第２の初期電圧パルス（電圧値ＶｂＲＬ）が第２端子８、第１端子７間に供給されると、金属酸化物層３の抵抗値は第１の抵抗値Ｒ１から第２の抵抗値Ｒ２へとさらに減少する（低抵抗化ブレイク処理）。その後、正極性の消去電圧パルス（電圧値ＶＲＨ）が第２端子８、第１端子７間に供給されると、金属酸化物層３の抵抗値は第２の抵抗値Ｒ２から高抵抗値ＲＨへと増加する（高抵抗化処理）。以上により初期過程が終了する。
上記の初期過程終了後、負極性の書き込み電圧パルス（電圧値ＶＲＬ）が第２端子８、第１端子７間に供給されると、図１５に示すように、金属酸化物層３の抵抗値は、高抵抗値ＲＨから低抵抗値ＲＬへと減少する（第１回目の書き込み）。これにより、「１」を表す１ビットデータが書き込まれたことになる。次に、正極性の消去電圧パルス（電圧値ＶＲＨ）が第２端子８、第１端子７間に供給されると、金属酸化物層３の抵抗値が低抵抗値ＲＬから高抵抗値ＲＨへと増加する（第１回目の消去）。これにより、「０」を表す１ビットデータが書き込まれたことになる。
なお、金属酸化物層３の抵抗値は初期抵抗値Ｒ０が最も高く、高抵抗値ＲＨは低抵抗値ＲＬよりも高いことから、Ｒ０＞ＲＨ＞ＲＬの関係が成立することになる。また、本実施の形態においては、初期過程における第１の抵抗値Ｒ１が高抵抗値ＲＨ以上となり、また、第２の抵抗値Ｒ２が低抵抗値ＲＬ以上となるため、Ｒ０＞Ｒ１≧ＲＨ＞Ｒ２≧ＲＬの関係が成立することになる。
その後、金属酸化物層３の抵抗値が高抵抗値ＲＨである場合において、負極性の書き込み電圧パルス（電圧値ＶＲＬ）が第２端子８に供給されると、金属酸化物層３の抵抗値が高抵抗値ＲＨから低抵抗値ＲＬへと変化する。他方、金属酸化物層３の抵抗値が低抵抗値ＲＬである場合において、正極性の消去電圧パルス（電圧値ＶＲＨ）が第２端子８に供給されると、金属酸化物層３の抵抗値は低抵抗値ＲＬから高抵抗値ＲＨへ変化する。
実施の形態４の抵抗変化素子を動作させる回路においても、上述したとおり、｜ＶｂＲＨ｜＞｜ＶＲＬ｜＞｜ＶｂＲＬ｜且つ｜ＶｂＲＨ｜＞｜ＶＲＨ｜を満たすように電圧パルスを第２端子８へ供給することにより、抵抗変化素子１０が安定して高速に動作するメモリとして機能することになる。
以上の点を除けば、実施の形態４の抵抗変化素子の動作は、実施の形態１において図２、図３、図５、図６、図７、図８を参照しつつ説明したものを含め、実施の形態１と同様とすることができる。よって、詳細な説明を省略する。
［各電圧パルスの電圧値の関係］
「抵抗値の変動」および「ＲＬ変動率」については、実施の形態１で述べた通りであるので、詳細な説明を省略する。
次に、このＲＬ変動率を用いて、第１及び第２の初期電圧パルス、書き込み電圧パルス、並びに消去電圧パルスの電圧値の関係について説明する。
図１６Ａ及び図１６Ｂは、初期過程において、ＶｂＲＨ＝＋３．３Ｖで高抵抗化ブレイク処理を行い、ＶｂＲＬ＝−１．８Ｖで低抵抗化ブレイク処理を行い、ＶＲＨ＝＋２．４Ｖで高抵抗化処理を行った抵抗変化素子において、書き込み電圧パルス（ＶＲＬ）及び消去電圧パルス（ＶＲＬＨ）を変えた場合のＲＬ変動率の評価を示す図である。図１６Ａでは、記号「○」はＲＬ変動率が５％以下であることを表し、記号「×」はＲＬ変動率が５％を超える場合を表している。なお、図１６Ａにおける「初期」の欄には書き込み回数が０回目から１００回目までにおけるＲＬ変動率の評価が、「１Ｅ５サイクル後」の欄には書き込み回数が１０５回目から１０５＋１００回目までにおけるＲＬ変動率の評価がそれぞれ示されている。ちなみに１Ｅ５サイクルとは１０５サイクルのことである。
図１６Ａに示すとおり、初期においては、ＶＲＬ＝−１．４Ｖ及びＶＲＬ＝−１．６Ｖの場合のみ「×」であり、ＶＲＬが絶対値でそれよりも大きな値になれば「○」となっている。これに対し、１Ｅ５（１０５）サイクル後では、ＶＲＬ＝−１．４Ｖ及びＶＲＬ＝−１．６Ｖに加えて、ＶＲＬ＝−１．８Ｖ及びＶＲＬ＝−１．９Ｖ（＝｜１．０６×ＶｂＲＬ｜）の場合も「×」となっている。上記の結果をＶＲＬとＲＬ変動率との関係としてグラフで示したのが図１６Ｂである。
図１７Ａは、ＶＲＬ＝−１．８Ｖの場合におけるＲＬ変動率とセットＲＬ電流値との関係を示すグラフである。また、図１７Ｂは、ＶＬＲ＝−２．０Ｖの場合におけるＲＬ変動率とセットＲＬ電流値との関係を示すグラフである。ここで、セットＲＬ電流値とは２５ビットの素子に対して書き込みを行ったときの読み出し電流値を示している。なお、初期過程における各電圧パルスの電圧値は図１６Ａ及び図１６Ｂの場合と同様である。
図１７Ａに示すように、ＶＲＬ＝−１．８Ｖでは、セットＲＬ電流値によってはＲＬ変動率が１０％を超える場合もある等、ほとんどすべてのセットＲＬ電流値においてＲＬ変動率が高くなっている。これに対し、図１７Ｂに示すように、ＶＬＲ＝−２．０Ｖでは、何れのセットＲＬ電流値の場合でもＬＲ変動率が５％以下の低い値となっている。
上記の図１６Ａ及び図１６Ｂ並びに図１７Ａ及び図１７Ｂより、安定した抵抗変化動作を実現するためには、｜ＶｂＲＬ｜＝１．８Ｖである場合は｜ＶＲＬ｜＞１．８Ｖであることが必要であり、さらに書き換え回数が増加した場合やビットばらつきを含めての安定した抵抗変化動作を実現するためには｜ＶｂＲＬ｜＝１．８Ｖである場合は｜ＶＲＬ｜≧２．０Ｖ（＝｜１．１１×ＶｂＲＬ｜）であってもよいことが確認できる。
図１８は、初期過程において、ＶｂＲＨ＝＋３．３Ｖで高抵抗化ブレイク処理を行い、ＶｂＲＬ＝−２．４Ｖで低抵抗化ブレイク処理を行い、ＶＲＨ＝＋３．０Ｖで高抵抗化処理を行った場合の抵抗変化素子において、書き込み電圧パルス（ＶＲＬ）及び消去電圧パルス（ＶＲＬＨ）を変えた各駆動条件におけるＲＬ変動率の評価結果を示す図である。図１２に示すとおり、初期においては、ＶＲＬ＝−１．４ＶからＶＲＬ＝−２．２Ｖまでの場合に「×」であり、ＶＲＬが絶対値でそれよりも大きな値になれば「○」となっている。これに対し、１Ｅ５サイクル後では、ＶＲＬ＝−１．４ＶからＶＲＬ＝−２．５Ｖ（＝｜１．０４×ＶｂＲＬ｜）までの場合に「×」であり、ＶＲＬが絶対値で２．６Ｖ（＝｜１．０８×ＶｂＲＬ｜）以上の値になれば「○」となっている。これらの実験結果及び追加実験の結果、書き換え回数が増加した場合やビットばらつきを含めての安定した抵抗変化動作を実現するためには、ＶＲＬの絶対値が、｜ＶｂＲＬ｜×１．０８より大きな値になれば「○」になることがわかった。
以上より、｜ＶＲＬ｜＞｜ＶｂＲＬ｜の関係を満たすことにより、安定した抵抗変化動作が実現され、さらに書き換え回数が増加した場合やビットばらつきを含めての安定した抵抗変化動作を実現するためには｜ＶＲＬ｜＞｜ＶｂＲＬ｜×１．０８の関係を満たしてもよいことがわかる。
また、実施の形態１において、｜ＶＲＬ｜＞｜ＶｂＲＨ｜の場合においては、抵抗素子が高抵抗化しにくくなりＲＨ電流値が安定しないといった不良が発生した。また｜ＶＲＨ｜≧｜ＶｂＲＨ｜の場合においては、抵抗変化素子が低抵抗化しにくくなりＬＲ電流値が安定しないといった不良が発生した。したがって、｜ＶｂＲＨ｜＞｜ＶＲＬ｜＞｜ＶｂＲＬ｜且つ｜ＶｂＲＨ｜＞｜ＩＲＨ｜の関係を満たすことにより、安定した抵抗変化動作が実現可能であり、さらに、｜ＶｂＲＨ｜＞｜ＶＲＬ｜＞｜ＶｂＲＬ｜×１．０８、且つ｜ＶｂＲＨ｜＞｜ＶＲＨ｜の関係を満たすことにより、書き換え回数が増加した場合やビットばらつきを含めても安定した抵抗変化動作が実現可能であるといえる。
［動作変形例］
上述した本実施の形態の抵抗変化素子の動作では、書き込み電圧パルスの電圧値ＶＲＬは一定の値であったが、｜ＶｂＲＨ｜＞｜ＶＲＬ｜＞｜ＶｂＲＬ｜の範囲内で適宜変更するようにしてもよい。以下では、書き込み回数の増加に伴ってＶＲＬを増加させる動作例について説明する。
まず、上述したようにＶＲＬを増加させることの効果について説明する。図１９Ａは、書き込み回数が０回目から１００回目までにおけるＲＬ変動率とセットＲＬ電流値との関係を示すグラフであり、図１９Ｂ乃至図１９Ｄは、１Ｅ５回サイクル後（書き込み回数が１０５回目から１０５＋１００回目まで）におけるＲＬ変動率とセットＲＬ電流値との関係を示すグラフである。なお、図１９Ａ及び図１９ＢはＶＲＬ＝−１．８Ｖの場合のグラフであり、図１９Ｃ及び図１９ＤはそれぞれＶＲＬ＝−２．０Ｖ及びＶＲＬ＝−２．２Ｖの場合のグラフである。
図１９Ａ及び図１９Ｂを比較すると分かるように、書き込み回数が０〜１００回目までは何れのセットＲＬ電流値においてもＲＬ変動率が１０％以下と低いのに対し、１Ｅ５回サイクル後ではＲＬ変動率が急激に増大している。また、図１９Ｂ乃至図１９Ｄを比較すると、ＶＲＬ＝−２．０Ｖの場合はＶＲＬ＝−１．８Ｖの場合よりもＲＬ変動率は低い値となり、ＶＲＬ＝−２．２Ｖの場合はＶＲＬ＝−２．０Ｖの場合よりもさらにＲＬ変動率が低い値となっていることが分かる。
このように、書き込み回数が相当程度を超えた場合はＲＬ変動率が増大し、その場合にＶＲＬをより高くすることによりＲＬ変動率を低減させることが可能になる。したがって、書き込みが繰り返し実行された後に、｜ＶｂＲＨ｜＞｜ＶＲＬ｜＞｜ＶｂＲＬ｜の範囲内でＶＲＬを高くすることにより、良好なエンデュランス特性を実現することができる。
上記の動作はベリファイ動作と関連付けることができる。ここで、ベリファイ動作とは、抵抗変化素子に対してデータの書き込みを行った場合に、その抵抗変化素子が保持しているデータを確認のために読み出し、その読み出されたデータと書き込まれたデータとを比較して、両者が異なる場合に再度書き込みを行う動作をいう。ＲＬ変動率が高くなった場合、読み出しデータと書き込みデータの不一致が生じやすくなるため、ベリファイ動作の回数が増大すると考えられる。そこで、ベリファイ動作の回数について閾値（例えば１００等）を予め設定しておき、実際のベリファイ動作の回数がその閾値を超えた場合に、それ以降で実行される書き込み過程においてＶＲＬをより高い値に設定する。これにより、良好なエンデュランス特性を実現することができる。
なお、上述したとおり｜ＶｂＲＨ｜＞｜ＶＲＬ｜＞｜ＶｂＲＬ｜の範囲内でＶＲＬを高くすると良好なエンデュランス特性を得ることができる。他方、省電力化を図るという観点からは、可能な限りＶＲＬを低い値に抑えてもよい。
実施の形態４においても、実施の形態１と同様の変形が可能である。実施の形態４およびその変形例を実施の形態２、実施の形態３のいずれかと組み合わせてもよい。
（その他の実施の形態）
上記の各実施の形態において、金属酸化物層はタンタル酸化物の積層構造で構成されていたが、本発明はこれに限定されるわけではなく、遷移金属酸化物の積層構造であればよい。例えば、ハフニウム（Ｈｆ）酸化物の積層構造またはジルコニウム（Ｚｒ）酸化物の積層構造などであってもよい。
ハフニウム酸化物の積層構造を採用する場合は、第１ハフニウム酸化物の組成をＨｆＯｘとし、第２ハフニウム酸化物の組成をＨｆＯｙとすると、ｘが０．９≦ｘ≦１．６程度であって、ｙが１．９≦ｙ≦２．０程度、第２ハフニウム酸化物の膜厚は３ｎｍ以上４ｎｍ以下であってもよい。
このようにハフニウム酸化物を用いる場合は、Ｈｆターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、第１電極２の上に第１ハフニウム酸化物層を形成する。第２ハフニウム酸化物層は、第１ハフニウム酸化物層を形成した後に、アルゴンガスと酸素ガスのプラズマに第１ハフニウム酸化物層の表面を暴露することにより形成できる。第１ハフニウム酸化物層の酸素含有率は、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
また、ジルコニウム酸化物の積層構造を採用する場合は、第１ジルコニウム酸化物の組成をＺｒＯｘとし、第２ジルコニウム酸化物の組成をＺｒＯｙとすると、ｘが０．９≦ｘ≦１．４程度であって、ｙが１．８≦ｙ≦２．０程度、第２ジルコニウム酸化物の膜厚は１ｎｍ以上５ｎｍ以下であってもよい。
このようにジルコニウム酸化物を用いる場合は、Ｚｒターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、第１電極２の上に第１ジルコニウム酸化物層を形成する。第２ジルコニウム酸化物層は、第１ジルコニウム酸化物層を形成した後に、ＡｒガスとＯ２ガスのプラズマに第１ジルコニウム酸化物層の表面を暴露することにより形成できる。第１ジルコニウム酸化物層の酸素含有率は、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
本発明の抵抗変化素子の駆動方法及び不揮発性記憶装置はそれぞれ、パーソナルコンピュータまたは携帯型電話機などの種々の電子機器に用いられる抵抗変化素子の駆動方法及び記憶装置などとして有用である。
１ 基板
２ 第１電極
３ 金属酸化物層
３ａ 第１タンタル酸化物層
３ｂ 第２タンタル酸化物層
４ 第２電極
５ 電源
６ 保護抵抗
７ 第１端子
８ 第２端子
１０ 抵抗変化素子
１３ トランジスタ
１００ 不揮発性記憶装置
１０１ メモリ本体部
１０２ メモリアレイ
１０３ 行選択回路／ドライバ
１０４ 列選択回路
１０５ 書込み回路
１０６ センスアンプ
１０７ データ入出力回路
１０８ 電源
１０９ アドレス入力回路
１１０ 制御回路
２００ 不揮発性記憶装置
２０１ メモリ本体部
２０２ メモリアレイ
２０３ 行選択回路／ドライバ
２０４ 列選択回路／ドライバ
２０５ 書込み回路
２０６ センスアンプ
２０７ データ入出力回路
２０８ アドレス入力回路
２０９ 制御回路

Claims (17)

  1. 第１電極と、第２電極と、前記第１電極及び前記第２電極間に介在し、前記第１電極及び前記第２電極間に印加される電圧パルスに応じて抵抗値が変化する金属酸化物層とを備える抵抗変化素子を駆動する駆動方法において、
    前記金属酸化物層は、前記第１電極に接続される第１の酸化物領域と、前記第２電極に接続され、前記第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、
    第１の極性の書き込み電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にする書き込み過程と、
    前記第１の極性とは異なる第２の極性の消去電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を低から高へ変化させて消去状態にする消去過程と、
    第１回目の前記書き込み過程の前に、前記第１の極性の初期電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗値を前記金属酸化物層の初期状態の抵抗値から他の抵抗値へ変化させる初期過程と、を有し、
    前記金属酸化物層の前記初期状態における抵抗値をＲ０、前記書き込み状態における抵抗値をＲＬ、前記消去状態における抵抗値をＲＨ、前記他の抵抗値をＲ２とし、前記初期電圧パルス印加時に前記金属酸化物層を流れる電流の最大値をＩｂＲＬ、前記書き込み電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＬ、前記消去電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＨとした場合に、Ｒ０＞ＲＨ＞Ｒ２≧ＲＬであり、
    ｜ＩＲＬ｜＞｜ＩｂＲＬ｜
    を満たす、抵抗変化素子の駆動方法。
  2. 第１電極と、第２電極と、前記第１電極及び前記第２電極間に介在し、前記第１電極及び前記第２電極間に印加される電圧パルスに応じて抵抗値が変化する金属酸化物層とを備える抵抗変化素子を駆動する駆動方法において、
    前記金属酸化物層は、前記第１電極に接続される第１の酸化物領域と、前記第２電極に接続され、前記第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、
    第１の極性の書き込み電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にする書き込み過程と、
    前記第１の極性とは異なる第２の極性の消去電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を低から高へ変化させて消去状態にする消去過程と、
    第１回目の前記書き込み過程の前に、前記第２の極性の第１の初期電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗値を初期状態の抵抗値から第１の抵抗値へ変化させ、その後前記第１の極性の第２の初期電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗値を第１の抵抗値から第２の抵抗値へ変化させる初期過程と、を有し、
    前記金属酸化物層の前記初期状態における抵抗値をＲ０、前記書き込み状態における抵抗値をＲＬ、前記消去状態における抵抗値をＲＨ、前記第１の抵抗値をＲ１、前記第２の抵抗値をＲ２とし、前記第１の初期電圧パルス印加時に前記金属酸化物層を流れる電流の最大値をＩｂＲＨ、前記第２の初期電圧パルス印加時に前記金属酸化物層を流れる電流の最大値をＩｂＲＬ、前記書き込み電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＬ、前記消去電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＨとした場合に、Ｒ０＞Ｒ１≧ＲＨ＞Ｒ２≧ＲＬであり、
    ｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜且つ｜ＩｂＲＨ｜＞｜ＩＲＨ｜
    を満たす、抵抗変化素子の駆動方法。
  3. 前記書き込み電圧パルス印加時に前記金属酸化物層を流れる電流の最大値ＩＲＬが、
    ｜ＩＲＬ｜＞｜ＩｂＲＬ｜×１．１８
    を満たす、請求項１乃至２に記載の抵抗変化素子の駆動方法。
  4. 前記金属酸化物層が、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物の何れか１つから構成される、請求項１乃至３に記載の抵抗変化素子の駆動方法。
  5. 前記第１の酸化物領域が、ＴａＯｘ（但し、０．８≦ｘ≦１．９）で表される組成を有する酸化物を含んでおり、
    前記第２の酸化物領域が、ＴａＯｙ（但し、２．１≦ｙ≦２．５）で表される組成を有する酸化物を含んでいる、請求項４に記載の抵抗変化素子の駆動方法。
  6. 前記書き込み過程が繰り返し実行された後の前記書き込み過程において、それ以前の前記書き込み過程の場合と比べて前記書き込み電圧パルス印加時に前記金属酸化物を流れる電流の最大値を増加させる、
    請求項１乃至５の何れかに記載の抵抗変化素子の駆動方法。
  7. 前記書き込み過程の後に前記金属酸化物層の抵抗状態を検証し、その検証の結果前記書き込み状態を実現できていなかった場合に前記書き込み過程を再度実行するベリファイ過程をさらに有し、
    前記ベリファイ過程が複数回数実行された後の前記書き込み過程において、それ以前の前記書き込み過程の場合と比べて前記書き込み電圧パルス印加時に前記金属酸化物を流れる電流の最大値を増加させる、
    請求項６に記載の抵抗変化素子の駆動方法。
  8. 第１電極と、第２電極と、前記第１電極及び前記第２電極間に介在し、前記第１電極及び前記第２電極間に印加される電圧パルスに応じて抵抗値が変化する金属酸化物層とを備える抵抗変化素子と、
    前記抵抗変化素子に所定の電圧パルスを印加する電圧パルス印加回路と
    を備え、
    前記金属酸化物層が、前記第１電極に接続される第１の酸化物領域と、前記第２電極に接続され、前記第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、
    前記電圧パルス印加回路が、
    第１の極性の書き込み電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にし、
    前記第１の極性とは異なる第２の極性の消去電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を低から高へ変化させて消去状態にし、
    第１回目の前記書き込み過程の前に、前記第１の極性の初期電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗値を前記金属酸化物層の前記初期状態の抵抗値から他の抵抗値へ変化させるように構成され、
    前記金属酸化物層の前記初期状態における抵抗値をＲ０、前記書き込み状態における抵抗値をＲＬ、前記消去状態における抵抗値をＲＨ、前記他の抵抗値をＲ２とし、前記初期電圧パルス印加時に前記金属酸化物層を流れる電流の最大値をＩｂＲＬ、前記書き込み電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＬ、前記消去電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＨとした場合に、Ｒ０＞ＲＨ＞Ｒ２≧ＲＬであり、
    ｜ＩＲＬ｜＞｜ＩｂＲＬ｜
    を満たす、不揮発性記憶装置。
  9. 第１電極と、第２電極と、前記第１電極及び前記第２電極間に介在し、前記第１電極及び前記第２電極間に印加される電圧パルスに応じて抵抗値が変化する金属酸化物層とを備える抵抗変化素子と、
    前記抵抗変化素子に所定の電圧パルスを印加する電圧パルス印加回路と
    を備え、
    前記金属酸化物層が、前記第１電極に接続される第１の酸化物領域と、前記第２電極に接続され、前記第１の酸化物領域よりも酸素含有率が高い第２の酸化物領域とを有しており、
    前記電圧パルス印加回路が、
    第１の極性の書き込み電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を高から低へ変化させて書き込み状態にし、
    前記第１の極性とは異なる第２の極性の消去電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗状態を低から高へ変化させて消去状態にし、
    第１回目の前記書き込み過程の前に、前記第２の極性の第１の初期電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗値を初期状態の抵抗値から第１の抵抗値へ変化させ、その後前記第１の極性の第２の初期電圧パルスを前記第１電極及び前記第２電極間に印加することにより前記金属酸化物層の抵抗値を第１の抵抗値から第２の抵抗値へ変化させるように構成され、
    前記金属酸化物層の前記初期状態における抵抗値をＲ０、前記書き込み状態における抵抗値をＲＬ、前記消去状態における抵抗値をＲＨ、前記第１の抵抗値をＲ１、前記第２の抵抗値をＲ２とし、前記第１の初期電圧パルス印加時に前記金属酸化物層を流れる電流の最大値をＩｂＲＨ、前記第２の初期電圧パルス印加時に前記金属酸化物層を流れる電流の最大値をＩｂＲＬ、前記書き込み電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＬ、前記消去電圧パルス印加時に前記金属酸化物を流れる電流の最大値をＩＲＨとした場合に、Ｒ０＞Ｒ１≧ＲＨ＞Ｒ２≧ＲＬであり、
    ｜ＩｂＲＨ｜＞｜ＩＲＬ｜＞｜ＩｂＲＬ｜且つ｜ＩｂＲＨ｜＞｜ＩＲＨ｜
    を満たす、不揮発性記憶装置。
  10. 前記書き込み電圧パルス印加時に前記金属酸化物層を流れる電流の最大値ＩＲＬが、
    ｜ＩＲＬ｜≧｜ＩｂＲＬ｜×１．１８
    を満たす、請求項８乃至９に記載の不揮発性記憶装置。
  11. 前記金属酸化物層が、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物の何れか１つから構成される、請求項８乃至１０に記載の不揮発性記憶装置。
  12. 前記第１の酸化物領域が、ＴａＯｘ（但し、０．８≦ｘ≦１．９）で表される組成を有する酸化物を含んでおり、
    前記第２の酸化物領域が、ＴａＯｙ（但し、２．１≦ｙ≦２．５）で表される組成を有する酸化物を含んでいる、請求項１１に記載の不揮発性記憶装置。
  13. 前記電圧パルス印加回路が、書き込み電圧パルスの印加を繰り返し行った後にさらに書き込み電圧パルスを印加する場合に、既に印加された書き込み電圧パルス印加時に前期金属酸化物層を流れる電流の最大値と比べて高い電流が流れる書き込み電圧パルスを印加するように構成されている、
    請求項８乃至１２の何れかに記載の不揮発性記憶装置。
  14. 書き込み電圧パルスが印加された後に前記金属酸化物層の抵抗状態を検証する検証手段をさらに備え、
    前記電圧パルス印加回路が、前記検証手段による検証の結果前記書き込み状態を実現できていなかった場合に、前記書き込み電圧パルスの再印加を行うように構成されており、さらに、その再印加が複数回数実行された後に書き込み電圧パルスを印加する場合に、既に印加された書き込み電圧パルス印加時の前期金属酸化物層流れる電流の最大値と比べて高い値の電流が流れるような書き込み電圧パルスを印加するように構成されている、
    請求項１３に記載の不揮発性記憶装置。
  15. 前記第１電極または前記第２電極に電気的に接続された電流制御素子をさらに備える、請求項８乃至１４の何れかに記載の不揮発性記憶装置。
  16. 前記電流制御素子がトランジスタである、請求項１５に記載の不揮発性記憶装置。
  17. 前記電流制御素子がダイオードである、請求項１６に記載の不揮発性記憶装置。
JP2013512894A 2011-12-13 2012-12-11 抵抗変化素子の駆動方法及び不揮発性記憶装置 Active JP5312709B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013512894A JP5312709B1 (ja) 2011-12-13 2012-12-11 抵抗変化素子の駆動方法及び不揮発性記憶装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2011271900 2011-12-13
JP2011271894 2011-12-13
JP2011271894 2011-12-13
JP2011271900 2011-12-13
PCT/JP2012/007912 WO2013088704A1 (ja) 2011-12-13 2012-12-11 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP2013512894A JP5312709B1 (ja) 2011-12-13 2012-12-11 抵抗変化素子の駆動方法及び不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP5312709B1 JP5312709B1 (ja) 2013-10-09
JPWO2013088704A1 true JPWO2013088704A1 (ja) 2015-04-27

Family

ID=48612178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013512894A Active JP5312709B1 (ja) 2011-12-13 2012-12-11 抵抗変化素子の駆動方法及び不揮発性記憶装置

Country Status (4)

Country Link
US (1) US9390797B2 (ja)
JP (1) JP5312709B1 (ja)
CN (1) CN103339681B (ja)
WO (1) WO2013088704A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016667A (ko) * 2018-08-07 2020-02-17 에스케이하이닉스 주식회사 입출력 회로와 이를 포함하는 메모리 장치 및 이의 동작 방법
CN114323407B (zh) * 2021-12-28 2022-09-09 电子科技大学 一种柔性薄膜式自驱动多功能传感器及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US7460224B2 (en) 2005-12-19 2008-12-02 Opto Trace Technologies, Inc. Arrays of nano structures for surface-enhanced Raman scattering
US7242469B2 (en) 2003-05-27 2007-07-10 Opto Trace Technologies, Inc. Applications of Raman scattering probes
US7892489B2 (en) 2003-05-27 2011-02-22 Optotrace Technologies, Inc. Light scattering device having multi-layer micro structure
US7956997B2 (en) 2003-05-27 2011-06-07 Optotrace Technologies, Inc. Systems and methods for food safety detection
US7384792B1 (en) 2003-05-27 2008-06-10 Opto Trace Technologies, Inc. Method of fabricating nano-structured surface and configuration of surface enhanced light scattering probe
US8031335B2 (en) 2003-05-27 2011-10-04 Opto Trace Technologies, Inc. Non-invasive disease diagnosis using light scattering probe
US8081308B2 (en) 2003-05-27 2011-12-20 Optotrace Technologies, Inc. Detecting chemical and biological impurities by nano-structure based spectral sensing
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
US7812938B2 (en) 2007-06-12 2010-10-12 Opto Trace Technologies, Inc. Integrated chemical separation light scattering device
JP2008210441A (ja) 2007-02-26 2008-09-11 Matsushita Electric Ind Co Ltd 抵抗変化型メモリ装置のフォーミング方法および抵抗変化型メモリ装置
JP4607252B2 (ja) * 2008-02-25 2011-01-05 パナソニック株式会社 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置
WO2010109876A1 (ja) 2009-03-25 2010-09-30 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置
CN102099863B (zh) * 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法及电阻变化型非易失性存储装置
CN102077296B (zh) * 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的成形方法及电阻变化型非易失性存储装置
CN102301425B (zh) 2010-02-02 2013-10-30 松下电器产业株式会社 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
JP5121864B2 (ja) 2010-03-02 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
JP5369071B2 (ja) 2010-09-30 2013-12-18 シャープ株式会社 可変抵抗素子のフォーミング処理方法、及び、不揮発性半導体記憶装置

Also Published As

Publication number Publication date
CN103339681B (zh) 2015-09-23
CN103339681A (zh) 2013-10-02
US9390797B2 (en) 2016-07-12
US20140050014A1 (en) 2014-02-20
WO2013088704A1 (ja) 2013-06-20
JP5312709B1 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5313413B2 (ja) 抵抗変化素子の駆動方法、及び不揮発性記憶装置
JP4607257B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP4485605B2 (ja) 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
JP4628501B2 (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
US8179714B2 (en) Nonvolatile storage device and method for writing into memory cell of the same
JP4778125B1 (ja) 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
JP5830655B2 (ja) 不揮発性記憶素子の駆動方法
WO2012132341A1 (ja) 抵抗変化型不揮発性素子の書き込み方法および記憶装置
US20130193396A1 (en) Variable resistive element, and non-volatile semiconductor memory device
WO2011013344A1 (ja) 抵抗変化型不揮発性記憶装置及びその書き込み方法
JP5490961B2 (ja) 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
JP2008147343A (ja) 不揮発性半導体記憶装置
WO2013061559A1 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP7080178B2 (ja) 不揮発性記憶装置、及び駆動方法
JP5312709B1 (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
JP5431267B2 (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
WO2012102025A1 (ja) 不揮発性記憶装置
JP2014086692A (ja) 不揮発性記憶素子及び不揮発性記憶素子の駆動方法
JP2012169000A (ja) 抵抗変化素子の駆動方法、不揮発性記憶装置、抵抗変化素子および多値記憶方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130702

R150 Certificate of patent or registration of utility model

Ref document number: 5312709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250