CN102656689B - 存储装置及其制造方法 - Google Patents

存储装置及其制造方法 Download PDF

Info

Publication number
CN102656689B
CN102656689B CN201080056694.0A CN201080056694A CN102656689B CN 102656689 B CN102656689 B CN 102656689B CN 201080056694 A CN201080056694 A CN 201080056694A CN 102656689 B CN102656689 B CN 102656689B
Authority
CN
China
Prior art keywords
upper electrode
electro
resistance element
storage device
out wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080056694.0A
Other languages
English (en)
Other versions
CN102656689A (zh
Inventor
有田浩二
三河巧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN102656689A publication Critical patent/CN102656689A/zh
Application granted granted Critical
Publication of CN102656689B publication Critical patent/CN102656689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

具备多个存储器单元和引出布线（12），该引出布线（12）对多个存储器单元共通地设置，多个存储器单元中的各个存储器单元具备形成在基板（1）上的晶体管（6）、以及电阻变化元件（10），该电阻变化元件（10）具有：下部电极（7）；上部电极（9），含有贵金属；以及电阻变化层（8），夹持在下部电极（7）和上部电极（9）之间；电阻变化层（8）的电阻值根据经由晶体管（6）施加在下部电极（7）和上部电极（9）之间的电脉冲而可逆地变化；引出布线（12）与多个存储器单元的上部电极（9）直接相接。

Description

存储装置及其制造方法
技术领域
本发明涉及存储装置及其制造方法，该存储装置具有存储器单元，该存储器单元由电阻值基于电信号可逆地变化的所谓电阻变化元件和晶体管构成。
背景技术
近年来，具有使用所谓电阻变化元件构成的存储器单元的存储装置得到了研究开发。在此，电阻变化元件是指，具有通过电信号而电阻值可逆地变化的性质、并且能够将与该电阻值对应的信息非易失地存储的元件。
作为使用这样的电阻变化元件的存储装置，已知有如下构成的存储装置：在相互正交地配置的位线和字线及源极线的交点的位置，以矩阵状阵列配置了串联连接有MOS晶体管及电阻变化元件而成的、被称为1T1R（1晶体管1电阻体）型的存储器单元（例如参照专利文献1～3）。
在专利文献1中，公开了由1T1R型存储器单元构成的存储装置，该1T1R型存储器单元将钙钛矿（perovskite）型结晶构造的氧化物作为电阻变化元件来使用。
图10是表示专利文献1中示出的以往的存储器单元的截面的示意图。存储器单元1011具备：选择晶体管1006，由在半导体基板1001上制作的、作为第一扩散层区域的源极区域1002及作为第二扩散层区域的漏极区域1003、和形成于栅极氧化膜1004上的栅极电极1005构成；电阻变化元件1010，将通过电压施加而电阻值变化的电阻变化层1008夹持在下部电极1007和上部电极1009之间而构成。
在此，电连接的漏极区域1003和下部电极1007经由导电性通孔（via）1050a串联连接。此外，上部电极1009经由导电性通孔1050b与成为位线的金属布线1012连接。此外，源极区域1002经由导电性通孔1050c与成为源极线的金属布线1013连接。此外，栅极电极1005与字线（未图示）连接。另外，在专利文献1中，作为电阻变化层1008，公开有Pr1-xCaxMnO3（PCMO）、La1－xSrxMnO3（LSMO）等。
在以上那样构成的存储器单元1011中，通过对上部电极1009施加Vpp的电压脉冲，对源极区域1002施加Vss的电压脉冲，对栅极电极施加规定的电压振幅Vwp的电压脉冲，能够使电阻变化层1008从低电阻状态变化为高电阻状态。在此，Vpp是通过电压开关电路（未图示）赋予的数据写入或删除用的电压，Vss是接地电压，Vwe是电阻变化元件1010从高电阻状态变化为低电阻状态的阈值电压以上的值的电压。此外，通过对上部电极1009施加Vss的电压脉冲，对源极区域1002施加Vpp的电压脉冲，对栅极电极施加规定的电压振幅Vwe的电压脉冲，能够使电阻变化层1008从高电阻状态变化为低电阻状态。
同样地，在专利文献2中，公开有由1T1R型存储器单元构成的存储装置，该1T1R型存储器单元将作为由过渡金属和氧构成的二元系氧化物（binary oxide）的钽氧化物作为电阻变化元件来使用。
此外，从关于电阻变化元件的最近的研究结果可知，通过将构成电阻变化元件的电阻变化层设为具有两个层的层叠构造，作为电阻变化元件能够得到更好的特性。例如，在专利文献3中公开了：由具有以TaOx（其中0＜x＜2.5）表示的组成的钽氧化物和具有以TaOy（其中x＜y＜2.5）表示的组成的钽氧化物的层叠构造来构成电阻变化层，从而不需要形成工序，并且能够得到具有高速且可逆而稳定的重写特性和良好的电阻值的保持特性的电阻变化元件。
在先技术文献
专利文献
专利文献1：特开2005－25914号公报
专利文献2：国际公开第2008／59701号
专利文献3：国际公开第2008／149484号
发明概要
发明所要解决的课题
构成电阻变化元件的电阻变化层通常使用PCMO或TaOx（x＞0）等过渡金属氧化物，此外，作为电极材料通常使用铂（Pt）等贵金属类。将由这样的材料构成的电阻变化元件集成化在所谓硅半导体上而构成存储装置时，存在多种问题。
其中之一为，由于电阻变化元件的电极材料（特别是Pt等贵金属类）和绝缘层（通常使用氧化硅（SiO2））的密接性较差而导致的问题。按照图10进行说明，在上部电极1009的表面及侧面和覆盖上部电极1009的绝缘层1051（通常为SiO2）之间，由于Pt等电极材料和SiO2等绝缘层1051的密接性较差，导致产生间隙。因此，在形成向上部电极1009的导电性通孔1050b时，用于形成导电性通孔1050b的金属材料可能会从上述间隙漏出。详细地说，例如作为用于形成导电性通孔1050b的金属材料而使用钨（W）的情况下，作为金属材料气体使用的六氟化钨（WF6）从上述的上部电极1009和绝缘层1051的间隙漏出，从而W覆盖上部电极1009而形成。结果，在上部电极1009和导电性通孔1050b的接合部分产生形状异常（即形状不良）。该形状异常成为电阻变化元件1010的特性异常的原因，并且从与上部电极1009连接的布线的可靠性的观点来看，也并不优选。即，由于上部电极1009和导电性通孔1050b的接合部分的形状异常，电阻变化元件的初始电阻值等电特性也存在不均匀。
图11是将Pt用作上部电极、将SiO2用作绝缘层而试做的电阻变化元件的截面SEM照片。在正常的状态下，W仅在为了形成导电性通孔而设置的接触孔的内部形成，而在图11中，能够确认在上部电极和导电性通孔的接合部分，W从导电性通孔的接触孔漏出，覆盖上部电极的一部分（在图11中以白色虚线包围、表示为W的部分），在上部电极1009和导电性通孔1050b的接合部分产生了形状异常。
此外，在形成向电阻变化元件的上部电极的导电性通孔时，通常采用下面的工序来形成导电性通孔：在形成了覆盖上部电极的绝缘层（通常为SiO2）之后，通过通常的干刻法形成贯通绝缘层而到达上部电极的接触孔，接着通过CVD法等在接触孔内填充金属材料（通常使用W）。在此，在形成接触孔的干刻的工序中，为了不产生绝缘层的蚀刻残余，通过所谓过蚀刻，以将露出到接触孔内的上部电极稍微蚀刻的方式进行干刻。结果，形成的接触孔的底部的被蚀刻的部分的上部电极的膜厚，比未蚀刻的其他部分的上部电极的膜厚薄。即，在上部电极形成有凹状的坑洼。另外，其趋势为，若将接触孔微细化，则由于采用利用了更高密度的等离子体的干刻法，在过蚀刻的工序中，向上述的上部电极的坑洼更加容易发生。
这样，在形成了导电性通孔的电阻变化元件中，无法避免导电性通孔形成时的上部电极的膜厚的不均匀的产生。由于该上部电极的膜厚的不均匀，电阻变化元件的初始电阻值等电特性也产生不均匀。以下，对于这一点详细叙述。
本发明人们在创造本发明时，新发现了电阻变化元件的初始电阻值依存于电阻变化元件的上部电极膜厚。以下对这一点进行说明。
图12是表示上部电极采用Pt、电阻变化层采用TaOx、下部电极采用氮化钽（TaN）、而使上部电极的Pt的膜厚取5nm、10nm及20nm的电阻变化元件的初始电阻值的图表。
在图12中，对于各Pt膜厚，示出了上部电极的面积为0.5μm见方（在图12中记为“0.5μm□”。以下同样）、1μm见方、5μm见方的3种电阻变化元件的初始电阻值。在图12中，对于3种电极的面积的每一种，各制作了约40个元件，对初始电阻值进行计测并示出其中央值（中位数）。另外，在本试料制作时，在电阻变化层上成膜上部电极之前，对电阻变化层的表面实施由灰化（ashing）装置进行的氧等离子处理，电阻变化层由专利文献3所示的、厚度23nm的具有以TaOx（其中0＜x＜2.5）表示的组成的钽氧化物和厚度8nm的具有以TaOy（其中x＜y）表示的组成的钽氧化物的层叠构造来构成。
从图12可知，随着上部电极Pt的膜厚变薄，电阻变化元件的初始电阻值有上升的趋势。
上部电极使用Pt的情况下，在上部电极形成后的后工序（postprocess）中，向下方向形成有微小突起。图13是经过了这样的后工序后，使用Pt的电阻变化元件的截面TEM照片，可知上部电极的微小突起（照片中的以虚线包围的部位）向电阻变化层（在此使用TaOx）方向形成为凸型。这是由后工序中包含的加热工序导致的Pt层的变化，即Pt层成为高温时，Pt原子在TaOy侧发生迁移。实际上，发现几乎所有突起都从Pt层的粒界（结晶粒界：grain boundary）附近开始生长，这是因为，迁移容易沿着Pt层的粒界发生。
进一步研究的结果，发明人们发现，突起的产生依存于上部电极的膜厚，上部电极的膜厚变薄时，突起的产生被抑制。从电阻变化元件的特性方面考虑，在突起部分处，电阻变化层的膜厚实质上变薄，所以有突起的情况下的电阻变化层的电阻值与没有突起的情况相比，整体的电阻值变低。在图12中表现出以下趋势：作为上部电极的Pt的膜厚为5nm时，电阻变化层的初始电阻值较高，Pt的膜厚为20nm时，电阻变化层的初始电阻值较低。
另外，在图12中，Pt的膜厚为10nm的试料的初始电阻值的不均匀与其他相比显著较大，这是因为，Pt的膜厚为10nm的附近是上述的突起发生的阈值性的区域。即，Pt的膜厚为10nm左右时，突起时而发生时而不发生，所以初始电阻值存在不均匀。同样的现象除了Pt以外，例如在钯（Pd）等中也能够观测到。此外，作为电阻变化层，在TaOx以外，例如在HfOx或ZrOx等中也能够观测到同样的现象。
考虑该依存性如何反映到实际的电阻变化元件的特性中，在形成了导电性通孔的电阻变化元件中，无法避免接触孔形成时的上部电极的膜厚的不均匀（由于露出到接触孔内的区域的上部电极的膜厚比其他区域薄）的发生。因此，无法避免电阻变化元件的初始电阻值的不均匀产生，并不优选。
如上所述，由于上部电极和导电性通孔的接合部分的形状异常、及用于形成导电性通孔的接触孔形成时的过蚀刻导致的上部电极的膜厚的不均匀，初始电阻值等电阻变化元件的电特性也存在不均匀。
发明内容
为解决上述课题，本发明的目的在于，提供一种具有电阻变化元件的存储装置及其制造方法，优化电阻变化元件的上部电极同与其电连接的布线的物理连接形状，并且降低上部电极的膜厚的不均匀，由此使电阻变化元件的初始电阻值的不均匀较少。
解决问题所采用的手段
为解决上述课题，本发明的一方式的存储装置构成为，具备：多个存储器单元；以及引出布线，对所述多个存储器单元共通地设置；所述多个存储器单元中的各个存储器单元具备：晶体管，形成在基板上；以及电阻变化元件，该电阻变化元件具备：下部电极；上部电极，含有贵金属；以及电阻变化层，夹持在所述下部电极与所述上部电极之间；根据经由所述晶体管施加在所述下部电极与所述上部电极之间的电脉冲，所述电阻变化层的电阻值可逆地变化，所述引出布线与所述多个存储器单元的所述上部电极直接相接。
引出布线是指，通过导电膜的1次构图形成的布线，即不经由通孔而与上部电极相接的布线。此外，引出布线的底面中的最下面形成为比上部电极的上表面更靠下。
根据该构成，与电阻变化元件的上部电极连接的布线不设置导电性通孔而与上部电极直接相接，所以省略了形成导电性通孔时的接触孔形成工序（干刻工序）。因此，不产生接触孔形成时的上部电极的膜厚的不均匀。因此，能够降低上部电极的膜厚的不均匀导致的电阻变化元件的初始电阻值的不均匀。此外，电阻变化元件的上部电极与引出布线直接相接，所以上部电极和绝缘层的接触面积变小，不产生上部电极和绝缘层的间隙。此外，由于没有与上部电极连接的导电性通孔，所以能够消除形成导电性通孔的金属材料（通常为W）的漏出，优化电阻变化元件的上部电极同与其电连接的布线的物理连接形状（接触形状）。
此外，像图10所示的以往构造那样，经由导电性通孔电连接的情况下，能够流过电阻变化元件的电流量被能够流过导电性通孔的电流量（由导电性通孔的截面积和导电性通孔的构成材料的电迁移特性等决定）限制，但是在本构成中，能够将上部电极和引出布线的电连接部分的面积扩大到上部电极的面积，所以只要在用电流密度进行比较时能够流过与利用导电性通孔时同程度的电流，可知在用电流量进行比较的情况下，能够在电阻变化元件中流过比以往例充分大的电流量。此外，如果适当选择引出布线的材料，能够在电阻变化元件中流过充分大的电流，能够增大构成电阻变化元件的材料（特别是电阻变化层）的选择的自由度、或电阻变化元件（及存储装置）的动作设定值的自由度。
此外，优选为，所述电阻变化层包含：第一层，含有第一缺氧型的过渡金属氧化物，该第一缺氧型的过渡金属氧化物具有以MOx（其中M为过渡金属、O为氧）表示的组成；以及第二层，形成在所述第一层之上，含有第二缺氧型的过渡金属氧化物，该第二缺氧型的过渡金属氧化物具有以MOy（其中x＜y）表示的组成，所述第二层与所述上部电极相接。
在由钽氧化物构成电阻变化层的情况下，通过具有以TaOx（其中0＜x＜2.5）表示组成的钽氧化物和具有以TaOy（其中x＜y）表示的组成的钽氧化物的层叠构造来形成。由此，不需要形成工序，并且能够得到具有高速且可逆而稳定的重写特性、和良好的电阻值的保持特性的电阻变化元件，结果能够得到特性良好的存储装置。
此外，优选为，所述电阻变化层的侧壁的一部分被绝缘层覆盖。
根据该构成，电阻变化层的侧壁的至少一部分被绝缘层覆盖。例如，与层间绝缘层相接的部分的电阻变化层在层间绝缘层的形成时被强烈地氧化，电阻变化层的侧壁部分高电阻（绝缘体）化。因此，在之后的回蚀工序中，即使将电阻变化层露出并与引出布线相接，也不会从相接的部分流入电流。因此，根据该构成，在形成引出布线时的使上部电极露出的工序中，能够使回蚀的余量较大。
此外，优选为，所述电阻变化层由从钽（Ta）、铪（Hf）、锆（Zr）构成的组中选择的过渡金属的缺氧型氧化物构成。
根据该构成，由TaOx（0＜x＜2.5）、HfOx（0＜x＜2.0）和HfOy、ZrOx（0＜x＜2.0）等氧化物构成电阻变化层的情况下，在以覆盖电阻变化元件的方式来堆积层间绝缘层的工序中，与层间绝缘层相接的部分的电阻变化层被强烈地氧化。即，层间绝缘层的侧壁部分被高电阻（绝缘体）化。因此，能够仅经由上部电极及下部电极在电阻变化层中流过电流。
此外，优选为，所述引出布线由具有导电性的材料的层叠构造物构成，并且与所述上部电极直接相接的部分由含有铬（Cr）、钼（Mo）、铌（Nb）、钽（Ta）、钨（W）、钛（Ti）、钒（V）、锆（Zr）、铪（Hf）、硅（Si）、氮（N）、碳（C）、硼（B）中的至少一个的导电性材料构成。
根据该构成，与电阻变化元件的上部电极直接相接的布线的材料如果选择电迁移耐性（electromi gration Hardness）较高的材料，例如Cr、Mo、Nb、Ta、W、Ti、V、Zr、Hf等过渡金属、或硅化物（silicide）、氮化物（nitride）、碳化物（carbide）、硼化物（boride）等化合物，能够在电阻变化元件中流过充分大的电流。由此，能够增大构成电阻变化元件的材料的选择的自由度、或电阻变化元件（或存储装置）的动作设定值的自由度。进而，由上述那样的过渡金属或硅化物、氮化物、碳化物、硼化物等化合物构成的层，在构成上设置于布线～绝缘层间及上部电极～布线间，具有还作为密接层发挥功能的优点。
此外，本发明的一方式的存储装置的制造方法包括以下工序：在基板上形成晶体管的工序；与所述晶体管对应地形成所述电阻变化元件的下部电极的工序；在所述下部电极上形成电阻变化层的工序；在所述电阻变化层上形成含有贵金属的上部电极的工序；以覆盖所述电阻变化元件的方式形成层间绝缘层的工序；使所述上部电极的上表面的至少一部分露出的工序；以与所述上部电极直接相接的方式，形成与所述多个存储器单元共通地设置的引出布线的工序。
根据该构成，与电阻变化元件的上部电极连接的布线，不设置导电性通孔而直接与上部电极相接，所以不发生接触孔形成时的上部电极膜厚的不均匀。因此，能够降低上部电极的膜厚的不均匀导致的电阻变化元件的初始电阻值的不均匀。此外，电阻变化元件的上部电极与引出布线直接相接，所以上部电极和绝缘层的接触面积变小，不会产生上部电极和绝缘层的间隙。此外，由于没有与上部电极连接的导电性通孔，所以能够消除形成导电性通孔的金属材料（通常为W）的漏出，优化接触形状。
此外，像以往构造那样经由导电性通孔电连接的情况下，能够流过电阻变化元件的电流量被能够流过导电性通孔的电流量（由导电性通孔的截面积和导电性通孔的构成材料的电迁移特性等决定）限制，但是在本构成中，能够将上部电极和引出布线的电连接部分的面积扩大到上部电极的面积，所以只要在用电流密度进行比较时能够流过与利用导电性通孔时同程度的电流，则可知用电流量进行比较的情况下，能够在电阻变化元件中流过比以往例充分大的电流量。此外，如果对引出布线选择适当的材料，能够在电阻变化元件中流过充分大的电流，能够增大构成电阻变化元件的材料（特别是电阻变化层）的选择的自由度、或电阻变化元件（及存储装置）的动作设定值的自由度。进而，在制造方面，不需要规定与上部电极连接的导电性通孔的光掩模，能够削减一张使用的光掩模，所以能够缩短相应的制造工序。
此外，优选为，包含以下工序：所述电阻变化层，形成含有第一缺氧型的过渡金属氧化物的第一层的工序，该第一缺氧型的过渡金属氧化物具有以MOx（其中M为过渡金属、O为氧）表示的组成；以及在所述第一层之上，形成含有第二缺氧型的过渡金属氧化物的第二层的工序，该第二缺氧型的过渡金属氧化物具有以MOy（其中x＜y）表示的组成。
由钽氧化物构成电阻变化层的情况下，通过具有以TaOx（其中0＜x＜2.5）表示的组成的钽氧化物、和具有以TaOy（其中x＜y）表示的组成的钽氧化物的层叠构造来形成。由此，不需要形成工序，并且能够得到具有高速且可逆而稳定的重写特性、和良好的电阻值的保持特性的电阻变化元件，结果能够制造特性良好的存储装置。
此外，优选为，使所述上部电极的至少一部分露出的工序包含使所述层间绝缘层表面平坦化的工序，在使所述层间绝缘层平坦化之后，使所述上部电极的一部分在所述层间绝缘层的表面露出。
根据该构成，在使层间绝缘层平坦化的工序中，能够抑制上部电极受到损伤，同时使上部电极露出。
此外，优选为，在形成所述引出布线的工序中，同时形成所述引出布线和其他布线。
根据该构成，引出布线和其他布线同时形成，所以能够简化布线的制造工序。
发明效果
根据本发明，能够提供一种具有电阻变化元件的存储装置及其制造方法，优化电阻变化元件的上部电极中的、上部电极同与其电连接的布线的物理连接形状，并且降低上部电极的膜厚的不均匀，由此使电阻变化元件的初始电阻值的不均匀较少。
附图说明
图1是实施方式1的存储装置的概略图，（a）是表示存储装置的构成的概略截面图，（b）从箭头方向观察同图（a）的A－A’线的截面的概略截面图，（c）是从表面观察同图（a）的概略俯视图。
图2是表示制造实施方式1的存储装置的方法的一例的工序图，（a）是表示在第一绝缘层上层叠下部电极的材料、电阻变化层、上部电极的材料的工序的图，（b）表示在第一绝缘层上形成电阻变化元件的工序的图，（c）是表示形成覆盖电阻变化元件的层间绝缘层的工序的图。
图3是表示制造实施方式1的存储装置的方法的一例的工序图，（a）是表示将层间绝缘层的表面平坦化的工序的图，（b）是表示使电阻变化元件的上部电极露出的工序的图，（c）是形成与电阻变化元件的上部电极直接相接的引出布线的工序的图，（d）是形成与导电性通孔连接的金属布线的工序的图。
图4是表示实施方式1的非易失性存储装置的构成的框图。
图5是使用实施方式1的存储装置的制造方法试做的电阻变化元件的截面SEM照片。
图6是实施方式2的存储装置的概略图，（a）是表示存储装置的构成的概略截面图，（b）从箭头方向观察同图（a）的B－B’线的截面的概略截面图，（c）是从表面观察同图（a）的概略俯视图。
图7是表示制造实施方式2的存储装置的方法的一例的工序图，（a）是表示将层间绝缘层的表面平坦化的工序的图，（b）表示形成与金属布线连接的导电性通孔的工序的图，（c）是表示使电阻变化元件的上部电极露出的工序的图，（d）是表示同时形成与上部电极直接相接的上述电极布线和与导电性通孔连接的金属布线的工序的图。
图8是实施方式3的存储装置的概略图。（a）是表示存储装置的构成的概略截面图，（b）是从箭头方向观察同图（a）的C－C’线的截面的概略截面图。
图9是表示制造实施方式3的存储装置的方法的一例的工序图，是表示使电阻变化元件的上部电极及电阻变化层露出的工序的图。
图10是表示构成以往的存储装置的存储器单元的构成的概略截面图。
图11是上部电极采用Pt、绝缘层采用SiO2而试做的电阻变化元件的截面SEM照片。
图12是表示上部电极采用Pt、电阻变化层采用TaOx、下部电极采用氮化钽（TaN）、并使上部电极的Pt的膜厚取5nm、10nm、及20nm的电阻变化元件的初始电阻值的图表。
图13是上部电极采用Pt、电阻变化层采用TaOx的电阻变化元件的截面TEM照片。
具体实施方式
以下，参照附图说明本发明的实施方式。另外，对于本发明，使用以下的实施方式及附图进行说明，但仅为例示，不意图将本发明限定于此。
（实施方式1）
［存储装置的构成］
图1是实施方式1的存储装置的概略图，图1（a）是表示存储装置100的构成的概略截面图，图1（b）是从箭头方向观察图1（a）的A－A’线的截面的概略截面图，图1（c）是从表面观察同图（a）的概略俯视图。另外，在图1（c）中，将在表面看不见的存储装置的若干构成要素以点划线表示，并赋予附图标记。
存储装置100具备多个1T1R型的存储器单元。详细地说，存储器单元将选择晶体管6和电阻变化元件10经由导电性通孔50a串联连接而形成，该选择晶体管6由源极区域2、漏极区域3、栅极电极5构成，该源极区域2在由半导体构成的基板1上制作，该栅极电极5形成在栅极氧化膜4上。
电阻变化元件10构成为，将通过电压施加而电阻值变化的电阻变化层8夹持在下部电极7和上部电极9之间，下部电极7和漏极区域3经由导电性通孔50a电连接。在本实施方式中，电阻变化元件10具有圆柱状的形状。即，如图1（c）所示，电阻变化元件10从上观察时具有圆形的形状。另外，电阻变化元件10的形状不限于此，例如也可以是长方体状的形状。此外，栅极电极5与字线（未图示）连接。
此外，在电阻变化元件10的周围配置有层间绝缘层15。在电阻变化元件10的上部电极9的上部，以覆盖上部电极9的方式配置有引出布线12（例如位线）。引出布线是指，通过导电膜的1次构图形成的布线，即不经由通孔而与上部电极相接的布线。引出布线12如图1（b）所示，对多个存储器单元共通地设置。此外，引出布线12的底面中的最下面形成为比上部电极9的上表面更靠下。即，引出布线12覆盖上部电极9的整面，并且覆盖上部电极9的侧壁的一部分，还形成在相对于上部电极9在规定范围内的层间绝缘层15之上。另外，引出布线12也可以不覆盖上部电极9的整个上面，而覆盖上部电极9的一部分，并且形成在相对于上部电极9在规定范围内的层间绝缘层15的一部分之上。
在此，若对构成电阻变化元件10的电阻变化层8施加规定的电脉冲，则电阻变化层8的状态在规定的低电阻（LR）状态（以下将该状态简称为“LR状态”）和规定的高电阻（HR）状态（以下将该状态简称为“HR状态”）之间可逆地迁移。该电阻变化层8只要不施加规定的电脉冲，就维持该迁移后的状态。在本实施方式中，对该LR状态和HR状态分别分配2值数据的“0”及“1”的某一方及另一方，为了使电阻变化层8的状态在LR状态和HR状态之间迁移，施加极性不同的电脉冲。作为这样的电阻变化层，可以使用钙钛矿型的金属氧化物、过渡金属或一部分典型金属的氧化物等。
具体地说，作为电阻变化层8，可以举出由缺氧型的TaOx（0＜x＜2.5）、HfOx（0＜x＜2.0）、ZrOx（0＜x＜2.0）等构成、具有高电阻层和低电阻层的层叠构造物等。这种情况下，通过控制高电阻层的厚度，不需要所谓的形成（forming）工序（对制造紧之后的电阻变化元件施加电刺激，从而发生电阻状态的变化的工序），并且能够控制流过电阻变化元件的电流的值。将该见解付诸实验的结果的详细说明例如在专利文献3中有详细记述，因此省略记载。
特别地，将TaOx（0＜x＜2.5）用作电阻变化层8的情况下，电阻变化层8优选采用将第一层（低浓度氧化物）和第二层（高浓度氧化物）层叠的构成，该第一层含有具有以TaOx（其中0.7≤x≤1.9）表示的组合的缺氧型的钽氧化物，该第二层含有具有以TaOy（其中2.1≤y≤2.5）表示的组合的第二缺氧型的钽氧化物。在此，缺氧型的钽氧化物是指，与具有化学计量的组成的钽氧化物相比，氧的含有量（原子比：氧原子数在总原子数中所占的比例）较少的具有非化学计量的组成的钽氧化物。采用这样的层叠构造的情况下，将第二层（高浓度氧化物层）配置为与上部电极9相接。
通过采用这样的构成，TaOx的电阻率变低（成为低电阻层），TaOy的电阻率变高（成为高电阻层）。在该构成中，能够得到具有高速且可逆而稳定的重写特性、和良好的电阻值的保持特性的电阻变化元件10。将该见解付诸实验的结果的详细说明例如在专利文献3中有详细记述，因此省略记载。
此外，上部电极9含有贵金属。优选为，上部电极9的贵金属使用标准电极电位比构成电阻变化层8的过渡金属的标准电极电位高的材料中的1个或多个材料来构成，下部电极7使用标准电极电位比构成上部电极9的材料的标准电极电位小的材料（例如W、Ni、或TaN等）来构成。即，电阻变化层8为钽氧化物的情况下，若设下部电极7的标准电极电位为V1、钽的标准电极电位为VTa、上部电极的标准电极电位为V2，则优选为下部电极7的标准电极电位V1与钽的标准电极电位VTa之差即V1－VTa、和上部电极的标准电极电位V2与钽的标准电极电位VTa之差即V2－VTa满足0＜V1－VTa＜V2－VTa的关系。此外，优选为下部电极7的标准电极电位V1与钽的标准电极电位VTa之差即V1－VTa、和上部电极9的标准电极电位V2与钽的标准电极电位VTa之差即V2－VTa满足V1－VTa≤0＜V2－VTa的关系。
通过采用这样的构成，在与上部电极9相接的电阻变化层8中能够稳定地产生电阻变化现象。
进而，在引出布线12及层间绝缘层15之上，配置有由SiO2等构成的第二绝缘层16。在第二绝缘层16之上配置有金属布线13（例如源极线）。金属布线13如图1（c）所示，对多个存储器单元共通地设置。选择晶体管6的源极区域2经由导电性通孔50b，与成为源极线的扩散层或金属布线13连接。构成存储器单元的选择晶体管6的栅极电极5与字线（未图示）连接，电阻变化元件10的上部电极9或晶体管的扩散层中的1个（例如源极区域2）与位线（未图示）连接。另外，如后面说明的图4所示，字线和位线以相互交叉的方式配置。存储器单元在字线及位线的方向上以阵列状配置多个，构成存储器单元阵列。
另外，例示了电阻变化层8由钽氧化物的层叠构造来构成的情况，但是上述的作用效果并不是只在钽氧化物的层叠构造中发现，本发明不限于此。例如，也可以是单层的钽氧化物。此外，也可以是由铪（Hf）、锆（Zr）这样的其他过渡金属形成的单层的氧化物，还可以是铪氧化物的层叠构造或锆氧化物的层叠构造等。这一点作为变形例在后面说明。
此外，上部电极9例如使用Au（金）、Pt（铂）、Ir（铱）、Pd（钯）、Ag（银）及Cu（銅）中的1个或多个材料来构成，但是不限于此。这些上部电极9的材料只是一例，也可以使用其他材料。
本实施方式的存储装置100如图1所示，特征在于，成为位线的引出布线12配置为不经由导电性通孔50a等，而与上部电极9直接相接。通过该构成，省略了以往技术中的、形成用于连接上部电极9和引出布线12的导电性通孔时的接触孔形成工序（干刻工序）。由此，不产生接触孔形成时的上部电极9的膜厚的不均匀，也不产生上部电极9的膜厚的不均匀导致的电阻变化元件10的初始电阻值的不均匀。
此外，电阻变化元件10的上部电极9的一部分构成为，与上部电极9所连接的引出布线12直接相接，所以上部电极9和层间绝缘层15的接触面积变小。因此，大幅抑制了上部电极9和层间绝缘层15的间隙的产生。进而，由于没有与上部电极9连接的导电性通孔，不会发生由形成导电性通孔的金属材料（通常为W）的漏出导致的接触形状不良。
进而，经由导电性通孔电连接的情况下，能够流过电阻变化元件10的电流量被能够流过导电性通孔的电流量（由导电性通孔的截面积和导电性通孔的构成材料的电迁移特性等决定）限制，但是在本实施方式中，能够将上部电极9和引出布线12的电连接部分的面积最大扩大到上部电极9的面积。因此，只要在用电流密度进行比较时能够流过与利用导电性通孔时同程度的电流，可知在用电流量进行比较的情况下，能够在电阻变化元件10中流过比以往的构造充分大的电流量。
此外，如果引出布线12选择适当的材料，则在电阻变化元件10中能够流过充分大的电流，能够增大构成电阻变化元件10的材料（特别是电阻变化层8）的选择的自由度、或电阻变化元件10（及存储装置100）的动作设定值的自由度。此外，在制造方面，具有不需要规定与上部电极9连接的导电性通孔的光掩模的优点。
［存储装置的制造方法］
接着，对于本实施方式的存储装置100的制造方法，使用图2及图3按顺序说明工艺流程。图2是表示制造实施方式1的存储装置的方法的一例的工序图，（a）是表示在第一绝缘层上层叠下部电极的材料、电阻变化层、上部电极的材料的工序的图，（b）表示在第一绝缘层上形成电阻变化元件的工序的图，（c）是表示形成覆盖电阻变化元件的层间绝缘层的工序的图。图3是表示制造实施方式1的存储装置的方法的一例的工序图，（a）是表示将层间绝缘层的表面平坦化的工序的图，（b）是表示使电阻变化元件的上部电极露出的工序的图，（c）是形成与电阻变化元件的上部电极直接相接的引出布线的工序的图，（d）是形成与导电性通孔连接的金属布线的工序的图。
另外，如前所述，本实施方式与以往构造较大的不同点在于，引出布线12和构成电阻变化元件10的上部电极9直接相接，所以下面主要详细说明形成引出布线12的工序，对于选择晶体管6的形成工序等沿用硅半导体的制造工艺中的通常的制造方法即可的工序，省略记载。
如图2（a）所示，准备嵌入了选择晶体管6等的由半导体构成的基板1。基板1的最表面被由氧化硅（SiO2）等绝缘体构成的第一绝缘层14覆盖。在该基板1上形成用于将电阻变化元件10的下部电极7和漏极区域3电连接的导电性通孔50a。在与电阻变化元件10的下部电极7所形成的区域对应的第一绝缘层14的规定的部位形成接触孔，并在该接触孔中埋入导电性材料，从而形成导电性通孔50a。
然后，如图2（a）所示，通过溅射法，将下部电极7、电阻变化层8、上部电极9的材料按上述顺序堆积。接着，通过干刻法将其一并加工，如图2（b）所示，形成电阻变化元件10。上部电极9例如使用从Au（金）、Pt（铂）、Ir（铱）、Pd（钯）、Ag（银）及Rh（铑）中选择的金属中的1个或多个材料来构成。电阻变化层8例如通过TaOx（0＜x＜2.5）和TaOy（x＜y）、HfOx（0＜x＜2.0）和HfOy（x＜y）、ZrOx（0＜x＜2.0）和ZrOy（x＜y）等的层叠构造物来构成。下部电极7是具有导电性的材料的层叠构造。例如，从与电阻变化层8相接的层起，按顺序由铂（Pt）、氮化钛铝（TiAlN）、氮化钛（TiN）形成。另外，下部电极7、电阻变化层8、及上部电极9的材料不限于上述材料。此外，下部电极7、电阻变化层8、上部电极9的堆积方法不限于溅射法，也可以使用CVD（化学气相成长）法或其他方法。
接着，如图2（c）所示，以覆盖电阻变化元件10的方式，堆积由SiO2等构成的层间绝缘层15。然后，如图3（a）所示，通过CMP（化学机械研磨）法，对层间绝缘层15的表面进行研磨，从而平坦化。这时，优选为一边将层间绝缘层15的表面平坦化，一边调整研磨量以使电阻变化元件10不露出。这是为了回避以下情况：在层间绝缘层15的研磨中，如果电阻变化元件10露出，则通过研磨，产生电阻变化元件10自身的形状异常，或者在SiO2等的绝缘膜的CMP用设备中，由于对异种材料（上部电极9或电阻变化层8）进行研磨，从而产生设备上的异常。另外，层间绝缘层15的表面的平坦化可以采用所谓的抗蚀剂回蚀法，即，在层间绝缘层15上涂覆光抗蚀剂而使表面平坦化之后，在抗蚀剂的蚀刻速度和层间绝缘层15的蚀刻速度相等的干刻条件下，从表面开始依次进行蚀刻，从而最终得到表面平坦化的层间绝缘层15。
接着，如图3（b）所示，通过所谓的回蚀法，将层间绝缘层15从表面开始依次蚀刻，在电阻变化元件10的上部电极9露出的时刻，停止回蚀处理。由此，成为仅电阻变化元件10的上部电极9在层间绝缘层15的最表面露出的状态。即，上部电极9露出的区域以外的最表面全部成为由SiO2等构成的绝缘体。
另外，在层间绝缘层15的表面平坦化中使用抗蚀剂回蚀法的情况下，也可以继续进行回蚀，在电阻变化元件10的上部电极9露出的时刻，停止回蚀处理。但是，通常层间绝缘层15的膜厚为数百nm到1μm左右，而上部电极9的膜厚为数十nm到百nm左右，与层间绝缘层15的膜厚相比相当薄，所以在用于使电阻变化元件10的上部电极9露出的回蚀中，需要选择能够进行更精密的蚀刻量的控制的蚀刻条件（真空度、功率、气体种类等）。这是因为，如果在回蚀的工序中露出到下部电极7，则由于形成引出布线12，上部电极9和下部电极7会电短路。
另外，将回蚀处理持续到上部电极9露出为止，意味着在回蚀处理中上部电极9的表面也被蚀刻。但是，本工序中的回蚀处理是低纵横比（aspect）的蚀刻，所以不需要微细接触孔的干刻那样的高纵横比蚀刻用的高密度等离子体等，是功率较低的蚀刻处理。因此，回蚀处理中的上部电极9的膜损失（特别是上部电极9由贵金属类构成的情况下）充分小，是可以忽视的程度。
然后，通过溅射法等，堆积构成引出布线12的铝（Al）等材料，并将其构图，如图3（c）所示，形成与电阻变化元件10的上部电极9直接相接的引出布线12。接着，以覆盖引出布线12的方式，在层间绝缘层15上进行由SiO2等构成的第二绝缘层16的成膜及其表面平坦化。接着，在与源极区域2（也可以是其他区域）所形成的区域对应的第一绝缘层14、层间绝缘层15及第二绝缘层16的规定的位置形成接触孔，在该接触孔中埋入例如由W等构成的导电性材料，从而形成导电性通孔50b。此外，如图3（d）所示，通过在第二绝缘层16上形成金属布线13，得到存储装置100的构成。
引出布线12可以使用Al等导电性材料。此外，引出布线12也可以是具有导电性的材料的层叠构造。特别地，与电阻变化元件10的上部电极9直接相接的部分如果采用电迁移耐性高的材料，如铬（Cr）、钼（Mo）、铌（Nb）、钽（Ta）、钨（W）、钛（Ti）、钒（V）、锆（Zr）、铪（Hf）等过渡金属、以及硅化物、氮化物、碳化物、硼化物等化合物，能够在电阻变化元件10中流过充分大的电流，能够增大构成电阻变化元件10的材料的自由度、或电阻变化元件10（及存储装置100）的动作设定值的自由度。进而，由上述那样的过渡金属或硅化物、氮化物、碳化物、硼化物等化合物构成的层，在构成上设置在引出布线12和第二绝缘层16之间、及上部电极9和引出布线12间，具有还作为密接层发挥功能的优点。
此外，金属布线13与引出布线12同样，可以使用Al等导电性材料，也可以是具有导电性的材料的层叠构造。
［非易失性存储装置的构成］
图4是表示本实施方式的非易失性存储装置500的构成的框图。
如图4所示，非易失性存储装置500在由半导体构成的基板上具备存储器主体部201。存储器主体部201具备：存储器单元阵列202，具有配置为矩阵状的多个1T1R型的存储器单元；行选择电路208；行驱动器207，由字线驱动器WLD及源极线驱动器SLD构成；列选择电路203；写入电路206，用于进行信息的写入；读出放大器204，检测在选择位线中流过的电流量，进行数据“1”还是“0”的判别；数据输入输出电路205，经由端子DQ进行输入输出数据的输入输出处理。另外，构成配置为矩阵状的存储器单元阵列202的多个1T1R型的存储器单元使用通过图1说明的存储装置100来构成。
此外，存储器单元阵列202使用层叠了2种（高浓度氧化物层和低浓度氧化物层）的缺氧型电阻变化层的电阻变化元件10的情况下，根据电阻变化元件10和晶体管的相对位置关系（哪个与位线连接）、及源极线的配置（与位线平行或与字线平行）的不同，能够采用以下（1）～（4）的4种构成。在使用图4的以下的说明中，对其中的与（2）有关的1T1R型存储器单元阵列的非易失性存储装置进行说明，但是其他的（1）、（3）、（4）的构成的1T1R型存储器单元阵列也能够同样地说明。
（1）位线与电阻变化元件10的高浓度氧化物层侧连接，源极线与晶体管6连接，源极线与位线平行地配置
（2）位线与电阻变化元件10的高浓度氧化物层侧连接，源极线与晶体管6连接，源极线与字线平行地配置
（3）源极线与电阻变化元件10的高浓度氧化物层侧连接，位线与晶体管6连接，源极线与位线平行地配置
（4）源极线与电阻变化元件10的高浓度氧化物层侧连接，位线与晶体管6连接，源极线与字线平行地配置
图4中的非易失性存储装置500，作为写入用电源211具备低电阻（LR）化用电源212及高电阻（HR）化用电源213。在此，低电阻（LR）化是指，使电阻变化元件从高电阻状态转移到低电阻状态，高电阻（HR）化是指，使电阻变化元件从低电阻状态转移到高电阻状态。LR化用电源212的输出V2供给至行驱动器207，HR化用电源213的输出V1供给至写入电路206。
进而，非易失性存储装置500具备：地址输入电路209，接受从外部输入的地址信号；控制电路210，基于从外部输入的控制信号，控制存储器主体部201的动作。
存储器单元阵列202具备：形成在由半导体构成的基板之上的、相互交叉地排列的多个字线WL0，WL1，WL2，…及位线BL0，BL1，BL2，…、设置于这些字线WL0，WL1，WL2，…之间的源极线SL0，SL2，…、与这些字线WL0，WL1，WL2，…及位线BL0，BL1，BL2，…的交点对应地分别设置的多个N型MOS晶体管N11，N12，N13，N21，N22，N23，N31，N32，N33，…（以下记为“晶体管N11，N12，…”）、与晶体管N11，N12，…1对1地串联连接的多个电阻变化元件R11，R12，R13，R21，R22，R23，R31，R32，R33、…（以下记为“电阻变化元件R11，R12，…”）。存储器单元阵列202的字线、源极线、位线、N型MOS晶体管、电阻变化元件如图4那样纵横地配置为二维状，但是在图4中，为了便于说明，仅记载存储器单元阵列202的一部分。通过这些字线WL0，WL1，WL2，…、位线BL0，BL1，BL2，…、源极线SL0，SL02，…、晶体管N11，N12，…、及电阻变化元件R11，R12，…分别构成配置为矩阵状的多个1T1R型的存储器单元M11，M12，M13，M21，M22，M23，M31，M32，M33，…（以下记为“存储器单元M11，M12，…”）。
如图4所示，晶体管N11，N21，N31，…的栅极与字线WL0连接，晶体管N12，N22，N32，…的栅极与字线WL1连接，晶体管N13，N23，N33，…的栅极与字线WL2连接。此外，晶体管N11，N21，N31，…及晶体管N12，N22，N32，…相互共通连接，并与源极线SL0连接，晶体管N13，N23，N33，…及晶体管N14，N24，N34，…与同一源极线SL2连接。
此外，电阻变化元件R11，R12，R13，…的一个端子与位线BL0连接，电阻变化元件R21，R22，R23，…的一个端子与位线BL1连接。同样地，电阻变化元件R31，R32，R33，…的一个端子与位线BL2连接。
地址输入电路209从外部电路（未图示）接受地址信号，基于该地址信号将行地址信号向行选择电路208输出，并将列地址信号向列选择电路203输出。在此，地址信号是表示从多个存储器单元M11，M12，…之中选择的特定的存储器单元的地址的信号。此外，行地址信号是表示地址信号所示的地址中的行的地址的信号，同样，列地址信号是表示列的地址的信号。
控制电路210在信息的写入周期中，根据输入至数据输入输出电路205的输入数据Din，将指示写入用电压的施加的写入信号向写入电路206输出。另一方面，控制电路210在信息的读出周期中，将指示读出动作的读出信号向读出放大器204输出。
行选择电路208接受从地址输入电路209输出的行地址信号，根据该行地址信号，选择多个字线WL0，WL1，WL2，…中的某一个。行驱动器207基于行选择电路208的输出信号，对于由行选择电路208选择的字线，施加规定的电压。
同样地，行选择电路208接受从地址输入电路209输出的行地址信号，根据该行地址信号，选择多个源极线SL0，SL2，…中的某一个。行驱动器207基于行选择电路208的输出信号，对于由行选择电路208选择的源极线，施加规定的电压。此外，列选择电路203接受从地址输入电路209输出的列地址信号，根据该列地址信号，选择多个位线BL0，BL1，BL2，…中的某一个，对于该选择的位线，施加写入用电压或读出用电压。
写入电路206接受了从控制电路210输出的写入信号的情况下，对列选择电路203输出指示向选择的位线施加写入用电压的信号。此外，读出放大器204在信息的读出周期中，检测在成为读出对象的选择位线中流过的电流量，进行数据“1”还是“0”的判别。根据该结果得到的输出数据DO经由数据输入输出电路205向外部电路输出。
图5是使用本实施方式的存储装置100的制造方法试做的电阻变化元件10的截面SEM照片。如图5所示，电阻变化元件10具备下部电极7、电阻变化层8、上部电极9。
下部电极7具有层叠了具有导电性的材料的构造。详细地说，从与电阻变化层8相接的层开始，依次层叠铂（Pt）、氮化钛铝（TiAlN）、氮化钛（TiN）。另外，在本实施方式中，下部电极7不限于该层叠构造。
此外，在图5中，引出布线12也具有Pt和TiAlN的层叠构造。详细地说，与上部电极9直接相接的层为TiAlN。该引出布线12也不限定于该层叠构造，也可以如前所述，为Al等导电性材料的单层、或具有导电性的材料的层叠构造。特别地，在与电阻变化元件10的上部电极9直接相接的部分，如果采用电迁移耐性较高的材料，如铬（Cr）、钼（Mo）、铌（Nb）、钽（Ta）、钨（W）、钛（Ti）、钒（V）、锆（Zr）、铪（Hf）等过渡金属、或硅化物、氮化物、碳化物、硼化物等化合物，则能够在电阻变化元件10中流过充分大的电流。由此，能够增大构成电阻变化元件10的材料的选择的自由度、或电阻变化元件10（及存储装置100）的动作设定值的自由度。
进而，如图5所示，引出布线12与电阻变化元件10的上部电极9直接相接，完全覆盖上部电极9，并且引出布线12和层间绝缘层15（层间绝缘膜）例如在图5中与氧化硅（SiO2）之间不产生间隙。这表示，构成由层叠构造构成的引出布线12的、与电阻变化元件10的上部电极9及层间绝缘层15直接相接的层（TiAlN）作为密接层发挥功能。
如图5所示，若电阻变化元件10的上部电极9和引出布线12的电连接部分的面积是与上部电极9的面积同程度的大小，则如前所述，能够在电阻变化元件10中流过比以往构造（利用导电性通孔时）充分大的电流量。因此，能够增大构成电阻变化元件10的材料的选择的自由度、或电阻变化元件10（及存储装置100）的动作设定值的自由度。此外，由于不需要规定与上部电极9连接的导电性通孔的光掩模，所以能够获得制造成本的削減或制造工序的缩短化的优点。
另外，在图5中，多少能看见上部电极9的膜厚不均匀，这是通过干刻法形成电阻变化元件10（参照图2（b））时产生的。通过使干刻工序的条件适当化，能够进一步降低上部电极9的膜厚不均匀。
以上通过本实施方式的存储装置100，能够优化电阻变化元件10中的上部电极9同与其电连接的引出布线12的物理连接形状（接触形状），并且降低上部电极9的膜厚的不均匀。即，在本实施方式的存储装置中，不需要在上部电极9和引出布线12之间设置导电性通孔，所以能够降低上部电极9和导电性通孔的接合部分的形状异常、及用于形成导电性通孔的接触孔形成时的过蚀刻导致的上部电极9的膜厚的不均匀。由此，能够提供具有初始电阻值的不均匀较少的电阻变化元件10的存储装置100。
（实施方式2）
［存储装置的构成］
实施方式2的存储装置200与实施方式1的存储装置100的不同点在于，在形成引出布线12时，与引出布线12的形成同时地形成与上部电极9以外连接的金属布线17。其他构成与实施方式1的存储装置100同样，所以省略说明。
图6是实施方式2的存储装置200的概略图，图6（a）是表示存储装置200的构成的概略截面图，图6（b）从箭头方向观察图6（a）的B－B’线的截面的概略截面图，图6（c）是从表面观察同图（a）的概略俯视图。另外，在图6（c）中，将在表面看不见的存储装置的若干构成要素以点线表示，并赋予附图标记。在图6中，对于与图1～图3相同的构成要素，使用相同的附图标记，并省略说明。
存储装置200具备多个1T1R型的存储器单元。详细地说，存储器单元如图6（a）所示，将选择晶体管6和电阻变化元件10经由导电性通孔50a串联连接而形成，该选择晶体管由源极区域2、漏极区域3、栅极电极5构成，该源极区域2在由半导体构成的基板1上制作，该栅极电极5形成在栅极氧化膜4上。
在本实施方式中，电阻变化元件10具有圆柱状的形状。即，如图6（c）所示，电阻变化元件10从上观察时具有圆形的形状。另外，电阻变化元件10的形状不限于此，也可以是例如长方体状（如图6（c）所示，从上观察时为四边形）的形状。
电阻变化元件10构成为，将通过电压施加而电阻值变化的电阻变化层8夹持在下部电极7和上部电极9之间，下部电极7和漏极区域3经由导电性通孔50a电连接。此外，栅极电极5与字线（未图示）连接。
此外，在电阻变化元件10的周围配置有层间绝缘层15。在电阻变化元件10的上部电极9的上部，以覆盖上部电极9的方式配置有含有贵金属的引出布线12。引出布线12如图6（b）所示，对多个存储器单元共通地设置。
进而，如图6（a）所示，在扩散层18的位置的层间绝缘层15上配置有金属布线17。并且，扩散层18经由导电性通孔50c与金属布线17连接。金属布线17如图6（c）所示，对多个存储器单元共通地设置。构成存储器单元的选择晶体管6的栅极电极5与字线（未图示）连接，电阻变化元件10的上部电极9或晶体管的扩散层18中的1个（例如源极区域2）与位线（未图示）连接。如图4所示，字线和位线相互交叉地配置。存储器单元沿着字线及位线的方向以阵列状配置多个，构成存储器单元阵列。即，在实施方式1的电阻变化元件10中，在引出布线12及层间绝缘层15上配置有由SiO2等构成的第二绝缘层16，进而在第二绝缘层16上配置有金属布线13，但是在本实施方式的电阻变化元件10中，引出布线12和金属布线17同时形成在层间绝缘层15上，构成为配置在同一平面内。
通过采用以上的构成，本实施方式的存储装置200与实施方式1的构成相比，能够减少金属布线层。
［存储装置的制造方法］
接着，对于本实施方式的存储装置200的制造方法，使用图7按顺序说明工艺流程。图7是表示制造实施方式2的存储装置的方法的一例的工序图，（a）是表示将层间绝缘层的表面平坦化的工序的图，（b）表示形成与金属布线连接的导电性通孔的工序的图，（c）是表示使电阻变化元件的上部电极露出的工序的图，（d）是表示同时形成与上部电极直接相接的上述电极布线和与导电性通孔连接的金属布线的工序的图。另外，在本实施方式中，到覆盖电阻变化元件10的层间绝缘层15的表面的平坦化（相当于图3（a））为止，基本是与实施方式1相同的工艺流程，所以对于同样的工艺流程，省略说明，仅说明其以后的工艺流程。
如图7（a）所示，将覆盖电阻变化元件10的层间绝缘层15的表面平坦化之后，形成用于连接扩散层18和金属布线17的导电性通孔50c。在此，例示了用于与扩散层18连接的导电性通孔50c，但也可以是用于与其他层连接的导电性通孔。
如图7（b）所示，首先通过干刻法形成导电性通孔50c用的接触孔。然后，通过CVD法在接触孔内填充钨（W）。接着，通过CMP法将表面的W除去，形成埋入了W的导电性通孔50c。
接着，如图7（c）所示，通过所谓的回蚀法，将层间绝缘层15从表面开始依次蚀刻，在电阻变化元件10的上部电极9露出的时刻，停止回蚀处理。由此，成为电阻变化元件10的上部电极9和导电性通孔50c在层间绝缘层15的最表面露出的状态。上部电极9及导电性通孔50c露出的区域以外的最表面为全部由SiO2等构成的绝缘体。
另外，在层间绝缘层15的表面平坦化中使用抗蚀剂回蚀法的情况下，也可以继续进行回蚀，在电阻变化元件10的上部电极9露出的时刻，停止回蚀处理。但是，通常层间绝缘层15的膜厚为数百nm到1μm左右，而上部电极9的膜厚为数十nm到百nm左右，与层间绝缘层15的膜厚相比相当薄，所以在用于使电阻变化元件10的上部电极9露出的回蚀中，需要选择能够进行更精密的蚀刻量的控制的蚀刻条件（真空度、功率、气体种类等）。这是因为，如果在回蚀的工序中露出到下部电极7，则通过形成引出布线12，上部电极9和下部电极7会电短路。
另外，将回蚀处理持续到上部电极9露出为止，意味着在回蚀处理中上部电极9的表面也被蚀刻。但是，本工序中的回蚀处理是低纵横比的蚀刻，所以不需要微细接触孔的干刻那样的高纵横比蚀刻用的高密度等离子体等，是功率较低的蚀刻处理。因此，回蚀处理中的上部电极9的膜损失（特别是上部电极9由贵金属类构成的情况下）充分小，是可以忽视的程度。
然后，通过溅射法等堆积构成引出布线12及金属布线17的Al等的材料，并将其构图，如图7（d）所示，通过同时形成与电阻变化元件10的上部电极9直接相接的引出布线12和与导电性通孔50c连接的金属布线17，得到存储装置200的构成。
在本实施方式中，上部电极9例如使用Au、Pt、Ir、Pd、Ag及Cu中的1个或多个材料来构成，电阻变化层8例如由TaOx（0＜x＜2.5）和TaOy（x＜y）、HfOx（0＜x＜2.0）和HfOy（x＜y）、ZrOx（0＜x＜2.0）和ZrOy（x＜y）等层叠构造物来构成，但是当然不限定于此。此外，下部电极7、电阻变化层8及上部电极9的堆积方法不限定于溅射法，也可以使用CVD法或其他方法。
引出布线12及金属布线17可以使用Al等导电性材料。此外，引出布线12及金属布线17也可以是具有导电性的材料的层叠构造。特别地，如果与电阻变化元件10的上部电极9直接相接的部分采用电迁移耐性较高的材料，如Cr、Mo、Nb、Ta、W、Ti、V、Zr、Hf等过渡金属、或硅化物、氮化物、碳化物、硼化物等化合物，则在电阻变化元件10中能够流过充分大的电流，能够增大构成电阻变化元件10的材料的选择的自由度、或电阻变化元件10（及存储装置200）的动作设定值的自由度。进而，由上述那样的过渡金属或硅化物、氮化物、碳化物、硼化物等化合物构成的层，在构成上设置于引出布线12和第二绝缘层16之间、及上部电极9和引出布线12之间，具有还作为密接层发挥功能的优点。
以上那样形成的本实施方式的存储装置200，在构成配置为矩阵状的存储器单元阵列的多个1T1R型的存储器单元中使用，从而与上述的实施方式1的非易失性存储装置500同样，能够作为非易失性存储装置来构成，实现与实施方式1同样的作用效果。
（实施方式3）
［存储装置的构成］
实施方式3的存储装置300与实施方式1的存储装置100的不同点在于，引出布线12除了电阻变化元件10的上部电极9之外，还与电阻变化层8相接，其他构成与实施方式1的存储装置100同样，所以省略说明。
图8是实施方式3的存储装置300的概略图，图8（a）是表示存储装置300的构成的截面的示意图。此外，图8（b）是从箭头方向观察图7（a）的C－C’线的截面的概略截面图。在图8（a）中，对于与图1～图3相同的构成要素，使用相同附图标记，并省略说明。
存储装置300具备多个1T1R型的存储器单元。详细地说，存储器单元如图8（a）所示，将选择晶体管6和电阻变化元件10经由导电性通孔50a串联连接而形成，该选择晶体管由源极区域2、漏极区域3、栅极电极5构成，该源极区域2在由半导体构成的基板1上制作，该栅极电极5形成在栅极氧化膜4上。
电阻变化元件10构成为，将通过电压施加而电阻值变化的电阻变化层8夹持在下部电极7和上部电极9之间，下部电极7和漏极区域3经由导电性通孔50a电连接。此外，栅极电极5与字线（未图示）连接。
此外，在电阻变化元件10的周围配置有层间绝缘层15。在电阻变化元件10的上部电极9的上部，以覆盖上部电极9的方式配置有引出布线12。引出布线12如图8（b）所示，对多个存储器单元共通地设置。此外，引出布线12的底面中的最下面形成为比上部电极9的下表面更靠下。即，引出布线12覆盖上部电极9的整面，并且覆盖上部电极9的侧壁和电阻变化层8的侧壁的一部分，还在相对于电阻变化元件10在规定范围内的层间绝缘层15上形成。另外，引出布线12也可以不覆盖上部电极9的上面整面，而覆盖上部电极9的一部分，并且在上部电极9及电阻变化层8的侧壁的一部分、及相对于上部电极9在规定范围内的层间绝缘层15的一部分上形成。
进而，在引出布线12及层间绝缘层15上配置有由SiO2等构成的第二绝缘层16。在第二绝缘层16上配置有金属布线13。金属布线13对多个存储器单元共通地设置。此外，选择晶体管6的源极区域2经由导电性通孔50b，与成为源极线的扩散层或金属布线13连接。构成存储器单元的选择晶体管6的栅极电极5与字线（未图示）连接，电阻变化元件10的上部电极9或晶体管的扩散层18中的1个（例如源极区域2）与位线（未图示）连接。另外，如图4所示，字线和位线相互交叉地配置。存储器单元沿着字线及位线的方向以阵列状配置多个，构成存储器单元阵列。
通过采用以上的构成，具有增大形成引出布线12的工序、也就是使上部电极9露出的回蚀工序的回蚀的余量的效果。
［存储装置的制造方法］
本实施方式3的存储装置300的制造方法与实施方式1的存储装置100的制造方法不同的部分在于，具有以下工序：通过所谓的回蚀法，将层间绝缘层15从表面起依次蚀刻，在电阻变化元件10的上部电极9及电阻变化层8的至少一部分露出的时刻，停止回蚀处理。
图9是表示制造实施方式3的存储装置的方法的一例的工序图，是表示使电阻变化元件的上部电极及电阻变化层露出的工序的图（回蚀处理结束后的概略截面图）。特别地，在由TaOx（0＜x＜2.5）、HfOx（0＜x＜2.0）和HfOy、ZrOx（0＜x＜2.0）等氧化物构成电阻变化层8的情况下，以覆盖电阻变化元件10的方式，在堆积由SiO2等构成的层间绝缘层15的工序（在实施方式1中相当于图2（c））中，与层间绝缘层15相接的部分的电阻变化层8被更强烈地氧化，结果被高电阻（绝缘体）化。因此，即使在之后的回蚀工序中露出并与引出布线12相接，也不会从相接的部分流入电流。从引出布线12流出电流或向引出布线12流入电流仅经由上部电极9。因此，作为电阻变化元件10的电特性，与实施方式1的情况基本相同。
另一方面，从制造方法的观点考虑，在层间绝缘层15的回蚀工序中，如实施方式1那样，不需要仅使电阻变化元件10的上部电极9露出，而像本实施方式那样，即使露出到电阻变化层8，在电特性上也没有变化。即，实施方式1的存储器单元（图1）和实施方式3的存储器单元（图8）可以混在于同一存储器单元阵列内。因此，若采用本实施方式，具有能够较大地取得回蚀工序的余量的优点。
通过将以上那样形成的本实施方式的存储装置300作为构成配置为矩阵状的存储器单元阵列的多个1T1R型的存储器单元来使用，与上述的实施方式1的存储装置100同样，能够作为非易失性存储装置500来构成，实现与实施方式1同样的作用效果。
（实施方式1～实施方式3的变形例）
在上述的各实施方式中，构成电阻变化层的过渡金属氧化物层通过钽氧化物的层叠构造来构成，但是本发明的上述的作用效果不仅在钽氧化物的情况下发现，本发明不限于此。例如，也可以是铪（Hf）氧化物的层叠构造或锆（Zr）氧化物的层叠构造等。以下，说明作为电阻变化层使用铪氧化物及锆氧化物的例子。
说明作为电阻变化层，采用铪氧化物的层叠构造的情况。电阻变化层采用具有氧浓度低的第一铪氧化物层和氧浓度高的第二铪氧化物层的构成。若设第一铪氧化物的组成为HfOx，设第二铪氧化物的组成为HfOy，则优选x为0.9≤x≤1.6左右，y为1.8＜y左右，第二铪氧化物的膜厚为3nm以上且4nm以下。
铪氧化物的情况下，电阻变化层如下形成。首先，使用Hf靶（target），在氩气及氧气中，通过溅射的所谓反应性溅射法，在下部电极之上形成第一铪氧化物层。在形成该第一铪氧化物层后，通过将第一铪氧化物层的表面暴露在氩气和氧气的等离子体中，形成第二铪氧化物层。第一铪氧化物层的氧含有率与上述的钽氧化物的情况同样，通过改变反应性溅射中的氧气与氩气的流量比，能够容易地调整。另外，基板温度不必特别加热，可以是室温。
此外，第二铪氧化物层的膜厚能够通过在氩气和氧气的等离子体中的暴露时间来容易地调整。以HfOx表示第一铪氧化物层的组成、以HfOy表示第二铪氧化物层的组成的情况下，通过将x设定为0.9≤x≤1.6，将y设定为为1.8＜y，将第二铪氧化物层的膜厚设定为3nm以上且4nm以下的范围，能够实现稳定的电阻变化特性。
此外，说明作为电阻变化层，采用锆氧化物的层叠构造的情况。电阻变化层构成为具有氧浓度低的第一锆氧化物层和氧浓度高的第二锆氧化物层。设第一锆氧化物的组成为ZrOx、第二锆氧化物的组成为ZrOy时，优选x为0.9≤x≤1.4左右、y为1.9＜y左右，第二锆氧化物的膜厚为1nm以上且5nm以下。
锆氧化物的情况下，电阻变化层如下形成。首先，使用Zr靶，在氩气及氧气中，通过溅射的所谓反应性溅射法，在下部电极之上形成第一锆氧化物层。在形成该第一锆氧化物层后，通过将第一锆氧化物层的表面暴露在氩气和氧气的等离子体中，形成第二锆氧化物层。第一锆氧化物层的氧含有率与上述的钽氧化物的情况同样，通过改变反应性溅射中的氧气与氩气的流量比，能够容易地调整。另外，基板温度不必特别加热，可以是室温。
此外，第二锆氧化物层的膜厚能够通过等离子体向氩气和氧气的暴露时间来容易地调整。以ZrOx表示第一锆氧化物层的组成、以ZrOy表示第二锆氧化物层的组成的情况下，通过将x设定为0.9≤x≤1.4，将y设定为1.9＜y，将第二锆氧化物层的膜厚设定为1nm以上且5nm以下的范围，能够实现稳定的电阻变化特性。
另外，本发明不限于上述的实施方式，在不脱离本发明的主旨的范围内，可以进行各种改良和变形。
例如，优选为，与钽氧化物层相接的电极使用Au（金）、Pt（铂）、Ir（铱）、Pd（钯）、Ag（银）及Rh（铑）等、标准电极电位比钽的标准电极电位高的材料中的1个或多个材料来构成，构成不与钽氧化物层相接的电极的材料由标准电极电位较小的材料（例如W、Ni、或TaN等）来构成。通过采用这样的构成，能够通过电阻变化层稳定地产生电阻变化动作。
此外，存储装置也可以是将多个存储器单元层叠多层的构成。
此外，上部电极、下部电极的材料不限于上述的实施方式所示的材料，也可以使用其他材料。
此外，在上述的实施方式中，存储装置的源极线与字线平行地配置，但是源极线也可以与位线平行地配置。此外，源极线采用了对晶体管赋予共通的电位的构成，但是也可以具有与行选择电路和行驱动器同样构成的源极线选择电路、源极线驱动器，通过不同的电压（也包括极性）对选择的源极线和非选择的源极线进行驱动。
此外，只要不脱离本发明的主旨，对本实施方式进行了本领域技术人员能够想到的各种变形、或将不同实施方式中的构成要素组合而成的方式也包含在本发明的范围内。例如，具备本发明的存储装置的ReRAM等存储系统（非易失性存储装置）也包含在本发明中。
工业实用性
本发明的存储装置作为下述的具有电阻变化元件的存储装置是有用的：优化电阻变化元件的上部电极中的、上部电极同与其电连接的布线的物理连接形状，并且通过降低上部电极膜厚的不均匀，电阻变化元件的初始电阻值的不均匀较少。
附图标记说明
1基板
2源极区域
3漏极区域
4栅极氧化膜
5栅极电极
6选择晶体管（晶体管）
7下部电极
8电阻变化层
9上部电极
10电阻变化元件
12引出布线
13，17金属布线
14第一绝缘层
15层间绝缘层
16第二绝缘层
18扩散层
50a，50b，50c导电性通孔
100，200，300存储装置
201存储器主体部
202存储器单元阵列
203列选择电路
204读出放大器
205数据输入输出电路
206写入电路
207行驱动器
208行选择电路
209地址输入电路
210控制电路
211写入用电源
212LR化用电源
213HR化用电源
500非易失性存储装置
BL0，BL1，BL2位线
N11，N12，N13，N14，N21，N22，N23，N24，N31，N32，N33，N34晶体管
M11，M12，M13，M14，M21，M22，M23，M24，M31，M32，M33，M34存储器单元
SL0，SL2源极线
R11，R12，R13，R14，R21，R22，R23，R24，R31，R32，R33，R34电阻变化元件
WL0，WL1，WL2，WL3字线

Claims (9)

1.一种存储装置，具备：
多个存储器单元；以及
引出布线，对所述多个存储器单元共通地设置；
所述多个存储器单元分别具备：
多个晶体管，形成在基板上；以及
多个电阻变化元件，具有下部电极、含有贵金属的上部电极、以及夹持在所述下部电极与所述上部电极之间的电阻变化层；
根据经由所述晶体管施加在所述下部电极与所述上部电极之间的电脉冲，所述电阻变化层的电阻值可逆地变化；
所述引出布线构成为与所述多个存储器单元的所述上部电极直接相接，所述引出布线的底面中的最下面比所述上部电极的上表面更靠下，并且比所述下部电极的上表面更靠上；
所述上部电极被所述引出布线完全覆盖。
2.如权利要求1所述的存储装置，
所述电阻变化层包含：
第一层，含有缺氧型的第一过渡金属氧化物，该第一过渡金属氧化物具有以MOx表示的组成，其中M为过渡金属，O为氧；以及
第二层，形成在所述第一层之上，含有第二过渡金属氧化物，该第二过渡金属氧化物具有以MOy表示的组成，其中x＜y；
所述第二层与所述上部电极相接。
3.如权利要求1所述的存储装置，
所述电阻变化层的侧壁的至少一部分被绝缘层覆盖。
4.如权利要求1所述的存储装置，
所述电阻变化层由从钽、铪、锆中选择的某一种过渡金属的氧化物构成。
5.如权利要求1所述的存储装置，
所述引出布线由具有导电性的材料的层叠构造物构成，并且与所述上部电极直接相接的部分由含有铬、钼、铌、钽、钨、钛、钒、锆、铪、硅、氮、碳、硼中的至少一个在内的导电性材料构成。
6.一种存储装置的制造方法，该存储装置具备多个存储器单元，该存储器单元具备晶体管和电阻变化元件，该存储装置的制造方法包括以下工序：
在基板上形成晶体管；
与所述晶体管对应地形成所述电阻变化元件的下部电极；
在所述下部电极上形成电阻变化层；
在所述电阻变化层上形成含有贵金属的上部电极；
以覆盖所述电阻变化元件的方式形成层间绝缘层；
使所述上部电极的上表面的至少一部分露出；以及
将对所述多个存储器单元共通地设置的引出布线形成为与所述上部电极直接相接，所述引出布线的底面中的最下面比所述上部电极的上表面更靠下，并且比所述下部电极的上表面更靠上；
在形成所述引出布线的工序中，将所述引出布线形成为所述上部电极被所述引出布线完全覆盖。
7.如权利要求6所述的存储装置的制造方法，包括以下工序：
所述电阻变化层形成含有缺氧型的第一过渡金属氧化物的第一层，该第一过渡金属氧化物具有以MOx表示的组成，其中M为过渡金属，O为氧；以及
在所述第一层之上，形成含有第二过渡金属氧化物的第二层，该第二过渡金属氧化物具有以MOy表示的组成，其中x＜y。
8.如权利要求6所述的存储装置的制造方法，
使所述上部电极的至少一部分露出的工序包含使所述层间绝缘层平坦化的工序，
在使所述层间绝缘层平坦化之后，使所述上部电极的至少一部分在所述层间绝缘层的表面露出。
9.如权利要求6所述的存储装置的制造方法，
进而具有以下工序：
在形成于所述基板上的扩散层区域形成导电性通孔；以及
形成与所述导电性通孔连接的金属布线；
在形成所述引出布线的工序中，同时进行所述引出布线的形成和所述金属布线的形成。
CN201080056694.0A 2009-12-28 2010-11-17 存储装置及其制造方法 Active CN102656689B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-297430 2009-12-28
JP2009297430 2009-12-28
PCT/JP2010/006738 WO2011080866A1 (ja) 2009-12-28 2010-11-17 記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102656689A CN102656689A (zh) 2012-09-05
CN102656689B true CN102656689B (zh) 2014-12-10

Family

ID=44226295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080056694.0A Active CN102656689B (zh) 2009-12-28 2010-11-17 存储装置及其制造方法

Country Status (4)

Country Link
US (1) US8563962B2 (zh)
JP (1) JP5039857B2 (zh)
CN (1) CN102656689B (zh)
WO (1) WO2011080866A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627439B2 (en) 2011-07-13 2017-04-18 Rutgers, The State University Of New Jersey ZnO-based system on glass (SOG) for advanced displays
US8884285B2 (en) * 2011-07-13 2014-11-11 Rutgers, The State University Of New Jersey Multifunctional zinc oxide nano-structure-based circuit building blocks for re-configurable electronics and optoelectronics
JP6548003B2 (ja) 2014-04-15 2019-07-24 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置
US9847378B2 (en) 2014-04-30 2017-12-19 Hewlett Packard Enterprise Development Lp Resistive memory devices with a multi-component electrode
CN105304124B (zh) * 2014-07-10 2018-09-07 华邦电子股份有限公司 电阻式存储器及其控制方法与存储单元
US9305974B1 (en) * 2015-04-16 2016-04-05 Stmicroelectronics, Inc. High density resistive random access memory (RRAM)
US10693062B2 (en) * 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
US20190181337A1 (en) * 2016-09-25 2019-06-13 Intel Corporation Barriers for metal filament memory devices
KR101922049B1 (ko) * 2018-01-25 2019-02-20 재단법인 대구경북과학기술원 인공 시냅스 소자 및 이의 제조방법
EP3654378A1 (en) * 2018-09-19 2020-05-20 Shenzhen Goodix Technology Co., Ltd. Memristor electrode and method for manufacturing same, memristor, and resistive random access memory
US10734447B2 (en) * 2018-10-22 2020-08-04 International Business Machines Corporation Field-effect transistor unit cells for neural networks with differential weights
KR20220132991A (ko) * 2021-03-24 2022-10-04 에스케이하이닉스 주식회사 전자 장치
JP2023062307A (ja) * 2021-10-21 2023-05-08 株式会社デンソー 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP4113493B2 (ja) 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US7399655B2 (en) * 2003-08-04 2008-07-15 Ovonyx, Inc. Damascene conductive line for contacting an underlying memory element
JP2007019305A (ja) 2005-07-08 2007-01-25 Elpida Memory Inc 半導体記憶装置
JP4872429B2 (ja) 2006-04-17 2012-02-08 パナソニック株式会社 不揮発性記憶素子
KR101206034B1 (ko) * 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
CN101636840B (zh) 2006-11-17 2011-05-25 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
JP2008294103A (ja) 2007-05-23 2008-12-04 Fujitsu Ltd 抵抗変化メモリ及びその製造方法
JP2008306011A (ja) 2007-06-08 2008-12-18 Panasonic Corp 不揮発性半導体記憶装置およびその製造方法
JP2009021524A (ja) 2007-07-13 2009-01-29 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
JP2009260052A (ja) 2008-04-17 2009-11-05 Panasonic Corp 不揮発性半導体記憶装置とその製造方法および半導体装置
JP2009289822A (ja) * 2008-05-27 2009-12-10 Toshiba Corp 抵抗変化メモリ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Also Published As

Publication number Publication date
JP5039857B2 (ja) 2012-10-03
CN102656689A (zh) 2012-09-05
US8563962B2 (en) 2013-10-22
US20120256156A1 (en) 2012-10-11
JPWO2011080866A1 (ja) 2013-05-09
WO2011080866A1 (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
CN102656689B (zh) 存储装置及其制造方法
CN102428560B (zh) 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
US8338816B2 (en) Nonvolatile memory element, and nonvolatile semiconductor device using the nonvolatile memory element
US8873281B2 (en) Memory element and memory device
US7781230B2 (en) Electro-resistance element, electro-resistance memory using the same and method of manufacturing the same
CN103229299B (zh) 非易失性存储元件、其制造方法、非易失性存储装置和非易失性存储元件的设计支援方法
US7772029B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
JP3889023B2 (ja) 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
US7898839B2 (en) Semiconductor memory device and method of writing into semiconductor memory device
US8179714B2 (en) Nonvolatile storage device and method for writing into memory cell of the same
JP5395314B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
CN103119716B (zh) 存储单元阵列、半导体存储装置、存储单元阵列的制造方法及半导体存储装置的读出方法
CN102047423B (zh) 非易失性存储元件及非易失性存储装置
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
JPWO2008059701A1 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
CN102648522A (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
WO2012108185A1 (ja) 不揮発性記憶素子の駆動方法及び初期化方法、並びに不揮発性記憶装置
JP2012244017A (ja) 不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置
WO2008035432A1 (fr) Dispositif de stockage à semi-conducteur, procédé pour fabriquer un dispositif de stockage à semi-conducteur, procédé d'écriture de dispositif de stockage à semi-conducteur et procédé de lecture de dispositif de stockage à semi-conducteur
CN103999218B (zh) 非易失性存储元件、非易失性存储装置、非易失性存储元件的制造方法及非易失性存储装置的制造方法
CN103999218A (zh) 非易失性存储元件、非易失性存储装置、非易失性存储元件的制造方法及非易失性存储装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200608

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.