CN101828262B - 非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置 - Google Patents

非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置 Download PDF

Info

Publication number
CN101828262B
CN101828262B CN2008801118111A CN200880111811A CN101828262B CN 101828262 B CN101828262 B CN 101828262B CN 2008801118111 A CN2008801118111 A CN 2008801118111A CN 200880111811 A CN200880111811 A CN 200880111811A CN 101828262 B CN101828262 B CN 101828262B
Authority
CN
China
Prior art keywords
electrode
resistance
volatile memory
memory device
tantalum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801118111A
Other languages
English (en)
Other versions
CN101828262A (zh
Inventor
神泽好彦
村冈俊作
三谷觉
魏志强
高木刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101828262A publication Critical patent/CN101828262A/zh
Application granted granted Critical
Publication of CN101828262B publication Critical patent/CN101828262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置。本发明的非易失性存储元件包括：第一电极(503)；第二电极(505)；和电阻变化层(504)，其位于第一电极(503)与第二电极(505)之间，且与第一电极(503)和第二电极(503)连接，电阻值根据被提施加在两个电极(503)、(505)之间的电信号可逆地变化，上述第一电极和上述第二电极利用由相互不同的元素形成的材料构成。

Description

非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置
技术领域
本发明涉及一种非易失性存储元件，特别是涉及电阻值根据所施加的电信号进行改变的电阻变化型的非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置。
背景技术
近年来，随着数字技术的发展，便携型信息设备和信息家电等电子设备更进一步高功能化。因此，对非易失性存储元件的大容量化、写入电力的降低、写入/读出时间的高速化、和长寿命化的要求逐渐提高。
与上述的要求相对，通常认为现有的使用浮栅(floating gate)的闪存(flash memory)的微细化是有极限的。因此，最近使用电阻变化层作为存储部的材料的新的电阻变化型的非易失性存储元件正引起关注。
该电阻变化型的非易失性存储元件，构成为由下部电极和上部电极夹着电阻变化层形成的非常简单的构造。而且，对该上下电极之间施加具有某个阈值以上的大小的电压的规定的电脉冲，则电阻变化为高电阻状态或低电阻状态。于是，使这些不同的电阻状态与数值对应地进行信息的记录。这样的电阻变化型的非易失性存储元件在构造上和动作上比较简单，因此被期待能够进一步微细化、低成本化。进而，存在高电阻和低电阻的状态变化在100ns以下的级别也发生的情况，因此从高速动作这一观点出发也引起人们的关注，提出有各种提案。
例如，专利文献1公开有一种电阻变化型的非易失性存储元件，其通过对上部电极和下部电极之间施加电压而在电阻变化层3302内释放、引入金属离子来产生高电阻状态和低电阻状态，从而记录信息。此外，也已知如专利文献2所公开的通过电脉冲使电阻变化层的结晶状态发生变化从而改变电阻状态的类型的电阻变化型存储器。
进而，除上述之外，还大量地提案有在电阻变化层3302中使用金属氧化物的电阻变化型的非易失性存储元件。这种使用金属氧化物的电阻变化型的非易失性存储元件，根据电阻变化层所使用的材料的不同，大致分为两个种类。一种是专利文献3等公开的使用钙钛矿材料(Pr(1-x)CaXMnO3(PCMO))、LaSrMnO3(LSMO)、GdBaCoxOy(GBCO)等)作为电阻变化层的电阻变化型的非易失性存储元件。
另一种是使用二元过渡金属氧化物的电阻变化型的非易失性存储元件。二元过渡金属氧化物即使与上述的钙钛矿材料相比，其组成也非常简单，因此制造时的组成控制和成膜比较容易。此外，还具有其与半导体制造工艺的匹配性也较好的优点，因此最近特别致力于其研究。
例如，在专利文献4中，作为电阻变化材料公开有NiO、V2O5、ZnO、Nb2O5、TiO2、WO3、CoO。此外，在专利文献5、专利文献1～3中，公开有一种电阻变化元件，其使用Ni、Nb、Ti、Zr、Hf、Co、Fe、Cu、Cr等过渡金属的氧化物，特别是从化学计量的组成来看氧不足的氧化物(以下，称为氧不足型氧化物)作为电阻变化材料。
这里，对氧不足型的氧化物再略微详细地进行说明。例如，在为Ni的情况下，作为具有化学计量的组成的氧化物已知有NiO。在该NiO中包含相同数量的O原子和Ni原子，以氧含有率来表示时为50at％。将氧含有率低于该氧含有率50at％的状态下的氧化物称为氧不足型的氧化物。另外，在该例的情况下，由于是Ni的氧化物，因此能够表示为氧不足型的Ni氧化物。
进而，在专利文献6、非专利文献2中，还公开有在电阻变化层中使用将氮化钛的表面氧化来形成纳米级别的钛氧化物(TiO2)结晶膜而成的构造的例子。
此外，从电阻变化的方式这一方面来看，使用上述金属氧化物的非易失性存储元件分为两种。一种是通过具有相同极性而大小不同的电压的电脉冲来改变电阻的单极型(例如分别施加+1V和+2V的电压来增减电阻值)。专利文献4、5所公开的非易失性存储元件就是该种类型。另一种是通过具有不同极性的电压的电脉冲来控制电阻变化的双极型(例如施加+1V和-1V的电压来增减电阻值)。这种方式的非易失性存储元件，由专利文献3、6公开。
进而，就夹着电阻变化层的上下电极的材料而言，例如在专利文献5公开有铱(Ir)、铂(Pt)、钌(Ru)、钨(W)、Ir和Ru的氧化物、钛(Ti)的氮化物、多晶硅等。进而，在专利文献6公开有使用Pt、Ir、锇(Os)、Ru、铑(Rh)、钯(Pd)、Ti、钴(Co)、W等作为电极材料的非易失性存储元件。此外，在专利文献7公开有镍(Ni)、银(Ag)、金(Au)、Pt，在专利文献8公开有Pt、Ir、Ru、Ir氧化物、Ru氧化物。
专利文献1：日本特开2006-40946号公报
专利文献2：日本特开2004-349689号公报
专利文献3：美国专利第6473332号公报
专利文献4：日本特开2004-363604号公报
专利文献5：日本特开2005-317976号公报
专利文献6：日本特开2007-180202号公报
专利文献7：日本特开2007-88349号公报
专利文献8：日本特开2006-324447号公报
非专利文献1：I.G.Beak et al.，Tech.Digest IEDM 2004，587页
非专利文献2：M，Fujimoto et al.，Japanese Journal of AppliedPhysics Vol.452006，L310-L312页
非专利文献3：A.Chen et al.，Tech.Digest IEDM 2005，746页
发明内容
本发明人等基于制造时的组成控制和成膜较容易的情况，着眼于使用氧不足型的氧化物作为电阻变化材料的电阻变化元件。但是，就该种电阻变化元件而言，其电阻变化现象的机制(机理)还不清楚，电阻变化不稳定。
本发明是为了解决该问题而完成的，其目的在于提供一种非易失性存储元件，其利用具有可逆且稳定的改写特性的电阻变化现象。
本发明人等为了解决上述问题而进行了深入研究。在该研究中，由于不了解电阻变化现象的机制而导致反复出现试行(试验)错误，但其结果是，获得了以下所述的各种知识和见解，基于这些知识和见解而想到本发明。
首先，本发明人等不考虑上下电极所使用的适当的材料的组合地制作非易失性存储元件，并对其电特性进行了调查。所制作的是具有图40所示的基本构造的元件，其在电阻变化层3302中使用氧不足型的Ta氧化物，形成以由Pt构成的下部电极3301和同样由Pt构成的上部电极3303夹着该电阻变化层这样的上下对称的构造。这里，电阻变化层3302的氧不足型的Ta氧化物是新的电阻变化材料，令该氧不足型的Ta氧化物的氧含有率为58at％(表示为TaOx时x是1.38)。以下，将该非易失性元件称为元件A。
图1表示对元件A施加电脉冲时的电阻变化。这里，图1(a)和(b)的横轴是在下部电极3301和上部电极3303之间施加的电脉冲的数量，纵轴是电阻值。
首先，图1(a)是在下部电极3301和上部电极3303之间、以下部电极3301为基准时对上部电极3303交替地施加分别具有+3.0V和-1.5V的电压的脉冲宽度为100nsec的电脉冲时的电阻的测定结果。在该情况下，通过施加电压为+3.0V的电脉冲，电阻值为800～1000Ω左右，在施加电压为-1.5V的电脉冲的情况下，则变成150Ω左右。即，对上部电极3303施加电压高于下部电极3301的电脉冲时表现为高电阻化。
接着，使所施加的电压的平衡变化，增大负电压的情况下的结果由图1(b)所示。在该情况下，相对于下部电极3301，对上部电极3303分别施加电压为-3.0V和+1.5V的电脉冲。这样，在施加-3.0V的电脉冲时，发生高电阻化，电阻值为600～800Ω左右，在施加+1.5V的电脉冲时发生低电阻化，电阻值变成150Ω左右。即，对上部电极3303施加电压高于下部电极3301的电脉冲时发生低电阻化，表现为与进行图1(a)的测定时正相反的动作。
上述的结果表示，元件A这样的元件进行双极型非易失性存储元件的动作是非常不适当的。双极型非易失性存储元件具有以下特征，即，不是通过所施加的电脉冲的电压的大小控制电阻变化，而是通过具有不同极性的电压的电脉冲来控制电阻。即，双极型元件的特征在于，即使由于施加于元件的电压的大小稍稍偏离或制造时的偏差等原因，使引起电阻变化的阈值电压产生偏差，电阻变化的方向性(从高电阻向低电阻、或从低电阻向高电阻变化的方向性)也不会偏离。然而，就上述元件A而言，对其上部电极施加正电压时存在电阻值增加的情况和电阻值减少的情况，因此存在根据施加于电极的电压极性的不同不能唯一决定电阻值的问题。这是第一方面的知识和见解。
为了调查如上所述的非易失性存储元件相对于施加电压的极性以2个模式发生电阻变化的原因，对非易失性存储元件的哪个部分引起电阻变化进行了调查。为了该目的而制作的元件为元件B。图2是元件B的截面的示意图。如该图所示，在100nm的氧不足型的Ta氧化物层2005的上下各形成有2个有Pt构成的、共计4个的电极201～电极204。然后，以电极2002为基准对电极2001施加脉冲宽度为100nsec、电压为+2.0V和-1.5V的电脉冲。这样，在施加电压为+2.0V的电脉冲时发生高电阻化，在施加电压为-1.5V的电脉冲时发生低电阻化。在像这样使电极2001和电极2002的电阻变化的状态下，对4个电极之间的电阻值进行了测定。具体而言，在对电极2001和电极2002施加+2.0V而使电极2001与电极2002之间的电阻高电阻化的状态下，分别对电极2001和电极2003、电极2001和电极2004、电极2002和电极2003、电极2002和电极2004、电极2003和电极2004之间的电阻值进行了测定。接着，在对电极2001和电极2002施加-1.5V而使电极2001与电极2002之间的电阻低电阻化的状态下，与上述同样地对各电极之间的电阻值进行测定。
将以上的各个测定反复进行10次，对各电极之间的电阻值进行整理归纳，得到表1所示的结果。
(表1)
 对电极201-202之间施加+1.8V后的电阻值(Ω)  对电极201-202之间施加-1.5V后的电阻值(Ω)
 电极201-202之间   546   262
 电极201-203之间   1351   1276
 电极201-204之间   1075   828
 电极202-203之间   1153   1153
 电极202-204之间   704   704
 电极203-204之间   698   698
即，能够得到以下结果：仅在与电极2001关联的部分能够看到电阻值的变化，而在不涉及电极2001的部分，电阻值几乎不变化。从该结果可知，在电极2001和电极2002之间施加电压时引起电阻变化的部位，仅为电极2001的附近。
基于以上情况能够认为，在电阻变化层使用氧不足型的Ta氧化物的电阻变化元件中发生电阻变化的部位，仅是在氧不足型的Ta氧化物层中靠近电极的部分。此外，能够认为：在发生高电阻化时，为高电位一侧的电极的附近引起电阻变化(在该情况下，在高电阻化时，相对于电极2002，对电极2001施加高电位的电压)。这是第二方面的知识和见解。
考虑到以上的结果，能够认为在元件A中基于以下2个模式发生电阻变化：在上部电极3303与氧不足型的Ta氧化物层3302的界面附近发生电阻变化的模式(上部电极模式)、和在下部电极3301与氧不足型的Ta氧化物层3302的界面附近发生电阻变化的模式(下部电极模式)。当考虑所施加的电脉冲的极性和电阻变化的方向性时，也可知图1(a)是以上部电极模式进行动作时的电阻变化特性，而图1(b)是以下部电极模式进行动作时的电阻变化特性。
根据以上结果，能够认为：为了形成具有由金属电极夹着电阻变化膜这样的构造、并根据对电极施加的电压的极性的不同而唯一地决定电阻值的理想的双极型非易失性存储元件，不应当采取在上下两个电极附近引起电阻变化的这样的构造。
除了上述的问题之外，还具有以下问题，即，在使元件反复发生电阻变化的情况下，虽然频率较低但仍然发生上部电极模式和下部电极模式混合的现象。图3是具有与元件A相同的图40所示那样的构造的其他元件的电阻变化特性。即，该非易失性存储元件构成为，由Pt形成下部电极3301和上部电极3303，作为电阻变化层3302，使用氧含有率为58at％的氧不足型的Ta氧化物(表示为TaOx时x是1.38)。此外，测定时所施加的电脉冲是以下部电极3301为基准而使上部电极3303分别为+2.0V和-1.5V的电压的脉冲，脉冲的宽度为100nsec。观察该图可知，电阻变化的幅度在脉冲施加次数超过20次的附近发生变化。即，表现为在最初施加+2.0V时电阻值为大约4000Ω、施加电压为-1.5V的电脉冲时电阻值变成大约1500Ω的变化。然而，当脉冲施加次数超过20次时，电阻变化幅度变宽，在2000～3000Ω与300～400Ω之间发生电阻变化。
能够如上述那样认为该现象是由于上部电极模式和下部电极模式的混合而产生的。即，能够认为在所施加的电脉冲数截止到20左右时，下电极一侧的电阻为高电阻状态，上电极一侧反复变化为高电阻和低电阻，但从电脉冲数超过20的附近起，由于某种原因使得下电极一侧向低电阻变化，上电极一侧反复变化为高电阻和低电阻。换言之，能够认为在下部电极与氧不足型的Ta氧化物的界面的电阻不期望地(未预料到地)发生变化，因此发生图3所示那样的电阻变化幅度的偏差。这是第三方面知识和见解。
上述那样的电阻变化幅度的偏差(不均)，作为利用电阻的大小存储信息的元件的特性，不合适。
除了上述的问题之外，还存在以下问题，即，在使用NiO等过渡金属氧化物的现有的电阻变化型的非易失性存储元件中，如非专利文献1所公开的那样，在形成由上下电极夹着电阻变化材料的构造之后，难以引起电阻状态的变化。即，为了使电阻状态发生变化，需要在上下电极之间施加特殊的电刺激的“调节”的工序(以下，称为成形(forming)工序)。在考虑电阻变化型存储器的批量生产时，完全不能说这样的成形工序的存在是令人满意的。这是因为，成形工序也能够被看作为一个制造工序，会导致成本的增加以及制造工艺的复杂化。另外，在本说明书的范围中，将成形工序定义为：通过施加与能够获得稳定的电阻状态变化的电脉冲的大小(电压值)、宽度(时间)不同的电脉冲，使制造后的电阻变化型的非易失性存储元件的状态变化的工序。例如表现为，为了使具有由于大小为2V、宽度为100ns的电脉冲电阻状态发生变化的潜在能力的非易失性存储元件动作，在制造后例如需要施加10次3V且1μs的电脉冲的情况下，表示需要成形工序(施加10次3V且1μs的电脉冲的工序)。
本发明人等根据以上的知识和见解，推断电极的材料与电阻变化现象相关，由此想到以下的本发明。另外，为慎重起见而需说明的是，依赖于上下电极的材料的组合的电阻变化现象的控制性等有关的数据，在以往没有公开过。即，在电阻变化型的非易失性存储元件中，就实际上发生电阻变化的电极材料或被推断为发生电阻变化的电极材料的候选材料而言，如上所述在专利文献5～8中公开过。然而，在制造组装有电阻变化型的非易失性存储元件的存储器装置的情况下，控制性良好并且用于使电阻发生变化的合适的上下电极材料的组合，没有进行任何公开。
本发明的非易失性存储元件，包括：第一电极；第二电极；和电阻变化层，其位于上述第一电极与上述第二电极之间，以与上述第一电极和上述第二电极相接的方式设置，电阻值根据施加在上述第一电极与上述第二电极之间的极性不同的电信号，可逆地发生变化，上述电阻变化层由氧不足型的钽氧化物层构成，上述第一电极和上述第二电极利用由相互不同的元素形成的材料构成。本发明人等如后述那样发现，在电极材料中存在易发生电阻变化的材料和不易发生电阻变化的材料。因此，当采用这样的结构时，在第一电极和第二电极中，通过以易发生电阻变化的材料构成一方，并以难以发生电阻变化的材料构成另一方，能够实现具有可逆且稳定的改写特性的非易失性存储元件。
优选作为上述第一电极的标准电极电位V1与钽的标准电极电位VTa的差的V1-VTa、和作为上述第二电极的标准电极电位V2与钽的标准电极电位VTa的差的V2-VTa，满足0＜V1-VTa＜V2-VTa的关系。
优选作为上述第一电极的标准电极电位V1与钽的标准电极电位VTa的差的V1-VTa、和作为上述第二电极的标准电极电位V2与钽的标准电极电位VTa的差的V2-VTa，满足V1-VTa≤0＜V2-VTa的关系。
优选上述第一电极由选自W、Ni、Ta、Ti、Al和氮化Ta中的材料构成，上述第二电极由选自Pt、Ir、Pd、Ag和Cu中的材料构成。
优选上述第一电极由选自Ta、Ti和Al中的材料构成，上述第二电极由选自Pt、Ir、Pd、Ag、Cu、W、Ni和氮化Ta中的材料构成。
也可以为如下方式，即，存在第一状态和第二状态，其中，上述第一状态为，在将以上述第一电极为基准对上述第二电极施加正电压时的电阻值表示为R1、将以上述第一电极为基准对上述第二电极施加负电压时的电阻值表示为R2的情况下，电阻值按照R1和R2满足R1＞R2的方式可逆地发生变化的状态；上述第二状态为，在将以上述第一电极为基准对上述第二电极施加负电压时的电阻值表示为R3、将以上述第一电极为基准对上述第二电极施加正电压时的电阻值表示为R4的情况下，电阻值按照R3和R4满足R3≥R4的方式可逆地变化，作为R1相对于R2的比率的R1/R2、与作为R3相对于R4的比率的R3/R4，为R1/R2＞R3/R4。
在将上述氧不足型的钽氧化物层表示为TaOx时，优选满足0.8≤x≤1.9。
上述氧不足型的钽氧化物层，也可以在其厚度方向上具有：包含第一氧不足型的钽氧化物的第一区域、和包含氧含有率高于上述第一氧不足型的钽氧化物的第二氧不足型的钽氧化物的第二区域。
优选上述第二电极由标准电极电位比钽的标准电极电位和构成上述第一电极的材料的标准电极电位高的材料构成，上述第二区域位于上述第一区域与上述第二电极之间。
也可以采用如下方式：上述氧不足型的钽氧化物层至少叠层有作为上述第一区域的第一氧不足型的钽氧化物层、和作为上述第二区域的第二氧不足型的钽氧化物层。
在将上述第一氧不足型的钽氧化物表示为TaOx时，优选满足0.8≤x≤1.9。
在将上述第二氧不足型的钽氧化物表示为TaOy时，优选满足2.1≤y＜2.5。
上述第二氧不足型的钽氧化物层的膜厚优选为1nm以上8nm以下。
此外，本发明的非易失性半导体装置具备存储器阵列，该存储器阵列包括：
半导体基板；
在上述半导体基板之上相互平行地形成的多个第一电极配线；
多个第二电极配线，其在上述多个第一电极配线的上方，在与上述半导体基板的主面平行的面内形成为相互平行且与上述多个第一电极配线立体交叉；和
非易失性存储元件，其与上述多个第一电极配线和上述多个第二电极配线的立体交叉点对应地设置，
在令上述第一电极配线为第一电极、令上述第二电极配线为第二电极的情况下，上述非易失性存储元件的各个具备电阻变化层，该电阻变化层位于上述第一电极和上述第二电极之间，并且电阻值根据两个电极之间的电压可逆地变化，
上述电阻变化层由氧不足型的钽氧化物层构成，上述第一电极和上述第二电极利用由相互不同的元素形成的材料构成。
此外，本发明的非易失性半导体装置具备存储器阵列，该存储器阵列包括：
半导体基板；
在上述半导体基板之上相互平行地形成的多个第一电极配线；
多个第二电极配线，其在上述多个第一电极配线的上方，在与上述半导体基板的主面平行的面内形成为相互平行且与上述多个第一电极配线立体交叉；和
非易失性存储元件，其与上述多个第一电极配线和上述多个第二电极配线的立体交叉点对应地设置，
上述非易失性存储元件的各个包括：
与上述第一电极配线连接的第一电极；
与上述第二电极配线连接的第二电极；和
电阻变化层，其位于上述第一电极和上述第二电极之间，电阻值根据两个电极之间的电压可逆地变化，
上述电阻变化层由氧不足型的钽氧化物层构成，上述第一电极和上述第二电极利用由相互不同的元素形成的材料构成。
也可以采用如下方式：上述非易失性存储元件的各个在上述第一电极和上述第二电极之间设置有电流抑制元件，该电流抑制元件与上述电阻变化层电连接。
也可以具备将上述存储器阵列多层地叠层而成的多层化存储器阵列。
此外，本发明的非易失性半导体装置，包括：
半导体基板；
在上述半导体基板上形成的、以相互交叉的方式排列的多个字线和多个位线；
与上述多个字线和多个位线的交点对应地分别设置的多个晶体管；以及
与上述多个晶体管对应地设置的多个非易失性存储元件，
上述非易失性存储元件的各个包括：
第一电极；
第二电极；和
电阻变化层，其位于上述第一电极和上述第二电极之间，电阻值根据经对应地设置的上述晶体管施加在上述第一电极和上述第二电极之间的电信号可逆地变化，
上述电阻变化层由氧不足型的钽氧化物层构成，上述第一电极和上述第二电极利用由相互不同的元素形成的材料构成。
此外，本发明的非易失性半导体装置包括：
半导体基板；和
非易失性存储元件，其在上述半导体基板上形成，具有执行规定的运算的逻辑电路和程序功能，
上述非易失性存储元件包括：
第一电极；
第二电极；和
电阻变化层，其位于上述第一电极和上述第二电极之间，电阻值根据两个电极之间的电压可逆地变化，
上述电阻变化层由氧不足型的钽氧化物层构成，上述第一电极和上述第二电极利用由相互不同的元素形成的材料构成。
此外，上述非易失性半导体装置还可以包括其他特定的上述非易失性半导体装置。
本发明的上述目的、其他目的、特征和优点，根据参照附图的以下的优选实施方式的详细说明变得更清楚。
发明效果
根据本发明，能够得到具有可逆而稳定的改写特性的非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置。进而，能够得到无成形工序而能够稳定动作的非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置。
附图说明
图1是表示对图40所示的非易失性存储元件施加电脉冲时的电阻变化的图。
图2是以调查非易失性存储元件的哪个部分发生了电阻变化为目的而制作的非易失性存储元件的截面的示意图。
图3是表示上部电极模式和下部电极模式混合的电阻变化特性。
图4是表示溅射时的氧流量比与Ta氧化物层的氧含有率的关系的图。
图5是表示本发明的第一实施方式和第二实施方式的非易失性存储元件的结构的截面图。
图6是表示本发明的第一实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图7是表示本发明的第一实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图8是表示本发明的第一实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图9是表示本发明的第一实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图10是表示本发明的第一实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图11是表示本发明的第一实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图12是表示本发明的第二实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图13是表示本发明的第二实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图14是表示本发明的第二实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图15是表示本发明的第二实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图16是表示本发明的第二实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图17是表示本发明的第二实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图18是表示本发明的第二实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图19是表示本发明的第二实施方式的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图20是表示本发明的第一实施方式和第二实施方式的非易失性存储元件的电极材料的种类与标准电极电位的关系的图。
图21是用于说明本发明的第二实施方式的非易失性存储元件的动作的截面示意图。
图22是用于说明本发明的第二实施方式的非易失性存储元件的动作的截面示意图。
图23是表示本发明的第三实施方式的非易失性存储元件的结构的截面图。
图24是表示本发明的第三实施方式的非易失性存储元件所具备的电阻变化层的电阻值与所施加的电脉冲的关系的图。
图25是表示本发明的第三实施方式的由钽氧化物构成的电阻变化层的X射线反射率的光谱的图。
图26是表示本发明的第三实施方式的非易失性存储元件的结构的截面图。
图27是表示本发明的第四实施方式的非易失性存储元件所具备的电阻变化层的电阻值与电脉冲施加次数的关系的图。
图28是表示本发明的第五实施方式的非易失性半导体装置的结构的框图。
图29是表示图28中的A部的结构(4比特的量的结构)的立体图。
图30是表示本发明的第五实施方式的非易失性半导体装置所具备的非易失性存储元件的结构的截面图。
图31是表示本发明的第五实施方式的非易失性半导体装置所具备的非易失性存储元件的变形例的结构的截面图。
图32是表示本发明的多层化构造的非易失性半导体装置所具备的存储器阵列的结构的立体图。
图33是表示本发明的第五实施方式的非易失性半导体装置的动作例的时序图。
图34是表示本发明的第六实施方式的非易失性半导体装置的结构的框图。
图35是表示图33中的C部的结构(2比特的量的结构)的截面图。
图36是表示本发明的第六实施方式的非易失性半导体装置的动作例的时序图。
图37是表示本发明的第七实施方式的非易失性半导体装置的结构的框图。
图38是表示本发明的第七实施方式的非易失性半导体装置所具备的救济地址存储寄存器的结构的框图。
图39是表示本发明的第七实施方式的非易失性半导体装置所具备的救济地址存储寄存器的结构的截面图。
图40是表示用于确认电阻变化的不稳定性而制作的存储元件的结构的截面图。
符号的说明
200    非易失性半导体装置
201    存储器主体部
202    存储器阵列
203    行选择电路/驱动器
204    列选择电路/驱动器
205    写入电路
206    读出放大器
207    数据输入输出电路
208    地址输入电路
209    控制电路
210    非易失性存储元件
211    上部配线
212    下部配线
213    上部电极
214    电阻变化层
215    内部电极
216    电流抑制元件
217    下部电极
218    欧姆电阻层
219    第二电阻变化层
300    非易失性半导体装置
301    存储器主体部
302    存储器阵列
303    行选择电路/驱动器
304    列选择电路
305    写入电路
306    读出放大器
307    数据输入输出电路
308    单元板(cell plate)电源
309    地址输入电路
310    控制电路
313    非易失性存储元件
314    上部电极
315    电阻变化层
316    下部电极
400    非易失性半导体装置
401    半导体基板
402    CPU
403    输入输出电路
404    逻辑电路
405    模拟电路
406     BIST电路
407     SRAM
408     救济地址存储寄存器
409     非易失性存储元件
410     写入电路
411     读出电路
412     锁存电路
500     非易失性存储元件
501     基板
502     氧化物层
503     第一(下部)电极层
504     电阻变化层(氧不足型钽氧化物层)
505     第二(上部)电极层
1401    第一(下部)电极层
1402    氧不足型钽氧化物层
1403    第二(上部)电极层
1404    氧原子
1501    第一(下部)电极层
1502    氧不足型钽氧化物层
1503    第二(上部)电极层
1504    氧原子
1505    氧
1700    非易失性存储元件
1701    基板
1702    氧化物层
1703    第一(下部)电极层
1704    第一氧不足型钽氧化物层
1705    第二氧不足型钽氧化物层
1706    电阻变化层(氧不足型钽氧化物层)
1707    第二(上部)电极层
1708    元件区域
2000    具有4个端子的非易失性存储元件
2001    第一电极
2002    第二电极
2003    第三电极
2004    第四电极
2005    氧不足型钽氧化物层
BL0，BL1...位线
M11，M12...存储器单元
T11，T12...晶体管
WL0，WL1...字线
具体实施方式
以下，参照附图对本发明的优选实施方式进行详细的说明。
另外，在所有的附图中对相同或相当的部分赋予相同的符号，并省略其说明。
(第一实施方式)
如上所述，在使用氧不足型的Ta氧化物的进行双极动作的电阻变化型的非易失性存储元件中，期望仅在上下任一个电极附近易引起电阻变化的动作。如果电阻变化现象根据电极材料的不同而改变，则制作由电阻容易变化的电极材料和电阻不易变化的电极材料夹着氧不足型的Ta氧化物这样的构造即可。在本实施方式中，对验证这一点而得到的结果进行说明。
另外，在说明该验证结果之前，对氧不足型的Ta氧化物的形成方法、氧含有率的适当的范围进行说明。然后，为了确认电阻变化的易发生程度是否依赖于电极材料，形成以由W、Ta、氮化Ta(以下，记作TaN)构成的电极夹着TaOx层的构造、并调查由电脉冲引起的电阻变化现象的状况，对所得到的结果进行描述。最后，对以容易动作的电极材料和不易动作的电极材料夹着氧不足型的Ta氧化物的构造的电阻变化元件的电阻变化进行测定，对测定结果进行描述。
(溅射时的氧流量比与Ta氧化物层的氧含有率的关系)
首先，对本实施方式中的氧不足型的Ta氧化物层的制作条件和氧含有率的分析结果进行描述。氧不足型的Ta氧化物层，通过在Ar(氩)与氧气的气氛中对Ta靶进行溅射即所谓的反应性溅射来制作。本实施方式的具体的氧不足型的Ta氧化物层的制作方法如下所述。
首先，在溅射装置内设置基板，将溅射装置内抽真空至7×10-4Pa左右。以Ta为靶，令功率为250W、氩气和氧气一起的全部气体压力为3.3Pa、基板的设定温度为30℃，进行溅射。这里，使O2气相对于Ar气的流量比从0.8％变化到6.7％。首先，由于以调查组成为目的，因此使用在Si层上沉积有200nm的SiO2的结构作为基板，并对溅射时间进行调整，使得Ta氧化物层的膜厚为大约100nm。通过卢瑟福背散射法(RBS法)和俄歇电子能谱(Auger electron spectroscopy)法(AES法)对这样制作的Ta氧化物层的组成进行分析，其结果由图4所示。从该图可知，在使氧分压比从0.8％变化到6.7％的情况下，Ta氧化物层中的氧含有率从大约35at％(TaO0.66)变化到大约70at％(TaO2.3)。根据以上的结果，可以了解到以下情况：通过氧流量比能够控制Ta氧化物层中的氧含有率，并且形成有氧不足型的Ta氧化物，该氧不足型的Ta氧化物与Ta的化学计量(Stoichiometry)的氧化物即Ta2O5(TaO2.5)的氧含有率71.4at％相比氧不足。
另外，在本实施方式中，在Ta氧化物的分析中利用了卢瑟福背散射法(RBS法)和俄歇电子能谱法(AES法)，但是也能够利用荧光X射线分析法(XPS)、电子探针微分析(EPMA)等器械分析方法。
(氧不足型的Ta氧化物层的组成和电阻变化特性)
对在如以上那样制作的氧不足型的Ta氧化物中具有何种程度的氧含有率的氧不足型的Ta氧化物显示电阻变化进行了调查。这里，作为夹着氧不足型的Ta氧化物层的电极的材料，上下电极均使用Pt。在上下均使用Pt的情况下，如上所述，作为双极型的电阻变化型的非易失性元件是不适当的。然而，如后述那样，Pt是非常易于显示电阻变化的电极材料，是最适于对具有某氧含有率的氧不足型的Ta氧化物是否显示电阻变化进行判定的材料。
根据以上所述的理由，形成了图5所示的非易失性存储元件。即，在单晶硅基板501上，通过热氧化法形成厚度为200nm的氧化物层502，通过溅射法在氧化物层502上形成作为下部电极层503的厚度为100nm的Pt薄膜。然后，以Ta为靶(对象)，通过反应性溅射形成了氧不足型的Ta氧化物层504。在本实施方式中，在所研究的范围内，与上述的分析试样同样地使氧气的流量比从0.8％变化到6.7％，来制作非易失性存储元件。使氧不足型的Ta氧化物层504的膜厚为30nm。
然后，在氧不足型的Ta氧化物层504之上，通过溅射法沉积作为上部电极层505的厚度为150nm的Pt薄膜。
最后，通过光刻工序和干蚀刻工序形成元件区域506。其中，元件区域506是直径为3μm的圆形的岛状。
对如以上那样制作的非易失性存储元件的电阻变化现象进行了测定。其结果是，在使用从图4的α点(氧流量比大约1.7％、氧含有率大约45at％)到β点(氧流量比大约5％、氧含有率大约65at％)的Ta氧化膜的非易失性存储元件中，高电阻值是低电阻值的5倍以上，为良好。
图6(a)和图6(b)分别是对使用具有α点和β点的氧含有率的Ta氧化物层的非易失性存储元件的相对于脉冲施加次数的电阻变化特性进行测定而得到的结果。根据图6(a)和图6(b)，在α点和β点的使用具有α点和β点的氧含有率的Ta氧化物层的元件中，均可知高电阻值是低电阻值的5倍以上，为良好。从而，能够认为氧含有率为45～65at％的组成范围、即以TaOx表示电阻变化层的情况下的x的范围为0.8≤x≤1.9的范围是更适当的电阻变化层的范围(氧含有率＝45at％与x＝0.8对应，氧含有率＝65at％与x＝1.9对应)。另外，在通过RBS法进行的组成分析中，氧含有量的分析值具有±5at％左右的精度。因此，上述x的组成范围也包含由该精度引起的测定误差，实际上可能存在氧含有率为40～70at％的组成范围是该适当的组成范围的情况。即使在该组成范围以外也能够确认或推断到电阻变化现象，但由于与该组成范围内相比电阻率较小或较大，因此能够认为高电阻值不到低电阻值的5倍，并且能够认为作为存储元件其动作的稳定性稍稍欠缺。
(在上下电极的材料中使用W、Ta、TaN的电阻变化元件的电阻变化)
接着，为了确认电阻变化的易发生程度是否依赖于电极材料，制作以由Pt以外的材料即W、Ta、TaN构成的下部电极503和上部电极505夹着氧不足型的Ta氧化物层504的元件，并调查由电脉冲引起的电阻变化的状况，对所得到的结果进行说明。另外，这里也仅以评价电阻变化的易发生程度为目的来进行实验，因此使上下电极的材料为相同。此外，令所使用的氧不足型的Ta氧化物的氧含有率为合适的氧含有率的范围的大致中间的58at％(TaO1.38)。元件的形成方法与上述大致相同，W、Ta、TaN均通过溅射法沉积。
这里，对于元件的名称与电极材料的关系，将所有在之前的电阻变化现象的研究中所使用的元件和以下所述的元件汇总表示在表2中。
(表2)
  元件名   下部电极材料   上部电极材料
  A   Pt   Pt
  B   Pt   Pt
  C   W   W
  D   Ta   Ta
  E   TaN   TaN
  F   W   Pt
  G   W   Ir
  H   W   Ag
  I   W   Cu
  J   W   Ni
  K   W   Ta
  L   W   Ti
  M   W   Al
  N   W   TaN
  O   TaN   Pt
  P   TaN   Pt
  Q   Pt   Pt
  R   Pt   Pt
  S   Pt   Pt
首先，对下部电极503和上部电极505均利用由W构成的薄膜形成的非易失性存储元件(以下，表示为元件C)的电阻变化特性进行描述。
图7是如上述那样制作的元件C的由电脉冲引起的电阻变化的测定结果。图7(a)表示以使上部电极505附近的电阻发生(变化)(上部电极模式)为目的而以下部电极503为基准对上部电极505交替地施加分别为+7V和-5V的电脉冲时电阻值的变化。从该图可知，在截止到脉冲数为30次左右时，电阻变化虽然较弱，但是能够被观测到，在施加+7V的电脉冲时高电阻化，在施加-5V的电脉冲时低电阻化。然而，当脉冲数超过30次时，电阻变化几乎不能被观测到。相反地，图7(b)表示以使下部电极503附近的电阻发生(变化)(下部电极模式)为目的而对上部电极505交替地施加分别为+5V和-7V的电脉冲时的电阻值的变化。从该图可知，在该情况下几乎观测不到电阻值的变化，电阻值为30Ω左右，成为固定的值。
这里，将图1的由Pt形成有上下电极的元件A的结果与图7的结果进行比较，可知：在电极中使用W时，显然难以引起电阻变化。在作为元件A的测定结果的图1(a)中，当低电阻状态的电阻值为150Ω、高电阻状态的电阻值为大约1000Ω时，算出比率，变化了7倍左右，与此相对，在表示在电极材料中使用W的元件C的测定结果的图7(a)中，即使在电阻较大地变化的范围中，也至多仅仅是在50Ω和100Ω之间发生电阻变化，作为比率，仅变化了2倍左右。就所施加的电压而言，在图1(a)的测定时为+2.0V和-1.5V，与此相对，在图7(a)中尽管施加了为+7V和-5V的非常高的电压，也几乎看不到电阻变化。
如上所述，可知：在使用W作为电极的情况下，与使用Pt作为电极的情况相比，显然难以引起电阻变化。
以上的结果意味着，电阻变化层使用氧不足型的Ta氧化物的电阻变化元件的动作非常强地依赖于所使用的电极的材料。即，至少可以明白，在电极使用Pt的情况下易发生电阻变化，在电极使用W的情况下难以发生电阻变化。
此外，虽然没有详细地说明，但是也制作了上下电极使用Ta、TaN的电阻变化元件，对电阻变化特性进行了测定。图8是下部电极503和上部电极505均使用Ta的元件D的电阻变化特性。图8(a)是对上部电极505分别施加+7V和-5V的电脉冲的情况下的测定结果，图8(b)是对上部电极505分别施加+5V和-7V的电脉冲的情况下的测定结果。在所有情况下，均几乎不发生电阻变化。此外，图9是下部电极503和上部电极505均使用TaN的元件E的电阻变化特性。图9(a)是对上部电极505施加+7V和-5V的电脉冲的情况下的测定结果，图9(b)是对上部电极505施加+5V和-7V的电脉冲的情况下的测定结果。在该情况下，也仅引起可以认为几乎不变化的程度的电阻变化。
如以上所述，除W以外还存在难以发生电阻变化的材料。
(电极使用W和Pt的电阻变化元件的电阻变化)
接着，对易引起电阻变化的材料Pt、和难以引起电阻变化的材料且工艺稳定性较高的材料的W夹着氧不足型的Ta氧化物而形成的电阻变化元件即元件F的电阻变化特性进行描述。
使用W薄膜作为下部电极503、使用Pt薄膜作为上部电极505来制作所准备的元件。W薄膜和Pt薄膜分别通过在Ar气中对靶W和靶Pt进行溅射来沉积。
如以上那样制作的元件F的由电脉冲引起的电阻变化的状况由图10所示。图10(a)表示以使上部电极505附近的电阻发生(变化)(上部电极模式)为目的，以下部电极503为基准对上部电极505交替地分别施加+2.5V和-1.5V的电脉冲时的电阻值的变化。在该情况下，电阻值在施加+2.5V的电脉冲时为大约600Ω，在施加-1.5V的电脉冲时为60Ω，稳定地变化。
另一方面，在以使下部电极503附近的电阻发生(变化)(下部电极模式)为目的，以下部电极503为基准对上部电极505交替地分别施加+1.5V和-2.5V的电脉冲时的电阻值的变化由图10(b)所示。在该情况下，电阻变化仅在60Ω和100Ω之间发生，与上部电极模式相比，仅发生能够被忽略的程度的电阻变化。
根据以上的图10(a)、(b)的结果，元件F表现出仅在一侧的电极附近引起电阻变化的进行双极动作的电阻变化型的非易失性存储元件的理想的动作。
此外，也未看到在图3中所观察到的上部电极模式和下部电极模式混合的现象。例如图11表示对与测定图10的元件F不同的其他元件(相同基板上的不同的元件)施加1000次左右的电脉冲而得到的结果，从中能够看到并认为电阻变化现象非常稳定地发生。
根据以上所述可知，通过形成由易引起电阻变化现象的电极和难以引起电阻变化现象的电极夹着电阻变化膜的结构，能够制作一种电阻变化型的非易失性存储元件，该非易失性存储元件因为能够在有意设计(期望)的一侧的电极侧引起电阻变化，所以能够稳定地动作，表现出期望的双极动作。此外，施加电压与电阻值的关系表现以下的动作，即，在对易引起电阻变化的电极施加正电压的电脉冲时电阻值变高，在施加负电压的电脉冲时电阻值变低。
(第二实施方式)
在本实施方式中，对使电极材料进行各种变化时的电阻变化的易发生程度进行了评价。在本实施方式中，对将下部电极503固定为W、并且使上部电极505变化为Pt以外的材料的情况下的电阻变化的状况进行描述。这里，之所以就下部电极503固定为W，是因为W是比较难以被氧化的稳定的材料，加工也比较容易。
另外，试样的制作方法，与在第一实施方式中说明过的方法相同，下部电极503和上部电极505均通过溅射法形成。此外，作为电阻变化材料的氧不足型的Ta氧化物，也在O2和Ar中通过对Ta金属进行溅射而制作。为了调查使电极变化时的电阻变化的特性，将氧不足型的Ta氧化物的组成均设定为相同。即，固定为氧含有率为58at％的氧不足型的Ta氧化物(表示为TaOx时x是1.38)。
此外，在本实施方式中，使下部电极503为不易动作的W，因此省略下部电极模式(相对于上部电极，对下部电极施加高电压时高电阻化的模式)的结果，仅表示上部电极模式(相对于下部电极，对上部电极施加高电压时高电阻化的模式)的结果。在上部电极模式中，使电阻发生变化时的电脉冲的电压，根据试样的不同而具有若干差异，但是以下部电极为电压的基准，将其设定为，发生高电阻化时的电压为+1.8V～+2.0V，发生低电阻化时的电压为-1.3V～-1.6V。
在图12～图19中汇总了测定结果。首先，观察图12的在上部电极中使用Ir的元件G、图13的在上部电极中使用Ag的元件H、和图14的在上部电极中使用Cu的元件I的结果，可知比较稳定地以较大的幅度发生电阻变化。接着，图15的在上部电极中使用Ni的元件J，虽然能够看到若干的电阻变化，但是其变化幅度较小。
接着，图16的在上部电极中使用Ta的元件K、图17的在上部电极中使用Ti的元件L、和图18的在上部电极中使用Al的元件M，完全未观测到电阻变化现象。此外，图19的在上部电极中使用TaN的元件N，仅能够观测到极微弱的电阻变化现象。能够认为这些材料本质上具有难以发生电阻变化的性质。
根据以上的结果可以了解到，在使用氧不足型的Ta氧化物的非易失性存储元件中，存在易发生电阻变化现象(容易动作)的材料和难以发生电阻变化现象(不易动作)的材料。就本实施方式的范围而言，容易动作的电极是Pt、Ir、Ag和Cu，不易动作的电极材料是W、Ni、Ta、Ti、Al和TaN。如果形成以这些材料的组合夹着氧不足型的Ta氧化物的构造的电阻变化元件，则能够得到无模式混合的稳定的电阻变化。其中，参照图7(a)、图10(b)、图15和图19，在W、Ni、TaN电极中，电阻变化虽然微弱，但能够被观测到。因此，在一个电极中使用这些材料，例如在另一个电极中使用在本实施方式的实验中完全未观测到电阻变化的电极材料Ta、Ti、Al的情况下，能够期待虽然微弱但是稳定的电阻变化。
接着，对电阻变化自身的发生机制和电阻变化的易发生程度的材料依赖性进行了若干的研究。图20是将第一实施方式与第二实施方式的结果汇总而得到的图。在横轴采用电极材料、在纵轴采用标准电极电位进行绘制(plot)而成。图中的○是指电阻变化容易发生的情况，△是指变化的比例虽小但发生了电阻变化的情况，×是指不发生电阻变化的情况。对该图进行观察可知，在标准电极电位高于电阻变化膜的构成元素Ta的材料中发生了电阻变化，在标准电极电位低于电阻变化膜的构成元素Ta的材料中未发生电阻变化。而且，可知：标准电极电位的差越大，电阻变化越容易发生，随着差变小，电阻变化变得难以发生。一般来说，标准电极电位是易被氧化的程度的一个指标，该值越大则越难以被氧化，该值越小则越容易被氧化。根据该情况，能够推断易被氧化的程度在电阻变化现象的机制中发挥了较大的作用。
基于以上的结果，对电阻变化的机制进行思考。首先，使用图21对上部电极由电阻变化易发生的材料(标准电极电位较大难以被氧化的材料)构成的情况进行说明。如图21(a)所示，在由下部电极1401、氧不足型的Ta氧化物层1402、和由比Ta更难以被氧化的材料构成的上部电极1403构成的电阻变化元件中，在对上部电极1403施加高于下部电极1401的电压的情况下，氧不足型的Ta氧化物中的氧原子成为离子，被电场移动，集合于上部电极1403的界面附近。然而，构成上部电极1403的金属比Ta更难以被氧化，因此氧离子1404成为滞留在氧不足型的Ta氧化物层1402和上部电极1403的界面的状态，在界面附近与Ta结合，形成氧浓度高的氧不足型的Ta氧化物。由此，元件高电阻化。接着，如图21(b)所示，在对下部电极1401施加高电压的情况下，氧原子再次变成氧离子1401，返回氧不足型的Ta氧化物层1402的内部。由此，能够认为发生了低电阻化。
接着，在图22中对上部电极由比Ta更容易被氧化的材料构成的情况进行说明。如图22(a)所示，在由下部电极1501、氧不足型的Ta氧化物层1502、和由比Ta更容易被氧化的材料构成的上部电极1503构成的电阻变化元件中，在对上部电极1503施加高于下部电极1501的电压的情况下，氧不足型的Ta氧化物中的氧原子变成离子1504，被电场移动，集合于上部电极1503的界面附近。在该情况下，上部电极1503比Ta更容易被氧化，因此氧离子1504被吸收至上部电极1503的内部，与构成上部电极1503的材料结合。该情况与图21不同，在氧不足型的Ta氧化物层1502与上部电极1503的界面不形成高电阻层，进而由于氧离子1504的数量相对于构成上部电极1503的元素的数量较少，因此电阻值几乎不上升。相反地，如图22(b)所示，对下部电极1501施加高电压的情况下，被上部电极1503吸收的氧1505，与构成上部电极1503的材料的结合更加稳定，因此难以返回到氧不足型的Ta氧化物1502中，电阻值不会较大地变化。
如果在图21和图22中，构成上部电极的材料的易被氧化的程度为与Ta相同的程度，则在此情况下，能够认为发生上述的两个例子的中间的变化，并且发生微弱的电阻变化。
根据以上的结果可知，在电阻变化膜使用氧不足型的Ta氧化物的非易失性存储元件中，由具有相互不同的标准电极电位的材料构成上部电极和下部电极即可。由此，在一侧的电极附近占优势(主要)地发生电阻变化，从而能够实现理想的双极型的电阻变化。进而，还能够使得不发生电阻变化模式的混合，实现稳定的电阻变化动作。更加优选的是，在一方的电极材料中使用比Ta的标准电极电位大并且差较大的材料，在另一方的电极材料中使用比Ta的标准电极电位大并且差较小的材料即可。进一步更加优选的是，在一方的电极材料中使用比Ta的标准电极电位大的材料，而在另一方的电极材料中使用比Ta的标准电极电位小的材料即可。此外，从上述的机制也可以了解到：在对易引起电阻变化的电极施加正电压的电脉冲时电阻值变高，在施加负电压的电脉冲时电阻值变低。
进而，在构成上部电极和下部电极双方或仅构成下部电极的材料的易被氧化程度为与Ta相同的程度、并且发生微弱的电阻变化的情况下，以使得由上部电极模式引起的电阻变化的大小大于由下部电极模式引起的电阻变化的大小的方式构成非易失性存储元件即可。即，在这样的情况下，存在上部电极模式(第一状态)和下部电极模式(第二状态)，该上部电极模式是，在将以第一电极为基准对第二电极施加正电压时的电阻值表示为R1、将以第一电极为基准对第二电极施加负电压时的电阻值表示为R2时，电阻值以R1和R2满足R1＞R2的方式可逆地变化的模式；该下部电极模式是，在将以第一电极为基准对第二电极施加负电压时的电阻值表示为R3、将以第一电极为基准对第二电极施加正电压时的电阻值表示为R4时，电阻值以R3和R4满足R3≥R4的方式可逆地变化的模式。于是，以使得R1相对于R2的比率R1/R2和R3相对于R4的比率R3/R4为R1/R2＞R3/R4的方式对上部电极和下部电极的材料进行选择即可。
(第三实施方式)
在本实施方式中，从实现不需要成形工序而进行双极动作的理想的电阻变化型的非易失性存储元件的观点出发，对氧不足型的Ta氧化物层的最佳构造进行描述。
(非易失性存储元件的制造方法)
这里，为了实现不需要成形工序而进行动作的非易失性存储元件，控制并制作了图23所示的构造的非易失性存储元件。以下，参照图23对非易失性元件的制造工序进行说明。
首先，如图23所示，在作为单结晶硅的基板1701上，通过热氧化法形成厚度为200nm的氧化物层1702。然后，作为下部电极层1703，通过溅射法在氧化物层1702上形成厚度为100nm的TaN薄膜。然后，在下部电极层1703上，通过使用靶Ta的反应性溅射法形成第一氧不足型的Ta氧化物层1704。
在本实施方式中所制作的元件的氧不足型的Ta氧化物层，是由与在第一实施方式和第二实施方式中使用的装置不同的溅射装置制作的，因此溅射的条件不同。即，在溅射装置内设置基板之后，将溅射装置内抽真空至8×10-6Pa左右。然后，以Ta为靶，令功率为1.6kW，以34sccm的流量流动氩气，以21sccm的流量流入氧气，并且将溅射装置内的压力保持为0.17Pa，进行20秒的溅射。由此，沉积30nm的氧含有率为大约61at％(TaO1.6)的氧不足型的Ta氧化物层。
接着，将基板导入氧等离子体产生装置，在升温到250℃的状态下将基板暴露在氧等离子体中进行氧化处理。通过该处理，形成氧含有率高于氧不足型的Ta氧化物层1704的Ta氧化物层1705。这里，为了区别氧不足型的Ta氧化物层1704和Ta氧化物层1705，将氧不足型的Ta氧化物层1704称为第一氧不足型的Ta氧化物层。此外，简便起见，Ta氧化物层1705暂且表示为第二Ta氧化物层(第二Ta氧化物层的分析结果在后面描述)。此外，在以下中，将第一氧不足型的Ta氧化物层和第二Ta氧化物层一并表示为电阻变化层1706。
然后，在第二Ta氧化物层1705上，通过溅射法形成作为上部电极层1707的厚度为150nm的Pt薄膜。
最后，通过光抗蚀剂工序和干蚀刻工序形成元件区域1708。这里，元件区域的1708呈一边为0.5μm的四角(四方形、正方形)形状。
通过以上的工序，形成非易失性存储元件，该非易失性存储元件具有利用由TaN构成的下部电极1703和由Pt构成的上部电极1707夹着第一氧不足型的Ta氧化物层1704和第二Ta氧化物层1705的构造。以下，将该元件称为元件O。
此外，为了进行比较，也制作了图5所示的构造的元件，该元件未利用氧等离子体对第一氧不足型的Ta氧化物层的表面进行氧化。即，形成了利用由氮化Ta构成的下部电极503和由Pt构成的上部电极505夹着第一氧不足型的Ta氧化物层504的构造的非易失性存储元件。以下，将该元件称为元件P。
另外，在表3中，汇总了元件O和元件P的氧等离子体处理时间、与下面说明的元件的初始电阻。
(表3)
Figure GPA00001099184600281
(元件O与元件P的电阻变化特性)
接着，对在本实施方式中实际制作的元件O和元件P施加电脉冲而引起电阻变化时的特性进行说明。
图24是表示本实施方式的非易失性存储元件所具有的电阻变化层的电阻值与所施加的电脉冲的关系的图，(a)和(b)分别表示元件O和元件P的测定结果。
首先，对测定元件O和元件P的初始电阻而得到的结果进行研究。这里，在各元件的下部电极与上部电极之间施加低于阈值电压(为不发生电阻变化的程度的小电压，典型为1V左右)的50mV的微弱电压，对流过的电流进行测定，求出各元件的初始电阻。这样，元件O为1060Ω，元件P为192Ω，对第一氧不足型的Ta氧化物层进行过氧化处理的元件O的初始电阻更高(参照表3和图18)。该电阻较高地形成的原因，说明存在氧浓度较高并且电阻较高的第二Ta氧化物层。
接着，对元件O与元件P的电阻变化特性进行描述。另外，对在本实施方式中尝试在形成有第二Ta氧化物层的上部电极一侧使动作进行的情况进行描述。即，对以在上部电极上施加具有正电压的电脉冲时电阻变高这样的模式使动作进行的情况下的结果进行描述。首先，对利用氧等离子体进行氧化处理而形成第二Ta氧化物层的元件O的结果进行描述。观察图24(a)的结果可知，当对制造后的非易失性存储元件施加负电压-1.5V时，初始为大约1060Ω的电阻值先(暂时)降低到大约500Ω，当施加正电压1.8V时，电阻值增加到10000Ω左右。这之后，通过分别交替地施加负电压-1.5V和正电压1.8V的电脉冲，电阻值在大约100Ω与大约10000Ω之间往复，良好地发生电阻变化。即，无成形工序地在上部电极一侧发生电阻变化。
然而，未对第一氧不足型的Ta氧化物层进行氧化的元件P得到与上述有很大不同的结果，在图24(b)中表示该结果。即，元件P在制作成后不久的状态下，即使施加负电压-1.5V和正电压1.8V，也完全不显示电阻变化。因此，当将施加电压固定为正电压2.7V而持续施加电脉冲时，电阻值逐渐增加，在图中在脉冲数为第11次的点，电阻值增加到100000Ω。之后，当施加电压为-1.5V的脉冲时，电阻值降低到200Ω左右，此后，通过施加电压为+1.8V和-1.5V的电脉冲，反复发生电阻变化增加和减少的现象。即，能够说，在元件P中，在刚制作不久后的状态下不进行动作，为了引起电阻变化，需要成形工序(持续施加施加电压为+2.7V的脉冲的最初的工序)。
从以上的结果可知：为了无成形工序地使非易失性存储元件动作，需要第二Ta氧化物层。
关于第二Ta氧化物层所起到的作用，在电阻变化现象的机制本身还不清楚的现状下，还不明确。但是，如果本实施方式的电阻变化型的非易失性元件的电阻变化，是如第二实施方式中说明的那样，是由电极与Ta氧化物层的界面的氧原子的移动引起的，则能够考虑以下那样的可能性。即，第二Ta氧化物层起到在界面附近有效地施加电压的作用的可能性。即，就电阻变化现象而言，认为由于电场而使氧原子在上部电极1707和电阻变化层1706的界面附近聚集或扩散。具体而言，如果对上部电极1707施加正电压，则带负电的氧原子聚集到上部电极1707一侧，形成高电阻层，从而高电阻化。相反地，如果施加负电压，则氧原子扩散到Ta氧化物层内，电阻下降。这里，如果在界面存在作为高电阻层的第二Ta氧化物层1705，则对该部分施加较大的电压，氧被注入到高电阻层1705，氧含有率越发变高，与作为绝缘物而已知的具有化学计量的组成的Ta2O5接近。其结果是，元件本身的电阻上升，成为高电阻化状态。即，能够认为第二Ta氧化物层起到引起电阻变化时的触发(trigger)的作用。
然而，如果在界面不存在作为高电阻层的第二Ta氧化物层1705，则电压均等地施加在电阻变化层1706，在界面附近难以形成与绝缘物接近的高电阻层。其结果是，电阻变化现象变得难以发生。但是，能够考虑：即使在不存在第二Ta氧化物层1705的情况下，如果通过施加比稳定地使动作进行的电压更高的电压、或施加大量的电脉冲的所谓的成形工序，先(暂时)形成与第二Ta氧化物层1705类似的层，则此后也能够发生稳定的电阻变化。
将在本实施方式中得到的结果和上述的实施方式1、实施方式2综合进行考虑，如果组合第二Ta氧化物层和最佳的电极材料来构成非易失性存储元件，则能够实现一种非易失性存储元件，该非易失性存储元件无成形工序地进行双极动作，并且进行无变化模式的混合的稳定的动作。即，在图23中，制作以下这样的构造即可：下部电极1703使用不易动作的电极材料(例如Ta、Ti、Al等)，上部电极1707使用容易动作的电极材料(例如Pt、Ir、Ag、Cu等)。这样，在无成形工序地、对上部电极施加具有正电压的电脉冲的情况下，能够实现一种非易失性存储元件，其表现为稳定地进行电阻值增高这样的动作。
相反地，在图17所示的元件中，即使制作以下这样的构造，即，在下部电极1703使用容易动作的电极材料，在上部电极1707使用不易动作的电极材料，也不能够无成形工序地使电阻变化。即，为了无成形工序地使非易失性存储元件动作，需要在形成有第二Ta氧化物层的一侧设置容易动作的电极材料。
[Ta氧化物层的分析]
为了对在本实施方式中制作的电阻变化层1706进行分析，另外准备了下述的分析用的试样。即，准备如下所述的试样：在没有在单晶硅基板上形成厚度为200nm的氧化物层的元件图案的基板上，沉积30nm的与元件O的第一氧不足型的Ta氧化物层相同的氧含有率为大约61at％(TaO1.6)的Ta氧化物层，然后，在250℃的温度的状态下对基板进行氧等离子体氧化而形成的试样。该试样与元件O的电阻变化层1706相当，因此，以下称为试样O’。另外，试样O’与元件O不同，未形成成为分析的障碍的上部电极层。
利用适用于极薄膜的分析的被称为X射线反射率法(制造商的名称：Rigaku，软件名称：X射线反射率数据处理软件)的方法来分析这样制作的试样O’。该方法是使X射线以较小的角度射入试样的表面、对被反射的X射线的强度进行测定的方法。对该波谱假设适当的构造模型进行拟合(fitting)，对分析用试样的电阻变化层的膜厚和折射率进行评价。此时，作为拟合的参数，是氧不足型的Ta氧化物的叠层结构、各层的膜厚和δ(＝1-折射率)。
图25表示其测定结果。在该图中，横轴表示X射线的入射角度，纵轴表示X射线的反射率。图25表示有实际对分析用试样的X射线反射率进行测定时得到的图形(虚线)、和假设在基板上存在2层氧不足型的Ta氧化物层并进行拟合而得到的结果(实线)。观察该图，实测的反射率图形和通过拟合得到的反射率图形表现出非常良好的一致。另外，在这里虽然没有图示，但是在假定在基板上存在单层的氧不足型的Ta氧化物层而进行拟合的情况下，未能够良好地再现测定数据。
表4表示假设该2层的叠层构造并进行拟合时的解析结果。
(表4)
从该表能够得到以下值，在基板一侧存在的第一氧不足型的Ta氧化物层的膜厚是26.6nm、δ是28.5×10-6，在表面一侧存在的第二Ta氧化物层的膜厚是8.1nm、δ是22.2×10-6。从这些δ的值虽然难以导出正确的组成，但是根据金属Ta的δ是39×10-6、Ta2O5的δ是22×10-6等，能够进行大致的推测。即，在将第一氧不足型的Ta氧化物层表示为TaOx时，x能够算出为1.54，能够认为按照当初的设定，成为具有非化学计量的组成的Ta的氧化物。此外，在将第二Ta氧化物层表示为TaOy时，y能够算出为2.47。该值为与具有化学计量组成的Ta的氧化物Ta2O5(TaO2.5)非常接近的值，但是处于稍微缺氧的状态。
以上的结果是，如最初说明的那样，虽然是为了分析而准备的试样的测定结果，但是能够认为实际制作的元件O也为大致相同的构造。即，能够认为，是由电极夹着第一氧不足型的Ta氧化物层1704和第二Ta氧化物层1705的2层结构而成的结构。
这里，对第二Ta氧化物层进行若干考察。如上所述，第二氧不足型的Ta氧化物层具有与具有化学计量的组成的Ta2O5接近的组成。然而，从以下所述的简单的考察来看，该第二Ta氧化物层具有与绝缘体很不一样的电特性。
一般来说，认为具有化学计量的组成的Ta2O5是绝缘体。根据绝缘体的一般的定义，为电阻率为108Ωcm以上的材料(展出：“集積回路のための半導体工学”工业调查会(1992年)宇佐美晶、兼房慎二、前川隆雄、友景肇、井上森男)。如果，在假设本实施方式的第二Ta氧化物层是绝缘体并且电阻率为108Ωcm的情况下，如果为0.5μm×0.5μm(本实施方式中的元件区域1708的面积)的圆形且具有8nm的膜厚(第二Ta氧化物层的大致膜厚)，则电阻值应该为4×109Ω左右(按照“电阻值＝电阻率×膜厚/面积”计算)。进而，即使令第二Ta氧化物层的膜厚为1nm，电阻值也为5×108Ω。另一方面，参照表3，元件O的初始电阻为1000Ω左右，与假设为绝缘体的情况相比，至少降低了6～7位左右。从该计算结果也可知，在本实施方式中形成的第二Ta氧化物层不是绝缘体，而是导电性的氧化物层。能够认为，尽管组成与绝缘体的Ta2O5接近，但是电阻较低大概是由于缺氧而在膜中形成有缺陷、经由该缺陷而流过电流。
根据以上的情况，第二Ta氧化物层，在以下称为导电性的第二氧不足型的Ta氧化物层、或简单地称为第二氧不足型的Ta氧化物层。
另外，在本实施方式中，对在下部电极使用TaN、在上部电极使用Pt得到的结果进行了说明，但是不以此为限。即，由在实施方式2中所述的容易动作的电极和不易动作的电极的组合构成非易失性存储元件即可。具体而言，在图23中，制作以下这样的构造即可：在下部电极1703使用不易动作的电极材料(例如Ta、Ti、Al等)，在上部电极1707使用容易动作的电极材料(例如Pt、Ir、Ag、Cu、Au等)。这样，能够实现一种非易失性存储元件，其在无成形工序地、对上部电极1707施加具有正电压的电脉冲的情况下，能够稳定地实现电阻值变高这样的动作。
此外，非易失性存储元件的构造，不限定于图23所示的构造。即，以与氧浓度高并且电阻高的第二氧不足型的Ta氧化物层相接的方式，设置容易动作的电极材料使它们相接即可。从而，如图26(a)所示，第二氧不足型的Ta氧化物层1705A也可以沉积在下部电极1703A之上。在该情况下，如果下部电极1703A使用容易动作的电极、上部电极1707A使用不易动作的电极，则能够实现一种非易失性存储元件，其无成形工序地、在对下部电极施加正电压时稳定地发生高电阻化这样的电阻变化。
另外，在图26(a)的情况下，难以通过氧化形成第二氧不足型的Ta氧化物层1705A，需要使用溅射或化学气相沉积法进行沉积来形成。例如在溅射法的情况下，首先，在沉积时的氧气流量比较高的条件下进行溅射，以高氧含有率形成高电阻的第二Ta氧化物层1705A，然后，降低氧气流量比，对第一Ta氧化物层1704A进行沉积即可。
进而，如图26(b)所示，第一氧不足型的Ta氧化物层1704B也可以不是单层，而由2层以上的组成不同的Ta氧化物层形成。此外，也可以由组成连续地变化的这样的Ta氧化物层形成。但是，在该情况下，需要第二氧不足型的Ta氧化物层1705B的氧含有率比构成第一氧不足型的Ta氧化物层1704B的各层的氧含有率更高。简便起见，图26(b)表示为将第二氧不足型的Ta氧化物层1705B与上部电极相接，但是也可以如图26(a)那样在下部电极一侧设置。
(第四实施方式)
在第三实施方式中，对形成有8nm左右的第二氧不足型的Ta氧化物层的非易失性存储元件的电阻变化和构造进行了说明。在本实施方式中，进而对形成有薄的第二氧不足型的Ta氧化物层的情况下的结果进行描述。
另外，在本实施方式中说明的内容，是为了仅调查第二氧不足型的Ta氧化物层对非易失性存储元件的电阻变化动作施予的影响而进行的实验的结果，所制作的元件的电极上下均由Pt构成。此外，本实施方式的非易失性存储元件，与第二实施方式的非易失性存储元件相比，虽然构成元件的材料不同，但是构成元件的要素相同，因此利用图23，对以下的制造方法进行说明。
(非易失性存储元件的制造方法)
在本实施方式中所制作的非易失性存储元件的第二氧不足型的Ta氧化物层，在沉积第一氧不足型的Ta氧化物层的溅射装置内形成。以下，对具体的步骤进行说明。
元件的制作的步骤，与从第一实施方式至第三实施方式类似，首先，形成基板1701、氧化物层1702、和由Pt构成的下部电极层1703的叠层构造。然后，在下部电极层1703上，通过在氩气和氧气中对靶Ta进行溅射的所谓的反应性溅射形成第一氧不足型的Ta氧化物层1704。此时的成膜条件，与第一实施方式和第二实施方式相同，设定为：溅射时的功率为250W、Ar气和O2气的总气体压力为3.3Pa，氧气的流量比为3.4％，基板的设定温度为30℃，成膜时间为7分。由此，沉积30nm的氧含有率为大约58at％、即能够表示为TaO1.4的第一氧不足型的Ta氧化物层1704。
然后，保持气体压力的条件和功率等溅射的条件不变，在靶Ta和与其相对地设置的基板1701之间插入闸部件(shutter)，将该状态保持规定时间。由此，第一氧不足型的Ta氧化物层1704的最表面被氧等离子体氧化。其结果是，在第一氧不足型的Ta氧化物层1704的表面，形成氧含有率比第一氧不足型的Ta氧化物层1704更高的第二氧不足型的Ta氧化物层1705(第二氧不足型的Ta氧化物层1705的分析结果在后面进行描述)。
然后，在第二Ta氧化物层1705上，形成由Pt构成的上部电极层1707，通过光抗蚀剂工序和干蚀刻工序，形成元件区域1708。另外，在本实施方式中，元件区域1708呈直径为3μm的圆形的岛状。
在本实施方式中，通过使上述的氧等离子体进行的氧化处理时间(氧等离子体暴露时间)变化，制作了元件Q和元件R。此外，作为比较例，也制作未暴露在氧等离子体中的元件S。即，元件R是在沉积第一氧不足型的Ta氧化物之后即刻沉积上部电极而制作的。所制作的元件与氧等离子体暴露时间的关系汇总表示在表5中。
(表5)
以下，对这样制作的元件Q、R、S的特性等进行说明。
(元件Q、R、S的电阻变化特性)
首先，对元件Q～S的初始电阻进行测定，其结果由表5表示。另外，这里，在元件的下部电极层与上部电极层之间施加低于阈值电压的50mV的微弱的电压，测定流过的电流，求出初始的电阻。参照表5，可知：元件Q(氧等离子体暴露时间为0.5分钟)为650Ω，元件R(氧等离子体暴露时间为1分钟)为1890Ω。另一方面，元件S(氧等离子体暴露时间为0分钟)为11Ω，是非常低的值。就该结果而言，能够解释为：通过将第一氧不足型的Ta氧化物层暴露在氧等离子体中，形成了第二氧不足型的Ta氧化物层，由此初始电阻增加。
接着，对在对元件Q和元件R施加电脉冲而引起电阻变化时的特性进行说明。
图27是表示本实施方式的非易失性存储元件所具备的电阻变化层的电阻值与施加的电脉冲的关系的图，图27(a)～(c)分别表示元件Q～S的测定结果。另外，这里，为了引起电阻变化，在下部电极层1703和上部电极层1707之间，交替地反复施加脉冲宽度为100nsec、电压分别为负电压-2.0V和正电压3.0V的2种电脉冲。
首先，观察表示照射氧等离子体0.5分钟而得到的元件Q的电阻变化特性的图27(a)可知：当对刚测定后不久的初始状态的试样施加负电压-2.0V的电脉冲时，电阻值从650Ω降低到大约50Ω。然后，利用正电压3.0V的电脉冲，电阻值增加到5000Ω，之后能够确认：在50Ω和5000Ω之间发生非常稳定的可逆的电阻变化。即，无成形工序而直接观测到稳定的电阻变化。
此外，从图27(b)可知，在照射氧等离子体1分钟而得到的元件R，在进行测定的范围内也稳定地发生可逆的电阻变化，并且初始电阻为1890Ω，当对该元件R施加-2V的电脉冲时，电阻值减少到200Ω，接着，当施加+3V的电脉冲时，电阻值增加到2000Ω。在该情况下，也无需成形工序地、稳定地发生电阻变化。
然而，观察表示元件S的电阻变化特性的图27(c)可知：即使施加-2.0V和3.0V的2种电脉冲，也不发生电阻变化。元件R是通过氧等离子体暴露时间为0分钟、即在沉积第一氧不足型的Ta氧化物层1704后直接沉积第二电极1707来制作的，能够认为第二氧不足型的Ta氧化物层1705不存在、或即使存在也为非常薄的状态。根据该结果，能够认为：当没有成形工序时，为了引起电阻变化，需要存在第二氧不足型的Ta氧化物层1705。
这样，在存在第二氧不足型的Ta氧化物层1705的元件Q和元件R，能够确认到可逆的电阻变化。以下，对分析与元件Q和元件R相当的Ta氧化物层而得到的结果进行描述。
(Ta氧化物层的分析)
为了对元件Q和元件R中的电阻变化层1706的构造进行分析(解析)，与上述的第三实施方式同样地制作分析用的试样、并进行分析。
即，在单晶硅基板上形成有厚度为200nm的氧化物层的基板上，分别以与元件Q和元件R完全相同的条件，沉积第一氧不足型的氧化物、并进行其后的直至氧等离子体的照射处理为止而得到试样，准备这样的试样。将这些试样分别标记为试样Q’和试样R’。对各个试样的氧等离子体暴露时间和后述的分析结果进行整理，将得到的结果表示在图6。另外，在试样Q’和试样R’之上，未沉积与上部电极层1707相当的Pt，因此成为电阻变化层露出的状态。
(表6)
Figure GPA00001099184600361
参照图6，试样Q’的第一氧不足型的Ta氧化物的膜厚是28.6nm，表示为TaOx时，x是1.43。第二氧不足型的Ta氧化物层的膜厚非常薄，为1.1nm左右，表示为TaOy时，y是2.45。此外，试样R’的第一氧不足型的Ta氧化物的膜厚是28.7nm，表示为TaOx时，x是1.43，第二氧不足型的Ta氧化物层的膜厚是与试样Q’大致同等的1.2nm左右，表示为TaOy时，y是2.07。
在上述的任一个情况下，第一氧不足型的Ta氧化物层，大致为与最初的目标一致的组成(x＝1.4)。第二氧不足型的Ta氧化物层为与化学计量的组成(Ta2O5)相比氧不足的值，膜厚非常薄，为1nm左右。
在元件Q和元件R以及试样Q’和试样R’中，以完全相同的条件进行了溅射、并进行了氧等离子体照射处理，因此能够认为：在元件Q和元件R中，也与试样Q’和试样R’同样地、在第一氧不足型的Ta氧化物层1704与上部电极1707之间存在第二氧不足型的Ta氧化物层1705。从而，能够认为：在元件Q中，形成有膜厚为与试样Q’相同的1.1nm的第二氧不足型的氧化物层1705，在元件Q中，形成有膜厚与试样Q’相同的1.2nm的第二氧不足型的氧化物层1705。
如上所述，在元件Q和元件R中，无成形工序而能够看到稳定的电阻变化现象。然而，在不存在氧含有率较高的第二氧不足型的Ta氧化物层的元件S中，至少在无成形工序的情况下不能够观测到电阻变化现象。即，能够认为：为了在无成形工序的情况下使电阻变化发生，第二氧不足型的Ta氧化物的存在是不可欠缺的。而且，该第二氧不足型的Ta氧化物层，在本实施方式的范围中，在表示为TaOy时y是2.1左右即可，膜厚也是1nm左右即可。
从而，与上述实施方式3的结果一并进行考虑，第二氧不足型的Ta氧化物层的膜厚如果是至少1nm以上8nm以下，则能够无成形地进行动作。此外，就氧含有率而言，根据本实施方式，y为2.1以上即可。但是，如果y为2.5，则变成化学计量组成的Ta的氧化物、即成为绝缘体Ta2O5，不优选。因此，y需要取不超过2.5的值。
另外，在上述的第三实施方式和第四实施方式中，在第二氧不足型的Ta氧化物层1705的形成中使用了利用氧等离子体的氧化法，但是不限定于此。即，如果能够形成氧不足型的Ta氧化物，则也可以使用除此以外的由氧气进行的氧化、溅射、化学气相沉积法来形成。
此外，在上述的第三实施方式和第四实施方式中，在Ta氧化物层的解析中使用了X射线反射率法，但是不限定于此。作为除此以外的方法，也能够利用卢瑟福背散射法(RBS法)、俄歇电子能谱法(AES法)、荧光X射线分析法(XPS)、电子探针微分析(EPMA：Electron ProbeMicro-Analysis)等器械分析方法。
另外，在上述的第一实施方式～第四实施方式中，令非易失性存储元件的下部电极503或1703的膜厚为100nm、氧不足型的Ta氧化物层的膜厚504或电阻变化层1706的膜厚为大约30nm、上部电极层505或1707为150nm，但是这是根据在本实施方式中使用的元件加工工艺的容易度决定的值，并非是对该各膜厚进行限定的值。
此外，在上述的第一实施方式～第四实施方式中，下部电极503或1703、氧不足型的Ta氧化物层的膜厚504或电阻变化层1706、上部电极层505或1707的任一个均通过溅射法形成，但是并不限定于此，也可以使用化学气相沉积等方法来形成。
(第五实施方式)
上述的从第一实施方式～第四实施方式的非易失性存储元件，能够适用于各种方式的非易失性半导体装置。第五实施方式的半导体装置，是具备从第一实施方式～第四实施方式的非易失性存储元件的非易失性半导体装置，是使有源(active)层位于字线与位线的交点(立体交叉点)的所谓的交叉点(cross point)型的半导体装置。
(第五实施方式的半导体装置的结构)
图28是表示本发明的第五实施方式的非易失性半导体装置的结构的框图。此外，图29是表示图28中的A部的结构(4比特的结构)的立体图。
如图28所示，本实施方式的非易失性半导体装置200，在半导体基板上设置有存储器主体部201，该存储器主体部201包括：存储器阵列202；行选择电路/驱动器203；列选择电路/驱动器204；用于进行信息的写入的写入电路205；对流过选择位线的电流量进行检测、并判断为数据“1”或“0”的读出放大器206；和通过端子DQ进行输入输出数据的输入输出处理的数据输入输出电路207。此外，非易失性半导体装置200还包括：接收从外部输入的地址信号的地址输入电路208；和根据从外部输入的控制信号，对存储器主体部201的动作进行控制的控制电路209。
存储器阵列202，如图28和图29所示，包括：在半导体基板上相互平行地形成的多个字线WL0、WL1、WL2、……；多个位线BL0、BL1、BL2、……，其在该多个字线WL0、WL1、WL2、……的上方，在与该半导体基板的主面平行的面内，以相互平行并且与多个字线WL0、WL1、WL2……立体交叉的方式形成。
此外，设置有多个存储器单元M111、M112、M113、M121、M122、M123、M131、M132、M133、……(以下，表示为“存储器单元M111、M112、……”)，其对应于该多个字线WL0、WL1、WL2、……与多个位线BL0、BL1、BL2、……的立体交叉点，呈矩阵状地设置。
这里，存储器单元M111、M112、……，与第一实施方式的非易失性存储元件相当，例如具有包含氧不足型的Ta氧化物的电阻变化层。其中，在本实施方式中，该存储器单元M111、M112、……，如后述那样具备电流抑制元件。
另外，图28中的存储器单元M111、M112、……，在图29中以符号210表示。
地址输入电路208从外部电路(未图示)接收地址信号，根据该地址信号，向行选择电路/驱动器203输出行地址信号，并且向列选择电路/驱动器204输出列地址信号。这里，地址信号是表示多个存储器单元M111、M112、……中被选择的特定的存储器单元的地址的信号。此外，行地址信号是表示由地址信号表示的地址中的行的地址的信号，列地址信号是表示由地址信号表示的地址中的列的地址的信号。
控制电路209在信息的写入周期中，根据输入到数据输入输出电路207的输入数据Din，将指示施加写入用电压的写入信号向写入电路205输出。另一方面，在信息的读出周期中，控制电路209将指示施加读出用电压的读出信号向列选择电路/驱动器204输出。
行选择电路/驱动器203，接收从地址输入电路208输出的行地址信号，根据该行地址信号，选择多个字线WL0、WL1、WL2、……中的任一个，对该被选出的字线施加规定的电压。
此外，列选择电路/驱动器204，接收从地址输入电路208输出的列地址信号，根据该列地址信号，选择多个位线BL0、BL1、BL2、……中的任一个，对该被选出的位线施加写入用电压或读出用电压。
写入电路205在接收到从控制电路209输出的写入信号的情况下，对行选择电路/驱动器203输出指示对被选择的字线施加电压的信号，并且对列选择电路/驱动器204输出指示对被选择的位线施加写入用电压的信号。
此外，读出放大器206，在信息的读出周期中，对在成为读出对象的选择位线流过的电流量进行检测，并且判断为数据“1”或“0”。结果，所得到的输出数据DO经数据输入输出电路207被输出至外部电路。
(第五实施方式的非易失性半导体装置所具备的非易失性存储元件的结构)
图30是表示本发明的第五实施方式的非易失性半导体装置所具备的非易失性存储元件的结构的截面图。另外，在图30中，表示图29的B部的结构。
如图30所示，本实施方式的非易失性半导体装置所具备的非易失性存储元件210，构成为：位于作为铜配线的下部配线212(相当于图29中的字线WL1)与同样的上部配线211(相当于图29中的位线BL1)之间，按以下顺序叠层有：下部电极217、电流抑制元件216、内部电极215、电阻变化层214、和上部电极213。
这里，内部电极215、电阻变化层214、和上部电极213，分别相当于图5所示的实施方式1的非易失性存储元件500的下部电极层503、电阻变化层504和上部电极层505；或者，图23所示的第二实施方式～第四实施方式的非易失性存储元件1700的下部电极层1703、电阻变化层1706和上部电极层1707。因此，电阻变化层214与第一实施方式～第四实施方式同样地形成。
这里，通过以与电阻变化层214相接的方式由不同的材料构成上部电极213和内部电极215，能够构成稳定动作的非易失性存储元件。例如，如果由Pt形成上部电极213、由W形成内部电极215，则成为仅在上部电极213附近进行动作的非易失性存储元件。
电流抑制元件216通过内部电极215与电阻变化层214串联连接。该电流抑制元件216是由MIM(Metal-Insulator-Metal：金属-绝缘体-金属的意思)二极管或MSM(Metal-Semiconductor-Metal：金属-半导体-金属的意思)二极管代表的元件，相对于电压表现非线性的电流特性。此外，该电流抑制元件216相对于电压具有双向性的电流特性，在规定的阈值电压Vf(以一个电极为基准，例如+1V以上或-1V以下)导通。
(第五实施方式的非易失性半导体装置所具备的非易失性存储元件的变形例的结构)
本实施方式的非易失性半导体装置具备的非易失性存储元件的结构，不限定于图30所示的结构，也可以如以下所示的结构。
图31(a)～(g)为表示本发明的第五实施方式的非易失性半导体装置具备的非易失性存储元件的变形例的结构的截面图。
在图31(a)中，与图30所示的结构不同，表示不具备内部电极、且电阻变化层214形成在电流抑制元件216之上的结构。这里，电流抑制元件216的与电阻变化层214相接的部分，由与上部电极213不同的材料形成即可。
图31(b)表示与图30所示的结构不同，不具备下部电极、内部电极和上部电极、且电阻变化层214形成在电流抑制元件216之上的结构。这里，电流抑制元件216的与电阻变化层214相接的部分，也由与上部配线213不同的材料形成即可。
此外，在图31(c)中表示，与图30所示的结构不同，不具备下部电极的结构。另一方面，虽然未图示，但也能够考虑不具备上部电极的结构。
在图31(d)中，表示与图30所示的结构不同，不具备内部电极和电流抑制元件的结构。这里，下部电极217和上部电极213也由不同的材料形成即可。
在图31(e)中，进而表示不具备上部电极和下部电极的结构。在该情况下，下部配线212和上部配线211由不同的材料形成即可。
此外，在图31(f)中，表示与图30所示的结构不同，不具备内部电极而是具备欧姆电阻层218的结构，在图31(g)中，表示不具备内部电极而是具备第二电阻变化层219的结构。在该情况下，如果将电阻层218、电阻变化层219当作下部电极，则它们与上部电极213由不同的材料构成即可。
另外，在以上所示的变形例中，在不具备上部电极的情况下，上部配线211作为非易失性存储元件的上部电极发挥作用，此外，在不具备下部电极的情况下，下部配线212作为非易失性存储元件的下部电极发挥作用。
此外，在存储器单元的数量比较少的情况下，向未被选择的存储器单元的绕入电流变少。在这样的情况下，能够考虑采用不具备上述的电流抑制元件的结构。
如以上所述，就本实施方式的非易失性半导体装置具备的非易失性存储元件而言，能够考虑各种结构。
(多层化构造的非易失性半导体装置的结构例)
通过将图28和图30所示的本实施方式的非易失性半导体装置中的存储器阵列三维地叠积，能够实现多层化构造的非易失性半导体装置。
图32是表示本发明的多层化构造的非易失性半导体装置所具备的存储器阵列结构的立体图。如图32所示，该非易失性半导体装置具备叠层多个存储器阵列而成的多层化存储器阵列，该存储器阵列包括：在未图示的半导体基板上相互平行地形成的多个下部配线212；在该多个下部配线212的上方，在与该半导体基板的主面平行的面内以相互平行并且与多个下部配线212立体交叉的方式形成的多个上部配线211；以及与该多个下部配线212和多个上部配线211的立体交叉点对应并且呈矩阵状设置的多个存储器单元210。
另外，在图32所示的例子中，配线层是5层，配置于该立体交叉点的非易失性存储元件虽然为4层的结构，但是根据需要当然也可以增减它们的层数。
通过设置像这样构成的多层化存储器阵列，能够实现超大容量的非易失性存储器。
(非易失性半导体装置的动作例)
接着，对于写入信息的情况下的写入周期和读出信息的情况下的读出周期中的第五实施方式的非易失性半导体装置的动作例，参照图33所示的时序图进行说明。
图33是表示本发明的第五实施方式的非易失性半导体装置的动作例的时序图。另外，这里，表示分别将电阻变化层为高电阻状态的情况分配为信息“1”、电阻变化层为低电阻状态的情况分配为信息“0”时的动作例。此外，为便于说明，仅表示存储器单元M111和M122进行信息的写入和读出的情况。
图33中的VP表示由电阻变化元件和电流抑制元件构成的存储器单元的电阻变化所需的脉冲电压。这里，期望VP/2＜阈值电压Vf的关系成立。这是由于能够抑制绕入非选择的存储器单元的漏电流。其结果是，能够抑制被供向无需写入信息的存储器单元的多余的电流，能够更进一步实现低消耗电流化。此外，也具有能够抑制向非选择的存储器单元的非期望的浅写入(一般而言，被称为干扰(disturb))的优点。
此外，在图33中，令tW表示一次写入周期所需要的时间即写入周期时间，令tR表示一次读出周期所需要的时间即读出周期时间。
在对存储器单元M111的写入周期中，对字线WL0施加脉冲宽度tP的脉冲电压VP，与该定时对应地同样地对位线BL0施加0V的电压。由此，对存储器单元M111施加写入信息“1”的情况下的写入用电压，其结果是，存储器单元M111的电阻变化层高电阻化。即，在存储器单元M111中写入信息“1”。
接着，在对存储器单元M122的写入周期中，对字线WL1施加脉冲宽度tP的0V的电压，与该时刻对应地，对位线BL1同样地施加脉冲电压VP。由此，对M122施加写入信息“0”的情况下的写入用电压，其结果是，存储器单元M122的电阻变化层低电阻化。即，在存储器单元M122中写入信息“0”。
在对存储器单元M111的读出周期中，向字线WL0施加一种电压，该电压为振幅比写入时的脉冲小的脉冲电压、且其值为大于0V且小于VP/2的电压。此外，与该时刻对应地，向位线BL0施加另一种电压，该电压为振幅比写入时的脉冲小的脉冲电压、且其值为大于VP/2且小于VP的电压。由此，将与被高电阻化的存储器单元M111的电阻变化层214的电阻值对应的电流被输出，通过检测该输出电流值，信息“1”被读出。
接着，在对存储器单元M122的读出周期中，将与之前的对存储器单元M111的读出周期同样的电压施加在字线WL1和位线BL1上。由此，与被低电阻化的存储器M122的电阻变化层214的电阻值对应的电流被输出，通过检测该输出电流值，信息“0”被读出。
(第六实施方式)
第六实施方式的非易失性半导体装置，是具备第一实施方式～第四实施方式的非易失性存储元件的非易失性半导体装置，是1晶体管/1非易失性存储部的装置。
(第六实施方式的非易失性半导体装置的结构)
图34是表示本发明的第六实施方式的非易失性半导体装置的结构的框图。此外，图35是表示图34中的C部的结构(2比特的结构)的截面图。
如图34所示，本实施方式的非易失性半导体装置300在半导体基板上设置有存储器主体部301，该存储器主体部301包括：存储器阵列302；行选择电路/驱动器303；列选择电路304；用于进行信息的写入的写入电路305；检测流过选择位线的电流量、判定为数据“1”或“0”的读出放大器306；和通过端子DQ进行输入输出数据的输入输出处理的数据输入输出电路307。此外，非易失性半导体装置300还包括：单元板电源(cell plate)(VCP电源308)；接收从外部输入的地址信号的地址输入电路309；和根据从外部输入的控制信号，对存储器主体部301的动作进行控制的控制电路310。
存储器阵列302包括：形成于半导体基板之上、以相互交叉的方式排列的多个字线WL0、WL1、WL2、……和位线BL0、BL1、BL2、……；与这些字线WL0、WL1、WL2、……和位线BL0、BL1、BL2、……的交点对应地分别设置的多个晶体管T11、T12、T13、T21、T22、T23、T31、T32、T33、……(以下，表示为“晶体管T11、T12、……”)；以及与晶体管T11、T12、……以1对1的方式设置的多个存储器单元M211、M212、M213、M221、M222、M223、M231、M232、M233(以下，表示为“存储器单元M211、M212、……”)。
此外，存储器阵列302还具备与字线WL0、WL1、WL2、……平行地排列的多个板线(plate line)PL0、PL1、PL2、……。
如图34所示，在字线WL0、WL1的上方配置有位线BL0，在该字线WL0、WL1与位线BL0之间配置有板线PL0、PL1。
这里，存储器单元M211、M212、……相当于第一实施方式～第四实施方式的非易失性存储元件，具有电阻变化层。更具体而言，图35中的非易失性存储元件313相当于图34中的存储器单元M211、M212、……，该非易失性存储元件313由上部电极314、电阻变化层315和下部电极316构成。这里，如果构成上部电极314的材料与构成下部电极316的材料不同，则能够如在上述的第一实施方式～第四实施方式中说明的那样得到稳定的电阻变化。
另外，在图35中，317表示插塞(plug)层，318表示金属配线层、319表示源极/漏极区域。
如图34所示，晶体管T11、T12、T13、……的漏极与位线BL0连接，晶体管T21、T22、T23、……的漏极与位线BL1连接，晶体管T31、T32、T33、……的漏极与位线BL2连接。
此外，晶体管T11、T21、T31、……的栅极与字线WL0连接，晶体管T12、T22、T32、……的栅极与字线WL1连接，晶体管T13、T23、T33、……的栅极与字线WL2连接。
进而，晶体管T11、T12、……的源极分别与存储器单元M211、M212、……连接。
此外，存储器单元M211、M221、M231……与板线PL0连接，存储器单元M212、M222、M232……与板线PL1连接，存储器单元M213、M223、M233……与板线PL2连接。
地址输入电路309从外部电路(未图示)接收地址信号，根据该地址信号将行地址信号输出到行选择电路/驱动器303，并且将列地址信号输出到列选择电路304。这里，地址信号是表示多个存储器单元M211、M212、……中的被选择的特定的存储器单元的地址的信号。此外，行地址信号是由地址信号表示的地址中的行的地址的信号，列地址信号是由地址信号表示的地址中的列的地址的信号。
控制电路310在信息的写入周期中，根据被输入到数据输入输出电路307中的输入数据Din，将指示施加写入用电压的写入信号输出到写入电路305。另一方面，在信息的读出周期中，控制电路310将指示施加读出用电压的读出信号输出到列选择电路304。
行选择电路/驱动器303接收从地址输入电路309输出的行地址信号，根据该行地址信号，选择多个字线WL0、WL1、WL2、……中的任一个，对该被选择的字线施加规定的电压。
此外，列选择电路304接收从地址输入电路309输出的列地址信号，根据该列地址信号，选择多个位线BL0、BL1、BL2、……中的任一个，对该被选择的位线施加写入用电压或读出用电压。
写入电路305，在接收到从控制电路310输出的写入信号的情况下，对列选择电路304输出指示对被选择的位线施加写入用电压的信号。
此外，读出放大器306，在信息的读出周期中，对流过成为读出对象的选择位线的电流量进行检测，判定为数据“1”或“0”。其结果是，得到的输出数据DO经数据输入输出电路307被输向外部电路。
另外，在为1晶体管/1非易失性存储部的结构的第六实施方式的情况下，与第五实施方式的交叉点型的结构相比，存储容量变小。然而，由于不需要MIM二极管这样的电流抑制元件，因此具有以下优点：能够容易地与CMOS工艺组合，此外还能够容易地进行动作的控制。
(非易失性半导体装置的动作例)
接着，对于写入信息的情况下的写入周期和读出信息的情况下的读出周期中的第六实施方式的非易失性半导体装置的动作例，参照图36所示的时序图进行说明。
图36是表示本发明的第六实施方式的非易失性半导体装置的动作例的时序图。另外，这里，表示分别将电阻变化层为高电阻状态的情况分配为信息“1”、低电阻状态的情况分配为信息“0”时的动作例。此外，为便于说明，对于存储器单元M211和M222，仅表示进行信息的写入和读出的情况。
在图36中，VP表示电阻变化元件的电阻变化所需的脉冲电压。VT表示晶体管的阈值电压。此外，对板线总是施加电压VP，位线也在非选择的情况下被预充电为电压VP。
在对存储器单元M211的写入周期中，对字线WL0施加比脉冲宽度tP的脉冲电压2VP+晶体管的阈值电压VT更大的电压，晶体管T11成为导通(ON)状态。而且，与该时刻对应地，对位线BL0施加脉冲电压2VP。由此，对存储器单元M211施加写入信息“1”的情况下的写入用电压，其结果是，存储器单元M211的电阻变化层高电阻化。即，在存储器单元M211中写入信息“1”。
接着，在对存储器单元M222的写入周期中，对字线WL1施加比脉冲宽度tP的脉冲电压2VP+晶体管的阈值电压VT更大的电压，晶体管T22成为导通(ON)状态。与该时刻对应地，对位线BL1施加0V的电压。由此，对存储器单元M222施加写入信息“0”的情况下的写入用电压，其结果是，存储器单元M222的电阻变化层低电阻化。即，在存储器单元M222中写入信息“0”。
在对存储器单元M211的读出周期中，为了使晶体管T11为导通(ON)状态而将规定的电压施加于字线WL0，与该时刻对应地，将振幅比写入时的脉冲宽度小的脉冲电压施加于位线BL0。由此，与被高电阻化后的存储器M211的电阻变化层的电阻值对应的电流被输出，通过检测其输出电流值，信息“1”被读出。
接着，在对存储器单元M222的读出周期中，向字线WL1和位线BL1施加与之前的对存储器单元M211的读出周期相同的电压。由此，与被低电阻化后的存储器单元M222的电阻变化层的电阻值对应的电流被输出，通过检测该输出电流值，信息“0”被读出。
(第七实施方式)
第七实施方式的非易失性半导体装置，是包括具有程序功能的、第一实施方式～第四实施方式的非易失性存储元件的非易失性半导体装置，是具备执行规定的运算的逻辑电路的装置。
(非易失性半导体装置的结构)
图37是表示本发明的第七实施方式的非易失性半导体装置的结构的框图。
如图37所示，本实施方式的非易失性半导体装置400，在半导体基板401上包括：CPU402；与外部电路之间进行数据的输入输出处理的输入输出电路403；执行规定的运算的逻辑电路404；处理模拟信号的模拟电路405；用于进行自我诊断的BIST(Built In Self Test：内建自测试)电路406；SRAM 407；以及与该BIST电路406和SRAM 407连接的、用于存储特定的地址信息的救济地址存储寄存器408。
图38是表示本发明的第七实施方式的非易失性半导体装置所具备的救济地址存储寄存器的结构的框图。此外，图39是同样表示救济地址存储寄存器的结构的截面图。
如图38和图39所示，救济地址存储寄存器408包括：与第一实施方式～第四实施方式的非易失性存储元件相当的非易失性存储元件409；用于对该非易失性存储元件409写入特定的地址信息的写入电路410；用于读出写在非易失性存储元件409中的地址信息的读出电路411；和锁存电路412。
非易失性存储元件409与向写入电路410一侧的切换部和向读出电路411一侧的切换部连接，构成为以上部电极422和下部电极423夹着电阻变化层421。这里，非易失性存储元件409相当于第一实施方式～第四实施方式的非易失性存储元件。
这里，在图39中，424表示插塞层，425表示金属配线层，426表示源极/漏极层。
在本实施方式中，表示为2层配线，在第一配线与第二配线之间设置非易失性存储元件的结构，但是例如也可以采用3层以上的多层配线，向任意的配线间配置非易失性存储元件，或者根据需要在多个配线间进行配置。
(非易失性半导体装置的动作例)
接着，对如上述那样构成的本实施方式的非易失性半导体装置的动作例进行说明。
以下，对在救济地址存储寄存器408进行地址信息的写入的情况进行说明。BIST电路406在接收到诊断指示信号TST的情况下，执行SRAM 407的存储器块的检查。
另外，该存储器块的检查在以下时机进行，即，在LSI的制造过程中的检查时、以及LSI被设置在实际的系统中的情况下执行各种诊断时。
存储块的检查结果是，在检测出不良位(比特)的情况下，BIST电路406将写入数据指示信号WD输出到救济地址存储寄存器408。接收到该写入数据指示信号WD的救济地址存储寄存器408，将对应的不良位的地址信息存储在救济地址存储寄存器。
该地址信息的存储，通过根据该地址信息，使相应的寄存器所具备的电阻变化层的电阻状态高电阻化或者低电阻化来进行。电阻变化层的高电阻化或者低电阻化，与第一实施方式的情况同样地被实现。
这样，对救济地址存储寄存器408进行地址信息的写入。而且，在访问SRAM 407的情况下，与此同时，将被写入救济地址存储寄存器408中的地址信息读出。该地址信息的读出，与第一实施方式同样地通过对与电阻变化层的电阻状态相应的输出电流值进行检测来进行。
这样，在从救济地址存储寄存器408读出的地址信息与访问目的地的地址信息一致的情况下，对设置于SRAM 407内的预备的冗余存储器单元进行访问，读取信息或写入信息。
如以上这样，通过进行自我诊断，在制造工序的检查中无需使用外部的高价的LSI测试器。此外，还具有能够进行at Speed测试的优点。进而，不仅在进行检查时，而且在经时变化后的情况下也能够进行不良位的救济，因此具有能够在较长期间中保持高品质的优点。
本实施方式的非易失性半导体装置能够应用于在制造工序中仅写入1次信息的情况、以及制品出货后反复改写信息的情况中的任一种情况。
对本领域的技术人员而言，从上述说明中能够想到到本发明的众多改良和其他实施方式。从而，上述说明，应当仅作为例示被解释，以告诉本领域技术人员执行本发明的最优的方式为目的而提供。能够在不脱离本发明的精神的范围内，对其构造和/或功能的详细内容进行实质性的变更。
产业上的可利用性
本发明的非易失性存储元件和非易失性半导体装置，能够进行高速动作，而且具有稳定的改写特性，作为应用于数字家电、存储器卡、便携式电话机、和个人计算机等各种电子设备的非易失性存储元件等有用。

Claims (20)

1.一种非易失性存储元件，其特征在于，包括：
第一电极；
第二电极；和
电阻变化层，其位于所述第一电极与所述第二电极之间，以与所述第一电极和所述第二电极相接的方式设置，根据施加在所述第一电极与所述第二电极之间的极性不同的电信号可逆地变化，
所述电阻变化层由氧不足型的钽氧化物层构成，在将所述氧不足型的钽氧化物层表示为TaOx时，满足0.8≤x≤1.9，
所述第一电极和所述第二电极利用由相互不同的元素形成的材料构成，
所述第一电极的标准电极电位V1、钽的标准电极电位VTa和所述第二电极的标准电极电位V2满足V1＜V2且VTa＜V2的关系。
2.如权利要求1所述的非易失性存储元件，其特征在于：
作为所述第一电极的标准电极电位V1与钽的标准电极电位VTa的差的V1-VTa、和作为所述第二电极的标准电极电位V2与钽的标准电极电位VTa的差的V2-VTa，满足0＜V1-VTa＜V2-VTa的关系。
3.如权利要求1所述的非易失性存储元件，其特征在于：
作为所述第一电极的标准电极电位V1与钽的标准电极电位VTa的差的V1-VTa、和作为所述第二电极的标准电极电位V2与钽的标准电极电位VTa的差的V2-VTa，满足V1-VTa≤0＜V2-VTa的关系。
4.如权利要求1所述的非易失性存储元件，其特征在于：
所述第一电极由选自W、Ni、Ta、Ti、Al和氮化钽中的材料构成，所述第二电极由选自Pt、Ir、Pd、Ag和Cu中的材料构成。
5.如权利要求1所述的非易失性存储元件，其特征在于：
所述第一电极由选自Ta、Ti和Al中的材料构成，所述第二电极由选自Pt、Ir、Pd、Ag、Cu、W、Ni和氮化钽中的材料构成。
6.如权利要求1所述的非易失性存储元件，其特征在于：
存在如下所述的第一状态和第二状态，其中，
所述第一状态为，在将以所述第一电极为基准对所述第二电极施加正电压时的电阻值表示为R1、将以所述第一电极为基准对所述第二电极施加负电压时的电阻值表示为R2时，电阻值按照R1和R2满足R1＞R2的方式可逆地变化的状态；
所述第二状态为，在将以所述第一电极为基准对所述第二电极施加负电压时的电阻值表示为R3、将以所述第一电极为基准对所述第二电极施加正电压时的电阻值表示为R4时，电阻值按照R3和R4满足R3≥R4的方式可逆地变化的状态，
作为R1相对于R2的比率的R1/R2、与作为R3相对于R4的比率的R3/R4为R1/R2＞R3/R4。
7.如权利要求1所述的非易失性存储元件，其特征在于：
具有第二氧不足型的钽氧化物层，该第二氧不足型的钽氧化物层设置在所述氧不足型的钽氧化物层与所述第二电极之间，包含氧含有率比构成所述氧不足型的钽氧化物层的所述第一氧不足型的钽氧化物高的第二氧不足型的钽氧化物。
8.如权利要求7所述的非易失性存储元件，其特征在于：
层叠有构成所述氧不足型的钽氧化物层的第一氧不足型的钽氧化物层、和所述第二氧不足型的钽氧化物层。
9.如权利要求7所述的非易失性存储元件，其特征在于：
所述第二电极由标准电极电位比钽的标准电极电位和构成所述第一电极的材料的标准电极电位高的材料构成。
10.如权利要求7～9中的任一项所述的非易失性存储元件，其特征在于：
在将所述第二氧不足型的钽氧化物表示为TaOy时，满足2.1≤y＜2.5。
11.如权利要求8所述的非易失性存储元件，其特征在于：
所述第二氧不足型的钽氧化物层的膜厚为1nm以上8nm以下。
12.一种非易失性半导体装置，其特征在于：
具备存储器阵列，该存储器阵列包括：
半导体基板；
在所述半导体基板之上相互平行地形成的多个第一电极配线；
多个第二电极配线，其在所述多个第一电极配线的上方，在与所述半导体基板的主面平行的面内形成为相互平行且与所述多个第一电极配线立体交叉；和
非易失性存储元件，其与所述多个第一电极配线和所述多个第二电极配线的立体交叉点对应地设置，
在令所述第一电极配线为第一电极、令所述第二电极配线为第二电极的情况下，所述非易失性存储元件的各个具备电阻变化层，该电阻变化层位于所述第一电极和所述第二电极之间，并且电阻值根据两个电极之间的电压可逆地变化，
所述电阻变化层由氧不足型的钽氧化物层构成，在将所述氧不足型的钽氧化物层表示为TaOx时，满足0.8≤x≤1.9，
所述第一电极和所述第二电极利用由相互不同的元素形成的材料构成，
所述第一电极的标准电极电位V1、钽的标准电极电位VTa和所述第二电极的标准电极电位V2满足V1＜V2且VTa＜V2的关系。
13.一种非易失性半导体装置，其特征在于：
具备存储器阵列，该存储器阵列包括：
半导体基板；
在所述半导体基板之上相互平行地形成的多个第一电极配线；
多个第二电极配线，其在所述多个第一电极配线的上方，在与所述半导体基板的主面平行的面内形成为相互平行且与所述多个第一电极配线立体交叉；和
非易失性存储元件，其与所述多个第一电极配线和所述多个第二电极配线的立体交叉点对应地设置，
所述非易失性存储元件的各个包括：
与所述第一电极配线连接的第一电极；
与所述第二电极配线连接的第二电极；和
电阻变化层，其位于所述第一电极和所述第二电极之间，电阻值根据两个电极之间的电压可逆地变化，
所述电阻变化层由氧不足型的钽氧化物层构成，在将所述氧不足型的钽氧化物层表示为TaOx时，满足0.8≤x≤1.9，
所述第一电极和所述第二电极利用由相互不同的元素形成的材料构成，
所述第一电极的标准电极电位V1、钽的标准电极电位VTa和所述第二电极的标准电极电位V2满足V1＜V2且VTa＜V2的关系。
14.如权利要求12或13所述的非易失性半导体装置，其特征在于：
所述非易失性存储元件的各个，在所述第一电极与所述第二电极之间设置有电流抑制元件，
该电流抑制元件与所述电阻变化层电连接。
15.如权利要求12或13所述的非易失性半导体装置，其特征在于：
具备多个所述存储器阵列叠层而成的多层化存储器阵列。
16.一种非易失性半导体装置，其特征在于，包括：
半导体基板；
在所述半导体基板上形成的、以相互交叉的方式排列的多个字线和多个位线；
与所述多个字线和多个位线的交点对应地分别设置的多个晶体管；以及
与所述多个晶体管对应地设置的多个非易失性存储元件，
所述非易失性存储元件的各个包括：
第一电极；
第二电极；和
电阻变化层，位于所述第一电极和所述第二电极之间，电阻值根据经对应地设置的所述晶体管施加在所述第一电极和所述第二电极之间的电信号可逆地变化，
所述电阻变化层由氧不足型的钽氧化物层构成，在将所述氧不足型的钽氧化物层表示为TaOx时，满足0.8≤x≤1.9，
所述第一电极和所述第二电极利用由相互不同的元素形成的材料构成，
所述第一电极的标准电极电位V1、钽的标准电极电位VTa和所述第二电极的标准电极电位V2满足V1＜V2且VTa＜V2的关系。
17.一种非易失性半导体装置，其特征在于，包括：
半导体基板；和
非易失性存储元件，其在所述半导体基板上形成，具有执行规定的运算的逻辑电路和程序功能，
所述非易失性存储元件包括：
第一电极；
第二电极；和
电阻变化层，位于所述第一电极和所述第二电极之间，电阻值根据两个电极之间的电压可逆地变化，
所述电阻变化层由氧不足型的钽氧化物层构成，在将所述氧不足型的钽氧化物层表示为TaOx时，满足0.8≤x≤1.9，
所述第一电极和所述第二电极利用由相互不同的元素形成的材料构成，
所述第一电极的标准电极电位V1、钽的标准电极电位VTa和所述第二电极的标准电极电位V2满足V1＜V2且VTa＜V2的关系。
18.如权利要求17所述的非易失性半导体装置，其特征在于：
还包括权利要求12、13或16所述的非易失性半导体装置。
19.如权利要求12、13、16和17中任一项所述的非易失性半导体装置，其特征在于：
作为所述第一电极的标准电极电位V1与钽的标准电极电位VTa的差的V1-VTa、和作为所述第二电极的标准电极电位V2与钽的标准电极电位VTa的差的V2-VTa，满足0＜V1-VTa＜V2-VTa的关系。
20.如权利要求12、13、16和17中任一项所述的非易失性半导体装置，其特征在于：
作为所述第一电极的标准电极电位V1与钽的标准电极电位VTa的差的V1-VTa、和作为所述第二电极的标准电极电位V2与钽的标准电极电位VTa的差的V2-VTa，满足V1-VTa≤0＜V2-VTa的关系。
CN2008801118111A 2007-10-15 2008-03-31 非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置 Active CN101828262B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-267583 2007-10-15
JP2007267583 2007-10-15
PCT/JP2008/000827 WO2009050833A1 (ja) 2007-10-15 2008-03-31 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Publications (2)

Publication Number Publication Date
CN101828262A CN101828262A (zh) 2010-09-08
CN101828262B true CN101828262B (zh) 2012-06-06

Family

ID=40567124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801118111A Active CN101828262B (zh) 2007-10-15 2008-03-31 非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置

Country Status (6)

Country Link
US (1) US8338816B2 (zh)
EP (1) EP2209139B1 (zh)
JP (2) JP4545823B2 (zh)
KR (1) KR101060793B1 (zh)
CN (1) CN101828262B (zh)
WO (1) WO2009050833A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490429B1 (ko) * 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
CN101689548B (zh) * 2008-05-08 2012-06-13 松下电器产业株式会社 非易失性存储元件、非易失性存储装置和向非易失性存储元件的数据写入方法
WO2009147790A1 (ja) * 2008-06-03 2009-12-10 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
US8553444B2 (en) 2008-08-20 2013-10-08 Panasonic Corporation Variable resistance nonvolatile storage device and method of forming memory cell
JP4485605B2 (ja) 2008-09-30 2010-06-23 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
WO2010064444A1 (ja) * 2008-12-05 2010-06-10 パナソニック株式会社 不揮発性記憶素子及びその製造方法
WO2010109876A1 (ja) * 2009-03-25 2010-09-30 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置
WO2010119671A1 (ja) * 2009-04-15 2010-10-21 パナソニック株式会社 抵抗変化型不揮発性記憶装置
EP2259267B1 (en) * 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
CN102077296B (zh) 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的成形方法及电阻变化型非易失性存储装置
WO2010143414A1 (ja) 2009-06-08 2010-12-16 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP4688979B2 (ja) * 2009-07-13 2011-05-25 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
US8675387B2 (en) 2009-07-28 2014-03-18 Panasonic Corporation Variable resistance nonvolatile memory device and programming method for same
WO2011052239A1 (ja) * 2009-11-02 2011-05-05 パナソニック株式会社 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法
JP5468087B2 (ja) 2009-11-30 2014-04-09 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
WO2011121970A1 (ja) 2010-03-30 2011-10-06 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
WO2011132423A1 (ja) * 2010-04-21 2011-10-27 パナソニック株式会社 不揮発性記憶装置及びその製造方法
KR20120010050A (ko) * 2010-07-23 2012-02-02 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
WO2012042866A1 (ja) 2010-09-28 2012-04-05 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法
JP5161946B2 (ja) * 2010-09-30 2013-03-13 シャープ株式会社 不揮発性半導体記憶装置
EP2626902B1 (en) * 2010-10-08 2016-05-04 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile storage element and method for manufacturing same
US8502185B2 (en) * 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
JP5270046B2 (ja) * 2011-01-20 2013-08-21 パナソニック株式会社 抵抗変化素子およびその製造方法
US8437177B2 (en) 2011-01-20 2013-05-07 Panasonic Corporation Nonvolatile latch circuit and nonvolatile flip-flop circuit
WO2012108151A1 (ja) 2011-02-07 2012-08-16 パナソニック株式会社 不揮発性ラッチ回路、不揮発性フリップフロップ回路および不揮発性信号処理装置
US8330139B2 (en) 2011-03-25 2012-12-11 Micron Technology, Inc. Multi-level memory cell
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
US8592795B2 (en) * 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
CN103052991B (zh) 2011-08-11 2015-01-07 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法
JP5226158B1 (ja) 2011-11-22 2013-07-03 パナソニック株式会社 不揮発性ラッチ回路、不揮発性フリップフロップ回路および不揮発性信号処理装置
WO2013080511A1 (ja) 2011-11-29 2013-06-06 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその書き込み方法
US9001557B2 (en) 2011-12-02 2015-04-07 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
US8569104B2 (en) * 2012-02-07 2013-10-29 Intermolecular, Inc. Transition metal oxide bilayers
US8552413B2 (en) * 2012-02-07 2013-10-08 Intermolecular, Inc. Nonvolatile memory device using a tunnel nitride as a current limiter element
WO2013140754A1 (ja) 2012-03-23 2013-09-26 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US9343207B2 (en) * 2012-09-05 2016-05-17 Ulvac, Inc. Resistance change device, and method for producing same
JP5650855B2 (ja) 2013-02-08 2015-01-07 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置
JP2014211937A (ja) 2013-04-03 2014-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP6251885B2 (ja) 2013-04-26 2017-12-27 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶装置およびその書き込み方法
US9257431B2 (en) * 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
US9947380B2 (en) 2016-03-11 2018-04-17 Toshiba Memory Corporation Adjustable read reference voltage to reduce errors in memory devices
JP6927293B2 (ja) 2017-04-27 2021-08-25 Ａｇｃ株式会社 アンテナ及びｍｉｍｏアンテナ
KR101922049B1 (ko) * 2018-01-25 2019-02-20 재단법인 대구경북과학기술원 인공 시냅스 소자 및 이의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340213A (zh) * 1999-02-17 2002-03-13 国际商业机器公司 用于存储信息的微电子器件及其方法
JP2006324625A (ja) * 2005-04-22 2006-11-30 Matsushita Electric Ind Co Ltd 電気素子，メモリ装置，および半導体集積回路
CN1894751A (zh) * 2003-12-18 2007-01-10 松下电器产业株式会社 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
WO2007013174A1 (ja) * 2005-07-29 2007-02-01 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334672B2 (ja) * 1999-02-03 2002-10-15 日本電気株式会社 半導体装置の製造方法及びキャパシタの製造方法
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US6927120B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Method for forming an asymmetric crystalline structure memory cell
JP4220309B2 (ja) 2003-05-30 2009-02-04 株式会社東芝 蒸気タービン
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP4830275B2 (ja) 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
KR100593750B1 (ko) 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
JP4848633B2 (ja) * 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
JP2006203098A (ja) * 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
CN101167138B (zh) * 2005-04-22 2010-09-22 松下电器产业株式会社 电子元件、存储装置及半导体集成电路
JP2006319028A (ja) * 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP4575837B2 (ja) 2005-05-19 2010-11-04 シャープ株式会社 不揮発性記憶素子及びその製造方法
JP2007088349A (ja) 2005-09-26 2007-04-05 Fujitsu Ltd 不揮発性半導体記憶装置及びその書き込み方法
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
JP2007193878A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd メモリ装置，および電気素子の再生電圧極性決定方法
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
US8558211B2 (en) * 2006-03-30 2013-10-15 Nec Corporation Switching element and method for manufacturing switching element
JPWO2007138646A1 (ja) * 2006-05-25 2009-10-01 株式会社日立製作所 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
CN101636840B (zh) * 2006-11-17 2011-05-25 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
US7586773B2 (en) * 2007-03-27 2009-09-08 Sandisk 3D Llc Large array of upward pointing p-i-n diodes having large and uniform current

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340213A (zh) * 1999-02-17 2002-03-13 国际商业机器公司 用于存储信息的微电子器件及其方法
CN1894751A (zh) * 2003-12-18 2007-01-10 松下电器产业株式会社 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
JP2006324625A (ja) * 2005-04-22 2006-11-30 Matsushita Electric Ind Co Ltd 電気素子，メモリ装置，および半導体集積回路
WO2007013174A1 (ja) * 2005-07-29 2007-02-01 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JP2010287895A (ja) 2010-12-24
WO2009050833A1 (ja) 2009-04-23
JPWO2009050833A1 (ja) 2011-02-24
EP2209139A1 (en) 2010-07-21
JP4545823B2 (ja) 2010-09-15
US8338816B2 (en) 2012-12-25
EP2209139A4 (en) 2012-06-27
CN101828262A (zh) 2010-09-08
EP2209139B1 (en) 2014-12-17
US20100207094A1 (en) 2010-08-19
KR101060793B1 (ko) 2011-08-30
JP5237993B2 (ja) 2013-07-17
KR20100061556A (ko) 2010-06-07

Similar Documents

Publication Publication Date Title
CN101828262B (zh) 非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置
CN101542730B (zh) 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
CN101978496B (zh) 非易失性存储元件和其制造方法、以及使用该非易失性存储元件的非易失性半导体装置
CN101636840B (zh) 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
JP4555397B2 (ja) 抵抗変化型不揮発性記憶装置
CN102017145B (zh) 非易失性存储元件以及非易失性存储装置
US8179713B2 (en) Nonvolatile memory element, nonvolatile memory device, and nonvolatile semiconductor device
CN103348472B (zh) 非易失性存储元件和非易失性存储装置
CN102292814B (zh) 非易失性存储元件、非易失性存储装置、非易失性半导体装置和非易失性存储元件的制造方法
JP2010021381A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
CN103270592A (zh) 非易失性存储元件以及非易失性存储装置
JPWO2011052239A1 (ja) 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法
CN103180948A (zh) 非挥发性存储元件、非挥发性存储装置及非挥发性存储元件的写入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200612

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.