CN101960595B - 非易失性存储元件 - Google Patents

非易失性存储元件 Download PDF

Info

Publication number
CN101960595B
CN101960595B CN2010800011612A CN201080001161A CN101960595B CN 101960595 B CN101960595 B CN 101960595B CN 2010800011612 A CN2010800011612 A CN 2010800011612A CN 201080001161 A CN201080001161 A CN 201080001161A CN 101960595 B CN101960595 B CN 101960595B
Authority
CN
China
Prior art keywords
metal oxide
layer
group
volatile memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010800011612A
Other languages
English (en)
Other versions
CN101960595A (zh
Inventor
二宫健生
高木刚
魏志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101960595A publication Critical patent/CN101960595A/zh
Application granted granted Critical
Publication of CN101960595B publication Critical patent/CN101960595B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

在非易失性存储元件(100)中，电阻变化层(107)包含第一金属氧化物MOx和第二金属氧化物MOy，以公式13来表示化学反应式且与所述第一金属氧化物、所述第二金属氧化物、氧离子以及电子相关的化学反应的反应能量在2eV以下，所述MOx以及所述MOy的组(MOx，MOy)是从由(Cr2O3，CrO3)、(Co3O4，Co2O3)、(Mn3O4，Mn2O3)、(VO2，V2O5)、(Ce2O3，CeO2)、(W3O8，WO3)、(Cu2O，CuO)、(SnO，SnO2)、(NbO2，Nb2O5)、以及(Ti2O3，TiO2)而成的群中选择的一组。(公式13)
Figure DPA00001212168900011

Description

非易失性存储元件
技术领域
本发明涉及非易失性存储元件，尤其涉及按照施加的电信号发生电阻值的变化的电阻变化型的非易失性存储元件。
背景技术
近些年，随着数字技术的进展，进一步提高了移动信息设备以及信息家电等的电子设备的功能化。因此，越来越提高了对非易失性存储元件的大容量化、写入电力的减少、写入/读出时间的高速化、以及长寿命化的需求。
对于这些需求，周知的是，利用了现有的浮动栅的闪存的细微化有限度。另一方面，在将电阻变化层作为存储部的材料来利用的非易失性存储元件(电阻变化型存储器)的情况下，能够构成为由电阻变化元件而成的单纯的构造的存储元件，因此，可以期待进一步的细微化、高速化、以及低消耗电力化。
在将电阻变化层作为存储部的材料来利用的情况下，例如，按照电脉冲的输入等，将该电阻值从高电阻变为低电阻，或从低电阻变为高电阻。在此情况下需要的是，明确地区别低电阻以及高电阻的2值，并且，使低电阻与高电阻之间高速稳定且发生变化，非易失性地保持这些2值。以这些存储特性的稳定以及存储元件的细微化为目的，以往提出了各种方案。
对于这些方案之一，在专利文献1公开一种存储元件，包括两个电极以及由这些电极夹起的记录层，存储器单元由被构成为使该记录层的电阻值可逆地发生变化的电阻变化层的电阻变化元件构成。图11是示出这些以往的存储元件的结构的截面图。
如图11示出，构成存储器单元的多个电阻变化元件10被配置成矩阵状，从而构成该存储元件。高电阻层2和离子源层3被夹在下部电极1和上部电极4之间，从而构成电阻变化元件10。由这些高电阻层2以及离子源层3构成存储层，通过该存储层，能够将信息记录到各个存储器单元的电阻变化元件10。
而且，各个电阻变化元件10被配置在MOS晶体管18的上方，该MOS晶体管18被形成在半导体基板11上。MOS晶体管18由源极/漏极区域13和栅极电极14构成，该源极/漏极区域13被形成在由半导体基板11内的元件分离层12分离的区域。并且，栅极电极14兼备作为存储元件的一方的地址布线的字符线的功能。
经由柱塞层15、金属布线层16以及柱塞层17，MOS晶体管18的源极/漏极区域13的一方与电阻变化元件10的下部电极1电连接。并且，MOS晶体管18的源极/漏极区域13的另一方，经由柱塞层15连接于金属布线层16。该金属布线层16，连接于作为存储元件的另一方的地址布线的位线。
在如上构成的电阻变化元件10的下部电极1和上部电极4之间施加极性不同的电位，从而使构成记录层的离子源层3的离子源移动到高电阻层2。或者，使该离子源从高电阻层2移动到上部电极4。据此，电阻变化元件10的电阻值从高电阻状态变迁为低电阻状态，或从低电阻状态变迁为高电阻状态，从而能够记录信息。
并且，也有利用了与专利文献1所示的电阻变化材料不同的、二元系的过渡金属氧化物的例子的报告。例如，在专利文献2中公开了NiO、V2O5、ZnO、Nb2O5、TiO2、WO3、CoO，以作为电阻变化材料。
专利文献1：日本国特开2006-40946号公报
专利文献2：日本国特开2004-363604号公报
然而，所述的电阻变化材料有以下的问题。首先，在利用NiO等的过渡金属氧化物的情况下，为了使电阻变化材料从低电阻状态变化为高电阻状态而需要的是，通过施加μs等级的长脉冲来发生焦耳热，从而恢复被形成在NiO中的纤丝状的电路径。在将非易失性存储元件作为存储器利用的情况下，设想根据细微的设计规则实现高密度的集成化，但是，有可能因发生了的焦耳热而导致相邻的非易失性存储元件的误动作，因此，不适于细微化。
并且，在将利用了电阻变化材料的非易失性存储元件作为存储器动作的情况下，从消耗电力的观点，优选的是尽可能使施加电压的值降低。具体而言，优选的是，施加的脉冲电压的绝对值在2V以下。这是因为，在将非易失性存储元件和现有的CMOS组合来利用的情况下，对于在以高速且低消耗电力来动作的电路上利用的MOS晶体管，能够施加到非易失性存储元件的电压的最大值为2V左右的缘故。
目前，除了所述的电阻变化材料以外，还针对各种氧化物，为了确认电阻变化动作的显现的有无，而继续进行探索。然而，还未公开从电阻变化动作的原理上的观点，以低电压来能够动作的非易失性存储元件的设计方法。
发明内容
鉴于所述问题，本发明的目的在于提供一种非易失性存储元件，在电阻变化动作时不需要发生焦耳热，并且以低电压来能够驱动电阻变化动作。
为了解决所述的问题、发明的非易失性存储元件包括：基板；下部电极层，该下部电极层被形成在所述基板上；电阻变化层，该电阻变化层被形成在所述下部电极层上，且按照被施加的电信号变化为高电阻状态和低电阻状态；以及上部电极层，该上部电极层被形成在所述电阻变化层上；所述电阻变化层具有至少由第一金属氧化物层和第二金属氧化物层这两层构成的多层构造，所述第一金属氧化物层包括具有第一电阻率的第一金属氧化物，所述第二金属氧化物层包括具有第二电阻率的第二金属氧化物，该第二金属氧化物是由与所述第一金属氧化物相同的金属元素构成的金属氧化物，所述第二金属氧化物层与所述上部电极层以及所述下部电极层之中的至少一方相接，所述第一电阻率比所述第二电阻率小，在将x、y作为满足x＜y的任意的正的数，将所述第一金属氧化物的组成作为MOx，将所述第二金属氧化物的组成作为MOy时，
以(公式1)
MO x + ( y - x ) O 2 - ⇔ MO y + 2 ( y - x ) e -
来表示的化学反应式的化学反应的反应能量的绝对值在2eV以下，所述化学反应与所述第一金属氧化物、所述第二金属氧化物、氧离子以及电子相关，所述MOx以及所述MOy的组(MOx，MOy)是从由(Cr2O3，CrO3)、(Co3O4，Co2O3)、(Mn3O4，Mn2O3)、(VO2，V2O5)、(Ce2O3，CeO2)、(W3O8，WO3)、(Cu2O，CuO)、(SnO，SnO2)、(NbO2，Nb2O5)、以及(Ti2O3，TiO2)而成的群中选择的一组。
据此，能够将电阻变化动作时的施加电压抑制在2V以下，能够实现电阻变化动作的低电压化。进而，通过将施加电压在2V以下，从而能够与可共享于周围电路的现有的MOS晶体管组合来进行电阻变化动作。
并且，由于是利用了可逆的氧化还原反应的电阻变化动作，因此，不像以往的非易失性存储元件那样，不需要通过焦耳热而恢复纤丝状的电路径，能够提供适于细微化的非易失性存储元件。
并且，根据多层构造，能够将进行氧化还原反应的地方限定为第一金属氧化物层和第二金属氧化物层的界面，能够实现稳定的电阻变化动作。
进而，第一金属氧化物和第二金属氧化物是相同的金属元素的氧化物，因此，电阻变化层由二元系构成，与电阻变化层由三元系构成的情况相比，能够容易制造非易失性存储元件。
并且，在所述非易失性存储元件中也可以，所述MOx以及所述MOy的组(MOx，MOy)是从由(VO2，V2O5)、(Cr2O3，CrO3)、(SnO，SnO2)、(Co3O4，Co2O3)、(W3O8，WO3)、以及(Cu2O，CuO)而成的群中选择的一组。
该群中的V、Cr、Sn、Co、W、Cu，与所述的其它的金属元素相比，尤其氧化、还原反应的能量小。因此，在将属于该群的金属氧化物用于所述电阻变化层的情况下，能够以更低电压来驱动，因此，能够期待进一步减少所述非易失性存储元件的消耗电力。
并且，在所述非易失性存储元件中也可以，所述MOx以及所述MOy的组(MOx，MOy)是从由(NbO2，Nb2O5)、(Cr2O3，CrO3)、(Mn3O4，Mn2O3)、(VO2，V2O5)、(Cu2O，CuO)、(SnO，SnO2)、以及(Ti2O3，TiO2)而成的群中选择的一组。
该群中的Nb、Cr、Mn、V、Cu、Sn、Ti是，能够稳定地获得多个价数的金属元素。因此，通过将属于该群的金属氧化物利用于所述电阻变化层，从而在制造所述非易失性存储元件时，能够使所述第一金属氧化物以及所述第二金属氧化物的各个氧化度的控制变得容易，并且，在所述非易失性存储元件动作时，能够贡献于该动作的稳定性。并且，属于该群的金属氧化物被出售以作为粉末，利用出售的材料，从而电阻变化元件的制造变得容易。
并且，在所述非易失性存储元件中也可以，所述MOx以及所述MOy的组(MOx，MOy)是从由(W3O8，WO3)、(Cu2O，CuO)、(Ti2O3，TiO2)、以及(Co3O4，Co2O3)而成的群中选择的一组。
该群中的W、Cu、Ti、Co，在现有的半导体工序中利用的金属元素。因此，通过将属于该群的金属氧化物利用于电阻变化层，从而能够构成与半导体工序的亲和性高的非易失性存储元件。
并且，在所述非易失性存储元件中也可以，所述MOx以及所述MOy的组(MOx，MOy)是从由(Cu2O，CuO)、(SnO，SnO2)、以及(Ti2O3，TiO2)而成的群中选择的一组。
该群中的Cu，Sn，Ti，与所述的Ce或W等相比，地壳存在率高且价格低，因此，能够期待制造成本的减少。
并且，在所述非易失性存储元件中也可以，所述MOx以及所述MOy的组(MOx，MOy)是(Ce2O3，CeO2)。
电阻变化动作是伴随有氧的移动的现象。有了CeO2是以氧离子为导电种的电解质的报告，因此，氧离子在CeO2中容易移动。通过将Ce的氧化物利用于电阻变化层，从而能够期待电阻变化动作的高速化。
并且，本发明的非易失性存储元件包括：基板；下部电极层，该下部电极层被形成在所述基板上；电阻变化层，该电阻变化层被形成在所述下部电极层上，且按照被施加的电信号变化为高电阻状态和低电阻状态；以及上部电极层，该上部电极层被形成在所述电阻变化层上；所述电阻变化层具有至少由第一金属氧化物层和第二金属氧化物层这两层构成的多层构造，所述第一金属氧化物层包括第一金属元素M1的氧化物，所述第二金属氧化物层包括第二金属元素M2的氧化物，该第二金属元素M2的氧化物与所述第一金属元素M1的氧化物不同，所述第二金属氧化物层与所述下部电极层以及所述上部电极层之中的至少一方相接，在将α、β、γ、δ作为满足β＞α，δ＞γ的任意的正的数，将氧化度不同的所述第一金属元素M1的氧化物的组成分别作为M1Oα、M1Oβ，将氧化度不同的所述第二金属元素M2的氧化物的组成分别作为M2O δ、M2Oγ时，
以(公式2)
M 1 O α + M 2 O δ ⇔ M 1 O β + M 2 O γ
来表示的化学反应式的化学反应的反应能量的绝对值在2eV以下，所述化学反应与所述第一金属元素M1的氧化物以及所述第二金属元素M2的氧化物相关，所述M1Oα以及所述M1Oβ的组(M1Oα，M1Oβ)是(TaO2，Ta2O5)，并且，所述M2Oγ以及所述M2Oδ的组(M2Oγ，M2Oδ)是从由(SnO，SnO2)、(NbO2，Nb2O5)、(W3O8，WO3)、以及(Ti2O3，TiO2)而成的群中选择的一组。
据此，能够将电阻变化动作时的施加电压抑制在2V以下，能够实现电阻变化动作的低电压化。进而，通过将施加电压在2V以下，从而能够与可共享于现有的周围电路的MOS晶体管组合来进行电阻变化动作。
并且，由于是利用了氧化还原反应的电阻变化动作，因此，不像以往的非易失性存储元件那样，不需要通过焦耳热而恢复纤丝状的电路径，能够提供适于细微化的非易失性存储元件。
并且，根据多层构造，能够将进行氧化还原反应的地方限定为第一金属氧化物层和第二金属氧化物层的界面，能够实现稳定的电阻变化动作。
并且，本发明的非易失性存储元件的电阻值，大大依存于第二金属氧化物层的带隙。因此，与第一金属元素M1的种类无关，而根据第二金属元素M2的氧化物的带隙，能够控制非易失性存储元件的电阻值。
并且，在所述非易失性存储元件中也可以，所述M2Oγ以及所述M2Oδ的组(M2Oγ，M2Oδ)是从由(SnO，SnO2)、(W3O8，WO3)、以及(Cu2O，CuO)而成的群中选择的一组。
该群中的Sn、W、Cu，与所述的其它的金属元素相比，尤其氧化、还原反应的能量小。因此，在将属于该群的金属氧化物用于所述电阻变化层的情况下，能够以更低电压来驱动，因此，能够期待进一步减少所述非易失性存储元件的消耗电力。
并且，在所述非易失性存储元件中也可以，所述M2Oγ以及所述M2Oδ的组(M2Oγ，M2Oδ)是从由(NbO2，Nb2O5)、(SnO，SnO2)、以及(Ti2O3，TiO2)而成的群中选择的一组。
该群中的Nb、Cr、Sn、Ti是，能够稳定地获得多个价数的金属元素。因此，通过将属于该群的金属氧化物利用于所述电阻变化层，从而在制造所述非易失性存储元件时，能够使所述第一金属氧化物以及所述第二金属氧化物的各个氧化度的控制变得容易，并且，在所述非易失性存储元件动作时，能够贡献于该动作的稳定性。并且，属于该群的金属氧化物被出售以作为粉末，利用出售的材料，从而电阻变化元件的制造变得容易。
并且，在所述非易失性存储元件中也可以，所述M2Oγ以及所述M2Oδ的组(M2Oγ，M2Oδ)是从由(W3O8，WO3)以及(Ti2O3，TiO2)而成的群中选择的一组。
该群中的W、Ti，在现有的半导体工序中利用的金属元素。因此，通过将从该群中选择的金属元素的氧化物利用于电阻变化层，从而能够构成与半导体工序的亲和性高的非易失性存储元件。
并且，在所述非易失性存储元件中也可以，所述M2Oγ以及所述M2Oδ的组(M2Oγ，M2Oδ)是从由(SnO，SnO2)以及(Ti2O3，TiO2)而成的群中选择的一组。
该群中的Cu，Sn，Ti，与Ce或W等相比，地壳存在率高且价格低，因此，能够期待制造成本的减少。
根据本发明，能够得到在电阻变化动作时不需要发生焦耳热的非易失性存储元件，能够提供适于细微化的电阻变化型的非易失性存储元件。并且，若利用取决于发明的化学反应的电阻变化材料，则能够以低电压来使高电阻状态和低电阻状态可逆地发生变化，能够提供与可共享于周围电路的现有的MOS晶体管组合来能够动作的电阻变化型的非易失性存储元件。
附图说明
图1是示出本发明的实施例1涉及的非易失性存储元件的结构的一个例子的截面图。
图2(a)至(e)是示出本发明的实施例1涉及的非易失性存储元件的制造方法的工序图。
图3是示出写入信息时的本发明的实施例1涉及的非易失性存储元件的动作例的图。
图4是示出读出信息时的本发明的实施例1涉及的非易失性存储元件的动作例的图。
图5是示出，在将表2所示的金属氧化物作为电阻变化材料利用时，针对各个金属氧化物，为了可逆的电阻变化动作而必要且最低的电压值(Em)的图。
图6(a)至(c)是说明本发明的实施例1涉及的非易失性存储元件中的电阻变化层的电阻变化动作的动作的图。
图7是示出本发明的实施例1涉及的非易失性存储元件的结构的一个例子的截面图。
图8(a)至(e)是示出本发明的实施例1涉及的非易失性存储元件的制造方法的工序图。
图9(a)至(c)是说明本发明的实施例1涉及的非易失性存储元件中的电阻变化层的电阻变化动作的动作的图。
图10是示出，在将表3所示的金属氧化物作为电阻变化材料利用时，针对各个金属氧化物，为了可逆的电阻变化动作而必要且最低的电压值(Em)的图。
图11是示出以往的非易失性存储元件的结构的截面图。
具体实施方式
以下，参照附图详细说明本发明的实施例。而且，对于在附图中相同的部分或相等的部分，有时附上相同的符号而省略其说明。
(实施例1)
[非易失性存储元件的结构]
图1是说明本发明的实施例1涉及的电阻变化动作开始前的状态(初始状态)的非易失性存储元件的结构例的截面图。
如图1示出，非易失性存储元件100包括：基板101；被形成在该基板上的氧化物层102；被形成在该氧化物层102上的下部电极层103；被形成在下部电极层103上的第一金属氧化物层104；被形成在第一金属氧化物层104上的第二金属氧化物层105；以及被形成在第二金属氧化物层105上的上部电极层106。非易失性存储元件100中的电阻变化层107，由第一金属氧化物层104和第二金属氧化物层105构成。
在此，在结构上，第一金属氧化物层104包含具有第一电阻率的第一金属氧化物，第二金属氧化物层105包含具有第二电阻率的第二金属氧化物。
[非易失性存储元件的制造方法]
其次，对于图1示出的非易失性存储元件100制造方法，利用图2的(a)至(e)进行说明。
首先，如图2的(a)示出，在作为单晶硅的101上，以CVD(ChemicalVapor Deposition：化学气相淀积)法来形成硅氧化膜，以作为氧化物层102。其次，以溅射法来形成下部电极层103。
其次，如图2的(b)示出，在下部电极层103上，利用金属目标，以将氩和氧作为溅射气的反应性溅射法来形成第一金属氧化物层104。
其次，如图2的(c)示出，在第一金属氧化物层104上形成第二金属氧化物层105。对于第二金属氧化物层105的形成方法，可以利用金属目标，以将氩和氧作为溅射气的反应性溅射法来形成，也可以以将金属氧化物作为目标的溅射法来形成。
其次，如图2的(d)示出，在第二金属氧化物层105上，以溅射法来形成上部电极层106。对于下部电极层103以及上部电极层106的材料有，例如TaN、TiN、Pt、Ir、Cu、Ni、W等。
最后，如图2(e)示出，针对下部电极层103、电阻变化层107、上部电极层106，以光刻(photolithography)来形成图案，以由干蚀刻(dryetching)的形状加工来进行加工，以便下部电极层103、电阻变化层107、上部电极层106的元件尺寸成为0.5μm至10μm。
[非易失性存储元件的动作例]
其次，对于本实施例的非易失性存储元件100的作为存储器的动作例，即进行信息的写入/读出时的动作例，参照符图进行说明。
图3是示出写入信息时的非易失性存储元件的动作例的图。
在下部电极层103和上部电极层106之间，若交替施加脉冲宽度为P1的极性不同的两种电脉冲，则如图2示出，电阻变化层107的电阻值发生变化。也就是说，在将负电压脉冲(电压E1、脉冲宽度P1)施加到电极间的情况下，电阻变化层107的电阻值，从高电阻值Rb减少到低电阻值Ra。另一方面，在将正电压脉冲(电压E2、脉冲宽度P1)施加到电极间的情况下，电阻变化层107的电阻值，从低电阻值Ra增加到高电阻值Rb。
在图3示出的例子中，将高电阻值Rb分配给信息“0”，将低电阻值Ra分配给信息“1”。因此，将正电压脉冲施加到电极间，以便电阻变化层107的电阻值成为高电阻值Rb，从而信息“0”被写入，并且，将负电压脉冲施加到电极间，以便成为低电阻值Ra，从而信息“1”被写入。
在此，负电压脉冲E1以及正电压脉冲E2的绝对值在2V以下。
图4是示出读出信息时的非易失性存储元件的动作例的图。
在进行信息的读出的情况下，将读出用电压E3(|E3|＜|E1|，|E3|＜|E2|)施加到电极间，该读出用电压E3的振幅比使电阻变化层107的电阻值发生变化时施加的电脉冲小。其结果为，与电阻变化层107的电阻值相对应的电流被输出，通过检测其输出电流值，从而能够读出写入有的信息。
在图4示出的例子中，输出电流值Ia与电阻值Ra相对应，输出电流值Ib与电阻值Rb相对应，因此，在检测出输出电流值Ia的情况下，信息“1”被读出，在检测出输出电流值Ib的情况下，信息“0”被读出。
如上所述，在由下部电极层103和上部电极层106夹起的区域，电阻变化层107发挥作为存储部的功能，从而非易失性存储元件100进行作为存储器的动作。
[因电压施加而给予电阻变化层的工作]
其次，说明施加的电压给予电阻变化层的工作。若电子的数量为n，施加到电阻变化层的电压为E，则以公式3来表示，因施加电压而给予电阻变化层的工作W。
(公式3)
W＝-nFE
在此，F是法拉第常数。也就是说，在n为1时，并且，在被施加到电阻变化元件的电压为2V时，给予电阻变化元件的工作成为2eV。
若第一金属氧化物的组成为MOx，第二金属氧化物的组成为MOy，则以公式4来表示，与第一金属氧化物、第二金属氧化物、氧离子以及电子相关的反应的反应式。
(公式4)
MO x + ( y - x ) O 2 - ⇔ MO y + 2 ( y - x ) e -
将公式3所示的反应的能量作为ΔGM’(y-x)。反应的能量ΔGM’(y-x)是指，针对金属元素M的氧化物MOx、MOy，在氧化数从x变为y时需要的能量。
表1示出在各个元素中的反应能量ΔG的绝对值。
(表1)
  金属元素M   ΔG
  Cu   0.08
  W   0.28
  Co   0.21
  Sn   0.78
  Cr   1.91
  V   0.64
  Nb   0.77
  Ti   1.04
  Ce   1.36
  Mn   0.63
如此，各个元素的反应能量的绝对值在2eV以下。
在为了使公式4示出的反应可逆地进行而需要的最低电压为Em的情况下，因施加电压Em而给予电阻变化层的工作Wm，与反应的能量ΔG相同即可。此时，根据公式4，有关反应的电子的数量为2(y-x)，因此，利用法拉第常数F，以公式5来表示ΔGM’(y-x)和Em的关系。
(公式5)
ΔGM，(y-x)＝-2(y-x)FEm
[氧化还原反应的反应能量]
图5示出金属元素M的氧化物中的、由公式3所示的反应的能量ΔGM’(y-x)计算出的Em的绝对值。对于金属元素M的氧化物，利用了铬、钴、锰、钒、铈、钨、铜、锡、铌、钛的氧化物。表2示出，为了导出图5示出的Em的绝对值而利用的氧化物MOx以及MOy的组合。
(表2)
  金属元素M   MOx   MOy
  Cr   Cr2O3   CrO3
  Co   Co3O4   Co2O3
  Mn   Mn3O4   Mn2O3
  V   VO2   V2O5
  Ce   Ce2O3   CeO2
  W   W3O8   WO3
  Cu   Cu2O   CuO
  Sn   SnO   SnO2
  Nb   NbO2   Nb2O5
  Ti   Ti2O3   TiO2
而且，表2示出的第一金属氧化物MOx的电阻率比第二金属氧化物MOy低。根据图5可知，Em在2V以下，对于在此示出的材料，可以推测通过施加2V以下的电压，从而发生电阻变化现象。根据该结果可知，在各个元素的反应能量的绝对值成为2eV以下的情况下，Em的绝对值成为2V以下。
以下，说明反应的能量ΔG的导出。
根据第一原理计算，利用VASP代码(非专利文献：Phys.Rev.B 47，558(1993)，Comput.Mat.Sci 6，15(1996)，Phys.Rev.B 54，11169(1996)中记载)来进行了反应的能量ΔG的值的导出。根据本计算，能够得到公式4所示的反应的反应焓。对于本发明的非易失性存储元件假设的使用温度在85℃以下，在该温度域中，反应熵在反应能量ΔG中所占有的比例足够小。因此，假设根据本计算得到的反应焓等于反应能量ΔG。
如图5示出，对于表2示出的第一金属氧化物MOx和第二金属氧化物MOy的组合，Em的绝对值都成为2V以下。因此，对于利用了表2示出的第一金属氧化物MOx和第二金属氧化物MOy的氧化、还原反应的非易失性存储元件100，通过施加2V以下的电压，从而能够发生电阻变化动作。
[高电阻状态和低电阻状态]
其次，对于由氧化还原反应的电阻变化动作，利用图6的(a)至(c)以模式来说明电阻变化动作的动作。
图6的(a)是以模式来示出本实施例中的电阻变化层107的电阻变化动作前的状态(初始状态)的图。在图6的(a)示出的初始状态中，第一金属氧化物层104被构成，以便包含第一金属氧化物108，该第一金属氧化物108具有以MOx来表示的组成。并且，第二金属氧化物层105被构成，以便包含第二金属氧化物109，该第二金属氧化物109具有以MOy来表示的组成。在此，第一金属氧化物108和第二金属氧化物109分别是，以表2的MOx和MOy来表示的氧化物。
在图6的(a)示出的电阻变化层107施加像以下部电极为基准而上部电极成为负那样的电压(负电压)，从而第二金属氧化物层105的氧离子移动到第一金属氧化物层104侧。氧离子移动的结果为，第二金属氧化物109还原，第一金属氧化物108氧化。据此，如图6的(b)示出，在第二金属氧化物层105和第一金属氧化物层104的界面形成反应层110。
反应层110被形成，作为高电阻的第二金属氧化物109在电阻变化层107所占有的比例减少，从而成为低电阻状态。
根据所述的负电压的施加，可以设想，在反应层110中存在的第二金属氧化物109比第一金属氧化物108多。然而，在反应层110中并不均匀地形成第二金属氧化物109，因此，反应层110处于与第二金属氧化物109相比漏极电流容易流动的状态。因此，反应层110的电阻率比第二金属氧化物层105小。
其次，在图6的(b)示出的低电阻状态的电阻变化层施加像以下部电极为基准而上部电极成为正那样的电压(正电压)，从而成为作为高电阻状态的图6的(c)示出的状态。通过施加正电压，氧离子移动到第二金属氧化物层105侧，因氧化反应而形成作为高电阻的第二金属氧化物109。其结果为，作为高电阻的第二金属氧化物109，在电阻变化层107所占有的比例比低电阻状态中的该比例大，从而成为高电阻状态。在图6的(c)示出的高电阻状态中，反应层110存在于电阻变化层107中，因此，在图6的(c)示出的高电阻状态中的电阻变化层107的电阻值比图6的(a)示出的初始状态大。
如此，将电阻变化层107成为由第二金属氧化物层105和第一金属氧化物层104的叠层构造，能够将产生氧化还原反应的地方限定为第二金属氧化物层和第一金属氧化物层的界面，从而能够实现稳定的电阻变化动作。
在所述说明中，优选的是，将Cr、Co、Mn、V、Ce、W、Cu、Sn、Nb、Ti的氧化物作为第一金属氧化物108以及第二金属氧化物109来利用。以下，说明通过进一步限定作为第一金属氧化物108以及第二金属氧化物109而利用的金属氧化物而得到的增加效果。
例如，也可以将该金属氧化物，从由V、Cr、Sn、Co、W、Cu的每一个的氧化物而成的群中选择。该群中的金属元素，与所述的其它的金属元素相比，尤其氧化、还原反应的能量小。因此，在将属于该群的金属氧化物利用于电阻变化层107的情况下，以更低电压来能够驱动，因此，能够期待进一步减少非易失性存储元件100的消耗电力。
并且，例如，也可以将该金属氧化物从由Nb、Cr、Mn、V、Cu、Sn、Ti的每一个的氧化物而成的群中选择。该群中的金属元素是，能够稳定地获得多个价数的金属元素。因此，通过将属于该群的金属氧化物利用于电阻变化层107，从而在制造非易失性存储元件100时，能够使第一金属氧化物108以及第二金属氧化物109的各个氧化度的控制变得容易，并且，在非易失性存储元件100动作时，能够贡献于该动作的稳定性。并且，属于该群的金属氧化物被出售以作为粉末，利用出售的材料，从而非易失性存储元件100的制造变得容易。
并且，例如，也可以将该金属氧化物，从由W、Cu、Ti、Co的每一个的氧化物而成的群中选择。该群中的金属元素是，在现有的半导体工序中利用的金属元素。因此，通过将属于该群的金属氧化物利用于电阻变化层107，从而能够构成与半导体工序的亲和性高的非易失性存储元件100。
并且，例如，也可以将该金属氧化物从由Cu、Sn、Ti的每一个的氧化物而成的群中选择。该群中的金属元素，与Ce或W等相比，地壳存在率高且价格低，因此，能够期待制造成本的减少。
并且，例如，该金属氧化物也可以是CeO2。有了CeO2是以氧离子为导电种的电解质的报告，因此，氧离子在CeO2中容易移动。通过将Ce的氧化物利用于电阻变化层107，从而能够期待电阻变化动作的高速化。
[异种金属氧化物层的叠层构造]
以上说明的非易失性存储元件包括由同种的金属元素的氧化物构成第二金属氧化物层105和第一金属氧化物层104的电阻变化层。在此，本实施例示出的非易失性存储元件，通过氧化还原反应实现电阻变化动作。因此，在原理上，图6示出的第二金属氧化物109和第一金属氧化物108也可以，由不同的金属元素所构成的金属氧化物构成。
将α、β、δ、γ作为满足β＞α，δ＞γ的任意的正的数，将氧化度不同的第一金属元素M1的氧化物的组成分别作为M1Oα、M1Oβ，将氧化度不同的第二金属元素M2的氧化物分别作为M2Oδ、M2Oγ，与M1Oα、M2Oδ、M1Oβ、M2Oγ相关的化学反应式成为公式6。
(公式6)
M 1 O α + M 2 O δ ⇔ M 1 O β + M 2 O γ
在公式6示出的反应的反应能量在2eV以下的情况下，通过施加2V以下的电压，从而能够实现电阻变化动作。
[由异种的金属氧化物层构成的电阻变化层的结构]
其次，对于电阻变化层由第一金属元素M1的氧化物和第二金属元素M2的氧化物构成的非易失性存储元件的初始状态的结构，利用图7进行说明。
如图7示出，非易失性存储元件200包括：基板112；被形成在该基板上的氧化物层113；被形成在该氧化物层113上的下部电极层114；被形成在下部电极层1114上的第一金属氧化物层115；被形成在第一金属氧化物层1115上的第二金属氧化物层116；以及被形成在第二金属氧化物层116上的上部电极层117。非易失性存储元件200中的电阻变化层118，由第一金属氧化物层115和第二金属氧化物层116构成。
在此，在结构上，第一金属氧化物层115包含第一金属元素M1的金属氧化物，第二金属氧化物层105包含第二金属元素M2的金属氧化物。
[非易失性存储元件的制造方法]
其次，对于图7示出的非易失性存储元件200的制造方法，利用图8的(a)至(e)进行说明。
首先，如图8的(a)示出，在作为单晶硅的112上，以CVD法来形成硅氧化膜，以作为氧化物层113。其次，以溅射法来形成下部电极层114。
其次，如图8的(b)示出，在下部电极层114上，利用第一金属元素M1的目标，以将氩和氧作为溅射气的反应性溅射法来形成第一金属氧化物层115。
其次，如图8的(c)示出，在第一金属氧化物层115上形成第二金属氧化物层116。对于第二金属氧化物层116的形成方法，可以利用第二金属元素M2的目标，以将氩和氧作为溅射气的反应性溅射法来形成，也可以以将金属氧化物作为目标的溅射法来形成。
其次，如图8的(d)示出，在第二金属氧化物层116上，以溅射法来形成上部电极层117。对于下部电极层114以及上部电极层117的材料有，例如TaN、TiN、Pt、Ir、Cu、Ni、W等。
最后，如图8的(e)示出，针对下部电极层114、电阻变化层118、上部电极层117，以光刻来形成图案，以由干蚀刻的形状加工来进行加工，以便下部电极层114、电阻变化层118、上部电极层117的元件尺寸成为0.5μm至10μm。
[异种金属氧化物层的叠层构造的高电阻状态和低电阻状态]
其次，利用图9的(a)至(c)以模式进行说明在非易失性存储单元200的电阻变化层118的由氧化还原反应的电阻变化动作的动作。
图9的(a)是以模式来示出本实施例中的电阻变化层118的电阻变化动作前的状态(初始状态)的图。在图9的(a)示出的初始状态中，第一金属氧化物层115包括以M1Oα来表示组成的第一金属元素M1的氧化物119。并且，第二金属氧化物层116包括以M2Oδ来表示组成的第二金属元素M2的氧化物120。
以图9的(a)示出的状态施加负电压，氧离子从上部电极层117向下部电极层114的方向移动，第二金属元素M2的氧化物120还原，第一金属元素M1的氧化物119氧化，从而在第一金属氧化物层115和第二金属氧化物层116的界面形成反应层121。
在反应层121，正在进行公式6所示的反应，在反应层121中，具有以M1Oα、M1Oβ(β＞α)、M2Oγ、M2Oδ(δ＞γ)表示的组成的第一金属元素M1的氧化物和第二金属元素M2的氧化物混在一起。反应层121被形成，具有以作为高电阻的M2Oδ表示的组成的第二金属元素M2的氧化物120在电阻变化层118中所占有的比例减少，从而实现低电阻状态。
进而，通过以图9的(b)示出的低电阻状态施加正电压，从而成为作为高电阻的图9的(c)示出的状态。通过施加正电压，从而氧离子从下部电极层114向上部电极层117的方向移动，进行公式6所示的反应的逆反应。其结果为，如图9的(c)示出，与作为低电阻状态的图9的(b)相比，具有以M2Oδ表示的组成的第二金属元素M2的氧化物120在电阻变化层118中所占有的比例大，从而实现高电阻状态。
如此，将电阻变化层118成为由第二金属氧化物层116和第一金属氧化物层115的叠层构造，能够将产生氧化还原反应的地方限定为第二金属氧化物层116和第一金属氧化物层115的界面，从而能够实现稳定的电阻变化动作。
其次，说明为了可逆地进行公式6所示的反应而需要的外部电压Em。可以将公式6划分为以下的公式7和公式8。
(公式7)
M 1 O α + ( β - α ) O 2 - ⇔ M 1 O β + 2 ( β - α ) e -
(公式8)
M 2 O δ + ( δ - γ ) O 2 - ⇔ M 2 O γ + 2 ( δ - γ ) e -
而且，根据公式6的物质收支，成立(β-α)＝(δ-γ)。根据公式7以及公式8，涉及进行公式6所示的反应时的电子的数量为2(β-α)。因此，若公式6所示的反应能量为
(公式9)
ΔGM1，M2，(β-α)
则成立公式10。
(公式10)
ΔGM1，M2，(β-α)＝-2(β-α)FEm
根据公式10，从反应的能量能够求出电阻变化动作所需要的电压的最低值Em。
图10是示出在将TaO2作为具有以M1Oα表示的组成的第一金属元素M1的氧化物119来利用、将SnO2、Nb2O5、Ti2O3、WO3分别作为具有以M2Oδ表示的组成的第二金属元素M2的氧化物120来利用时的、与电阻变化动作所需要的电压的最低值Em的关系的图。而且，TaO2具有金属性的电子状态，SnO2、Nb2O5、TiO2、WO3是具有带隙的绝缘体，SnO3、Nb3O5、WO3的电阻值比TaO2大。图10示出的Em是由与图5示出的情况相同的方法来导出的。并且，表3示出与公式6所示的M1Oα、M2Oδ、M1Oβ、M2Oγ相对应的氧化物的组合。
(表3)
Figure GSB00000877176100231
并且，表4示出在将TaO2作为具有以M1Oα表示的组成的第一金属元素M1的氧化物119来利用、将SnO2、Nb2O5、TiO2、WO3分别作为具有以M2Oδ表示的组成的第二金属元素M2的氧化物120来利用时的反应能量。
(表4)
  金属元素M2   ΔG
  Sn   0.35
  Nb   0.56
  Ti   0.73
  W   1.00
表4示出的反应能量的绝对值在2eV以下。
如图10示出，在利用由表3所示的组合的第一金属元素M1的氧化物119和第二金属元素M2的氧化物120的情况下，Em都成为2V以下，因此，电阻变化动作所需要的电压的最低值成为2V以下。
如此，通过将由异种的金属构成的金属氧化物作为第一金属元素M1的氧化物119和第二金属元素M2的氧化物120来利用，从而能够控制电阻变化层118的电阻值。
以M2Oδ表示的第二金属元素M2的氧化物的带隙，大大依存于金属种M。电阻变化层118的电阻值，大大依存于以M2Oδ表示的第二金属元素M2的氧化物的带隙和上部电极层117的工作函数。
SnO2的带隙为3.6eV，Nb2O5的带隙为3.2eV，TiO2的带隙为3eV，WO3的带隙为2.7eV，如此各个带隙不同，因此，从不同的几种的第二金属元素M2的氧化物M2Oδ中选择一种，从而能够控制非易失性存储元件200的电阻值。
也就是说，在想要提高电阻值的情况下，利用带隙大的SnO2，以作为以M2Oδ表示的第二金属元素M2的氧化物120即可，在想要降低电阻值的情况下，利用带隙小的WO3即可。
在所述说明中，在将Ta的氧化物作为第一金属元素M1的氧化物119来利用的情况下，优选的是，将Sn、Nb、Ti、W的氧化物作为第二金属元素M2的氧化物120来利用。以下，说明进一步限定作为第二金属元素M2的氧化物120而利用的金属氧化物而得到的增加效果。
例如，也可以将该金属氧化物从由Sn、W，、Cu的每一个的氧化物而成的群中选择。该群中的金属元素，与所述的其它的金属元素相比，尤其氧化、还原反应的能量小。据此，在将属于该群的金属氧化物利用于电阻变化层118的情况下，以更低电压来能够驱动，因此，能够期待进一步减少非易失性存储元件200的消耗电力。
并且，例如，也可以将该金属氧化物从由Nb、Sn、Ti的每一个的氧化物而成的群中选择。该群中的金属元素是，能够稳定地获得多个价数的金属元素。因此，通过将属于该群的金属氧化物利用于电阻变化层118，从而在制造非易失性存储元件200时，能够使第二金属元素M2的氧化物120的氧化度的控制变得容易，并且，在非易失性存储元件200动作时，能够贡献于该动作的稳定性。并且，属于该群的金属氧化物被出售以作为粉末，利用出售的材料，从而非易失性存储元件200的制造变得容易。
并且，例如，也可以将该金属氧化物从由W、Ti的每一个的氧化物而成的群中选择。群中的金属元素是，在现有的半导体工序中利用的金属元素。因此，通过将属于该群的金属氧化物利用于电阻变化层118，从而能够构成与半导体工序的亲和性高的非易失性存储元件200。
并且，例如，也可以将该金属氧化物从由Sn、Ti的每一个的氧化物而成的群中选择。该群中的金属元素，与Ce或W等相比，地壳存在率高且价格低，因此，能够期待制造成本的减少。
本发明的非易失性存储元件，能够高速动作，并且具有稳定的改写特性，因此，对用于电子家电、存储卡、移动电话以及个人电脑等的各种电子设备的非易失性存储元件等有用的。
符号说明
1下部电极
2高电阻层
3离子源层
4上部电极
10电阻变化元件
11半导体基板
12元件分离层
13源极/漏极区域
14栅极电极
15柱塞层
16金属布线层
17柱塞层
18MOS晶体管
100非易失性存储元件
101基板
102氧化物层
103下部电极层
104第一金属氧化物层
105第二金属氧化物层
106上部电极层
107电阻变化层
108第一金属氧化物
109第二金属氧化物
110反应层
112基板
113氧化物层
114下部电极层
115第一金属氧化物层
116第二金属氧化物层
117上部电极层
118电阻变化层
119第一金属元素M1的氧化物
120第二金属元素M2的氧化物
121反应层
200非易失性存储元件

Claims (11)

1.一种非易失性存储元件，包括：
基板；
下部电极层，该下部电极层被形成在所述基板上；
电阻变化层，该电阻变化层被形成在所述下部电极层上，且按照被施加的电信号变化为高电阻状态和低电阻状态；以及
上部电极层，该上部电极层被形成在所述电阻变化层上；
所述电阻变化层具有至少由第一金属氧化物层和第二金属氧化物层这两层构成的多层构造，
所述第一金属氧化物层包括具有第一电阻率的第一金属氧化物，
所述第二金属氧化物层包括具有第二电阻率的第二金属氧化物，该第二金属氧化物是由与所述第一金属氧化物相同的金属元素构成的金属氧化物，
所述第二金属氧化物层与所述上部电极层以及所述下部电极层之中的至少一方相接，
所述第一电阻率比所述第二电阻率小，
在将x、y作为满足x＜y的任意的正的数，将所述第一金属氧化物的组成作为MOx，将所述第二金属氧化物的组成作为MOy时，
以(公式11)
MO x + ( y - x ) O 2 - ⇔ MO y + 2 ( y - x ) e -
来表示的化学反应式的化学反应的反应能量的绝对值在2eV以下，所述化学反应与所述第一金属氧化物、所述第二金属氧化物、氧离子以及电子相关，
所述MOx以及所述MOy的组(MOx，MOy)是从由(Cr2O3，CrO3)、(Co3O4，Co2O3)、(Mn3O4，Mn2O3)、(VO2，V2O5)、(Ce2O3，CeO2)、(W3O8，WO3)、(Cu2O，CuO)、(SnO，SnO2)、(NbO2，Nb2O5)、以及(Ti2O3，TiO2)而成的群中选择的一组。
2.如权利要求1所述的非易失性存储元件，
所述MOx以及所述MOy的组(MOx，MOy)是从由(VO2，V2O5)、(Cr2O3，CrO3)、(SnO，SnO2)、(Co3O4，Co2O3)、(W3O8，WO3)、以及(Cu2O，CuO)而成的群中选择的一组。
3.如权利要求1所述的非易失性存储元件，
所述MOx以及所述MOy的组(MOx，MOy)是从由(NbO2，Nb2O5)、(Cr2O3，CrO3)、(Mn3O4，Mn2O3)、(VO2，V2O5)、(Cu2O，CuO)、(SnO，SnO2)、以及(Ti2O3，TiO2)而成的群中选择的一组。
4.如权利要求1所述的非易失性存储元件，
所述MOx以及所述MOy的组(MOx，MOy)是从由(W3O8，WO3)、(Cu2O，CuO)、(Ti2O3，TiO2)、以及(Co3O4，Co2O3)而成的群中选择的一组。
5.如权利要求1所述的非易失性存储元件，
所述MOx以及所述MOy的组(MOx，MOy)是从由(Cu2O，CuO)、(SnO，SnO2)、以及(Ti2O3，TiO2)而成的群中选择的一组。
6.如权利要求1所述的非易失性存储元件，
所述MOx以及所述MOy的组(MOx，MOy)是(Ce2O3，CeO2)。
7.一种非易失性存储元件，包括：
基板；
下部电极层，该下部电极层被形成在所述基板上；
电阻变化层，该电阻变化层被形成在所述下部电极层上，且按照被施加的电信号变化为高电阻状态和低电阻状态；以及
上部电极层，该上部电极层被形成在所述电阻变化层上；
所述电阻变化层具有至少由第一金属氧化物层和第二金属氧化物层这两层构成的多层构造，
所述第一金属氧化物层包括第一金属元素M1的氧化物，
所述第二金属氧化物层包括第二金属元素M2的氧化物，该第二金属元素M2的氧化物与所述第一金属元素M1的氧化物不同，
所述第二金属氧化物层与所述下部电极层以及所述上部电极层之中的至少一方相接，
在将α、β、γ、δ作为满足β＞α，δ＞γ的任意的正的数，将氧化度不同的所述第一金属元素M1的氧化物的组成分别作为M1Oα、M1Oβ，将氧化度不同的所述第二金属元素M2的氧化物的组成分别作为M2Oδ、M2Oγ时，
以(公式12)
M 1 O α + M 2 O δ ⇔ M 1 O β + M 2 O γ
来表示的化学反应式的化学反应的反应能量的绝对值在2eV以下，所述化学反应与所述第一金属元素M1的氧化物以及所述第二金属元素M2的氧化物相关，
所述M1Oα以及所述M1Oβ的组(M1Oα，M1Oβ)是(TaO2，Ta2O5)，并且，所述M2Oγ以及所述M2Oδ的组(M2Oγ，M2Oδ)是从由(SnO，SnO2)、(NbO2，Nb2O5)、(W3O8，WO3)、以及(Ti2O3，TiO2)而成的群中选择的一组。
8.如权利要求7所述的非易失性存储元件，
所述M2Oγ以及所述M2Oδ的组(M2Oγ，M2Oδ)是从由(SnO，SnO2)、(W3O8，WO3)、以及(Cu2O，CuO)而成的群中选择的一组。
9.如权利要求7所述的非易失性存储元件，
所述M2Oγ以及所述M2Oδ的组(M2Oγ，M2Oδ)是从由(NbO2，Nb2O5)、(SnO，SnO2)、以及(Ti2O3，TiO2)而成的群中选择的一组。
10.如权利要求7所述的非易失性存储元件，
所述M2Oγ以及所述M2Oδ的组(M2Oγ，M2Oδ)是从由(W3O8，WO3)以及(Ti2O3，TiO2)而成的群中选择的一组。
11.如权利要求7所述的非易失性存储元件，
所述M2Oγ以及所述M2Oδ的组(M2Oγ，M2Oδ)是从由(SnO，SnO2)以及(Ti2O3，TiO2)而成的群中选择的一组。
CN2010800011612A 2009-02-04 2010-02-03 非易失性存储元件 Expired - Fee Related CN101960595B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009023449 2009-02-04
JP2009-023449 2009-02-04
PCT/JP2010/000624 WO2010090002A1 (ja) 2009-02-04 2010-02-03 不揮発性記憶素子

Publications (2)

Publication Number Publication Date
CN101960595A CN101960595A (zh) 2011-01-26
CN101960595B true CN101960595B (zh) 2012-11-14

Family

ID=42541911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800011612A Expired - Fee Related CN101960595B (zh) 2009-02-04 2010-02-03 非易失性存储元件

Country Status (4)

Country Link
US (1) US8405076B2 (zh)
JP (1) JP4592828B2 (zh)
CN (1) CN101960595B (zh)
WO (1) WO2010090002A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525133B2 (en) 2013-11-28 2016-12-20 Peking University Resistive random access memory with high uniformity and low power consumption and method for fabricating the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5687978B2 (ja) * 2011-09-14 2015-03-25 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
CN103250252B (zh) 2011-10-06 2015-12-23 松下电器产业株式会社 非易失性存储元件及非易失性存储装置
CN103270592B (zh) 2011-10-24 2016-01-06 松下电器产业株式会社 非易失性存储元件以及非易失性存储装置
CN102623635A (zh) * 2012-03-29 2012-08-01 杭州电子科技大学 一种基于二氧化锡的电阻式随机读取存储器及其制备方法
CN103794621B (zh) * 2014-03-05 2016-09-07 天津理工大学 一种双向限流器件及其制备方法
US9911788B2 (en) 2014-05-05 2018-03-06 Hewlett Packard Enterprise Development Lp Selectors with oxide-based layers
CN104008877B (zh) * 2014-05-16 2016-04-13 武汉科技大学 一种Sn掺杂CrO2薄膜及其制备方法
FR3031416B1 (fr) * 2015-01-06 2018-09-07 Commissariat Energie Atomique Cellule memoire non volatile resistive et son procede de fabrication
US10386117B2 (en) * 2015-01-15 2019-08-20 Pepsico, Inc. Quick-chill beverage cooler with post-chill storage chamber
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器
CN105226182B (zh) * 2015-09-23 2018-01-12 浙江理工大学 一种单双极共存双层薄膜结构阻变储存器及其制备方法
FR3061599B1 (fr) * 2017-01-02 2019-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'utilisation de composants electrochimiques pour le stockage d'energie et d'information et circuit electronique associe
US10930844B2 (en) * 2018-10-11 2021-02-23 International Business Machines Corporation Three-terminal oxygen intercalation neuromorphic devices
CN114647121B (zh) * 2020-12-17 2023-10-13 中国科学院上海硅酸盐研究所 一种热/电双控致变色器件及其制备方法和应用
CN113823735A (zh) * 2021-08-24 2021-12-21 华南理工大学 一种自整流且可电致阻变的电存储器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335869A (ja) * 2006-06-13 2007-12-27 Samsung Electronics Co Ltd Ｃｕ２Ｏを含む不揮発性可変抵抗メモリ素子
WO2008038365A1 (en) * 2006-09-28 2008-04-03 Fujitsu Limited Variable-resistance element
JP2008098537A (ja) * 2006-10-16 2008-04-24 Fujitsu Ltd 抵抗変化型素子
WO2008153099A1 (ja) * 2007-06-12 2008-12-18 Kabushiki Kaisha Toshiba 情報記録再生装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP4830275B2 (ja) 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
KR20080012989A (ko) 2005-05-24 2008-02-12 엔엑스피 비 브이 비휘발성 메모리셀과 그의 제조방법, 메모리 소자 및 장치
KR101206034B1 (ko) 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
WO2008023637A1 (fr) 2006-08-25 2008-02-28 Panasonic Corporation Élément de stockage, dispositif mémoire et circuit intégré à semi-conducteur
JP4942445B2 (ja) * 2006-09-08 2012-05-30 Ｔｄｋ株式会社 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置
CN101542730B (zh) * 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
US7846807B2 (en) * 2008-06-19 2010-12-07 Hermes-Epitek Corp. Method for forming memristor material and electrode structure with memristance
US8519376B2 (en) * 2008-10-27 2013-08-27 Seagate Technology Llc Nonvolatile resistive memory devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335869A (ja) * 2006-06-13 2007-12-27 Samsung Electronics Co Ltd Ｃｕ２Ｏを含む不揮発性可変抵抗メモリ素子
WO2008038365A1 (en) * 2006-09-28 2008-04-03 Fujitsu Limited Variable-resistance element
JP2008098537A (ja) * 2006-10-16 2008-04-24 Fujitsu Ltd 抵抗変化型素子
WO2008153099A1 (ja) * 2007-06-12 2008-12-18 Kabushiki Kaisha Toshiba 情報記録再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525133B2 (en) 2013-11-28 2016-12-20 Peking University Resistive random access memory with high uniformity and low power consumption and method for fabricating the same

Also Published As

Publication number Publication date
JP4592828B2 (ja) 2010-12-08
CN101960595A (zh) 2011-01-26
US8405076B2 (en) 2013-03-26
US20110001109A1 (en) 2011-01-06
WO2010090002A1 (ja) 2010-08-12
JPWO2010090002A1 (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
CN101960595B (zh) 非易失性存储元件
CN102017145B (zh) 非易失性存储元件以及非易失性存储装置
CN105304132B (zh) 利用易失性开关双端装置和mos晶体管的非易失性存储器单元
CN102742163B (zh) 驱动非易失性逻辑电路作为“异”电路的方法
US8450715B2 (en) Nonvolatile metal oxide memory element and nonvolatile memory device
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
KR101219774B1 (ko) 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
TWI270075B (en) Memory device
CN1938781B (zh) 具有可变电阻的薄膜存储器件
CN101106171B (zh) 包括可变电阻材料的非易失存储器
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
TWI395327B (zh) Information recording and reproducing device
US20080310211A1 (en) Resistance change memory device
WO2009122569A1 (ja) 情報記録再生装置
CN103907187B (zh) 电阻转变元件及其制作方法
CN104205343A (zh) 可定制的非线性电器件
TW200839765A (en) Information recording/reproducing device
CN101755338B (zh) 电流限制元件和使用它的存储器装置
CN102612716B (zh) 非易失性存储装置
US8907314B2 (en) MoOx-based resistance switching materials
US20170271591A1 (en) Multilayered memristors
US9105332B2 (en) Variable resistance nonvolatile memory device
Lim et al. High-Reliability and Self-Rectifying Alkali Ion Memristor through Bottom Electrode Design and Dopant Incorporation
US11282894B2 (en) Cross-point memory with self-defined memory elements
JP5306363B2 (ja) 情報記録再生装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121114

Termination date: 20140203