JP2008098537A - 抵抗変化型素子 - Google Patents

抵抗変化型素子 Download PDF

Info

Publication number
JP2008098537A
JP2008098537A JP2006280855A JP2006280855A JP2008098537A JP 2008098537 A JP2008098537 A JP 2008098537A JP 2006280855 A JP2006280855 A JP 2006280855A JP 2006280855 A JP2006280855 A JP 2006280855A JP 2008098537 A JP2008098537 A JP 2008098537A
Authority
JP
Japan
Prior art keywords
oxide layer
oxygen
resistance state
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006280855A
Other languages
English (en)
Other versions
JP5010891B2 (ja
Inventor
Hiroyasu Kawano
浩康 川野
Keiji Shono
敬二 庄野
Manabu Gomi
学 五味
Soji Yokota
壮司 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nagoya Institute of Technology NUC
Original Assignee
Fujitsu Ltd
Nagoya Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nagoya Institute of Technology NUC filed Critical Fujitsu Ltd
Priority to JP2006280855A priority Critical patent/JP5010891B2/ja
Priority to PCT/JP2007/070117 priority patent/WO2008047770A1/ja
Publication of JP2008098537A publication Critical patent/JP2008098537A/ja
Priority to US12/423,429 priority patent/US8188466B2/en
Application granted granted Critical
Publication of JP5010891B2 publication Critical patent/JP5010891B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】所定の動作原理においてバイポーラ型の動作が可能であって記憶素子として利用可能な抵抗変化型素子を提供する。
【解決手段】本発明の抵抗変化型素子は、電極１と、電極２と、これら電極１，２間に位置する酸化物層３と、この酸化物層３に接して当該酸化物層３および電極２の間に位置する酸化物層４と、を含む積層構造を有する。酸化物層３は、酸化物層４に酸素イオン５を供与することによって低抵抗状態から高抵抗状態に変化可能であり、且つ、酸化物層４から酸素イオン５を受容することによって高抵抗状態から低抵抗状態に変化可能である。酸化物層４は、酸化物層３から酸素イオン５を受容することによって低抵抗状態から高抵抗状態に変化可能であり、且つ、酸化物層３に酸素イオン５を供与することによって高抵抗状態から低抵抗状態に変化可能である。
【選択図】図２

Description

本発明は、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を切り替わることが可能な抵抗変化型素子に関する。
不揮発性メモリの技術分野においては、ＲｅＲＡＭ（resistive RAM）が注目を集めている。ＲｅＲＡＭは、抵抗変化型素子であり、一般に、一対の電極と、当該電極対間に印加される電圧に応じて高抵抗状態および低抵抗状態の間を選択的に切り替わることが可能な記録膜とを有する。ＲｅＲＡＭでは、記録膜の抵抗状態の選択的な切り替わりを利用して、情報の記録ないし書き換えが実行され得る。このようなＲｅＲＡＭないし抵抗変化型素子に関しては、例えば下記の特許文献１〜５に記載されている。
国際公開第２００３／０９４２２７号パンフレット 特開２００４−２７３６１５号公報 特開２００４−２８１９１３号公報 特開２００５−１２３３６１号公報 特開２００５−２０３４６３号公報
ＲｅＲＡＭは、電気的特性の観点からバイポーラ型とユニポーラ型に大別される。バイポーラ型のＲｅＲＡＭでは、記録膜を高抵抗状態から低抵抗状態へ変化させるための、電極対間の電圧印加方向と、記録膜を低抵抗状態から高抵抗状態へ変化させるための、電極対間の電圧印加方向とは異なる。すなわち、バイポーラ型のＲｅＲＡＭでは、２種類の抵抗状態変化ないし切り替わりにおいて、異なる極性の電圧が利用される。一方、ユニポーラ型のＲｅＲＡＭでは、記録膜を高抵抗状態から低抵抗状態へ変化させるための、電極対間の電圧印加方向と、記録膜を低抵抗状態から高抵抗状態へ変化させるための、電極対間の電圧印加方向とは同じである。すなわち、ユニポーラ型のＲｅＲＡＭでは、２種類の抵抗状態変化において、同じ極性の電圧が利用される。バイポーラ型のＲｅＲＡＭは、一般に、ユニポーラ型ＲｅＲＡＭよりも高速に動作することができる。
バイポーラ型ＲｅＲＡＭとして、ＰｒＣａＭｎＯ3よりなる記録膜を具備するＲｅＲＡＭや、Ｃｒが添加されたＳｒＺｒＯ3よりなる記録膜を具備するＲｅＲＡＭが報告されている。しかしながら、これらＲｅＲＡＭについては、バイポーラ型の動作が可能であるという事実は知られているが、動作原理が特定されていない。動作原理が不明であると、ＲｅＲＡＭの各部についての材料選択や設計寸法等の最適化の指針が定まらず、ＲｅＲＡＭの素子設計における最適化が困難である。また、記録膜を構成する基本材料の種類が異なると、ＲｅＲＡＭの動作原理は大きく異なると考えられている。
本発明は、以上のような事情の下で考え出されたものであり、所定の動作原理においてバイポーラ型の動作が可能であって記憶素子として利用可能な抵抗変化型素子を提供することを目的とする。
本発明により提供される抵抗変化型素子は、第１電極と、第２電極と、第１電極および第２電極の間に位置する第１酸化物層と、第１酸化物層に接して当該第１酸化物層および第２電極の間に位置する第２酸化物層と、を含む積層構造を有する。第１酸化物層は、第２酸化物層に酸素イオンを供与することによって低抵抗状態から高抵抗状態に変化可能であり、且つ、第２酸化物層から酸素イオンを受容することによって高抵抗状態から低抵抗状態に変化可能である。第２酸化物層は、第１酸化物層から酸素イオンを受容することによって低抵抗状態から高抵抗状態に変化可能であり、且つ、第１酸化物層に酸素イオンを供与することによって高抵抗状態から低抵抗状態に変化可能である。
このような構成を有する本抵抗変化型素子は、第１酸化物層が低抵抗状態にあり且つ第２酸化物層も低抵抗状態にある低抵抗状態と、第１酸化物層が高抵抗状態にあり且つ第２酸化物層も高抵抗状態にある高抵抗状態との間を、切り替わることができる。
低抵抗状態にある本素子の第１および第２電極の間に、当該第１および第２電極を各々負極および正極として所定電圧を印加して、電界作用により、第１酸化物層内に酸素イオンを発生させ且つ当該酸素イオンを第１酸化物層内から第２酸化物層内へと移動させると（即ち、第１酸化物層から第２酸化物層への酸素イオン供与を生じさせると）、第１酸化物層内に正電荷欠陥（この場合、正電荷を伴う酸素空孔）が発生したり、第１酸化物層内の正電荷欠陥が増大する。そして、第１酸化物層内において正電荷欠陥は第１電極寄りに偏在化する。これにより、印加電圧とは逆の方向性を有する所定の内部電場が第１酸化物層には形成される。この内部電場は、本素子における主キャリアである電子や正孔の移動を阻害する。そのため、第１酸化物層から第２酸化物層への酸素イオン供与により、第１酸化物層は低抵抗状態から高抵抗状態に変化するのである。一方、第１酸化物層からの酸素イオンの受容により、第２酸化物層は、更に酸化されることとなる（即ち、酸素による酸化の度合いが高くなる）。この酸化度合いの高まりは、本素子における主キャリアである電子や正孔の移動を阻害する。そのため、第１酸化物層からの酸素イオンの受容により、第２酸化物層は低抵抗状態から高抵抗状態に変化するのである。このようにして、第１および第２酸化物層が共に低抵抗状態から高抵抗状態へと変化することにより、本素子は低抵抗状態から高抵抗状態へと切り替わる。印加電圧を消滅させても、第１および第２酸化物層は高抵抗状態を維持し、従って、本素子はその高抵抗状態を維持する。
高抵抗状態にある本素子の第１および第２電極の間に、当該第１および第２電極を各々正極および負極として所定電圧を印加して、電界作用により、第２酸化物層内の酸素イオンを第２酸化物層内から第１酸化物層内へと戻すと（即ち、第２酸化物層から第１酸化物層への酸素イオン供与を生じさせると）、第２酸化物層は、還元されることとなる（即ち、酸素による酸化の度合いは低くなる）。この酸化度合いの低減は、本素子における主キャリアである電子や正孔の移動にとって有利に作用する（酸化度合いが低いほど、即ち酸素欠損が多いほど、酸化物の抵抗は小さい傾向にある。この傾向は例えば遷移金属酸化物にて顕著である）。そのため、第２酸化物層から第１酸化物層への酸素イオン供与により、第２酸化物層は高抵抗状態から低抵抗状態に変化するのである。一方、第２酸化物層からの酸素イオンの受容により、第１酸化物層内の正電荷欠陥は減少または消滅する。正電荷欠陥の減少や消滅により、第１酸化物層に生じていた所定の内部電場は減弱または消滅する。これは、本素子における主キャリアである電子や正孔の移動にとって有利に作用する。そのため、第２酸化物層からの酸素イオンの受容により、第１酸化物層は高抵抗状態から低抵抗状態に変化するのである。このようにして、第１および第２酸化物層が共に高抵抗状態から低抵抗状態へと変化することにより、本素子は高抵抗状態から低抵抗状態へと切り替わる。印加電圧を消滅させても、第１および第２酸化物層は低抵抗状態を維持し、従って、本素子はその低抵抗状態を維持する。また、このような低抵抗状態にある本素子については、上述した高抵抗状態実現手法により、高抵抗状態に再び切り替えることが可能である。
本素子では、低抵抗状態から高抵抗状態へ変化させるための、電極対間の電圧印加方向と、高抵抗状態から低抵抗状態へ変化させるための、電極対間の電圧印加方向とは異なる。また、本素子が低抵抗状態と高抵抗状態との間を切り替わるに際しては、各酸化物層内および両酸化物層間にて酸素イオンは可逆的に移動する。
以上のように、本素子は、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を、バイポーラ型の動作で適切に切り替わることができる。このような本素子によると、抵抗状態の選択的な切り替わりを利用して、情報の記録ないし書き換えを実行することが可能である。すなわち、本素子は、抵抗変化型の不揮発性記憶素子として用いることが可能である。また、本素子は、回路内の所定箇所にて抵抗を選択的に変化させるためのスイッチング素子としても、用いることが可能である。
好ましくは、第１酸化物層および／または第２酸化物層は導電性酸化物よりなる。このような構成は、両酸化物層にて絶縁破壊による物質ないし構造の破壊を誘起することなく酸素イオンおよび酸素空孔を発生させて、酸素イオンについて、各酸化物層内および両酸化物層間を可逆的に移動させるうえで、好適である。また、各酸化物層における、酸素イオン移動に対する活性化エネルギは２ｅＶ以下であるのが好ましい。
好ましくは、第１酸化物層には、アルカリ土類元素が添加されている。好ましくは、第１酸化物層および／または第２酸化物層は酸素欠損状態（有意量の、電荷を伴わない酸素空孔、を有する状態）にある。これらの構成は、第１酸化物層および／または第２酸化物層の導電性、第１酸化物層および／または第２酸化物層の酸素イオン移動性、並びに、両酸化物層間の酸素イオン授受の生じやすさ、を向上するうえで好適である。また、第１酸化物層に起源を有する酸素イオンを受容するうえでは、酸素欠損型酸化物は、第２酸化物層の構成材料としては好ましい。
好ましくは、第１酸化物層は、蛍石構造型酸化物、ペロブスカイト構造型酸化物、パイロクロア構造型酸化物、タングステンブロンズ構造型酸化物、またはブラウンミラライト構造型酸化物よりなる。蛍石構造型酸化物としては、Ｙや、Ｍｇ、Ｃａが添加されたＺｒＯ2（部分安定化ジルコニア）、ＺｒＯ2、およびＣｅＯ2などを採用することができる。ペロブスカイト構造型酸化物としては、ＰｒＭｎＯ3およびＳｒＴｉＯ3などを採用することができる。パイロクロア構造型酸化物としては、Ｎｄ2ＭＯ2Ｏ7などを採用することができる。タングステンブロンズ構造型酸化物としては、ＣｕＷＯ3などを採用することができる。ブラウンミラライト構造型酸化物としては、Ｓｒ2Ｆｅ2Ｏ5などを採用することができる。これらの構成によると、良好な第１酸化物層を設けることが可能である。
好ましくは、第１酸化物層は結晶質材料よりなる。酸素イオンが移動可能な結晶質材料内では、酸素イオンが移動可能な非晶質材料内よりも、酸素イオン移動に対する散乱因子が小さい傾向にある。そのため、第１酸化物層の酸素イオン移動性向上の観点からは、第１酸化物層を構成する材料は、非晶質材料よりも結晶質材料の方が好ましい。
好ましくは、第２酸化物層は遷移金属酸化物よりなる。酸素欠損状態にある、価数変化しやすい遷移金属の酸化物では、価数の異なる遷移金属が並存する。そのため、そのような遷移金属酸化物は、遷移金属の価数安定化のために酸素イオンを受容しやすい。一方、価数変化しやすい遷移金属の酸化物が酸素イオンを放出するのに要するエネルギ付与は、比較的小さい。したがって、遷移金属酸化物は、第２酸化物層を構成する材料として好適なのである。
好ましくは、第２酸化物層は非晶質材料よりなる。第１酸化物層に起源を有する酸素イオンを受容するうえでは、構造的に硬い結晶質材料よりも、構造的に柔らかい非晶質材料の方が、第２酸化物層の構成材料として好ましい。
好ましくは、第２電極は遷移金属を含む。このような第２電極は、第１酸化物層から第２酸化物層に過剰量の酸素イオンが供与されたときに、当該供与酸素イオンの一部を第２酸化物層から受容することが可能な場合がある。
好ましくは、第１酸化物層に接して当該第１酸化物層および第１電極の間に位置する酸素イオン生成促進層を更に有する。好ましくは、第２酸化物層に接して当該第２酸化物層および第２電極の間に位置する酸素イオン生成促進層を更に有する。好ましくは、酸素イオン生成促進層は、貴金属を含有する導電性酸化物よりなる。これらの構成は、本素子において効率よく酸素イオンを発生させるうえで、好ましい。
図１は、本発明に係る抵抗変化型素子Ｘの断面図である。抵抗変化型素子Ｘは、基板Ｓと、一対の電極１，２と、酸素供給層３と、酸素受容層４とからなる積層構造を有し、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を切り替わることが可能に構成されている。
基板Ｓは、例えばシリコン基板や酸化物基板である。シリコン基板の表面には、熱酸化膜が形成されていてもよい。酸化物基板としては、例えば、ＭｇＯ基板、ＳｒＴｉＯ3基板、Ａｌ2Ｏ3基板、石英基板、およびガラス基板が挙げられる。
電極１は、本発明における第１電極であり、良導電性材料よりなり、例えば貴金属や良導電性酸化物よりなる。貴金属としては、例えばＰｔ，Ａｕ，Ｐｄ，Ｒｕ，Ｉｒが挙げられる。良導電性酸化物としては、例えばＳｒＲｕＯ3，ＲｕＯ2，ＩｒＯ2，ＳｎＯ2，ＺｎＯ，ＩＴＯが挙げられる。電極１の厚さは、例えば５０〜２００ｎｍである。
電極２は、本発明における第２電極であり、好ましくは、価数変化しやすい遷移金属よりなる。そのような遷移金属としては、例えばＴｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕが挙げられる。電極２の構成材料としては、貴金属や良導電性酸化物を採用してもよい。貴金属としては、例えばＰｔ，Ａｕ，Ｐｄ，Ｒｕ，Ｉｒが挙げられる。良導電性酸化物としては、例えばＳｒＲｕＯ3，ＲｕＯ2，ＩｒＯ2，ＳｎＯ2，ＺｎＯ，ＩＴＯが挙げられる。電極２の厚さは、例えば５０〜２００ｎｍである。
酸素供給層３は、本発明における第１酸化物層であり、電極１，２間に位置して酸素受容層４と接し、高抵抗状態および低抵抗状態の間を選択的に切り替わり得る部位である。具体的には、酸素供給層３は、酸素受容層４に酸素イオンを供与することによって低抵抗状態から高抵抗状態に変化可能であり、且つ、酸素受容層４から酸素イオンを受容することによって高抵抗状態から低抵抗状態に変化可能である。酸素供給層３の厚さは、例えば１０〜５０ｎｍである。また、酸素供給層３における、酸素イオン移動に対する活性化エネルギは、２ｅＶ以下であるのが好ましい。
本実施形態では、酸素供給層３は、導電性酸化物よりなり、具体的には蛍石構造型酸化物、ペロブスカイト構造型酸化物、パイロクロア構造型酸化物、タングステンブロンズ構造型酸化物、またはブラウンミラライト構造型酸化物よりなる。蛍石構造型酸化物としては、Ｙや、Ｍｇ、Ｃａが添加されたＺｒＯ2（部分安定化ジルコニア）、ＺｒＯ2、およびＣｅＯ2などを採用することができる。ペロブスカイト構造型酸化物としては、ＰｒＭｎＯ3およびＳｒＴｉＯ3などを採用することができる。パイロクロア構造型酸化物としては、Ｎｄ2ＭＯ2Ｏ7などを採用することができる。タングステンブロンズ構造型酸化物としては、ＣｕＷＯ3などを採用することができる。ブラウンミラライト構造型酸化物としては、Ｓｒ2Ｆｅ2Ｏ5などを採用することができる。
酸素供給層３には、Ｃａなどのアルカリ土類元素が添加されてもよい。酸素供給層３は酸素欠損状態にあってもよい。酸素欠損状態とは、電荷を伴わない有意量の酸素空孔を有する状態である。これらの構成は、酸素供給層３の導電性および酸素イオン移動性等を向上するうえで好適である。また、アルカリ土類元素の添加は、酸素供給層３がペロブスカイト構造型酸化物である場合に特に有効である。
好ましくは、酸素供給層３は結晶質材料よりなる。結晶質材料よりなる固体電解質は、非晶質材料よりなる固体電解質よりも、酸素イオン移動性が高い傾向にある。酸素イオンが移動可能な結晶質材料内では、酸素イオンが移動可能な非晶質材料内よりも、酸素イオン移動に対する散乱因子が小さい傾向にあるからである。
酸素受容層４は、本発明における第２酸化物層であり、電極１，２間に位置して酸素供給層３と接し、この酸素供給層３の抵抗状態の変化と並行して高抵抗状態および低抵抗状態の間を選択的に切り替わり得る部位である。具体的には、酸素受容層４は、酸素供給層３から酸素イオンを受容することによって低抵抗状態から高抵抗状態に変化可能であり、且つ、酸素供給層３に酸素イオンを供与することによって高抵抗状態から低抵抗状態に変化可能である。酸素受容層４の厚さは、例えば５〜１５ｎｍである。また、酸素受容層４における、酸素イオン移動に対する活性化エネルギは、２ｅＶ以下であるのが好ましい。
本実施形態では、酸素受容層４は、価数変化しやすい遷移金属の導電性酸化物よりなり、酸素欠損状態にある。例えば、酸素受容層４は、Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕの酸素欠損型酸化物である。酸素欠損状態にある、価数変化しやすい遷移金属の酸化物では、価数の異なる遷移金属が並存する。そのため、そのような遷移金属酸化物は、遷移金属の価数安定化のために酸素イオンを受容しやすい。一方、価数変化しやすい遷移金属の酸化物が酸素イオンを放出するのに要するエネルギ付与は、比較的小さい。
好ましくは、酸素受容層４は非晶質材料よりなる。本来的に酸素供給層３に由来する酸素イオンを受容するうえでは、構造的に硬い結晶質材料よりも、構造的に柔らかい非晶質材料の方が、酸素受容層４の構成材料としては好ましい。
このような構造を有する抵抗変化型素子Ｘの製造においては、まず、基板Ｓ上に電極１を形成する。具体的には、基板Ｓ上に所定材料を成膜した後、所定のレジストパターンをマスクとして利用して当該膜に対してエッチング処理を施すことにより、基板Ｓ上にて電極１をパターン形成することがでる。成膜手法としては、例えば、スパッタリング法、真空蒸着法、ＣＶＤ法、またはＬＤ（Laser Deposition）法を採用することができる。以降の酸素供給層３、酸素受容層４、および電極２についても、このような材料成膜およびその後のエッチング処理によるパターニングを経て、形成することができる。
電極１の構成材料としてＰｔを採用する場合には、例えば、スパッタリング装置を使用して行うスパッタリング法において、スパッタガスとしてＡｒガス（０.５Ｐａ）を用い、Ｐｔターゲットを用い、ＤＣ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜３００℃とすることにより、基板Ｓ上にＰｔ膜を形成することができる。電極１の構成材料としてＳｒＲｕＯ3を採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒとＯ2の混合ガス（０.５Ｐａ，酸素濃度１０〜３０vol％）を用い、ＳｒＲｕＯ3ターゲットを用い、ＤＣ放電またはＲＦ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜５００℃とすることにより、基板Ｓ上にＳｒＲｕＯ3膜を形成することができる。
抵抗変化型素子Ｘの製造においては、次に、電極１上に酸素供給層３を形成する。酸素供給層３の構成材料として、所定微少量（例えば１〜１０at％）のＹが添加されたＺｒＯ2を採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒとＯ2の混合ガス（０.５Ｐａ，酸素濃度５〜１５vol％）を用い、Ｙ添加ＺｒＯ2ターゲットを用い、ＲＦ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜３００℃とすることにより、Ｙ添加ＺｒＯ2膜を形成することができる。酸素供給層３の構成材料として、酸素欠損型のＺｒＯ2を採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒガス（０.５Ｐａ）を用い、ＺｒＯ2ターゲットを用い、ＲＦ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜３００℃とすることにより、電荷を伴わない酸素空孔を多く有するＺｒＯ2膜を形成することができる。また、酸素供給層３の構成材料として、所定量（例えば１０〜５０at％）のＣａが添加されたＰｒＭｎＯ3（以下「（Ｐｒ,Ｃａ）ＭｎＯ3」と記載する）を採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒとＯ2の混合ガス（０.５Ｐａ，酸素濃度５〜１５vol％）を用い、（Ｐｒ,Ｃａ）ＭｎＯ3ターゲットを用い、ＲＦ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜５００℃とすることにより、（Ｐｒ,Ｃａ）ＭｎＯ3膜を形成することができる。
抵抗変化型素子Ｘの製造においては、次に、酸素供給層３上に酸素受容層４を形成する。酸素受容層４の構成材料として酸素欠損型のＴｉＯ2を採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒとＯ2の混合ガス（０.５Ｐａ，酸素濃度１〜１０vol％）を用い、Ｔｉターゲットを用い、ＲＦ放電とし、投入電力を１.０ｋＷとし、温度条件を室温とすることにより、電荷を伴わない酸素空孔を多く有するＴｉＯ2膜を形成することができる。或は、スパッタリング法において、スパッタガスとしてＡｒガス（０.５Ｐａ）を用い、ＴｉＯ2ターゲットを用い、ＲＦ放電とし、投入電力を１.０ｋＷとし、温度条件を室温とすることにより、電荷を伴わない酸素空孔を多く有するＴｉＯ2膜を形成することができる。
抵抗変化型素子Ｘの製造においては、次に、酸素受容層４上に電極２を形成する。電極２の構成材料としてＴｉを採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒガス（０.５Ｐａ）を用い、Ｔｉターゲットを用い、ＤＣ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜３００℃とすることにより、Ｔｉ膜を形成することができる。電極２の構成材料としてＰｔを採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒガス（０.５Ｐａ）を用い、Ｐｔターゲットを用い、ＤＣ放電とし、投入電力を１.０ｋＷとし、温度条件を室温〜３００℃とすることにより、Ｐｔ膜を形成することができる。電極２の構成材料としてＳｒＲｕＯ3を採用する場合には、例えば、スパッタリング法において、スパッタガスとしてＡｒとＯ2の混合ガス（０.５Ｐａ，酸素濃度１０〜３０vol％）を用い、ＳｒＲｕＯ3ターゲットを用い、ＤＣ放電またはＲＦ放電とし、投入電力を１.０ｋＷとし、室温〜５００℃の温度条件とすることにより、ＳｒＲｕＯ3膜を形成することができる。
以上のようにして、電極１、酸素供給層３、酸素受容層４、および電極２を、基板Ｓ上に順次形成することにより、抵抗変化型素子Ｘを製造することができる。
図２は、抵抗変化型素子Ｘの動作原理を表す。図３は、抵抗変化型素子Ｘにおける電流−電圧特性の一例を示すグラフである。図３のグラフの横軸は、抵抗変化型素子Ｘの電極１，２間に印加される電圧を示し、縦軸は、抵抗変化型素子Ｘを通過する電流を示す。また、図３のグラフでは、電極１，２を各々負極および正極として抵抗変化型素子Ｘに印加された電圧に正の符号を付して表し、電極１，２を各々正極および負極として抵抗変化型素子Ｘに印加された電圧に負の符号を付して表す。更に、図３のグラフでは、電極２から電極１へと流れる電流に正の符号を付して表し、電極２から電極１へと流れる電流に負の符号を付して表す。
製造された抵抗変化型素子Ｘの初期の状態においては、図２（ａ）に示すように、酸素イオンを未だ放出していない酸素供給層３は、酸素イオン放出によって生ずる正電欠陥（正電荷を伴う酸素空孔）の存在に起因する内部電場を内部に生じておらず、従って低抵抗状態にある。これとともに、酸素欠損状態にあって有意量の酸素空孔６（電荷を伴わない）を有する酸素受容層４は、酸素による酸化の度合いが相対的に低い状態にあり、従って低抵抗状態にある。そのため、初期状態の抵抗変化型素子Ｘ自体も、低抵抗状態にある。
低抵抗状態にある抵抗変化型素子Ｘの電極１，２を各々負極および正極として、当該電極１，２間の印加電圧を０Ｖから次第に増大させると、まず、例えば図３の矢印Ｄ１で示すように、抵抗変化型素子Ｘを通過する電流は、相対的に大きな変化率で次第に増大する。
印加電圧が増大して所定の電圧Ｖ1以上に至ると、電極１，２間の電界作用により、例えば図２（ｂ）に示すように酸素供給層３内に酸素イオン５を発生させることができ、続いて、例えば図２（ｃ）に示すように、酸素イオン５を酸素供給層３内から酸素受容層４内へと移動させることができる。このように、酸素供給層３から酸素受容層４への酸素イオン供与を生じさせると、これとともに、酸素供給層３内に正電荷欠陥５’（正電荷を帯びた酸素空孔）が発生したり、酸素供給層３内の正電荷欠陥５’が増大し、そして、酸素供給層３内において正電荷欠陥５’は電極１寄りに偏在化する。これにより、酸素供給層３には、印加電圧とは逆の方向性を有する所定の内部電場が形成される。この内部電場は、抵抗変化型素子Ｘにおける主キャリアである電子や正孔の移動を阻害する。そのため、酸素供給層３から酸素受容層４への酸素イオン供与により、酸素供給層３は低抵抗状態から高抵抗状態に変化するのである。一方、酸素供給層３からの酸素イオン５の受容により、酸素受容層４は、更に酸化されることとなる（即ち、酸素による酸化の度合いが高くなる）。この酸化度合いの高まりは、抵抗変化型素子Ｘにおける主キャリアである電子や正孔の移動を阻害する。そのため、酸素供給層３からの酸素イオンの受容により、酸素受容層４は低抵抗状態から高抵抗状態に変化するのである。このようにして、酸素供給層３および酸素受容層４が共に低抵抗状態から高抵抗状態へと変化することにより、例えば図３の矢印Ｄ２で示される電流値降下に顕れているように、抵抗変化型素子Ｘは低抵抗状態から高抵抗状態へと切り替わる。この高抵抗化過程における上述のＶ1は、以上の原理で抵抗変化型素子Ｘが低抵抗状態から高抵抗状態へと切り替わるために要する最小電圧であり、例えば２〜４Ｖである。
電極２が、価数変化しやすい遷移金属を含む場合、或は価数変化しやすい遷移金属よりなる場合、上述の高抵抗化の過程において酸素供給層３から酸素受容層４に過剰量の酸素イオン５が供与されたときに、電極２が当該供与酸素イオン５の一部を酸素受容層４から受容することが可能である。酸素受容層４に加えて電極２も酸素イオン５を受容できる構成は、酸素供給層３から酸素受容層４に過剰量の酸素イオン５が供与されたときに本抵抗変化型素子Ｘにて不具合が生ずるのを回避するうえで好ましい。
上述のようにして抵抗変化型素子Ｘが高抵抗化された後、電極１，２を各々負極および正極としたまま、印加電圧をＶ1以下に減少させても、酸素供給層３および酸素受容層４は高抵抗状態を維持し、従って、抵抗変化型素子Ｘも高抵抗状態を維持する。この電圧減少過程では、例えば図３の矢印Ｄ３で示すように、抵抗変化型素子Ｘを通過する電流は、相対的に小さな変化率で次第に減少する。
高抵抗状態にある抵抗変化型素子Ｘの電極１，２を各々正極および負極として、当該電極１，２間の印加電圧を０Ｖから次第に増大させると、まず、例えば図３の矢印Ｄ４で示すように、抵抗変化型素子Ｘを通過する電流は、相対的に小さな変化率で次第に増大する。
印加電圧が増大して所定のＶ2以上に至ると、電極１，２間の電界作用により、例えば図２（ｄ）に示すように、酸素受容層４内の酸素イオン５を酸素受容層４内から酸素供給層３層内へと戻すことができる。このように、酸素受容層４から酸素供給層３への酸素イオン供与を生じさせると、酸素受容層４は、還元されることとなる（即ち、酸素による酸化の度合いが低くなる）。この酸化度合いの低減は、抵抗変化型素子Ｘにおける主キャリアである電子や正孔の移動にとって有利に作用する。そのため、酸素受容層４から酸素供給層３への酸素イオン供与により、酸素受容層４は高抵抗状態から低抵抗状態に変化するのである。一方、酸素受容層４からの酸素イオン５の受容により、酸素供給層３内の正電荷欠陥５’は減少または消滅する。正電荷欠陥５’の減少や消滅により、酸素供給層３に生じていた所定の内部電場は減弱または消滅する。これは、抵抗変化型素子Ｘにおける主キャリアである電子や正孔の移動にとって有利に作用する。そのため、酸素受容層４からの酸素イオンの受容により、酸素供給層３は高抵抗状態から低抵抗状態に変化するのである。このようにして、酸素供給層３および酸素受容層４が共に高抵抗状態から低抵抗状態へと変化することにより、例えば図３の矢印Ｄ５で示される電流値変化に顕れているように、抵抗変化型素子Ｘは高抵抗状態から低抵抗状態へと切り替わる。この低抵抗化過程における上述のＶ2は、以上の原理で抵抗変化型素子Ｘが高抵抗状態から低抵抗状態へと切り替わるために要する最小電圧であり、例えば−２〜−４Ｖである。
この後、電極１，２を各々正極および負極としたまま、印加電圧をＶ2以下に減少させても、酸素供給層３および酸素受容層４は低抵抗状態を維持し、従って、抵抗変化型素子Ｘも低抵抗状態を維持する。この電圧減少過程では、例えば図３の矢印Ｄ６で示すように、抵抗変化型素子Ｘを通過する電流は、相対的に大きな変化率で次第に減少する。
低抵抗状態に至った抵抗変化型素子Ｘについては、上述した高抵抗化過程を経ることにより、高抵抗状態に再び切り替えることが可能である。すなわち、抵抗変化型素子Ｘは、上述の高抵抗化過程と低抵抗化過程を適宜経ることにより、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を選択的に切り替わることが可能なのである。低抵抗状態から高抵抗状態へ変化させるための、電極１，２間の電圧印加方向と、高抵抗状態から低抵抗状態へ変化させるための、電極１，２間の電圧印加方向とは異なる。また、抵抗変化型素子Ｘが低抵抗状態と高抵抗状態との間を切り替わるに際しては、酸素供給層３内、酸素受容層４内、および両層間にて、酸素イオン５は可逆的に移動する。
以上のように、抵抗変化型素子Ｘは、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を、バイポーラ型の動作で適切に切り替わることができる。このような抵抗変化型素子Ｘによると、抵抗状態の選択的な切り替わりを利用して、情報の記録ないし書き換えを実行することが可能である。すなわち、抵抗変化型素子Ｘは、抵抗変化型の不揮発性記憶素子として用いることが可能である。また、抵抗変化型素子Ｘは、回路内の所定箇所にて抵抗を選択的に変化させるためのスイッチング素子としても、用いることが可能である。
抵抗変化型素子Ｘは、電極１と酸素供給層３の間や、電極２と酸素受容層４の間に、酸素イオン生成促進層を更に有してもよい。酸素イオン生成促進層とは、酸素供給層３内および酸素受容層４内を移動すべき酸素イオン５を発生しやすくするための部位である。酸素イオン生成促進層は、酸素イオンの生成反応の触媒として機能し得る貴金属を含有する導電性酸化物よりなる。そのような貴金属としては、例えばＰｔ，Ａｕ，Ｐｄ，Ｒｕ，Ｉｒが挙げられる。酸素イオン生成促進層を構成する導電性酸化物中の貴金属の濃度は、例えば１０〜５０at％である。このような酸素イオン生成促進層の厚さは、例えば１〜５ｎｍである。
〔サンプル素子Ｓ１〕
図４（ａ）に示す積層構成を有するサンプル素子Ｓ１を、抵抗変化型素子として作製した。サンプル素子Ｓ１における電極１，２の対向面積は３１４００μｍ2である（後出のサンプル素子Ｓ２〜Ｓ１２における電極対の対向面積も３１４００μｍ2である）。また、なんらの電圧も印加する前の初期状態において、サンプル素子Ｓ１は低抵抗状態にあった。
このサンプル素子Ｓ１について、抵抗値の変化を調べた。具体的には、サンプル素子Ｓ１における電極１，２間の抵抗値を測定しつつ、当該サンプル素子Ｓ１に対し、第１条件での電圧印加およびその後の第２条件での電圧印加を、複数回繰り返した。第１条件では、電極１は負極であり、電極２は正極であり、当該電極対間の印加電圧は、パルス強度５Ｖでパルス幅１０ｎsecのパルス電圧である。第２条件では、電極１は正極であり、電極２は負極であり、当該電極対間の印加電圧は、パルス強度５Ｖでパルス幅１０ｎsecのパルス電圧である。
この抵抗値変化調査において順次測定されたサンプル素子Ｓ１の抵抗値から抽出した一部の抵抗値を、図４（ｂ）のグラフに示す。図４（ｂ）のグラフにおいて、横軸は、電圧印加の累積回数を常用対数スケールで表し、縦軸は、抵抗値（Ω）を常用対数スケールで表し、各プロット（●）は、測定された抵抗値を表す。後出のグラフにおいても同様である。
〔サンプル素子Ｓ２〕
図５（ａ）に示す積層構成を有するサンプル素子Ｓ２を、抵抗変化型素子として作製した。なんらの電圧も印加する前の初期状態において、サンプル素子Ｓ１は低抵抗状態にあった。このサンプル素子Ｓ２について、サンプル素子Ｓ１と同様の条件で、抵抗値の変化を調べた。この抵抗値変化調査において順次測定されたサンプル素子Ｓ２の抵抗値から抽出した一部の抵抗値を、図５（ｂ）のグラフに示す。
〔サンプル素子Ｓ３〕
図６（ａ）に示す積層構成を有するサンプル素子Ｓ３を、抵抗変化型素子として作製した。なんらの電圧も印加する前の初期状態において、サンプル素子Ｓ３は低抵抗状態にあった。このサンプル素子Ｓ３について、サンプル素子Ｓ１と同様の条件で、抵抗値の変化を調べた。この抵抗値変化調査において順次測定されたサンプル素子Ｓ３の抵抗値から抽出した一部の抵抗値を、図６（ｂ）のグラフに示す。
〔サンプル素子Ｓ４〕
図７（ａ）に示す積層構成を有するサンプル素子Ｓ４を作製した。このサンプル素子Ｓ４について、サンプル素子Ｓ１と同様の条件で、抵抗値の変化を調べた。この抵抗値変化調査において順次測定されたサンプル素子Ｓ４の抵抗値から抽出した一部の抵抗値を、図７（ｂ）のグラフに示す。
〔サンプル素子Ｓ５〕
図８（ａ）に示す積層構成を有するサンプル素子Ｓ５を作製した。このサンプル素子Ｓ５について、サンプル素子Ｓ１と同様の条件で、抵抗値の変化を調べた。この抵抗値変化調査において順次測定されたサンプル素子Ｓ５の抵抗値から抽出した一部の抵抗値を、図８（ｂ）のグラフに示す。
〔サンプル素子Ｓ６〕
図９（ａ）に示す積層構成を有するサンプル素子Ｓ６を、抵抗変化型素子として作製した。なんらの電圧も印加する前の初期状態において、サンプル素子Ｓ６は低抵抗状態にあった。このサンプル素子Ｓ６について、サンプル素子Ｓ１と同様の条件で、抵抗値の変化を調べた。この抵抗値変化調査において順次測定されたサンプル素子Ｓ６の抵抗値から抽出した一部の抵抗値を、図９（ｂ）のグラフに示す。
〔サンプル素子Ｓ７〕
図１０（ａ）に示す積層構成を有するサンプル素子Ｓ７を作製した。このサンプル素子Ｓ７について、サンプル素子Ｓ１と同様の条件で、抵抗値の変化を調べた。この抵抗値変化調査において順次測定されたサンプル素子Ｓ７の抵抗値から抽出した一部の抵抗値を、図１０（ｂ）のグラフに示す。
〔サンプル素子Ｓ８〕
図１１（ａ）に示す積層構成を有するサンプル素子Ｓ８を、抵抗変化型素子として作製した。なんらの電圧も印加する前の初期状態において、サンプル素子Ｓ８は低抵抗状態にあった。このサンプル素子Ｓ８について、各印加電圧のパルス強度５Ｖに代えて２０Ｖとした以外はサンプル素子Ｓ１と同様の条件で、抵抗値の変化を調べた。この抵抗値変化調査において順次測定されたサンプル素子Ｓ８の抵抗値から抽出した一部の抵抗値を、図１１（ｂ）のグラフに示す。
〔サンプル素子Ｓ９〕
図１２（ａ）に示す積層構成を有するサンプル素子Ｓ９を、抵抗変化型素子として作製した。なんらの電圧も印加する前の初期状態において、サンプル素子Ｓ９は低抵抗状態にあった。このサンプル素子Ｓ９について、サンプル素子Ｓ１と同様の条件で、抵抗値の変化を調べた。この抵抗値変化調査において順次測定されたサンプル素子Ｓ９の抵抗値から抽出した一部の抵抗値を、図１２（ｂ）のグラフに示す。
〔サンプル素子Ｓ１０〕
図１３（ａ）に示す積層構成を有するサンプル素子Ｓ１０を、抵抗変化型素子として作製した。なんらの電圧も印加する前の初期状態において、サンプル素子Ｓ１０は低抵抗状態にあった。このサンプル素子Ｓ１０について、各印加電圧のパルス強度５Ｖに代えて１５Ｖとした以外はサンプル素子Ｓ１と同様の条件で、抵抗値の変化を調べた。この抵抗値変化調査において順次測定されたサンプル素子Ｓ１０の抵抗値から抽出した一部の抵抗値を、図１３（ｂ）のグラフに示す。
〔サンプル素子Ｓ１１〕
図１４（ａ）に示す積層構成を有するサンプル素子Ｓ１１を作製した。このサンプル素子Ｓ１１について、サンプル素子Ｓ１と同様の条件で、抵抗値の変化を調べた。この抵抗値変化調査において順次測定されたサンプル素子Ｓ１１の抵抗値から抽出した一部の抵抗値を、図１４（ｂ）のグラフに示す。
〔サンプル素子Ｓ１２〕
図１５（ａ）に示す積層構成を有するサンプル素子Ｓ１２を作製した。このサンプル素子Ｓ１２について、サンプル素子Ｓ１と同様の条件で、抵抗値の変化を調べた。この抵抗値変化調査において順次測定されたサンプル素子Ｓ１２の抵抗値から抽出した一部の抵抗値を、図１５（ｂ）のグラフに示す。
〔評価〕
図９および図１０を併せて参照すると理解しやすいように、サンプル素子Ｓ６，Ｓ７は、電極２を除き同じ構成を有する。また、サンプル素子Ｓ６は抵抗状態の切り替わりを示し得るのに対し、サンプル素子Ｓ７は抵抗状態の切り替わりを示さなかった。これらは、酸素受容層４と接合する電極２の構成材料の種類が抵抗スイッチングの可否を決する場合があることを示唆する。
図４および図９を併せて参照すると理解しやすいように、サンプル素子Ｓ１は、酸素受容層４を追加的に有する以外は、サンプル素子Ｓ６と同じ構成を有する。酸素受容層４を有するサンプル素子Ｓ１では、酸素受容層４を有しないサンプル素子Ｓ６よりも、高抵抗状態と低抵抗状態の間の低抵値の差が大きく、且つ、多くの抵抗スイッチングが可能である。
図５および図１０を併せて参照すると理解しやすいように、サンプル素子Ｓ２は、酸素受容層４を追加的に有する以外は、サンプル素子Ｓ７と同じ構成を有する。また、酸素受容層４を有するサンプル素子Ｓ２は抵抗状態の切り替わりを示したのに対し、酸素受容層４を有しないサンプル素子Ｓ７は抵抗状態の切り替わりを示さなかった。これらは、酸素供給層３と電極２の間に酸素受容層４が介在することにより抵抗スイッチングが可能になることを示唆する。
図４および図６を併せて参照すると理解しやすいように、サンプル素子Ｓ１は、酸素受容層４が結晶質でなく非晶質である以外は、サンプル素子Ｓ３と同じ構成を有する。非晶質な酸素受容層４を有するサンプル素子Ｓ１では、結晶質な酸素受容層４を有するサンプル素子Ｓ３よりも、高抵抗状態と低抵抗状態の間の低抵値の差が大きく、且つ、その差が一定である。
図４および図７を併せて参照すると理解しやすいように、サンプル素子Ｓ４は、非晶質であり且つ酸素欠損状態にないＴｉＯ2層を偽酸素受容層として酸素供給層３と電極２の間に有する以外は、サンプル素子Ｓ１と同様の構成を有する。サンプル素子Ｓ１の酸素受容層４の基本材料と、サンプル素子Ｓ４の偽酸素受容層の基本材料は、ＴｉＯ2であり、同じである。また、サンプル素子Ｓ１は抵抗状態の切り替わりを示したのに対し、サンプル素子Ｓ４は抵抗状態の切り替わりを示さなかった。これらは、酸素供給層３と電極２の間に介在する層が酸素欠損型酸化物であることによって抵抗スイッチングが可能になる場合があることを示唆する。
図４および図８を併せて参照すると理解しやすいように、サンプル素子Ｓ５は、非晶質であり且つ酸素欠損状態にあるＺｎＯ層を偽酸素受容層として酸素供給層３と電極２の間に有する以外は、サンプル素子Ｓ１と同様の構成を有する。サンプル素子Ｓ１は、非晶質であり且つ酸素欠損状態にあるＴｉＯ2層を酸素受容層４として有する。また、サンプル素子Ｓ１は抵抗状態の切り替わりを示したのに対し、サンプル素子Ｓ５は抵抗状態の切り替わりを示さなかった。これらは、酸素供給層３と電極２の間に介在する層の基本材料の種類が抵抗スイッチングの可否を決する場合があることを示唆するものである。
図４および図１１を併せて参照すると理解しやすいように、サンプル素子Ｓ１は、酸素供給層３が非晶質でなく結晶質である以外は、サンプル素子Ｓ８と同じ構成を有する。また、サンプル素子Ｓ１に対する印加電圧のパルス強度は上述のように５Ｖであるのに対し、サンプル素子Ｓ８に対する印加電圧のパルス強度は上述のように２０Ｖであるところ、サンプル素子Ｓ１，Ｓ８は、図４および図１１に示すように略同じ抵抗スイッチングを示した。このように、結晶質な酸素供給層３を有するサンプル素子Ｓ１では、非晶質な酸素供給層３を有するサンプル素子Ｓ８よりも、小さな印加電圧で動作可能であった。
図１２および図１３を併せて参照すると理解しやすいように、サンプル素子Ｓ９は、酸素供給層３が非晶質でなく結晶質である以外は、サンプル素子Ｓ１０と同じ構成を有する。また、サンプル素子Ｓ９に対する印加電圧のパルス強度は上述のように５Ｖであるのに対し、サンプル素子Ｓ１０に対する印加電圧のパルス強度は上述のように１５Ｖであるところ、サンプル素子Ｓ９，Ｓ１０は、図１２および図１３に示すように略同じ抵抗スイッチングを示した。このように、結晶質な酸素供給層３を有するサンプル素子Ｓ９では、非晶質な酸素供給層３を有するサンプル素子Ｓ１０よりも、小さな印加電圧で動作可能であった。
図１２および図１４を併せて参照すると理解しやすいように、サンプル素子Ｓ１１は、結晶質なＺｒＯ2層を偽酸素供給層として電極１と酸素受容層４の間に有する以外は、サンプル素子Ｓ９と同様の構成を有する。サンプル素子Ｓ９は、結晶質であり且つ酸素欠損状態にあるＺｒＯ2層を酸素供給層３として有する。また、サンプル素子Ｓ９は抵抗状態の切り替わりを示したのに対し、サンプル素子Ｓ１１は抵抗状態の切り替わりを示さなかった。これらは、電極１と酸素受容層４の間に介在する層の基本材料の種類が同じであっても酸素欠損の有無が抵抗スイッチングの可否を決する場合があることを示唆する。
図１２および図１５を併せて参照すると理解しやすいように、サンプル素子Ｓ１２は、結晶質であり且つ酸素欠損状態にあるＡｌ2Ｏ3層を偽酸素供給層として電極１と酸素受容層４の間に有する以外は、サンプル素子Ｓ９と同様の構成を有する。サンプル素子Ｓ９は、結晶質であり且つ酸素欠損状態にあるＺｒＯ2層を酸素供給層３として有する。また、サンプル素子Ｓ９は抵抗状態の切り替わりを示したのに対し、サンプル素子Ｓ１２は抵抗状態の切り替わりを示さなかった。これらは、電極１と酸素受容層４の間に介在する層の基本材料の種類が抵抗スイッチングの可否を決する場合があることを示唆するものである。
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
（付記１）第１電極と、
第２電極と、
前記第１電極および前記第２電極の間に位置する第１酸化物層と、
前記第１酸化物層に接して当該第１酸化物層および前記第２電極の間に位置する第２酸化物層と、を含む積層構造を有し、
前記第１酸化物層は、前記第２酸化物層に酸素イオンを供与することによって低抵抗状態から高抵抗状態に変化可能であり、且つ、前記第２酸化物層から酸素イオンを受容することによって高抵抗状態から低抵抗状態に変化可能であり、
前記第２酸化物層は、前記第１酸化物層から酸素イオンを受容することによって低抵抗状態から高抵抗状態に変化可能であり、且つ、前記第１酸化物層に酸素イオンを供与することによって高抵抗状態から低抵抗状態に変化可能である、抵抗変化型素子。
（付記２）前記第１酸化物層から前記第２酸化物層への酸素イオン供与により、正電荷を伴う酸素空孔が前記第１酸化物層内にて発生または増大し、且つ、前記第２酸化物層は酸化される、付記１に記載の抵抗変化型素子。
（付記３）前記第２酸化物層から前記第１酸化物層への酸素イオン供与により、前記第２酸化物層は還元され、且つ、前記第１酸化物層内の前記酸素空孔は減少または消滅する、付記２に記載の抵抗変化型素子。
（付記４）前記第１酸化物層および／または前記第２酸化物層は導電性酸化物よりなる、付記１から３のいずれか一つに記載の抵抗変化型素子。
（付記５）前記第１酸化物層にはアルカリ土類元素が添加されている、付記１から４のいずれか一つに記載の抵抗変化型素子。
（付記６）前記第１酸化物層および／または前記第２酸化物層は酸素欠損状態にある、付記１から５のいずれか一つに記載の抵抗変化型素子。
（付記７）前記第１酸化物層は、蛍石構造型酸化物またはペロブスカイト構造型酸化物よりなる、付記１から６のいずれか一つに記載の抵抗変化型素子。
（付記８）前記第１酸化物層は、ＹやＣａ、Ｍｇが添加されたＺｒＯ2、ＺｒＯ2、ＣｅＯ2、ＰｒＭｎＯ3、またはＳｒＴｉＯ3を含む、付記１から７のいずれか一つに記載の抵抗変化型素子。
（付記９）前記第１酸化物層は結晶質材料よりなる、付記１から８のいずれか一つに記載の抵抗変化型素子。
（付記１０）前記第２酸化物層は遷移金属酸化物よりなる、付記１から９のいずれか一つに記載の抵抗変化型素子。
（付記１１）前記第２酸化物層は非晶質材料よりなる、付記１から１０のいずれか一つに記載の抵抗変化型素子。
（付記１２）前記第２電極は遷移金属を含む、付記１から１１のいずれか一つに記載の抵抗変化型素子。
（付記１３）前記第１酸化物層に接して当該第１酸化物層および前記第１電極の間に位置する酸素イオン生成促進層を更に有する、付記１から１２のいずれか一つに記載の抵抗変化型素子。
（付記１４）前記第２酸化物層に接して当該第２酸化物層および前記第２電極の間に位置する酸素イオン生成促進層を更に有する、付記１から１３のいずれか一つに記載の抵抗変化型素子。
（付記１５）前記酸素イオン生成促進層は、貴金属を含有する導電性酸化物よりなる、付記１３または１４に記載の抵抗変化型素子。
本発明に係る抵抗変化型素子の断面図である。 本発明に係る動作原理を表す。 本発明に係る抵抗変化型素子における電流−電圧特性の一例を示すグラフである。 （ａ）はサンプル素子Ｓ１の積層構成を表し、（ｂ）はサンプル素子Ｓ１についての抵抗値測定の結果を表すグラフである。 （ａ）はサンプル素子Ｓ２の積層構成を表し、（ｂ）はサンプル素子Ｓ２についての抵抗値測定の結果を表すグラフである。 （ａ）はサンプル素子Ｓ３の積層構成を表し、（ｂ）はサンプル素子Ｓ３についての抵抗値測定の結果を表すグラフである。 （ａ）はサンプル素子Ｓ４の積層構成を表し、（ｂ）はサンプル素子Ｓ４についての抵抗値測定の結果を表すグラフである。 （ａ）はサンプル素子Ｓ５の積層構成を表し、（ｂ）はサンプル素子Ｓ５についての抵抗値測定の結果を表すグラフである。 （ａ）はサンプル素子Ｓ６の積層構成を表し、（ｂ）はサンプル素子Ｓ６についての抵抗値測定の結果を表すグラフである。 （ａ）はサンプル素子Ｓ７の積層構成を表し、（ｂ）はサンプル素子Ｓ７についての抵抗値測定の結果を表すグラフである。 （ａ）はサンプル素子Ｓ８の積層構成を表し、（ｂ）はサンプル素子Ｓ８についての抵抗値測定の結果を表すグラフである。 （ａ）はサンプル素子Ｓ９の積層構成を表し、（ｂ）はサンプル素子Ｓ９についての抵抗値測定の結果を表すグラフである。 （ａ）はサンプル素子Ｓ１０の積層構成を表し、（ｂ）はサンプル素子Ｓ１０についての抵抗値測定の結果を表すグラフである。 （ａ）はサンプル素子Ｓ１１の積層構成を表し、（ｂ）はサンプル素子Ｓ１１についての抵抗値測定の結果を表すグラフである。 （ａ）はサンプル素子Ｓ１２の積層構成を表し、（ｂ）はサンプル素子Ｓ１２についての抵抗値測定の結果を表すグラフである。
符号の説明
Ｘ 抵抗変化型素子
Ｓ 基板
１，２ 電極
３ 酸素供給層
４ 酸素受容層
５ 酸素イオン
５’ 正電荷欠陥
６ 酸素空孔

Claims (10)

  1. 第１電極と、
    第２電極と、
    前記第１電極および前記第２電極の間に位置する第１酸化物層と、
    前記第１酸化物層に接して当該第１酸化物層および前記第２電極の間に位置する第２酸化物層と、を含む積層構造を有し、
    前記第１酸化物層は、前記第２酸化物層に酸素イオンを供与することによって低抵抗状態から高抵抗状態に変化可能であり、且つ、前記第２酸化物層から酸素イオンを受容することによって高抵抗状態から低抵抗状態に変化可能であり、
    前記第２酸化物層は、前記第１酸化物層から酸素イオンを受容することによって低抵抗状態から高抵抗状態に変化可能であり、且つ、前記第１酸化物層に酸素イオンを供与することによって高抵抗状態から低抵抗状態に変化可能である、抵抗変化型素子。
  2. 前記第１酸化物層から前記第２酸化物層への酸素イオン供与により、正電荷を伴う酸素空孔が前記第１酸化物層内にて発生または増大し、且つ、前記第２酸化物層は酸化される、請求項１に記載の抵抗変化型素子。
  3. 前記第２酸化物層から前記第１酸化物層への酸素イオン供与により、前記第２酸化物層は還元され、且つ、前記第１酸化物層内の前記酸素空孔は減少または消滅する、請求項２に記載の抵抗変化型素子。
  4. 前記第１酸化物層および／または前記第２酸化物層は導電性酸化物よりなる、請求項１から３のいずれか一つに記載の抵抗変化型素子。
  5. 前記第１酸化物層および／または前記第２酸化物層は酸素欠損状態にある、請求項１から４のいずれか一つに記載の抵抗変化型素子。
  6. 前記第１酸化物層は結晶質材料よりなる、請求項１から５のいずれか一つに記載の抵抗変化型素子。
  7. 前記第２酸化物層は遷移金属酸化物よりなる、請求項１から６のいずれか一つに記載の抵抗変化型素子。
  8. 前記第２酸化物層は非晶質材料よりなる、請求項１から７のいずれか一つに記載の抵抗変化型素子。
  9. 前記第２電極は遷移金属を含む、請求項１から８のいずれか一つに記載の抵抗変化型素子。
  10. 前記第１酸化物層に接して当該第１酸化物層および前記第１電極の間に位置する酸素イオン生成促進層を更に有する、請求項１から９のいずれか一つに記載の抵抗変化型素子。
JP2006280855A 2006-10-16 2006-10-16 抵抗変化型素子 Expired - Fee Related JP5010891B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006280855A JP5010891B2 (ja) 2006-10-16 2006-10-16 抵抗変化型素子
PCT/JP2007/070117 WO2008047770A1 (fr) 2006-10-16 2007-10-16 Élément variable en résistance
US12/423,429 US8188466B2 (en) 2006-10-16 2009-04-14 Resistance variable element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006280855A JP5010891B2 (ja) 2006-10-16 2006-10-16 抵抗変化型素子

Publications (2)

Publication Number Publication Date
JP2008098537A true JP2008098537A (ja) 2008-04-24
JP5010891B2 JP5010891B2 (ja) 2012-08-29

Family

ID=39313998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006280855A Expired - Fee Related JP5010891B2 (ja) 2006-10-16 2006-10-16 抵抗変化型素子

Country Status (3)

Country Link
US (1) US8188466B2 (ja)
JP (1) JP5010891B2 (ja)
WO (1) WO2008047770A1 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124167A (ja) * 2007-06-05 2009-06-04 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009260167A (ja) * 2008-04-21 2009-11-05 Fujitsu Ltd スイッチング素子
JP2010028001A (ja) * 2008-07-24 2010-02-04 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
JP2010040957A (ja) * 2008-08-08 2010-02-18 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
JP2010114231A (ja) * 2008-11-06 2010-05-20 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
JP2010135541A (ja) * 2008-12-04 2010-06-17 Sharp Corp 可変抵抗素子並びにその製造方法
WO2010090002A1 (ja) * 2009-02-04 2010-08-12 パナソニック株式会社 不揮発性記憶素子
US20100258778A1 (en) * 2009-04-13 2010-10-14 Min-Gyu Sung Resistive memory device and method for manufacturing the same
JP2011091329A (ja) * 2009-10-26 2011-05-06 Nec Corp 抵抗変化型メモリ素子、及び、抵抗変化型不揮発性メモリ、並びに、抵抗変化型メモリ素子制御方法
JP2011523772A (ja) * 2008-05-01 2011-08-18 インターモレキュラー，インク． 半導体デバイスの形成電圧の低下
JP2011222952A (ja) * 2010-03-24 2011-11-04 Toshiba Corp 抵抗変化メモリ
US8278640B2 (en) 2009-12-23 2012-10-02 Samsung Electronics Co., Ltd. Resistive random access memory devices and resistive random access memory arrays having the same
JP2012525016A (ja) * 2009-08-14 2012-10-18 ４ディー−エス ピーティワイ リミテッド ヘテロ接合酸化物の不揮発性メモリデバイス
US8456900B2 (en) 2009-12-24 2013-06-04 Samsung Electronics Co., Ltd. Memory devices and methods of operating the same
JP2013207130A (ja) * 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法
KR101522439B1 (ko) * 2008-05-01 2015-05-21 인터몰레큘러 인코퍼레이티드 비휘발성 저항 변화 메모리
US9184381B2 (en) 2010-10-08 2015-11-10 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile storage element and method for manufacturing same
WO2016043437A1 (ko) * 2014-09-18 2016-03-24 한국외국어대학교 연구산학협력단 브라운밀레라이트 구조의 물질을 이용한 저항 스위칭 기억 소자

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038365A1 (en) * 2006-09-28 2008-04-03 Fujitsu Limited Variable-resistance element
JP5263160B2 (ja) * 2007-08-22 2013-08-14 富士通株式会社 抵抗変化型素子
CN102227809A (zh) * 2008-12-04 2011-10-26 松下电器产业株式会社 非易失性存储元件
US8471235B2 (en) 2008-12-05 2013-06-25 Panasonic Corporation Nonvolatile memory element having a resistance variable layer and manufacturing method thereof
WO2010077371A1 (en) * 2009-01-05 2010-07-08 Hewlett-Packard Development Company, L.P. Memristive device based on current modulation by trapped charges
US8227783B2 (en) 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US8289749B2 (en) * 2009-10-08 2012-10-16 Sandisk 3D Llc Soft forming reversible resistivity-switching element for bipolar switching
WO2011043448A1 (ja) * 2009-10-09 2011-04-14 日本電気株式会社 半導体装置及びその製造方法
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
CN102428560B (zh) * 2010-03-19 2014-07-02 松下电器产业株式会社 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
JP5320601B2 (ja) * 2010-04-23 2013-10-23 シャープ株式会社 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
KR20120010050A (ko) * 2010-07-23 2012-02-02 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
EP2612357A4 (en) * 2010-08-30 2015-03-04 Hewlett Packard Development Co MULTILAYER MEMORY MATRIX
KR101744758B1 (ko) * 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US9172034B2 (en) 2010-09-20 2015-10-27 Technion Research & Development Foundation Memory diodes
US8847196B2 (en) 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
US8581224B2 (en) 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
KR20130125613A (ko) * 2012-05-09 2013-11-19 삼성전자주식회사 주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 ｒｆ 회로
JP2014103326A (ja) * 2012-11-21 2014-06-05 Panasonic Corp 不揮発性記憶素子およびその製造方法
JP5650855B2 (ja) 2013-02-08 2015-01-07 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置
US9000407B2 (en) * 2013-05-28 2015-04-07 Intermolecular, Inc. ReRAM materials stack for low-operating-power and high-density applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317976A (ja) * 2004-04-28 2005-11-10 Samsung Electronics Co Ltd 段階的な抵抗値を有する多層構造を利用したメモリ素子
JP2005328044A (ja) * 2004-04-30 2005-11-24 Sharp Corp Ｐｃｍｏ薄膜の形成方法及びｐｃｍｏ薄膜
JP2007088349A (ja) * 2005-09-26 2007-04-05 Fujitsu Ltd 不揮発性半導体記憶装置及びその書き込み方法
JP2007235139A (ja) * 2006-02-27 2007-09-13 Samsung Electronics Co Ltd 二つの酸化層を利用した不揮発性メモリ素子

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE28792E (en) 1966-03-15 1976-04-27 Westinghouse Electric Corporation Electrochemical method for separating O2 from a gas; generating electricity; measuring O2 partial pressure; and fuel cell
US4490843A (en) 1982-06-14 1984-12-25 Bose Corporation Dynamic equalizing
EP0216977B1 (en) 1985-10-01 1990-06-13 Honda Motor Company Ltd. Method and device for determining oxygen in gases
KR960024356A (ko) 1994-12-26 1996-07-20 이형도 광역공연비 센서 및 이의 구동방법
DE19500235A1 (de) 1995-01-05 1996-07-11 Roth Technik Gmbh Abdeckschicht für elektrische Leiter oder Halbleiter
US6900498B2 (en) * 2001-05-08 2005-05-31 Advanced Technology Materials, Inc. Barrier structures for integration of high K oxides with Cu and Al electrodes
CN100334735C (zh) 2002-04-30 2007-08-29 独立行政法人科学技术振兴机构 固体电解质开关元件及使用其的fpga、存储元件及其制造方法
JP2004273615A (ja) 2003-03-06 2004-09-30 Matsushita Electric Ind Co Ltd 抵抗変化型メモリ
JP2004281913A (ja) 2003-03-18 2004-10-07 Sharp Corp 抵抗変化機能体およびその製造方法
JP2005123361A (ja) 2003-10-16 2005-05-12 Sony Corp 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法
JP2005203463A (ja) 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
JP2005289522A (ja) * 2004-03-31 2005-10-20 Dainippon Screen Mfg Co Ltd 合紙排出装置
JP4095582B2 (ja) * 2004-06-10 2008-06-04 株式会社東芝 半導体装置及びその製造方法
JP4848633B2 (ja) 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
US7569459B2 (en) * 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
US20080011996A1 (en) * 2006-07-11 2008-01-17 Johannes Georg Bednorz Multi-layer device with switchable resistance
US20090012823A1 (en) 2007-06-01 2009-01-08 Unisys Corporation Configuring Office-Specific Security Parameters Using Office Profiles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317976A (ja) * 2004-04-28 2005-11-10 Samsung Electronics Co Ltd 段階的な抵抗値を有する多層構造を利用したメモリ素子
JP2005328044A (ja) * 2004-04-30 2005-11-24 Sharp Corp Ｐｃｍｏ薄膜の形成方法及びｐｃｍｏ薄膜
JP2007088349A (ja) * 2005-09-26 2007-04-05 Fujitsu Ltd 不揮発性半導体記憶装置及びその書き込み方法
JP2007235139A (ja) * 2006-02-27 2007-09-13 Samsung Electronics Co Ltd 二つの酸化層を利用した不揮発性メモリ素子

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124167A (ja) * 2007-06-05 2009-06-04 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009260167A (ja) * 2008-04-21 2009-11-05 Fujitsu Ltd スイッチング素子
JP2011523772A (ja) * 2008-05-01 2011-08-18 インターモレキュラー，インク． 半導体デバイスの形成電圧の低下
KR101612142B1 (ko) 2008-05-01 2016-04-12 인터몰레큘러 인코퍼레이티드 반도체 장치들에서 형성 전압의 감소
KR101522439B1 (ko) * 2008-05-01 2015-05-21 인터몰레큘러 인코퍼레이티드 비휘발성 저항 변화 메모리
JP2010028001A (ja) * 2008-07-24 2010-02-04 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
JP2010040957A (ja) * 2008-08-08 2010-02-18 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
JP2010114231A (ja) * 2008-11-06 2010-05-20 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
JP2010135541A (ja) * 2008-12-04 2010-06-17 Sharp Corp 可変抵抗素子並びにその製造方法
JPWO2010090002A1 (ja) * 2009-02-04 2012-08-09 パナソニック株式会社 不揮発性記憶素子
CN101960595B (zh) * 2009-02-04 2012-11-14 松下电器产业株式会社 非易失性存储元件
WO2010090002A1 (ja) * 2009-02-04 2010-08-12 パナソニック株式会社 不揮発性記憶素子
JP4592828B2 (ja) * 2009-02-04 2010-12-08 パナソニック株式会社 不揮発性記憶素子
US8405076B2 (en) 2009-02-04 2013-03-26 Panasonic Corporation Nonvolatile memory element
US20100258778A1 (en) * 2009-04-13 2010-10-14 Min-Gyu Sung Resistive memory device and method for manufacturing the same
US9293201B2 (en) 2009-08-14 2016-03-22 4D-S Pty, Ltd Heterojunction oxide non-volatile memory devices
JP2012525016A (ja) * 2009-08-14 2012-10-18 ４ディー−エス ピーティワイ リミテッド ヘテロ接合酸化物の不揮発性メモリデバイス
US9520559B2 (en) 2009-08-14 2016-12-13 4D-S Pty, Ltd Heterojunction oxide non-volatile memory device
US10003020B2 (en) 2009-08-14 2018-06-19 4D-S Pty, Ltd Heterojunction oxide non-volatile memory device
JP2011091329A (ja) * 2009-10-26 2011-05-06 Nec Corp 抵抗変化型メモリ素子、及び、抵抗変化型不揮発性メモリ、並びに、抵抗変化型メモリ素子制御方法
US8278640B2 (en) 2009-12-23 2012-10-02 Samsung Electronics Co., Ltd. Resistive random access memory devices and resistive random access memory arrays having the same
US8456900B2 (en) 2009-12-24 2013-06-04 Samsung Electronics Co., Ltd. Memory devices and methods of operating the same
US8927955B2 (en) 2010-03-24 2015-01-06 Kabushiki Kaisha Toshiba Resistance change memory
JP2011222952A (ja) * 2010-03-24 2011-11-04 Toshiba Corp 抵抗変化メモリ
US9184381B2 (en) 2010-10-08 2015-11-10 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile storage element and method for manufacturing same
JP2013207130A (ja) * 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法
WO2016043437A1 (ko) * 2014-09-18 2016-03-24 한국외국어대학교 연구산학협력단 브라운밀레라이트 구조의 물질을 이용한 저항 스위칭 기억 소자

Also Published As

Publication number Publication date
US20090218565A1 (en) 2009-09-03
US8188466B2 (en) 2012-05-29
JP5010891B2 (ja) 2012-08-29
WO2008047770A1 (fr) 2008-04-24

Similar Documents

Publication Publication Date Title
JP5010891B2 (ja) 抵抗変化型素子
JP5007724B2 (ja) 抵抗変化型素子
JP2008177469A (ja) 抵抗変化型素子および抵抗変化型素子製造方法
JP2009218260A (ja) 抵抗変化型素子
JP5230955B2 (ja) 抵抗性メモリ素子
JP4938493B2 (ja) 二つの酸化層を利用した不揮発性メモリ素子
JP4854233B2 (ja) スイッチング素子
JP5170107B2 (ja) 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
TWI584470B (zh) 可變電阻元件及其製造方法
JP2010016381A (ja) 酸化物膜と固体電解質膜を備える抵抗変化メモリ素子およびこれの動作方法
US20120292587A1 (en) Nonvolatile memory device
JP2008010836A (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
EP3602561B1 (en) A switching resistor and method of making such a device
US20130010530A1 (en) Method for driving non-volatile memory element, and non-volatile memory device
KR20120010050A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
Liu et al. Improved resistive switching of textured ZnO thin films grown on Ru electrodes
TW201310659A (zh) 電阻變化元件及其製造方法
Cortese et al. On the origin of resistive switching volatility in Ni/TiO2/Ni stacks
Alsaiari et al. Growth of amorphous, anatase and rutile phase TiO2 thin films on Pt/TiO2/SiO2/Si (SSTOP) substrate for resistive random access memory (ReRAM) device application
JP2008205007A (ja) 抵抗変化型素子および抵抗変化型素子抵抗スイッチング方法
JP5375035B2 (ja) 抵抗変化型素子および抵抗変化型素子製造方法
JP5251349B2 (ja) 抵抗変化型素子および抵抗変化型素子製造方法
JP5263160B2 (ja) 抵抗変化型素子
WO2022260595A2 (en) Non-volatile memory and methods of fabricating the same
JP5476686B2 (ja) 抵抗変化型素子および抵抗変化型素子製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090730

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120127

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5010891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees