JP2010028001A - 抵抗変化型素子および抵抗変化型素子製造方法 - Google Patents

抵抗変化型素子および抵抗変化型素子製造方法 Download PDF

Info

Publication number
JP2010028001A
JP2010028001A JP2008190535A JP2008190535A JP2010028001A JP 2010028001 A JP2010028001 A JP 2010028001A JP 2008190535 A JP2008190535 A JP 2008190535A JP 2008190535 A JP2008190535 A JP 2008190535A JP 2010028001 A JP2010028001 A JP 2010028001A
Authority
JP
Japan
Prior art keywords
electrode
oxide layer
resistance
oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008190535A
Other languages
English (en)
Other versions
JP5476686B2 (ja
Inventor
Hiroyasu Kawano
浩康 川野
Keiji Shono
敬二 庄野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008190535A priority Critical patent/JP5476686B2/ja
Publication of JP2010028001A publication Critical patent/JP2010028001A/ja
Application granted granted Critical
Publication of JP5476686B2 publication Critical patent/JP5476686B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】高速動作の実現、低電圧駆動、および繰返し性の向上に適した抵抗変化型素子およびその製造方法を提供する。
【解決手段】抵抗変化型素子Xは、非酸化性金属からなる電極1と、酸化性金属からなる電極2と、電極1,2間に位置し且つ電極2と接する酸素欠損型の酸化物層3と、電極1および酸化物層3の間に介在し且つP型半導性を有する酸化物層4とを含む。製造方法は、例えば、基材上に第1電極膜1を形成する工程と、第1電極膜1上に、P型半導性を有する第2酸化物膜4を形成する工程と、第2酸化物膜上4に、酸素欠損型の第1酸化物膜3を形成する工程と、第1酸化物膜上に第2電極膜2を形成する工程とを含む。
【選択図】図1

Description

本発明は、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を切り替わることが可能な抵抗変化型素子、および、抵抗変化型素子の製造方法に関する。
不揮発性メモリの技術分野においては、ReRAM(resistive RAM)が注目を集めている。ReRAMは、抵抗変化型素子であり、一般に、一対の電極と、当該電極対間に印加される電圧に応じて高抵抗状態および低抵抗状態の間を選択的に切り替わることが可能な記録膜とを有する。ReRAMでは、記録膜の抵抗状態の選択的な切り替わりを利用して、情報の記録ないし書き換えが実行され得る。このようなReRAMないし抵抗変化型素子に関しては、例えば下記の特許文献1〜4に記載されている。
特開2004−273615号公報 特開2004−281913号公報 特開2005−123361号公報 特開2005−203463号公報
ReRAMは、電気的特性の観点からバイポーラ型とユニポーラ型に大別される。バイポーラ型のReRAMでは、記録膜を高抵抗状態から低抵抗状態へ変化させるための、電極対間の電圧印加方向と、記録膜を低抵抗状態から高抵抗状態へ変化させるための、電極対間の電圧印加方向とが異なる。すなわち、バイポーラ型のReRAMでは、2種類の抵抗状態変化ないし切り替わりにおいて、異なる極性の電圧が利用される。一方、ユニポーラ型のReRAMでは、記録膜を高抵抗状態から低抵抗状態へ変化させるための、電極対間の電圧印加方向と、記録膜を低抵抗状態から高抵抗状態へ変化させるための、電極対間の電圧印加方向とは同じである。すなわち、ユニポーラ型のReRAMでは、二種類の抵抗状態変化において、同じ極性の電圧が利用される。
バイポーラ型のReRAMは、一般に、ユニポーラ型ReRAMよりも高速に動作することができる。バイポーラ型ReRAMとしては、例えば、PrCaMnO3よりなる記録膜を具備する所定のReRAMや、Crが添加されたSrZrO3よりなる記録膜を具備する所定のReRAMが報告されている。
図7は、そのようなバイポーラ型ReRAMの一例である抵抗変化型素子Yの断面図である。抵抗変化型素子Yは、基板70と、一対の電極71,72と、記録膜たる酸化物層73とからなる積層構造を有する。酸化物層73は、電界の作用により酸素イオンの移動を生じ得る酸化物材料(例えばPrCaMnO3)よりなる。電極72は、酸化物層73内で生じた酸素イオンを受容して部分的に酸化されやすい酸化性の金属よりなる。また、酸化物層73上に積層形成される酸化性の電極72は、その酸化物層73側に界面酸化層72aを含む。界面酸化層72aは、酸化物層73の構成酸素によって電極72の母材が酸化されて生じる部位であり、10nm程度の厚さを有する。本素子の作製においては、電極71、酸化物層73、および電極72の各々に対応する所定材料を基板70上に順次成膜した後、各材料膜に対してパターニングを施す。
図8の(a)および(b)に示すように、抵抗変化型素子Yの電極71,72を各々負極および正極として当該電極間に所定電圧を所定時間にわたり印加すると、酸化物層73と電極72との主に界面近傍では、電界作用により、酸素イオン74の発生および移動等が生ずる。具体的には、図8(a)に示すように酸化物層73にて酸素イオン74が発生し、図8(b)に示すように、当該酸素イオン74が酸化物層73から電極72の界面酸化層72aを越えて電極72内部へと移動して当該電極72を部分的に酸化する(酸化物層73に生じた酸素イオン74は電極72と酸化物層73との界面を越えて電極72へと移動しやすい)。電極72内に更なる酸化領域が形成されることにより、当該電極72の正味の抵抗値は上昇し、電極72は高抵抗状態に至る。これとともに、一定量の構成酸素を酸素イオン74として電極72へと放出する酸化物層73には、正電荷を伴う酸素空孔75が発生および蓄積して所定の内部電場が形成される。当該内部電場は、酸化物層73への又は酸化物層73内でのキャリア(正孔)移動の障害となる。そのため、当該内部電場の形成により、酸化物層73の抵抗値は上昇し、酸化物層73は高抵抗状態に至る。このようにして、抵抗変化型素子Yは高抵抗化される。
図8の(c)および(d)に示すように、高抵抗状態にある抵抗変化型素子Yの電極71,72を各々正極および負極として当該電極間に所定電圧を所定時間にわたり印加すると、酸化物層73と電極72との主に界面近傍では、電界作用により、酸素イオン74の発生および移動等が生ずる。具体的には、図8(c)に示すように電極72内にて酸素イオン74が発生し、図8(d)に示すように、当該酸素イオン74が電極72の界面酸化層72aを越えて酸化物層73へと移動し、そして、当該酸素イオン74が酸化物層73内の正電荷欠陥(酸素空孔75)を電気的に中和して内部電場を減弱(理想的には消滅)させる。これにより、酸化物層73の抵抗値は低下し、酸化物層73は低抵抗状態に至る。これとともに、酸素イオン74を放出して酸化領域が減縮する電極72の正味の抵抗値は低下し、電極72も低抵抗状態に至る。このようにして、抵抗変化型素子Yは低抵抗化される。
低抵抗状態にある抵抗変化型素子Yは、上述の高抵抗化過程を経ることにより、再び高抵抗状態に切り替えられ得る。このように、抵抗変化型素子Yは、高抵抗状態と低抵抗状態との間をバイポーラ型の動作で抵抗スイッチング可能である。当該抵抗スイッチングを利用して、抵抗変化型素子Yにて情報の記録ないし書き換えが実行される。
しかしながら、従来の抵抗変化型素子Yにおいては、抵抗の切り替わり(抵抗スイッチング)について、より高速な動作を実現しにくい。抵抗変化型素子Yにて抵抗スイッチングが生じるには、上述のように、高抵抗化の際〔図8(a)〜(b)〕にも低抵抗化の際〔図8(c)〜(d)〕にも、酸素イオン74が酸化物層73外の電極72の界面酸化層72aを越えて移動する必要があり、その酸素イオン移動距離は比較的長く(例えば10nm以上)、従って、酸化物層73外の界面酸化層72aを酸素イオン74が越えて移動するのに足りる充分な長時間にわたって電極71,72間に電圧を印加しなければならないからである。
加えて、抵抗変化型素子Yにおいては、抵抗スイッチングについて充分な繰返し性を達成することができない場合がある。具体的には、抵抗変化型素子Yにて抵抗スイッチングを多数回繰り返すと、高抵抗状態における素子の抵抗値と低抵抗状態における素子の抵抗値との差が過度に小さくなってしまい、抵抗変化型素子として適切に機能し得なくなる場合があるのである。抵抗変化型素子Yの高抵抗化の際には、酸化物層73から供与された酸素イオン74によって電極72が酸化され、当該酸素イオン74と電極72の構成母材との間は比較的強固に化学結合(共有結合性ないしイオン結合性)することとなる。そのため、高抵抗化の際に酸化物層73から電極72へと移動した酸素イオン74の一部が、低抵抗化の際に電極72から酸化物層73へと戻らずに電極72内に残留する場合が多い。電極72内に酸素イオン74が残留するのに相応して、酸化物層73内に正電荷欠陥が残留することとなる。このような抵抗変化型素子Yにおいて抵抗スイッチングを繰り返すと、酸化物層73内に正電荷欠陥が徐々に蓄積され、低抵抗状態における酸化物層73ないし抵抗変化型素子Yの抵抗値は、当初に比べて次第に上昇してしまい(酸化物層73内の正電荷欠陥が多いほど酸化物層73の抵抗値は高い傾向にある)、高抵抗状態における酸化物層73ないし抵抗変化型素子Yの抵抗値との差が次第に小さくなる。抵抗スイッチングを繰り返すことによって両抵抗状態間の抵抗値差が次第に小さくなることは、大きな抵抗変化率を実現するうえで好ましくない。
本発明は、以上のような事情の下で考え出されたものであり、高速動作の実現、低電圧駆動、および繰返し性の向上に適した抵抗変化型素子、並びに、そのような抵抗変化型素子の製造方法を提供することを目的とする。
本発明の第1の側面によると抵抗変化型素子が提供される。この抵抗変化型素子は、非酸化性金属からなる第1電極と、酸化性金属からなる第2電極と、第1および第2電極の間に位置し且つ第2電極と接する、酸素欠損型の第1酸化物層と、第1電極および第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する。本素子において、第2電極は、酸素によって酸化されやすい金属よりなり、第1電極よりも酸化されやすい。また、本素子の第1および第2酸化物層における主キャリアは正孔である。このキャリアたる正孔は、第1および第2電極の間に印加される電圧に応じて、第1および第2酸化物層内をいわゆるホッピング伝導によって移動可能である。
このような構成を有する本抵抗変化型素子において、第1および第2電極を各々負極および正極として当該電極間に所定電圧を所定時間にわたって印加することによって初期化処理すると、第2酸化物層における第1電極側の端面に、物質構造や電子状態が第2酸化物層母材とは異なる変質部を形成することができる。初期化処理では、第1電極(負極)と第2電極(正極)との間の電界作用により、第1酸化物層において第2電極に接する端面近傍に位置する酸素イオンから第2電極へと比較的大量の電子を奪うことが可能である。電子を奪われた後、酸素は、酸化性金属よりなる第2電極の作用により、第1酸化物層における第2電極との界面に保持される。一方、第1酸化物層から第2電極へと移動した電子は、外部回路を通って第1電極(非酸化性金属よりなる)へと流入する。この比較的大量の電子流入は、比較的大きなエネルギ注入を意味するところ、このエネルギ注入は、P型半導性であって実質的に電子が流れ込むことのできない第2酸化物層における第1電極側の端面に、物質構造や電子状態について不可逆的な変化をもたらし、変質部を生じさせるのである。エネルギ注入により、具体的には、第2酸化物層における第1電極側の端面の物質構造が例えばアモルファス化などして当該物質構造における電子準位の構造が変化して電子空位の多数のサイトが生じ、当該空サイトが電子トラップサイトとして作用して電子を受け入れる(第2酸化物層が例えば遷移金属酸化物よりなる場合、第2酸化物層を構成し且つ初期化処理によって活性化された高価数の遷移金属陽イオンは、電子トラップサイトの一種と捉えることが可能である)。このように、初期化処理によって、第2酸化物層における第1電極側の端面には、多数の電子トラップサイトに電子が捕捉されることによって電子が蓄積された変質部が生じる。変質部の厚さは例えば10nm以下である。
初期化処理を受けた本抵抗変化型素子は、上述のように、第2酸化物層における第1電極側の端面に、電子が蓄積された変質部を伴う。この変質部は、正孔のホッピング伝導の担い手となり得る多数の電子トラップサイトにおける電子の充填度合いが高いために、キャリアたる正孔がホッピング伝導しにくい領域となっている。すなわち、電子が蓄積された変質部は、第1電極と第2酸化物層との間における正孔の授受を阻害するように作用する。そのため、初期化処理を受けた本抵抗変化型素子は、高抵抗な状態にある。初期化処理のための印加電圧を消滅させても、変質部は電子トラップサイトの電子高充填状態を維持し、従って、本素子はその高抵抗状態を維持する。
このような高抵抗状態にある本抵抗変化型素子の第1および第2電極を各々正極および負極として当該電極間に所定電圧を所定時間にわたって印加すると、電界作用により、変質部の電子トラップサイトの少なくとも一部から第1電極へと電子を奪うことが可能である。少なくとも一部の電子トラップサイトから電子を奪われて電子を放出した変質部は、上述の高抵抗状態における変質部よりも、電子トラップサイトの電子充填度合いが低いためにキャリアたる正孔がホッピング伝導しやすい領域となっている。そのため、変質部が所定量の電子を放出した本抵抗変化型素子は、低抵抗な状態にある。印加電圧を消滅させても、変質部は電子トラップサイトの電子低充填状態を維持し、従って、本素子はその低抵抗状態を維持する。一方、第2酸化物層から第1電極へと移動した電子は、外部回路を通って第2電極へと流入する。第2電極へと流入した電子は、酸化性金属よりなる第2電極の作用によって第1酸化物層における第2電極との界面に保持されている酸素を、イオン化する。
低抵抗状態にある本抵抗変化型素子の第1および第2電極を各々負極および正極として当該電極間に所定電圧を所定時間にわたって印加すると、電界作用により、第1酸化物層において第2電極に接する端面近傍に位置する酸素イオンから第2電極へと電子を奪うことが可能である。電子を奪われた後、酸素は、酸化性金属よりなる第2電極の作用により、第1酸化物層における第2電極との界面に保持される。一方、第1酸化物層から第2電極へと移動した電子は、外部回路を通って第1電極へと流入し、続いて、第2酸化物層における第1電極側に既に形成されている変質部の電子トラップサイトに捕捉される。このように電子トラップサイトが電子を捕捉することによって電子を蓄積した変質部は、上述の低抵抗状態における変質部よりも、電子トラップサイトの電子充填度合いが高いためにキャリアたる正孔がホッピング伝導しにくい領域となっている。そのため、変質部が所定量の電子を蓄積した本抵抗変化型素子は、高抵抗な状態にある。印加電圧を消滅させても、変質部は電子トラップサイトの電子高充填状態を維持し、従って、本素子はその高抵抗状態を維持する。また、このような高抵抗状態にある本素子については、上述の低抵抗化過程を経ることにより、再び低抵抗状態に切り替えることが可能である。
以上のように、本抵抗変化型素子は、変質部に所定程度に電子が蓄積された高抵抗状態と、変質部から所定程度に電子が放出された低抵抗状態との間を、切り替わることが可能である。
本抵抗変化型素子では、高抵抗状態から低抵抗状態へ変化させるための、電極対間の電圧印加方向と、低抵抗状態から高抵抗状態へ変化させるための、電極対間の電圧印加方向とは異なる。すなわち、本素子は、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を、バイポーラ型の動作で抵抗スイッチング可能なのである。このような抵抗スイッチングを利用して情報の記録ないし書き換えを実行することが可能であるので、本素子は、抵抗変化型の不揮発性記憶素子として用いることが可能である。また、本素子は、回路内の所定箇所にて抵抗を選択的に変化させるためのスイッチング素子としても、用いることが可能である。
本抵抗変化型素子は、上述の従来の抵抗変化型素子Yよりも、抵抗の切り替えに要する電圧印加時間を短縮するのに適する。従来の抵抗変化型素子Yにて抵抗スイッチングが生じるには、図8を参照して上述したように、高抵抗化の際にも低抵抗化の際にも、酸素イオン74が酸化物層73外の電極72の界面酸化層72aを越えて移動する必要があり、その酸素イオン移動距離は比較的長い。そのため、抵抗変化型素子Yにおいて抵抗スイッチングを生じさせるためには、酸化物層73外の界面酸化層72aを酸素イオン74が越えて移動するのに足りる充分な長時間にわたって、電極71,72間に電圧を印加しなければならない。これに対し、本抵抗変化型素子にて抵抗スイッチングが生じるためには、酸素イオンが第1酸化物層外を移動する必要はない(酸素イオンは第1酸化物層内をも実質的に移動する必要はない)。そのため、抵抗スイッチングのための電圧印加時間については、従来の抵抗変化型素子Yよりも本抵抗変化型素子の方が短縮しやすい。このような本抵抗変化型素子は、高速動作を実現するのに適する。
また、本抵抗変化型素子にて抵抗スイッチングが生じるためには、酸素イオンを大きく移動させ得る程度の電圧印加は必要ない。そのため、本抵抗変化型素子は、駆動電圧を低減するうえで好適である。
加えて、本抵抗変化型素子においては、従来の抵抗変化型素子Yよりも、抵抗スイッチングの繰返し性を向上しやすい。上述のように、従来の抵抗変化型素子Yでは、高抵抗化の際、酸化物層73に生じた酸素イオン74が電極72と酸化物層73との界面を越えて電極72まで移動し、そして、酸化物層73から電極72へと移動して当該電極72を部分的に酸化させた酸素イオン74の一部が、低抵抗化の際に電極72から酸化物層73へと戻らずに、電極72内に残留してしまうことが知られている。このような抵抗変化型素子Yにおいて抵抗スイッチングを繰り返すと、電極72内に酸素イオン74が徐々に蓄積されるため、低抵抗状態における電極72の抵抗値は、当初に比べて有意に上昇してしまい、高抵抗状態における電極72の抵抗値との差が有意に小さくなる(その結果、抵抗スイッチング素子として機能し得なくなる場合がある)。これに対し、本抵抗変化型素子では、抵抗スイッチングに際し、多数の電子トラップサイトを内包する変質部への電子の蓄積と当該変質部からの電子の放出とが生じればよく、両抵抗状態間での電子移動の可逆性は相当程度に高い。そのため、従来の抵抗変化型素子Yよりも本抵抗変化型素子の方が、抵抗スイッチングについて優れた繰返し性を実現しやすい。このような本抵抗変化型素子は、抵抗スイッチングの繰返し性を向上するのに適する。
以上のように、本抵抗変化型素子は、高速動作を実現するのに適し、低電圧駆動に適し、且つ、繰返し性を向上するのにも適するのである。
本発明の第1の側面において、好ましくは、第1電極は、Pt、Au、およびSrRuO3からなる群より選択される金属を含んでなる。第1電極を構成するための非酸化性金属として、このような金属材料を採用することができる。
好ましくは、第2電極は、Ta、Ti、Al、Fe、Co、およびNiからなる群より選択される金属を含んでなる。第2電極を構成するための酸化性金属として、このような金属材料を採用することができる。
好ましくは、第1酸化物層および/または第2酸化物層は、酸素イオン伝導体からなる。好ましくは、第1酸化物層および/または第2酸化物層は、ペロブスカイト構造型酸化物または蛍石構造型酸化物からなる。好ましくは、第1酸化物層および/または第2酸化物層は、遷移金属酸化物からなり、より好ましくは、遷移金属酸化物は複合酸化物である。
好ましい実施の形態においては、第1酸化物層および第2酸化物層は、PrCaMnO3からなる。他の好ましい実施の形態においては、第1酸化物層はPrCaMnO3からなり、第2酸化物層はLaSrCoO3からなる。第1および第2酸化物層の構成材料の組合せとして、これらの組み合わせを採用することができる。
本発明の第2の側面によると、非酸化性金属からなる第1電極と、酸化性金属からなる第2電極と、当該第1および第2電極の間に位置し且つ第2電極と接する酸素欠損型の第1酸化物層と、第1電極および第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する抵抗変化型素子を製造するための方法が提供される。この方法は、基材上に第1電極膜を形成する工程と、第1電極膜上に、P型半導性を有する第2酸化物膜を形成する工程と、第2酸化物膜上に、酸素欠損型の第1酸化物膜を形成する工程と、第1酸化物膜上に第2電極膜を形成する工程とを含む。このような方法によると、本発明の第1の側面に係る抵抗変化型素子を適切に製造することができる。
本発明の第3の側面によると、非酸化性金属からなる第1電極と、酸化性金属からなる第2電極と、当該第1および第2電極の間に位置し且つ第2電極と接する酸素欠損型の第1酸化物層と、第1電極および第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する抵抗変化型素子を製造するための他の方法が提供される。この方法は、基材上に第1電極膜を形成する工程と、第1電極膜上に、P型半導性を有する酸化物膜を形成する工程と、酸化物膜の露出表面側から酸素を抜くための還元処理を行う工程と、酸化物膜上に第2電極膜を形成する工程とを含む。このような方法によると、本発明の第1の側面に係る抵抗変化型素子を適切に製造することができる。
本発明の第4の側面によると、非酸化性金属からなる第1電極と、酸化性金属からなる第2電極と、当該第1および第2電極の間に位置し且つ第2電極と接する酸素欠損型の第1酸化物層と、第1電極および第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する抵抗変化型素子を製造するための他の方法が提供される。この方法は、基材上に第1電極膜を形成する工程と、P型半導性を有する第2酸化物膜を第1電極膜上に形成する工程と、第2酸化物膜上に第1酸化物膜を形成する工程と、第1酸化物膜内の酸素の一部を熱拡散によって第2酸化物膜内に移動させる工程と、第1酸化物膜上に第2電極膜を形成する工程とを含む。第2酸化物膜としては、酸素の授受につき第1酸化物膜よりも還元力が強いものを採用する。このような方法によると、本発明の第1の側面に係る抵抗変化型素子を適切に製造することができる。
図1は、本発明に係る抵抗変化型素子Xの断面図である。抵抗変化型素子Xは、基板Sと、一対の電極1,2と、酸化物層3,4とからなる積層構造を有し、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を切り替わることが可能に構成されている。
基板Sは、例えばシリコン基板や酸化物基板である。シリコン基板の表面には、熱酸化膜が形成されていてもよい。酸化物基板としては、例えば、MgO基板、SrTiO3基板、Al23基板、石英基板、およびガラス基板が挙げられる。
電極1は、本発明における第1電極であり、酸素によって酸化されにくい非酸化性の金属材料よりなる。電極1は、例えば、Pt、Au、およびSrRuO3からなる群より選択される金属材料を含んでなる。電極1の厚さは、例えば20〜100nmである。
電極2は、本発明における第2電極であって、酸素によって酸化されやすい酸化性の金属材料よりなり、電極1よりも酸化されやすい。電極2は、例えば、Ti、Ta、Al、Fe、Co、およびNiからなる群より選択される金属材料を含んでなる。電極2の厚さは、例えば20〜100nmである。
酸化物層3は、本発明における第1酸化物層であって、電極2と酸化物層4の間に位置しつつ電極2と接し、所定の酸素欠損を伴う。この酸素欠損の程度は、本素子の使用時(電極1,2間への駆動電圧印加時)にも未使用時にも、酸化物層3と接する電極2を不当に酸化しない程度である(例えば、電極2と酸化物層3との界面を透過型電子顕微鏡で断面観察した場合に、電極2における酸化物層3側の端面において、連続した界面酸化層が明確には観察されない程度である)。本実施形態では、酸化物層3は、P型半導性を有する酸素イオン伝導体よりなり、例えば蛍石構造型酸化物、ペロブスカイト構造型酸化物、パイロクロア構造型酸化物、タングステンブロンズ構造型酸化物、またはブラウンミラライト構造型酸化物よりなる。蛍石構造型酸化物としては、ZrO2およびY23などを採用することができる。ペロブスカイト構造型酸化物としては、PrCaMnO3、SrTiO3、およびLaSrCoO3などを採用することができる。パイロクロア構造型酸化物としては、Nd2MO27などを採用することができる。タングステンブロンズ構造型酸化物としては、CuWO3などを採用することができる。ブラウンミラライト構造型酸化物としては、Sr2Fe25などを採用することができる。これら材料には、必要に応じて、Caなどのアルカリ土類元素が添加される。また、酸化物層3は、遷移金属酸化物からなり、より好ましくは遷移金属複合酸化物よりなる。このような酸化物層3の厚さは、例えば5〜20nmである。
酸化物層4は、本発明における第2酸化物層であって、電極1と酸化物層3の間に位置しつつ電極1と接し、P型半導性を有する。本実施形態では、酸化物層4は、酸素イオン伝導体よりなり、例えば蛍石構造型酸化物、ペロブスカイト構造型酸化物、パイロクロア構造型酸化物、タングステンブロンズ構造型酸化物、またはブラウンミラライト構造型酸化物よりなる。蛍石構造型酸化物としては、ZrO2およびY23などを採用することができる。ペロブスカイト構造型酸化物としては、PrCaMnO3、SrTiO3、およびLaSrCoO3などを採用することができる。パイロクロア構造型酸化物としては、Nd2MO27などを採用することができる。タングステンブロンズ構造型酸化物としては、CuWO3などを採用することができる。ブラウンミラライト構造型酸化物としては、Sr2Fe25などを採用することができる。これら材料には、必要に応じて、Caなどのアルカリ土類元素が添加される。また、酸化物層4は、遷移金属酸化物からなり、より好ましくは遷移金属複合酸化物よりなる。このような酸化物層4の厚さは、例えば100〜200nmである。
図2は、抵抗変化型素子Xの製造方法の一例(第1の製造方法)を表す。本方法においては、まず、図2(a)に示すように、例えばスパッタリング法により、材料膜11、材料膜12、材料膜13、および材料膜14を、順次、基板S上に積層形成する。材料膜11は、電極1に関して上述した材料よりなる。材料膜12は、酸化物層4に関して上述した材料よりなる。材料膜13は、酸化物層3に関して上述した材料(所定程度の酸素欠損を伴う)よりなる。材料膜14は、電極2に関して上述した材料よりなる。
次に、図2(b)に示すように、材料膜11〜14の各々に対してパターニングを施す。このようにして、基板S上に、上述の電極1、酸化物層4、酸化物層3、および電極2よりなる積層構造を有する抵抗変化型素子Xを製造することができる。
図3は、抵抗変化型素子Xの製造方法の他の例(第2の製造方法)を表す。本方法においては、まず、図3(a)に示すように、例えばスパッタリング法により、材料膜21および材料膜22を、順次、基板S上に積層形成する。材料膜21は、電極1に関して上述した材料よりなる。材料膜22は、上述の酸化物層3,4を形成するための材料よりなるものであって、酸化物層4に関して上述した材料よりなる。
次に、還元雰囲気下で加熱処理することによって、材料膜22の表層部を還元して酸素不足状態に至らしめる。これにより、図3(b)に示すように、材料膜22において、酸素が充分に存在して上述の酸化物層4に相当する下層部22aと、酸素欠損が生じて上述の酸化物層3に相当する上層部22bとが形成される。本工程での還元雰囲気は、例えば、アルゴン雰囲気、窒素雰囲気、真空雰囲気、または水素雰囲気によって実現することができる。また、加熱処理における温度や時間を調整することによって、上層部22bの酸素欠損度を調節することが可能であところ、加熱温度は例えば500〜700℃であり、加熱時間は例えば30〜90secである。
次に、図3(c)に示すように、例えばスパッタリング法により、材料膜22上に材料膜23を形成する。材料膜23は、電極2に関して上述した材料よりなる。
次に、図3(d)に示すように、材料膜21〜23の各々に対してパターニングを施す。このようにして、基板S上に、上述の電極1、酸化物層4、酸化物層3、および電極2よりなる積層構造を有する抵抗変化型素子Xを製造することができる。
図4は、抵抗変化型素子Xの製造方法の他の例(第3の製造方法)を表す。本方法においては、まず、図4(a)に示すように、例えばスパッタリング法により、材料膜31、材料膜32、および材料膜33を、順次、基板S上に積層形成する。材料膜31は、電極1に関して上述した材料よりなる。材料膜32は、上述の酸化物層4を形成するための材料よりなるものであって、酸素の授受につき材料膜33よりも還元力が強いものよりなる。材料膜33は、上述の酸化物層3を形成するための材料よりなるものであって、酸素の授受につき材料膜32よりも還元力が弱いものよりなる。
次に、好ましくは真空中(所定の真空度下)にて少なくとも材料膜32,33を加熱して、材料膜33内の酸素の一部を熱拡散によって材料膜32内に移動させる。これにより、図4(b)に示すように、酸素が充分に存在して上述の酸化物層4に相当する材料膜32’と、酸素欠損が生じて上述の酸化物層3に相当する材料膜33’とが形成される。本工程では加熱温度や加熱時間を調整することによって、材料膜33’の酸素欠損度を調節することが可能であところ、加熱温度は例えば500〜700℃であり、加熱時間は例えば5〜10minである。
次に、図4(c)に示すように、例えばスパッタリング法により、材料膜33’上に材料膜34を形成する。材料膜34は、電極2に関して上述した材料よりなる。
次に、図4(d)に示すように、材料膜31,32’,33’,34の各々に対してパターニングを施す。このようにして、基板S上に、上述の電極1、酸化物層4、酸化物層3、および電極2よりなる積層構造を有する抵抗変化型素子Xを製造することができる。
図5は、抵抗変化型素子Xの動作原理を表す。上述のようにして製造された図5(a)に示す抵抗変化型素子Xにおいて、電極1,2を各々負極および正極として電極1,2間に所定電圧を所定時間にわたって印加することによって初期化処理すると、図5(b)に示すように、酸化物層4における電極1側の端面に、物質構造や電子状態が酸化物層4母材とは異なる変質部5を形成することができる。初期化処理では、電極1(負極)と電極2(正極)との間の電界作用により、酸化物層3において電極2に接する端面近傍に位置する酸素イオンから電極2へと比較的大量の電子を奪うことが可能である。電子を奪われた後、酸素は、酸化性金属よりなる電極2の作用により、酸化物層3における電極2との界面に保持される。一方、酸化物層3から電極2へと移動した電子は、外部回路を通って電極1(非酸化性金属よりなる)へと流入する。この比較的大量の電子流入は、比較的大きなエネルギ注入を意味するところ、このエネルギ注入は、P型半導性であって実質的に電子が流れ込むことのできない酸化物層4における電極1側の端面に、物質構造や電子状態について不可逆的な変化をもたらし、変質部5を生じさせるのである。エネルギ注入により、具体的には、酸化物層4における電極1側の端面の物質構造が例えばアモルファス化などして当該物質構造における電子準位の構造が変化して電子空位の多数のサイトが生じ、当該空サイトが電子トラップサイトとして作用して電子を受け入れる。
酸化物層4が例えば遷移金属酸化物よりなる場合、酸化物層4を構成し且つ初期化処理によって活性化された高価数の遷移金属陽イオンは、電子トラップサイトの一種と捉えることが可能である。具体的には、酸化物層4が遷移金属複合酸化物たるPrCaMnO3〔即ちPr3+Ca2+(Mn3+Mn4+)O3〕よりなる場合、酸化物層4を構成し且つ初期化処理によって活性化された4価のMn陽イオン(Mn4+)は、電子トラップサイトの一種と捉えることが可能である。当該Mn4+は、電子トラップサイトとして電子を受け入れてMn3+へと変化する。
以上のように、初期化処理によって、酸化物層4における電極1側の端面には、多数の電子トラップサイトに電子が捕捉されることによって電子が蓄積された変質部5が生じる。初期化処理では例えばパルス電圧が印加され、その印加電圧は例えば8〜10Vであり、印加時間は例えば1μsec〜1msecである。変質部5の厚さは例えば10nm以下である。
初期化処理を受けた抵抗変化型素子Xは、酸化物層4における電極1側の端面に、電子が蓄積された変質部5を伴うところ、この変質部5は、正孔のホッピング伝導の担い手となり得る多数の電子トラップサイトにおける電子の充填度合いが高いために、キャリアたる正孔がホッピング伝導しにくい領域となっている。すなわち、電子が蓄積された変質部5は、電極1と酸化物層4との間における正孔の授受を阻害するように作用する。そのため、初期化処理を受けた抵抗変化型素子Xは、高抵抗な状態にある。例えば、酸化物層4が遷移金属複合酸化物たるPrCaMnO3〔即ちPr3+Ca2+(Mn3+Mn4+)O3〕よりなる場合、上述の初期化処理によってMn4+が減少し、変質部5内の正孔が少なくなって変質部5は高抵抗化し、抵抗変化型素子Xが高抵抗化することとなる。印加電圧を消滅させても、変質部5は電子トラップサイトの電子高充填状態を維持し、従って、抵抗変化型素子Xはその高抵抗状態を維持する。
このような高抵抗状態にある抵抗変化型素子Xの電極1,2を図5(c)に示すように各々正極および負極として電極1,2間に所定電圧を所定時間にわたって印加すると、電界作用により、変質部5の電子トラップサイトの少なくとも一部から電極1へと電子を奪うことが可能である。少なくとも一部の電子トラップサイトから電子を奪われて電子を放出した変質部5は、上述の高抵抗状態における変質部5よりも、電子トラップサイトの電子充填度合いが低いためにキャリアたる正孔がホッピング伝導しやすい領域となっている。そのため、変質部5が所定量の電子を放出した抵抗変化型素子Xは、低抵抗な状態にある。例えば、酸化物層4が遷移金属複合酸化物たるPrCaMnO3〔即ちPr3+Ca2+(Mn3+Mn4+)O3〕よりなる場合、このような電圧印加処理によってMn4+が増大し、変質部5内の正孔が多くなって変質部5は低抵抗化し、抵抗変化型素子Xが低抵抗化することとなる。印加電圧を消滅させても、変質部5は電子トラップサイトの電子低充填状態を維持し、従って、抵抗変化型素子Xはその低抵抗状態を維持する。初期化処理後の低抵抗化のためには例えばパルス電圧が印加され、その印加電圧は例えば8〜10Vであり、印加時間は例えば1μsec〜1msecである。一方、酸化物層4から電極1へと移動した電子は、外部回路を通って電極2へと流入する。電極2へと流入した電子は、酸化性金属よりなる電極2の作用によって酸化物層3における電極2との界面に保持されている酸素を、イオン化する。
低抵抗状態にある抵抗変化型素子Xの電極1,2を図5(b)に示すように各々負極および正極として電極1,2間に所定電圧を所定時間にわたって印加すると、電界作用により、酸化物層3において電極2に接する端面近傍に位置する酸素イオンから電極2へと電子を奪うことが可能である。電子を奪われた後、酸素は、酸化性金属よりなる電極2の作用により、酸化物層3における電極2との界面に保持される。一方、酸化物層3から電極2へと移動した電子は、外部回路を通って電極1へと流入し、続いて、酸化物層4における電極1側に既に形成されている変質部5の電子トラップサイトに捕捉される。このように電子トラップサイトが電子を捕捉することによって電子を蓄積した変質部5は、上述の低抵抗状態における変質部5よりも、電子トラップサイトの電子充填度合いが高いためにキャリアたる正孔がホッピング伝導しにくい領域となっている。そのため、変質部5が所定量の電子を蓄積した抵抗変化型素子Xは、高抵抗な状態にある。例えば、酸化物層4が遷移金属複合酸化物たるPrCaMnO3〔即ちPr3+Ca2+(Mn3+Mn4+)O3〕よりなる場合、このような電圧印加処理によってMn4+が減少し、変質部5内の正孔が少なくなって変質部5は高抵抗化し、抵抗変化型素子Xが高抵抗化することとなる。印加電圧を消滅させても、変質部5は電子トラップサイトの電子高充填状態を維持し、従って、抵抗変化型素子Xはその高抵抗状態を維持する。このような高抵抗化のためには例えばパルス電圧が印加され、その印加電圧は例えば2〜4Vであり、印加時間は例えば30〜70nsecである。また、このような高抵抗状態にある抵抗変化型素子Xについては、上述のような低抵抗化過程を経ることにより、再び低抵抗状態に切り替えることが可能である。当該低抵抗化(高抵抗化過程を経た後の低抵抗化)のためには例えばパルス電圧が印加され、その印加電圧は例えば2〜4Vであり、印加時間は例えば50〜150nsecである。
以上のように、抵抗変化型素子Xは、変質部5に所定程度に電子が蓄積された高抵抗状態と、変質部5から所定程度に電子が放出された低抵抗状態との間を、切り替わることが可能である。
抵抗変化型素子Xでは、高抵抗状態から低抵抗状態へ変化させるための、電極1,2間の電圧印加方向と、低抵抗状態から高抵抗状態へ変化させるための、電極1,2間の電圧印加方向とは異なる。すなわち、抵抗変化型素子Xは、相対的に電流が流れにくい高抵抗状態と相対的に電流が流れやすい低抵抗状態との間を、バイポーラ型の動作で抵抗スイッチング可能なのである。このような抵抗スイッチングを利用して情報の記録ないし書き換えを実行することが可能であるので、抵抗変化型素子Xは、抵抗変化型の不揮発性記憶素子として用いることが可能である。また、抵抗変化型素子Xは、回路内の所定箇所にて抵抗を選択的に変化させるためのスイッチング素子としても、用いることが可能である。
抵抗変化型素子Xは、上述の従来の抵抗変化型素子Yよりも、抵抗の切り替えに要する電圧印加時間を短縮するのに適する。従来の抵抗変化型素子Yにて抵抗スイッチングが生じるには、図8を参照して上述したように、高抵抗化の際にも低抵抗化の際にも、酸素イオン74が酸化物層73外の電極72の界面酸化層72aを越えて移動する必要があり、その酸素イオン移動距離は比較的長い。そのため、抵抗変化型素子Yにおいて抵抗スイッチングを生じさせるためには、酸化物層73外の界面酸化層72aを酸素イオン74が越えて移動するのに足りる充分な長時間にわたって、電極71,72間に電圧を印加しなければならない。これに対し、抵抗変化型素子Xにて抵抗スイッチングが生じるためには、酸素イオンが酸化物層3外を移動する必要はない(酸素イオンは酸化物層3内をも実質的に移動する必要はない)。そのため、抵抗スイッチングのための電圧印加時間については、従来の抵抗変化型素子Yよりも抵抗変化型素子Xの方が短縮しやすい。このような抵抗変化型素子Xは、高速動作を実現するのに適する。
また、抵抗変化型素子Xにて抵抗スイッチングが生じるためには、酸素イオンを大きく移動させ得る程度の電圧印加は必要ない。そのため、抵抗変化型素子Xは、駆動電圧を低減するうえで好適である。
加えて、抵抗変化型素子Xにおいては、従来の抵抗変化型素子Yよりも、抵抗スイッチングの繰返し性を向上しやすい。上述のように、従来の抵抗変化型素子Yでは、高抵抗化の際、酸化物層73に生じた酸素イオン74が電極72と酸化物層73との界面を越えて電極72まで移動し、そして、酸化物層73から電極72へと移動して当該電極72を部分的に酸化させた酸素イオン74の一部が、低抵抗化の際に電極72から酸化物層73へと戻らずに、電極72内に残留してしまうことが知られている。このような抵抗変化型素子Yにおいて抵抗スイッチングを繰り返すと、電極72内に酸素イオン74が徐々に蓄積されるため、低抵抗状態における電極72の抵抗値は、当初に比べて有意に上昇してしまい、高抵抗状態における電極72の抵抗値との差が有意に小さくなる(その結果、抵抗スイッチング素子として機能し得なくなる場合がある)。これに対し、抵抗変化型素子Xでは、抵抗スイッチングに際し、多数の電子トラップサイトを内包する変質部5への電子の蓄積と当該変質部5からの電子の放出とが生じればよく、両抵抗状態間での電子移動の可逆性は相当程度に高い。そのため、従来の抵抗変化型素子Yよりも抵抗変化型素子Xの方が、抵抗スイッチングについて優れた繰返し性を実現しやすい。このような抵抗変化型素子Xは、抵抗スイッチングの繰返し性を向上するのに適する。
以上のように、抵抗変化型素子Xは、高速動作を実現するのに適し、低電圧駆動に適し、且つ、繰返し性を向上するのにも適するのである。
〔実施例1〕
図6(a)に示す積層構成を有する複数のサンプル素子を、上述の抵抗変化型素子Xの実施例1として作製した。本実施例のサンプル素子は、MgO単結晶基板である基板Sと、Ptよりなる電極1と、所定の酸素欠損を伴うPrCaMnO3よりなる酸化物層3と、酸素充分なPrCaMnO3よりなる酸化物層4と、Taよりなる電極2とからなる積層構造を有する。
本実施例のサンプル素子の製造においては、まず、スパッタリング装置を使用して行うスパッタリング法により、MgO単結晶基板の(100)面上にPtを50nmの厚さで成膜した(図2(a)に示す材料膜11の形成)。本スパッタリングでは、スパッタガスとしてArガス(0.5Pa)を用い、Ptターゲットを用い、DC放電とし、投入電力を0.8kWとし、温度条件を400℃とした。
次に、スパッタリング法により、当該Pt膜上に酸素充分なPrCaMnO3を140nmの厚さで成膜した(図2(a)に示す材料膜12の形成)。本スパッタリングでは、スパッタガスとしてArとO2の混合ガス(0.5Pa,酸素濃度20vol%)を用い、Pr0.7Ca0.3MnO3ターゲットを用い、RF放電とし、投入電力を0.8kWとし、温度条件を400℃とした。
次に、スパッタリング法により、当該PrCaMnO3膜上に酸素欠損型のPrCaMnO3を10nmの厚さで成膜した(図2(a)に示す材料膜13の形成)。本スパッタリングでは、スパッタガスとしてAr(0.5Pa)を用い、Pr0.7Ca0.3MnO3ターゲットを用い、RF放電とし、投入電力を0.8kWとし、温度条件を400℃とした。
次に、スパッタリング法により、当該酸素欠損PrCaMnO3膜上にTaを50nmの厚さで成膜した(図2(a)に示す材料膜14の形成)。本スパッタリングでは、スパッタガスとしてArガス(0.5Pa)を用い、Taターゲットを用い、DC放電とし、投入電力を0.8kWとし、温度条件を室温とした。
次に、図2(b)に示すように上記の各材料膜11,12,13,14に対してパターニングを施し、電極1としてのPt層、酸化物層4としての酸素充分なPrCaMnO3層、酸化物層3としての酸素欠損PrCaMnO3層、および電極2としてのTa層からなる積層構造を形成した。
以上のようにして、抵抗変化型素子Xの実施例1としての複数のサンプル素子を作製した。そして、実施例1の各サンプル素子について、初期化処理を行い且つその直後に低抵抗化を行った。初期化処理では、電極1,2を各々負極および正極として、印加電圧9Vで印加時間50μsecのパルス電圧を電極1,2間に印加した。初期化処理直後の低抵抗化では、電極1,2を各々正極および負極として、印加電圧9Vで印加時間50μsecのパルス電圧を電極1,2間に印加した。
以上のようにして用意された実施例1の複数のサンプル素子について、高抵抗化および低抵抗化を交互に繰り返して抵抗値の変化を調べた。具体的には、サンプル素子における電極1,2間の抵抗値を測定しつつ、当該サンプル素子に対し、第1条件(高抵抗化条件)での電圧印加およびその後の第2条件(低抵抗化条件)での電圧印加を、複数回繰り返した。第1条件では、電極1は負極であり、電極2は正極であり、電極1,2間の印加電圧は、パルス強度3Vでパルス幅50nsecのパルス電圧である。第2条件では、電極1は正極であり、電極2は負極であり、電極1,2間の印加電圧は、パルス強度3Vでパルス幅70nsecのパルス電圧である。
この抵抗値変化調査において、各サンプル素子は、抵抗比(高抵抗値を低抵抗値で除した値)約8〜15の範囲において、約10〜50万サイクルの抵抗スイッチングを繰り返した(抵抗スイッチング繰返し回数の単位である「サイクル」とは、高抵抗化および低抵抗化のための計2回の電圧印加を1サイクルとするものである)。
〔実施例2〕
図6(b)に示す積層構成を有するサンプル素子を、上述の抵抗変化型素子Xの実施例2として作製した。本実施例のサンプル素子は、MgO単結晶基板である基板Sと、Ptよりなる電極1と、所定の酸素欠損を伴うPrCaMnO3よりなる酸化物層3と、酸素充分なLaSrCoO3よりなる酸化物層4と、Taよりなる電極2とからなる積層構造を有する。
本実施例のサンプル素子の製造においては、まず、スパッタリング法により、MgO単結晶基板の(100)面上にPtを50nmの厚さで成膜した(図4(a)に示す材料膜31の形成)。本スパッタリングでは、スパッタガスとしてArガス(0.5Pa)を用い、Ptターゲットを用い、DC放電とし、投入電力を0.8kWとし、温度条件を400℃とした。
次に、スパッタリング法により、当該Pt膜上にLaSrCoO3を140nmの厚さで成膜した(図4(a)に示す材料膜32の形成)。本スパッタリングでは、スパッタガスとしてArとO2の混合ガス(0.5Pa,酸素濃度20vol%)を用い、La0.8Sr0.2CoO3ターゲットを用い、RF放電とし、投入電力を0.8kWとし、温度条件を400℃とした。
次に、スパッタリング法により、当該LaSrCoO3膜上に酸素充分なPrCaMnO3を10nmの厚さで成膜した(図4(a)に示す材料膜33の形成)。本スパッタリングでは、スパッタガスとしてArとO2の混合ガス(0.5Pa,酸素濃度20vol%)を用い、Pr0.7Ca0.3MnO3ターゲットを用い、RF放電とし、投入電力を0.8kWとし、温度条件を400℃とした。
次に、真空中にて、基板Sを介して上記の積層構造(材料膜31〜33)を加熱して、PrCaMnO3層(材料膜33)内の酸素の一部を熱拡散によってLaSrCoO3層(材料膜32)に移動させた。これにより、図4(b)に示すような、材料膜32’たる酸素充分なLaSrCoO3層と、材料膜33’たる酸素欠損型のPrCaMnO3層とが形成された。本工程では、加熱温度を500℃とし、加熱時間を10minとした。
次に、スパッタリング法により、当該酸素欠損PrCaMnO3膜上にTaを50nmの厚さで成膜した(図4(c)に示す材料膜34の形成)。本スパッタリングでは、スパッタガスとしてArガス(0.5Pa)を用い、Taターゲットを用い、DC放電とし、投入電力を0.8kWとし、温度条件を室温とした。
次に、図4(d)に示すように上記の各材料膜31,32’,33’,34に対してパターニングを施し、電極1としてのPt層、酸化物層4としての酸素充分なLaSrCoO3層、酸化物層3としての酸素欠損PrCaMnO3層、および電極2としてのTa層からなる積層構造を形成した。
以上のようにして、抵抗変化型素子Xの実施例2としての複数のサンプル素子を作製した。そして、実施例2の各サンプル素子について、初期化処理を行い且つその直後に低抵抗化を行った。初期化処理では、電極1,2を各々負極および正極として、印加電圧10Vで印加時間100μsecのパルス電圧を電極1,2間に印加した。初期化処理直後の低抵抗化では、電極1,2を各々正極および負極として、印加電圧10Vで印加時間100μsecのパルス電圧を電極1,2間に印加した。
以上のようにして用意された実施例2の複数のサンプル素子について、高抵抗化および低抵抗化を交互に繰り返して抵抗値の変化を調べた。具体的には、サンプル素子における電極1,2間の抵抗値を測定しつつ、当該サンプル素子に対し、第1条件(高抵抗化条件)での電圧印加およびその後の第2条件(低抵抗化条件)での電圧印加を、複数回繰り返した。第1条件では、電極1は負極であり、電極2は正極であり、電極1,2間の印加電圧は、パルス強度3Vでパルス幅50nsecのパルス電圧である。第2条件では、電極1は正極であり、電極2は負極であり、電極1,2間の印加電圧は、パルス強度3Vでパルス幅100nsecのパルス電圧である。
この抵抗値変化調査において、各サンプル素子は、抵抗比(高抵抗値を低抵抗値で除した値)約10〜18の範囲において、約10〜100万サイクルの抵抗スイッチングを繰り返した。
〔比較例〕
図6(c)に示す従来の抵抗変化型素子Yの構成を有するサンプル素子を、比較例として作製した。本比較例のサンプル素子は、MgO単結晶基板である基板70と、Ptよりなる電極71と、PrCaMnO3よりなる酸化物層73と、Taよりなる電極72とからなる積層構造を有する。
本比較例のサンプル素子の製造においては、まず、スパッタリング法により、MgO単結晶基板の(100)面上にPtを50nmの厚さで成膜した。本スパッタリングでは、スパッタガスとしてArガス(0.5Pa)を用い、Ptターゲットを用い、DC放電とし、投入電力を0.8kWとし、温度条件を400℃とした。
次に、スパッタリング法により、当該Pt膜上に酸素充分なPrCaMnO3を150nmの厚さで成膜した。本スパッタリングでは、スパッタガスとしてArとO2の混合ガス(0.5Pa,酸素濃度20vol%)を用い、Pr0.7Ca0.3MnO3ターゲットを用い、RF放電とし、投入電力を0.8kWとし、温度条件を400℃とした。
次に、スパッタリング法により、当該PrCaMnO3膜上にTaを50nmの厚さで成膜した。本スパッタリングでは、スパッタガスとしてArガス(0.5Pa)を用い、Taターゲットを用い、DC放電とし、投入電力を0.8kWとし、温度条件を室温とした。
次に、上記の各材料膜に対してパターニングを施し、電極71としてのPt層、酸化物層73としての酸素充分なPrCaMnO3層、および電極72としてのTa層からなる積層構造を形成した。
以上のようにして、従来の抵抗変化型素子Yの構成を有する比較例としての複数のサンプル素子を作製した。そして、比較例の各サンプル素子について、初期化処理を行い且つその直後に低抵抗化を行った。初期化処理では、電極71,72を各々負極および正極として、印加電圧10Vで印加時間1msecのパルス電圧を電極71,72間に印加した。初期化処理直後の低抵抗化では、電極71,72を各々正極および負極として、印加電圧10Vで印加時間1msecのパルス電圧を電極71,72間に印加した。
以上のようにして用意された比較例の複数のサンプル素子について、高抵抗化および低抵抗化を交互に繰り返して抵抗値の変化を調べた。具体的には、サンプル素子における電極71,72間の抵抗値を測定しつつ、当該サンプル素子に対し、第1条件(高抵抗化条件)での電圧印加およびその後の第2条件(低抵抗化条件)での電圧印加を、複数回繰り返した。第1条件では、電極71は負極であり、電極72は正極であり、電極71,72間の印加電圧は、パルス強度10Vでパルス幅250nsecのパルス電圧である。第2条件では、電極71は正極であり、電極72は負極であり、電極71,72間の印加電圧は、パルス強度10Vでパルス幅500nsecのパルス電圧である。
この抵抗値変化調査において、各サンプル素子は、抵抗比(高抵抗値を低抵抗値で除した値)約3〜5の範囲において、約0.1〜1万サイクルの抵抗スイッチングを繰り返した。
〔評価〕
高抵抗化のために電圧印加すべき時間(パルス幅)についても、低抵抗化のために電圧印加すべき時間(パルス幅)についても、実施例1,2のサンプル素子は比較例のサンプル素子よりも相当程度に短い。このことから、実施例1,2のサンプル素子は、比較例のサンプル素子よりも、高速動作の実現に適することが理解できよう。また、高抵抗化のために印加すべき電圧についても、低抵抗化のために印加すべき電圧についても、実施例1,2のサンプル素子は比較例のサンプル素子よりも相当程度に小さい。このことから、実施例1,2のサンプル素子は、比較例のサンプル素子よりも、低電圧駆動に適することが理解できよう。加えて、抵抗スイッチングの繰返し回数について、実施例1,2のサンプル素子は比較例のサンプル素子よりも相当程度に多い。このことから、実施例1,2のサンプル素子は、比較例のサンプル素子よりも、抵抗スイッチングの繰返し性に優れることが理解できよう。更に加えて、抵抗比について、実施例1,2のサンプル素子は、比較例のサンプル素子よりも、相当程度に大きく、大きな抵抗比を実現するのに好適であることが理解できよう。
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
(付記1)非酸化性金属からなる第1電極と、
酸化性金属からなる第2電極と、
前記第1および第2電極の間に位置し且つ前記第2電極と接する、酸素欠損型の第1酸化物層と、
前記第1電極および前記第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する、抵抗変化型素子。
(付記2)前記第2酸化物層は、前記第1電極側の端面に、電子の蓄積と放出を可逆的に行うことが可能な変質部を有する、付記1に記載の抵抗変化型素子。
(付記3)前記変質部の厚さは10nm以下である、付記2に記載の抵抗変化型素子。
(付記4)前記第1電極を負極とし且つ第2電極を正極として当該第1および第2電極の間に電圧を印加することによって前記変質部に電子を蓄積させることが可能であり、前記第1電極を正極とし且つ第2電極を負極として当該第1および第2電極の間に電圧を印加することによって前記変質部から電子を放出させることが可能である、付記2または3に記載の抵抗変化型素子。
(付記5)前記第1電極は、Pt、Au、およびSrRuO3からなる群より選択される金属を含んでなる、付記1から4のいずれか一つに記載の抵抗変化型素子。
(付記6)前記第2電極は、Ta、Ti、Al、Fe、Co、およびNiからなる群より選択される金属を含んでなる、付記1から5のいずれか一つに記載の抵抗変化型素子。
(付記7)前記第1酸化物層および/または前記第2酸化物層は、酸素イオン伝導体からなる、付記1から6のいずれか一つに記載の抵抗変化型素子。
(付記8)前記第1酸化物層および/または前記第2酸化物層は、ペロブスカイト構造型酸化物または蛍石構造型酸化物からなる、付記1から7のいずれか一つに記載の抵抗変化型素子。
(付記9)前記第1酸化物層および/または前記第2酸化物層は、遷移金属酸化物からなる、付記1から8のいずれか一つに記載の抵抗変化型素子。
(付記10)前記遷移金属酸化物は複合酸化物である、付記9に記載の抵抗変化型素子。
(付記11)前記第1酸化物層および前記第2酸化物層は、PrCaMnO3からなる、付記1から10のいずれか一つに記載の抵抗変化型素子。
(付記12)前記第1酸化物層はPrCaMnO3からなり、前記第2酸化物層はLaSrCoO3からなる、付記1から10のいずれか一つに記載の抵抗変化型素子。
(付記13)非酸化性金属からなる第1電極と、酸化性金属からなる第2電極と、当該第1および第2電極の間に位置し且つ前記第2電極と接する酸素欠損型の第1酸化物層と、前記第1電極および前記第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する抵抗変化型素子を製造するための方法であって、
基材上に第1電極膜を形成する工程と、
前記第1電極膜上に、P型半導性を有する第2酸化物膜を形成する工程と、
前記第2酸化物膜上に、酸素欠損型の第1酸化物膜を形成する工程と、
前記第1酸化物膜上に前記第2電極膜を形成する工程と、を含む抵抗変化型素子製造方法。
(付記14)非酸化性金属からなる第1電極と、酸化性金属からなる第2電極と、当該第1および第2電極の間に位置し且つ前記第2電極と接する酸素欠損型の第1酸化物層と、前記第1電極および前記第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する抵抗変化型素子を製造するための方法であって、
基材上に第1電極膜を形成する工程と、
前記第1電極膜上に、P型半導性を有する酸化物膜を形成する工程と、
前記酸化物膜の露出表面側から酸素を抜くための還元処理を行う工程と、
前記酸化物膜上に前記第2電極膜を形成する工程と、を含む抵抗変化型素子製造方法。
(付記15)非酸化性金属からなる第1電極と、酸化性金属からなる第2電極と、当該第1および第2電極の間に位置し且つ前記第2電極と接する酸素欠損型の第1酸化物層と、前記第1電極および前記第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する抵抗変化型素子を製造するための方法であって、
基材上に第1電極膜を形成する工程と、
前記第1電極膜上に、P型半導性を有する第2酸化物膜を形成する工程と、
前記第2酸化物膜上に、第1酸化物膜を形成する工程と、
前記第1酸化物膜内の酸素の一部を熱拡散によって前記第2酸化物膜内に移動させる工程と、
前記第1酸化物膜上に前記第2電極膜を形成する工程と、を含む抵抗変化型素子製造方法。
本発明に係る抵抗変化型素子の断面図である。 図1に示す抵抗変化型素子の第1の製造方法を表す。 図1に示す抵抗変化型素子の第2の製造方法を表す。 図1に示す抵抗変化型素子の第3の製造方法を表す。 図1に示す抵抗変化型素子の動作原理を表す。 実施例1,2および比較例のサンプル素子における積層構成を表す。 従来の抵抗変化型素子の一例の断面図である。 図7に示す抵抗変化型素子の動作原理を表す。
符号の説明
X,Y 抵抗変化型素子
S,70 基板
1,2,71,72 電極
3,4,73 酸化物層
5 変質部
11,12,13,14,21,22,23,31,32,33,34 材料膜

Claims (8)

  1. 非酸化性金属からなる第1電極と、
    酸化性金属からなる第2電極と、
    前記第1および第2電極の間に位置し且つ前記第2電極と接する、酸素欠損型の第1酸化物層と、
    前記第1電極および前記第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する、抵抗変化型素子。
  2. 前記第2酸化物層は、前記第1電極側の端面に、電子の蓄積と放出を可逆的に行うことが可能な変質部を有する、請求項1に記載の抵抗変化型素子。
  3. 前記第1酸化物層および/または前記第2酸化物層は、酸素イオン伝導体からなる、請求項1または2に記載の抵抗変化型素子。
  4. 前記第1酸化物層および/または前記第2酸化物層は、遷移金属酸化物からなる、請求項1から3のいずれか一つに記載の抵抗変化型素子。
  5. 前記遷移金属酸化物は複合酸化物である、請求項4に記載の抵抗変化型素子。
  6. 非酸化性金属からなる第1電極と、酸化性金属からなる第2電極と、当該第1および第2電極の間に位置し且つ前記第2電極と接する酸素欠損型の第1酸化物層と、前記第1電極および前記第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する抵抗変化型素子を製造するための方法であって、
    基材上に第1電極膜を形成する工程と、
    前記第1電極膜上に、P型半導性を有する第2酸化物膜を形成する工程と、
    前記第2酸化物膜上に、酸素欠損型の第1酸化物膜を形成する工程と、
    前記第1酸化物膜上に前記第2電極膜を形成する工程と、を含む抵抗変化型素子製造方法。
  7. 非酸化性金属からなる第1電極と、酸化性金属からなる第2電極と、当該第1および第2電極の間に位置し且つ前記第2電極と接する酸素欠損型の第1酸化物層と、前記第1電極および前記第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する抵抗変化型素子を製造するための方法であって、
    基材上に第1電極膜を形成する工程と、
    前記第1電極膜上に、P型半導性を有する酸化物膜を形成する工程と、
    前記酸化物膜の露出表面側から酸素を抜くための還元処理を行う工程と、
    前記酸化物膜上に前記第2電極膜を形成する工程と、を含む抵抗変化型素子製造方法。
  8. 非酸化性金属からなる第1電極と、酸化性金属からなる第2電極と、当該第1および第2電極の間に位置し且つ前記第2電極と接する酸素欠損型の第1酸化物層と、前記第1電極および前記第1酸化物層の間に介在し且つP型半導性を有する第2酸化物層と、を含む積層構造を有する抵抗変化型素子を製造するための方法であって、
    基材上に第1電極膜を形成する工程と、
    前記第1電極膜上に、P型半導性を有する第2酸化物膜を形成する工程と、
    前記第2酸化物膜上に第1酸化物膜を形成する工程と、
    前記第1酸化物膜内の酸素の一部を熱拡散によって前記第2酸化物膜内に移動させる工程と、
    前記第1酸化物膜上に前記第2電極膜を形成する工程と、を含む抵抗変化型素子製造方法。
JP2008190535A 2008-07-24 2008-07-24 抵抗変化型素子および抵抗変化型素子製造方法 Expired - Fee Related JP5476686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008190535A JP5476686B2 (ja) 2008-07-24 2008-07-24 抵抗変化型素子および抵抗変化型素子製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008190535A JP5476686B2 (ja) 2008-07-24 2008-07-24 抵抗変化型素子および抵抗変化型素子製造方法

Publications (2)

Publication Number Publication Date
JP2010028001A true JP2010028001A (ja) 2010-02-04
JP5476686B2 JP5476686B2 (ja) 2014-04-23

Family

ID=41733514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008190535A Expired - Fee Related JP5476686B2 (ja) 2008-07-24 2008-07-24 抵抗変化型素子および抵抗変化型素子製造方法

Country Status (1)

Country Link
JP (1) JP5476686B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013054515A1 (ja) * 2011-10-12 2013-04-18 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
WO2013137262A1 (ja) * 2012-03-14 2013-09-19 国立大学法人東京工業大学 抵抗変化型記憶装置
KR20150047562A (ko) * 2012-08-21 2015-05-04 마이크론 테크놀로지, 인크. 단극성 메모리 디바이스들

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349690A (ja) * 2003-05-21 2004-12-09 Sharp Corp メモリ抵抗特性を制御する酸素含有量システムおよび方法
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
JP2008010836A (ja) * 2006-06-27 2008-01-17 Samsung Electronics Co Ltd n+界面層を備えた可変抵抗ランダムアクセスメモリ素子
JP2008098537A (ja) * 2006-10-16 2008-04-24 Fujitsu Ltd 抵抗変化型素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349690A (ja) * 2003-05-21 2004-12-09 Sharp Corp メモリ抵抗特性を制御する酸素含有量システムおよび方法
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
JP2008010836A (ja) * 2006-06-27 2008-01-17 Samsung Electronics Co Ltd n+界面層を備えた可変抵抗ランダムアクセスメモリ素子
JP2008098537A (ja) * 2006-10-16 2008-04-24 Fujitsu Ltd 抵抗変化型素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013054515A1 (ja) * 2011-10-12 2013-04-18 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
JP5282176B1 (ja) * 2011-10-12 2013-09-04 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
US8981333B2 (en) 2011-10-12 2015-03-17 Panasonic Intellectual Property Management, Co., Ltd. Nonvolatile semiconductor memory device and method of manufacturing the same
WO2013137262A1 (ja) * 2012-03-14 2013-09-19 国立大学法人東京工業大学 抵抗変化型記憶装置
JPWO2013137262A1 (ja) * 2012-03-14 2015-08-03 国立大学法人東京工業大学 抵抗変化型記憶装置
US9214626B2 (en) 2012-03-14 2015-12-15 Tokyo Institute Of Technology Resistance change memory device
KR20150047562A (ko) * 2012-08-21 2015-05-04 마이크론 테크놀로지, 인크. 단극성 메모리 디바이스들
JP2015534259A (ja) * 2012-08-21 2015-11-26 マイクロン テクノロジー, インク. 単極メモリデバイス
KR102165139B1 (ko) * 2012-08-21 2020-10-15 마이크론 테크놀로지, 인크. 단극성 메모리 디바이스들

Also Published As

Publication number Publication date
JP5476686B2 (ja) 2014-04-23

Similar Documents

Publication Publication Date Title
Mehonic et al. Silicon oxide (SiOx): A promising material for resistance switching?
JP5007724B2 (ja) 抵抗変化型素子
US8188466B2 (en) Resistance variable element
JP5230955B2 (ja) 抵抗性メモリ素子
JP2009218260A (ja) 抵抗変化型素子
US9525133B2 (en) Resistive random access memory with high uniformity and low power consumption and method for fabricating the same
Ismail et al. Effects of Gibbs free energy difference and oxygen vacancies distribution in a bilayer ZnO/ZrO2 structure for applications to bipolar resistive switching
JP2008177469A (ja) 抵抗変化型素子および抵抗変化型素子製造方法
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR101842759B1 (ko) 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법
JP2007288016A (ja) メモリ素子およびメモリ素子の製造方法
Liu et al. Interfacial resistive switching properties in Ti/La0. 7Ca0. 3MnO3/Pt sandwich structures
CN110277494A (zh) 非易失性存储器件
Cortese et al. On the origin of resistive switching volatility in Ni/TiO2/Ni stacks
JP2008034434A (ja) スイッチング素子及びその製造方法
JP5476686B2 (ja) 抵抗変化型素子および抵抗変化型素子製造方法
Abunahla et al. Switching characteristics of microscale unipolar Pd/Hf/HfO2/Pd memristors
KR101152437B1 (ko) 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법
JP5375035B2 (ja) 抵抗変化型素子および抵抗変化型素子製造方法
JP6813844B2 (ja) トンネル接合素子及び不揮発性メモリ素子
JP5251349B2 (ja) 抵抗変化型素子および抵抗変化型素子製造方法
JP5690635B2 (ja) 不揮発性半導体記憶装置および同装置の製造方法
JP2013183040A (ja) 不揮発性半導体記憶装置および同装置の製造方法
KR101568234B1 (ko) 저항 변화 소자 및 그 제조 방법
KR101081739B1 (ko) 비휘발성 저항 스위칭 메모리 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110418

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120127

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Ref document number: 5476686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees