CN110277494A - 非易失性存储器件 - Google Patents

非易失性存储器件 Download PDF

Info

Publication number
CN110277494A
CN110277494A CN201811431880.2A CN201811431880A CN110277494A CN 110277494 A CN110277494 A CN 110277494A CN 201811431880 A CN201811431880 A CN 201811431880A CN 110277494 A CN110277494 A CN 110277494A
Authority
CN
China
Prior art keywords
layer
nonvolatile semiconductor
semiconductor memory
memory member
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811431880.2A
Other languages
English (en)
Other versions
CN110277494B (zh
Inventor
刘香根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110277494A publication Critical patent/CN110277494A/zh
Application granted granted Critical
Publication of CN110277494B publication Critical patent/CN110277494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • H10N99/03Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种非易失性存储器件。根据实施例的非易失性存储器件包括依次设置的第一电极层、第一阻挡层、电阻存储层、第二阻挡层和第二电极层。所述电阻存储层包括莫特材料,所述莫特材料具有根据外部施加的电场而变化的电阻率。

Description

非易失性存储器件
相关申请的交叉引用
本申请要求2018年3月15日提交的第10-2018-0030343号韩国专利申请的优先权,其公开内容通过引用整体合并于此。
技术领域
本公开的各种实施例总体涉及一种半导体器件,更具体地,涉及一种非易失性存储器件。
背景技术
近来,对强关联电子体系材料的研究已经受到关注。通常,由于库仑排斥力引起的相互作用可以发生在固体中的电子之间。这种在其电子之间具有强相互作用的材料被称为强关联电子体系材料。近年来,对强关联电子体系材料的电学性质的研究已成为凝聚材料物理学研究的重要课题。例如,存在对与强关联电子体系材料的应用有关的高温超导体、费米子材料、有机导体和低维电磁场的研究。
另一方面,至少一些强关联电子体系材料可以表征为莫特(Mott)材料,其表现出莫特金属-绝缘体转变现象。莫特金属-绝缘体转变现象是指强关联电子体系材料中的电子通过外部激发而在量子定域状态(quantum localization state)与量子离域状态(quantum delocalization state)之间切换的现象。此时,当电子具有定域状态时,强关联电子体系材料整体上可以具有电子不能移动或迁移的绝缘状态。另一方面,当电子具有离域状态时,强关联电子系统材料整体上可以具有电子可以移动或迁移的导电状态。外部激发可以包括,例如热激发、电激发、光激发和机械激发等。上述莫特金属-绝缘体转变现象被称为量子相变,因为它通过定性地改变材料中的量子力学结构而发生。
发明内容
公开了根据本公开的一个方面的非易失性存储器件。所述非易失性存储器件包括依次设置的第一电极层、第一阻挡层、电阻存储层、第二阻挡层和第二电极层。所述电阻存储层包括莫特材料,所述莫特材料具有根据外部施加的电场而变化的电阻率。
公开了根据本公开另一方面的非易失性存储器件。所述非易失性存储器件包括依次设置的第一电极层、第一阻挡层、包括莫特材料的电阻存储层、第二阻挡层和第二电极层。所述第一电极层和所述第二电极层具有不同的功函数,并且所述莫特材料具有一对不同的电阻率中的一者。
附图说明
图1是示意性地示出根据本公开的比较示例的莫特选择元件的截面图。
图2是示出图1的莫特选择元件的电特性的曲线图。
图3是示意性地示出根据本公开的一个实施例的非易失性存储器件的截面图。
图4A和图4B是示出根据本公开的一个实施例的非易失性存储器件中的能量状态的图。
图5是示出根据本公开的一个实施例的非易失性存储器件的电特性的曲线图。
图6是示意性地示出根据本公开另一实施例的非易失性存储器件的截面图。
图7是示出根据本公开另一实施例的非易失性存储器件中的能量状态的图。
具体实施方式
现在将在下文中参考附图描述各种实施例。在附图中,为了清楚说明,可能夸大层和区域的尺寸。针对观察者的视点描述附图。如果一个元件被称为位于另一元件上,则可以理解该元件直接位于另一元件上,或者附加的元件可以介于该元件与该另一元件之间。在整个说明书中,相同的附图标记表示相同的元件。
另外,除非在上下文中明确地不这样使用,否则词的单数形式的表达应被理解为包括该词的复数形式。应理解,术语“包括”、“包含”或“具有”旨在指定特征、数字、步骤、操作、元件、部件或其组合的存在,但不用于排除存在或添加一个或更多个其他特征、数字、步骤、操作、组件、部件或其组合的可能性。
本文描述的阈值开关(switch,切换)表示具有执行阈值切换操作的阈值切换层的器件。阈值切换操作意味着这样的操作,其中,当外部电压施加到阈值切换层时,若所施加的外部电压等于或高于阈值电压,流经阈值切换层的电流的密度增大到等于或大于预定参考值的值。当阈值切换层被电导通时,若所施加的电压低于预定的阈值电压,则流经阈值切换层的电流的密度减小到小于参考值的值,于是阈值切换层被电关断。即,阈值切换操作可以是易失性非存储切换操作。在一个实施例中,阈值切换层可以应用于或用在具有交叉点单元阵列结构的非易失性存储器件的选择元件中。
本文描述的电阻存储层可以表示当从外部或外部来源施加预定电压或电流时其内部电阻在多个电阻状态之间可变地改变的薄膜。另外,电阻存储层可以以非易失性方式储存内部电阻的变化。
在本说明书中,莫特材料是指实现或涉及莫特金属-绝缘体转变的材料。莫特金属-绝缘体转变是指材料的电阻通过或响应于外部激发而在绝缘状态与导电状态之间切换的现象。外部激发可以包括热激发、电激发、光激发和机械激发等。莫特材料可以与电阻变化材料区分开,原因在于莫特材料在莫特金属-绝缘体转变过程期间不涉及或不取决于因导电颗粒的缺陷或移动而导致的细丝的形成。而且,莫特材料可以与相变材料区分开,原因在于在金属-绝缘体转变过程中不发生非晶相与结晶相之间的相变。
图1是示意性地示出根据本公开的比较示例的莫特选择元件的截面图。图2是示出图1的莫特选择元件的电特性的曲线图。莫特选择元件可以使用莫特材料的莫特金属-绝缘体转变来执行阈值切换操作。在一个实施例中,莫特选择元件可以用作阈值开关,用于抑制具有交叉点单元阵列结构的电阻存储器件中的相邻存储单元之间的潜行电流(sneakcurrent)。具体地,在一些交叉点单元阵列结构中,莫特选择元件可以被设置或布置为与存储单元内的电阻存储器件串联连接。
参考图1,莫特选择元件1可以包括第一电极层10、切换层20和第二电极层30。第一电极层10和第二电极层30可以包括导电材料。导电材料可以包括,例如,钨(W)和氮化钛(TiN)等。切换层20可以包括莫特材料。莫特材料可以包括,例如,具有部分填充有电子的3d、4d或4f轨道的过渡金属氧化物。莫特材料可以包括,例如,氧化钒(VO2或V2O3)、氧化铬(CrO2)、氧化镍(NiO)、氧化铜(CuO)和氧化铌(NbO2)等。
图2示出了当外部电场施加到图1的莫特选择元件1时根据外部电场而变化的输出电流。在一个实施例中,曲线图1000表示在第一电极层10接地的同时具有正极性的外部电场施加到第二电极层30时从莫特选择元件测量的输出电流。第一电极层10和第二电极层30可以由相同的导电材料形成。作为示例,第一电极层10和第二电极层30可以是氧化钛层。
参考图2的曲线图1000,随着外部电场的强度增大,在外部电场达到第一阈值电场Et1之前,输出电流可以沿着曲线图1000的第一部分201逐渐增大。当外部电场达到第一阈值电场Et1时,输出电流可以沿着曲线图1000的第二部分202更快速地增大。即,当外部电场达到第一阈值电场Et1时,在切换层20中开始从绝缘状态到导通状态的切换。当外部电场达到第一目标电场Ea时,切换层20可以完成其向导电状态的转变。如果外部电场增大到第一目标电场Ea和更高,则输出电流可以沿着曲线图1000的第三部分203逐渐增大。
从导电状态,施加的外部电场可以减小到第一目标电场Ea或更低。此时,从莫特选择元件1测量的输出电流可以沿着曲线图1000的第四部分204逐渐减小。当外部电场达到第二目标电场Eb时,输出电流可以沿着曲线图1000的第五部分205更快速地减小。即,当外部电场达到第二目标电场Eb并继续减小时,在切换层20中开始从导电状态到绝缘状态的切换。当外部电场达到第二阈值电场Et2时,在切换层20中到绝缘状态的切换可以完成。如果外部电场减小到第二阈值电场Et2或更低,则输出电流可以沿着曲线图1000的第六部分206逐渐减小。
如上所述,莫特选择元件1可以根据施加的外部电场而表现出用于在绝缘状态与导电状态之间来回切换的滞后操作。然而,当移除外部电场时,莫特选择元件1可以恢复绝缘状态。即,只有当外部电场增大到第一阈值电场Et1或更高时,莫特选择元件1才能执行到导电状态的阈值切换操作。另一方面,在曲线图1000中,第一目标电流Ia和第二目标电流Ib以及第一阈值电流It1和第二阈值电流It2分别可以表示当外部电场处于第一目标电场Ea和第二目标电场Eb以及处于第一阈值电场Et1和第二阈值电场Et2时从莫特选择元件1测量的输出电流。
如上所述,根据比较示例的莫特选择元件1可以用作执行阈值切换操作的易失性切换元件。相反,在根据下面描述的实施例的非易失性存储器件中,莫特选择元件的阈值切换操作可以被转换为非易失性存储操作。即,即使在移除外部电场时,彼此区分的绝缘状态和导电状态也可以被选择性地实现和保持。为了实现上述非易失性存储操作,下面描述在包括莫特材料的切换层中形成内部电场的方法。
图3是示意性地示出根据本公开的一个实施例的非易失性存储器件的截面图。图4A和图4B是示出根据本公开的一个实施例的非易失性存储器件中的能量状态的图。图5是示出根据本公开的一个实施例的非易失性存储器件的电特性的曲线图。
参考图3,非易失性存储器件2可以包括依次层叠的第一电极层110、第一阻挡层115、包括莫特材料的电阻存储层120、第二阻挡层125和第二电极层130。电阻存储层120可以具有能够在绝缘状态与导电状态之间可变地切换的电阻状态。另外,电阻存储层120可以以非易失性方式储存任意一种电阻状态。
第一电极层110与第二电极层130可以被配置为具有彼此不同的功函数。由于第一电极层110的功函数与第二电极层130的功函数之间的差,可以在电阻存储层120中形成内部电场。在一个实施例中,通过控制第一电极层110与第二电极层130之间的间隔或距离,以及通过控制第一电极层110与第二电极层130之间的功函数差,可以在电阻存储层120中形成大小为每厘米一兆伏(1MV/cm)或更大的内部电场。此时,第一电极层110与第二电极层130之间的间隔可以通过选择第一阻挡层115的厚度和第二阻挡层125的厚度和/或电阻存储层120的厚度来控制。作为示例,当第一电极层110与第二电极层130之间的功函数差是一电子伏特(1eV)并且第一电极层110与第二电极层130之间的间隔是一纳米(1nm)时,可以在第一电极层110与第二电极层130之间形成约每厘米一兆伏(1MV/cm)的电场。作为另一个示例,当第一电极层110与第二电极层130之间的功函数差是半电子伏特(0.5eV)并且第一电极层110与第二电极层130之间的间隔是半纳米(0.5nm)时,可以在第一电极层110与第二电极层130之间形成约每厘米一兆伏(1MV/cm)的电场。
在一个实施例中,第一电极层110和第二电极层130中的一个可以包括钌(Ru),另一个可以包括钨(W)或氮化钛(TiN)。具有钌(Ru)的电极层比包括钨(W)或氮化钛(TiN)的电极层具有更大的功函数。在另一个实施例中,第一电极层110和第二电极层130中的一个可以包括具有相对低浓度的n型掺杂剂的硅(Si),而另一个电极层可以包括具有相对高浓度的n型掺杂剂的硅(Si)。具有相对低浓度的n型掺杂剂的硅(Si)的电极层可以比具有相对高浓度的n型掺杂剂的硅(Si)的电极层具有更大的功函数。
电阻存储层120可以包括莫特材料。莫特材料可以具有根据外部电场而变化的电阻率,并且可以以非易失性方式来储存变化的电阻率。在一个实施例中,莫特材料可以具有一对根据外部电场而彼此不同的电阻。在移除外部电场的状态下,莫特材料可以具有一对电阻中的任意一者。
莫特材料可以包括,例如,具有部分填充有电子的3d、4d或4f轨道的过渡金属氧化物。莫特材料可以包括,例如,氧化钒(VO2或V2O3)、氧化铬(CrO2)、氧化镍(NiO)、氧化铜(CuO)和氧化铌(NbO2)等。
在一个实施例中,在绝缘状态下莫特材料可以包括化学计量(stoichiometric)的金属-氧键。另外,在导电状态下,化学计量的莫特材料可以被改变或修改为包括氧空位或金属空位,从而具有非化学计量(non-stoichiometric)的金属-氧键。另一方面,电阻存储层120可以具有一纳米至十纳米(1nm至10nm)的厚度。
第一阻挡层115可以设置在第一电极层110与电阻存储层120之间。第二阻挡层125可以设置在电阻存储层120与第二电极层130之间。第一阻挡层115和第二阻挡层125可以分别与电阻存储层120形成第一界面S1和第二界面S2。第一阻挡层115和第二阻挡层125可以用于控制内部电场,使得即使在电阻存储层120的电阻状态从绝缘状态切换到导电状态之后或者从导电状态切换到绝缘状态之后,内部电场也保持在电阻存储层120中。第一阻挡层115和第二阻挡层125可以包括氧化硅、氮化硅、氧化铝、氮氧化硅或者它们中两种或更多种的组合。在一个实施例中,第一阻挡层115和第二阻挡层125可以由相同的材料形成。在另一个实施例中,第一阻挡层115和第二阻挡层125可以由不同的材料形成。第一阻挡层115和第二阻挡层125中的每一个可以具有半纳米至两纳米(0.5nm至2nm)的厚度。
图4A是示出了图3的第一电极层110的功函数Φ110和第二电极层130的功函数Φ130的能量图。作为示例,图4A示出了第一电极层110的功函数Φ110大于第二电极层130的功函数Φ130的情况。在图4A中,EF110、EF130、Evac和ΔΦ可以分别对应于第一电极层110的费米能级、第二电极层130的费米能级、真空能级以及第一电极层110与第二电极层130之间的功函数差。
参考图4B,当使用图4A的第一电极层110和第二电极层130来制造非易失性存储器件2时,由于在所制造的非易失性存储器件2中第一电极层110与第二电极层130之间的功函数差,在电阻存储层120中可以形成内部电场Fint。即,当图4A的第一电极层110和第二电极层130与第一阻挡层115、电阻存储层120和第二阻挡层125接合时,如图4B中的能带图所示,电子可以从具有相对低的功函数的第二电极层130移动或迁移到具有相对高的功函数的第一电极层110。由于电子的移动,在第一阻挡层115和第二阻挡层125以及电阻存储层120内部可以产生并累积正电荷或负电荷。作为示例,在电阻存储层120中的与图3的第一界面S1相接触处或附近可以产生并累积正电荷,以及在电阻存储层120中的与第二界面S2相接触处或附近可以产生并累积负电荷。所累积的正电荷和负电荷所产生的极性会在电阻存储层120中形成内部电场Fint。即使在没有外部电场施加到非易失性存储器件2时,内部电场Fint也可以保持在电阻存储层120中。结果,如图5所示,内部电场Fint可以改变莫特材料的电阻切换所需的外部电场的阈值。
图5是示出输出电流的滞后曲线图2000,所述输出电流根据施加到图3的非易失性存储器件2的外部施加电场而变化。在该实施例中,如上面结合图3、图4A和图4B所示,由于在包括莫特材料的电阻存储层120中预先形成的内部电场Fint,滞后曲线图2000的形状可以被修改为与图2的滞后曲线图1000不同的形状。更具体地,相对于图2的滞后曲线图1000的第一阈值电场Et1和第二阈值电场Et2,图5的滞后曲线图2000的第一阈值电场Et1'和第二阈值电场Et2'可以沿负电场方向移动。
在一个实施例中,电阻存储层120可以被控制为具有正极性的第一阈值电场Et1'和具有负极性的第二阈值电场Et2'。参考图5的滞后曲线图2000,在没有施加外部电场的状态下,电阻存储层120可以具有指示绝缘状态(即,与电流值IL相对应的高电阻状态)的高电阻率,或者可以具有指示导电状态(即,与电流值IH相对应的低电阻状态)的低电阻率。因第一电极层110与第二电极层130之间的功函数差而在电阻存储层120中形成的内部电场可以形成或造成在未施加外部电场的状态下的电阻存储层120的每个电阻率。作为一个示例,如图4A和图4B所示,第一电极层110的功函数Φ110可以大于第二电极层130的功函数Φ130,因此,在电阻存储层120中可以形成内部电场Fint
另一方面,参考图5,在非易失性存储器件2的第一电极层110接地的状态下,可以在具有正极性的外部电场施加到第二电极层130的同时测量输出电流。在一个实施例中,当电阻存储层120具有指示绝缘状态的高电阻率时,输出电流可以沿着曲线图2000的第一部分401逐渐增大,直到外部电场达到第一阈值电场Et1'。当外部电场达到第一阈值电场Et1'时,输出电流可以沿着曲线图2000的第二部分402快速增大。即,当外部电场达到第一阈值电场Et1'时,在切换层20中开始从绝缘状态到导电状态的切换。当外部电场达到第一目标电场Ea'时,在电阻存储层120中完成向导电状态的切换。如果外部电场增大到第一目标电场Ea'或更高,则输出电流可以沿着曲线图2000的第三部分403逐渐增大。
当外部电场再次减小到第一目标电场Ea'或更低时,从非易失性存储器件2测量的输出电流沿着曲线图2000的第四部分404逐渐减小。接下来,当外部电场被移除时,电阻存储层120可以具有指示导电状态(与电流值IH相对应)的低电阻率。此时,电阻存储层120可以通过第一阻挡层115和第二阻挡层125而分别与第一电极层110和第二电极层130电绝缘,从而有效地储存该导电状态。因此,非易失性存储器件2可以以非易失性方式储存与电阻存储层120的导电状态相对应的信号信息。
接下来,针对将导电状态储存为信号信息的非易失性存储器件2,在第一电极层接地的状态下,可以在具有负极性的外部电场被施加到第二电极层130的同时测量输出电流。参考图5,随着外部电场的绝对值在负方向上增大,输出电流可以沿着曲线图2000的第四部分404从电流值IH逐渐减小。在抵消上述电阻存储层120的内部电场Fint的过程中可以出现尽管外部电场的绝对值增大但输出电流的减小的现象(如上所述)。当外部电场达到第二目标电场Eb'时,输出电流可以沿着曲线图2000的第五部分405更快速地减小。即,当外部电场达到第二目标电场Eb'时,在电阻存储层120中开始从导电状态到绝缘状态的切换。当外部电场达到第二阈值电场Et2'时,在电阻存储层120中可以完成向绝缘状态的切换。即,电阻存储层120可以被转换为具有与绝缘状态相对应的高电阻率。
即使当外部电场的绝对值增大到第二阈值电场Et2'的绝对值或更高时,输出电流也不会增大,而是沿着曲线图2000的第六部分406逐渐减小。输出电流沿着第六部分406的逐渐减小可以意味着外部电场仍在抵消在具有高电阻率的电阻存储层120中形成的内部电场Fint
接下来,外部电场的绝对值可以再次减小。此时,从非易失性存储器件2测量的输出电流可以沿着曲线图2000的第一部分401逐渐增大。当移除外部电场时,电阻存储层120可以保持表示绝缘状态(与电流值IL相对应)的高电阻率。结果,非易失性存储器件2可以以非易失性方式储存与绝缘状态相对应的信号信息。
另一方面,在曲线图2000中,第一目标电流Ia'和第二目标电流Ib'以及第一阈值电流It1'和第二阈值电流It2'可以分别对应于当外部电场是第一目标电场Ea'和第二目标电场Eb'以及第一阈值电场Et1'和第二阈值电场Et2'时从非易失性存储器件2测量的输出电流。
如上所述,根据本公开的一个实施例,可以制造将莫特材料应用到电阻存储层的非易失性存储器件。如上所述,非易失性存储器件可以表现出图5中所示的输出电流的滞后操作。非易失性存储特性可以因在莫特材料内部产生的内部电场而产生。内部电场可以通过设置在电阻存储层的两端或相对的两侧的一对电极层的功函数之间的差来产生。即使没有施加单独的外部电场,内部电场也可以保持在莫特材料中。内部电场将莫特材料的易失性莫特金属-绝缘体转变操作转换为非易失性存储操作,从而有效地实现非易失性存储器件。
图6是示意性地示出根据本公开另一实施例的非易失性存储器件的截面图。图7是示出根据本公开另一实施例的非易失性存储器件的能量状态的图。
参考图6,非易失性存储器件3可以包括依次设置的第一电极层210、第一阻挡层215、包括莫特材料的电阻存储层220、第二阻挡层225和第二电极层230。电阻存储层220可以具有能够在绝缘状态与导电状态之间可变地切换的电阻状态。另外,电阻存储层220可以以非易失性方式储存被切换到的任意一个电阻状态。
第一电极层210和第二电极层230可以被配置为具有不同的功函数。第一电极层210和第二电极层230可以与上面参考图3描述的非易失性存储器件2的第一电极层110和第二电极层130实质相同。因此,为了避免重复,这里省略了对第一电极层210和第二电极层230的详细描述。电阻存储层220可以包括莫特材料。莫特材料可以具有根据外部施加的电场而变化的电阻状态,并且莫特材料可以用于以非易失性方式储存可变电阻状态。电阻存储层220可以与上面参考图3描述的非易失性存储器件2的电阻存储层120实质相同。因此,为了避免重复,这里省略了详细描述。
第一阻挡层215可以设置在第一电极层210与电阻存储层220之间。第二阻挡层225可以设置在电阻存储层220与第二电极层230之间。第一阻挡层215和第二阻挡层225可以分别与电阻存储层220形成第一界面S1'和第二界面S2'。
在电阻状态从绝缘状态切换到导电状态之后,第一阻挡层215和第二阻挡层225可以执行控制保持在电阻存储层220中的内部电场的功能。第一阻挡层215和第二阻挡层225可以包括氧化硅、氮化硅、氧化铝、氮氧化硅或者它们中两种或更多种的组合。在一个实施例中,第一阻挡层215和第二阻挡层225可以由相同的材料形成。在另一个实施例中,第一阻挡层215和第二阻挡层225可以由不同的材料形成。
在一个实施例中,如图6中所示,当第一电极层210的功函数在第一电极层210与第二电极层230之间相对较高时,第一阻挡层215可以包括具有负固定电荷的俘获位点250,该俘获位点设置在第一阻挡层215的与第一界面S1'相邻的区域中。作为示例,俘获位点250可以包括缺陷,比如氧空位。在一个实施例中,俘获位点250可以通过在第一阻挡层215的区域中形成氧空位来获得。在一个实施例中,形成氧空位的方法包括当通过化学气相沉积法、原子层沉积法等形成具有例如氧化物或氮氧化物的第一阻挡层215时对氧源的供应进行控制以控制氧的量的方法。在另一个实施例中,形成氧空位的方法包括通过在使用气相沉积法形成第一阻挡层215之后对表面区域进行处理来从具有例如氧化物或氮氧化物的第一阻挡层215的表面区域去除氧的方法。在该实施例中,在形成第一阻挡层215期间不需要控制从氧源供应的气体。
在未示出的另一实施例中,当第二电极层230的功函数在第一电极层210与第二电极层230之间相对较高时,具有负固定电荷的固定俘获位点可以设置在第二阻挡层225的与第二界面S2'相邻的区域中。作为示例,可以通过与在第一阻挡层215的区域中产生氧空位的方法实质相同的方法来形成俘获位点。
参考图7,通过第一阻挡层215内部的负固定电荷250n和具有图6的结构的非易失性存储器件3中的第一电极层110与第二电极层130之间的功函数差,可以在电阻存储层220中形成内部电场Fint'。此时,负固定电荷250n可以在电阻存储层220的与界面S1'相邻的区域中产生正固定电荷250p。正固定电荷250p可以使由功函数差产生的内部电场增大。即,比较图7与图4B,在具有负固定电荷250n的非易失性存储器件3中可以产生相对较高的内部电场Fint',负固定电荷250n设置在已经受到相对高的功函数的影响的、第一阻挡层215的与第一电极层210接触的区域中。因此,如上所述并参考图5,可以更有效地实现如在滞后曲线的移动中反映的存储器件的非易失性特性。
以上为了说明的目的已公开了本发明构思的实施例。本领域普通技术人员将理解,在不脱离所附权利要求中公开的发明构思的范围和精神的情况下,可以进行各种修改、添加和替换。

Claims (20)

1.一种非易失性存储器件,包括:
依次设置的第一电极层、第一阻挡层、电阻存储层、第二阻挡层和第二电极层,
其中所述电阻存储层包括莫特材料,所述莫特材料具有根据外部施加的电场而变化的电阻率。
2.如权利要求1所述的非易失性存储器件,其中,所述第一电极层与所述第二电极层具有相对于彼此不同的功函数。
3.如权利要求2所述的非易失性存储器件,其中,所述电阻存储层具有内部电场,所述内部电场因所述第一电极层与所述第二电极层之间的功函数差而产生。
4.如权利要求2所述的非易失性存储器件,其中,当所述第一电极层的功函数大于所述第二电极层的功函数时,所述第一阻挡层包括具有负固定电荷的俘获位点,所述俘获位点设置在所述第一阻挡层的与所述第一阻挡层和所述电阻存储层之间的界面相邻的区域中。
5.如权利要求4所述的非易失性存储器件,其中,所述俘获位点包括氧空位。
6.如权利要求1所述的非易失性存储器件,其中,所述电阻存储层具有电场-电流滞后操作特性,所述电场-电流滞后操作特性具有正极性的第一阈值电场和负极性的第二阈值电场。
7.如权利要求6所述的非易失性存储器件,其中,当被施加等于或大于所述第一阈值电场的外部电场时,所述电阻存储层的电阻状态能够从绝缘状态切换到导电状态,并且其中,当所述外部电场被移除时,所述电阻存储层储存被切换到的所述导电状态。
8.如权利要求6所述的非易失性存储器件,其中,当被施加等于或大于所述第二阈值电场的负极性的外部电场时,所述电阻存储层的电阻状态能够从导电状态切换到绝缘状态,以及
其中,当所述外部电场被移除时,所述电阻存储层储存被切换到的所述绝缘状态。
9.根据权利要求1所述的非易失性存储器件,其中,所述莫特材料包括氧化钒VO2或V2O3、氧化铬CrO2、氧化镍NiO、氧化铜CuO和氧化铌NbO2中的至少一种。
10.根据权利要求1所述的非易失性存储器件,其中,所述莫特材料在绝缘状态下具有化学计量的金属-氧键,并且在导电状态下具有非化学计量的金属-氧键,所述非化学计量的金属-氧键具有氧空位或金属空位。
11.如权利要求1所述的非易失性存储器件,其中,所述电阻存储层具有1nm至10nm的厚度。
12.如权利要求1所述的非易失性存储器件,其中,所述第一电极层和所述第二电极层中的一个包括钌Ru,并且所述第一电极层和所述第二电极层中的另一个包括钨W或氮化钛TiN。
13.根据权利要求1所述的非易失性存储器件,其中,所述第一电极层和所述第二电极层中的一个包括轻掺杂的硅Si,并且所述第一电极层和所述第二电极层中的另一个包括相对重掺杂的硅Si。
14.如权利要求1所述的非易失性存储器件,其中,所述第一电极层和所述第二阻挡层中的每一个包括氧化硅、氮化硅、氧化铝和氮氧化硅中的至少一种。
15.如权利要求14所述的非易失性存储器件,其中,所述第一电极层和所述第二阻挡层中的每一个具有0.5nm至2nm的厚度。
16.一种非易失性存储器件,包括:
依次设置的第一电极层、第一阻挡层、包括莫特材料的电阻存储层、第二阻挡层和第二电极层,
其中,所述第一电极层和所述第二电极层具有不同的功函数,以及
其中,所述莫特材料具有一对不同电阻率中的一者。
17.如权利要求16所述的非易失性存储器件,其中,所述莫特材料包括氧化钒VO2或V2O3、氧化铬CrO2、氧化镍NiO、氧化铜CuO和氧化铌NbO2中的至少一种。
18.如权利要求16所述的非易失性存储器件,其中,所述莫特材料在绝缘状态下具有化学计量的金属-氧键,并且在导电状态下具有非化学计量的金属-氧键,所述非化学计量的金属-氧键具有氧空位或金属空位。
19.如权利要求16所述的非易失性存储器件,其中,当所述第一电极层的功函数大于所述第二电极层的功函数时,所述第一阻挡层包括具有负固定电荷的俘获位点,所述俘获位点设置在所述第一阻挡层的和在所述第一阻挡层与所述电阻存储层之间的界面相邻的区域中。
20.如权利要求19所述的非易失性存储器件,其中,所述俘获位点包括氧空位。
CN201811431880.2A 2018-03-15 2018-11-28 非易失性存储器件 Active CN110277494B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0030343 2018-03-15
KR1020180030343A KR102377569B1 (ko) 2018-03-15 2018-03-15 비휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
CN110277494A true CN110277494A (zh) 2019-09-24
CN110277494B CN110277494B (zh) 2023-12-19

Family

ID=67906142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811431880.2A Active CN110277494B (zh) 2018-03-15 2018-11-28 非易失性存储器件

Country Status (3)

Country Link
US (1) US10847721B2 (zh)
KR (1) KR102377569B1 (zh)
CN (1) CN110277494B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993155A (zh) * 2019-12-17 2021-06-18 爱思开海力士有限公司 电子器件及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US11404636B2 (en) * 2020-04-24 2022-08-02 Applied Materials, Inc Crested barrier device and synaptic element
TWI744165B (zh) * 2021-01-06 2021-10-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0762220A2 (en) * 1995-08-31 1997-03-12 Eastman Kodak Company Photoconductive element having a barrier layer
JPH11224939A (ja) * 1998-02-06 1999-08-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW201230320A (en) * 2011-01-11 2012-07-16 Winbond Electronics Corp Non-volatile memory
US20130221307A1 (en) * 2012-02-29 2013-08-29 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
WO2013153120A1 (fr) * 2012-04-10 2013-10-17 Cnrs - Centre National De La Recherche Scientifique Utilisation d'isolants de mott centrosymétriques dans une mémoire de stockage de données à commutation résistive.
US20140175356A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Resistive Random Access Memory Access Cells Having Thermally Isolating Structures
EP3035399A1 (en) * 2014-12-19 2016-06-22 IMEC vzw Resistive switching memory cell

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
KR101805247B1 (ko) * 2015-01-22 2018-01-10 포항공과대학교 산학협력단 금속-절연체 전이 소자를 이용한 신경회로망 형태 분류기 및 형태 분류 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0762220A2 (en) * 1995-08-31 1997-03-12 Eastman Kodak Company Photoconductive element having a barrier layer
JPH11224939A (ja) * 1998-02-06 1999-08-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW201230320A (en) * 2011-01-11 2012-07-16 Winbond Electronics Corp Non-volatile memory
US20130221307A1 (en) * 2012-02-29 2013-08-29 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
WO2013153120A1 (fr) * 2012-04-10 2013-10-17 Cnrs - Centre National De La Recherche Scientifique Utilisation d'isolants de mott centrosymétriques dans une mémoire de stockage de données à commutation résistive.
US20140175356A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Resistive Random Access Memory Access Cells Having Thermally Isolating Structures
EP3035399A1 (en) * 2014-12-19 2016-06-22 IMEC vzw Resistive switching memory cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993155A (zh) * 2019-12-17 2021-06-18 爱思开海力士有限公司 电子器件及其制造方法
CN112993155B (zh) * 2019-12-17 2024-02-27 爱思开海力士有限公司 电子器件及其制造方法

Also Published As

Publication number Publication date
KR20190108809A (ko) 2019-09-25
KR102377569B1 (ko) 2022-03-22
CN110277494B (zh) 2023-12-19
US10847721B2 (en) 2020-11-24
US20190288202A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
CN110277494A (zh) 非易失性存储器件
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
CN102986048B (zh) 具有电阻开关层以及侧向布置的存储单元
CN101030622B (zh) 非易失存储器件和非易失存储器阵列
WO2016123881A1 (zh) 非挥发性阻变存储器件及其制备方法
CN107732010A (zh) 一种选通管器件及其制备方法
KR102527408B1 (ko) 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법
KR20120046327A (ko) 혼합된-금속-원자가 화합물에 기초한 멤리스터
CN111293220B (zh) 阻变存储器及其制作方法
US20160225987A1 (en) Resistive random access memory with high uniformity and low power consumption and method for fabricating the same
US11737286B2 (en) Selector devices for a memory cell
CN110911560B (zh) 一种平面型忆阻器及其制备方法
KR20130073038A (ko) 리본형 접합을 가진 멤리스티브 디바이스 및 멤리스터와, 그 제조 방법
WO2010050937A1 (en) Electrically actuated device and method of controlling the formation of dopants therein
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
US11482667B2 (en) Nonvolatile memory device having a resistance change layer and a plurality of electrode pattern layers
KR20140001075A (ko) 스위칭 요소 및 이를 채용한 메모리 소자
JP5476686B2 (ja) 抵抗変化型素子および抵抗変化型素子製造方法
Long et al. Understanding the charge transport mechanism in VRS and BRS states of transition metal oxide nanoelectronic memristor devices
KR100986018B1 (ko) 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법
CN109980083B (zh) 一种细丝机制的小面积电极阻变存储器及其制备方法
KR20180118957A (ko) 양이온 수송을 위한 수직 멀티 적층 나노 채널층 기반의 멤리스터 소자 및 그의 제조 방법
KR20100133761A (ko) 저항 변화 메모리 소자 및 그 제조방법
Dai et al. MoO 3− x-based bipolar switching ReRAM fabricated by atomic layer deposition
US20130234103A1 (en) Nanoscale switching device with an amorphous switching material

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant