JPWO2013137262A1 - 抵抗変化型記憶装置 - Google Patents
抵抗変化型記憶装置 Download PDFInfo
- Publication number
- JPWO2013137262A1 JPWO2013137262A1 JP2014504932A JP2014504932A JPWO2013137262A1 JP WO2013137262 A1 JPWO2013137262 A1 JP WO2013137262A1 JP 2014504932 A JP2014504932 A JP 2014504932A JP 2014504932 A JP2014504932 A JP 2014504932A JP WO2013137262 A1 JPWO2013137262 A1 JP WO2013137262A1
- Authority
- JP
- Japan
- Prior art keywords
- resistance change
- layer
- oxygen
- conductive layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 182
- 239000001301 oxygen Substances 0.000 claims abstract description 183
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 183
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 137
- 239000000463 material Substances 0.000 claims description 54
- -1 oxygen ion Chemical class 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 230000005684 electric field Effects 0.000 claims description 21
- 230000015556 catabolic process Effects 0.000 claims description 20
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 19
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 19
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 claims description 9
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical group [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 claims 1
- 239000010436 fluorite Substances 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 39
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 21
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 229910004298 SiO 2 Inorganic materials 0.000 description 17
- 230000002950 deficient Effects 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 15
- 229910052721 tungsten Inorganic materials 0.000 description 15
- 239000010937 tungsten Substances 0.000 description 15
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 14
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 10
- 230000006399 behavior Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000004627 transmission electron microscopy Methods 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 229910005881 NiSi 2 Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical group [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
オン／オフ比が高い抵抗変化型記憶装置を提供する。実施形態に係る抵抗変化型記憶装置は、第１の元素を含む第１電極と、前記第１電極上に設けられ、前記第１の元素の酸化物を含む抵抗変化層と、前記抵抗変化層上に設けられ、第２の元素及び酸素を含み、酸素イオン伝導性を持ち、比誘電率が前記抵抗変化層の比誘電率よりも高い酸素伝導層と、前記酸素伝導層上に設けられた第２電極と、を備える。そして、前記第１電極と前記第２電極との間の電圧をゼロから連続的に増加させたときに、前記酸素伝導層よりも先に前記抵抗変化層が絶縁破壊する。
Description
本発明の実施形態は、抵抗変化型記憶装置に関する。
近年、ある種の金属酸化物に電圧を印加すると、この金属酸化物の電気抵抗値が２水準の値の間で変化する現象が発見され、この現象を利用した記憶装置が提案されている。このような記憶装置を抵抗変化型記憶装置（Resistance Random Access Memory：ＲｅＲＡＭ）という。
図１４（ａ）〜（ｃ）は、従来の抵抗変化型記憶装置の動作を模式的に示す図であり、（ａ）は初期状態を示し、（ｂ）は低抵抗状態を示し、（ｃ）は高抵抗状態を示す。
図１５は、横軸に電圧をとり、縦軸に電流をとって、従来の抵抗変化型記憶装置のＩ−Ｖ特性を例示するグラフ図である。
図１５は、横軸に電圧をとり、縦軸に電流をとって、従来の抵抗変化型記憶装置のＩ−Ｖ特性を例示するグラフ図である。
図１４（ａ）に示すように、従来の抵抗変化型記憶装置１０１のメモリセル１１０においては、下部電極１１１、抵抗変化層１１２及び上部電極１１３がこの順に積層されている。また、抵抗変化型記憶装置１０１には電源回路１１５が設けられており、下部電極１１１と上部電極１１３との間に接続されている。抵抗変化層１１２は金属酸化物からなり、その内部には多数の酸素欠損部１１４が存在している。酸素欠損部１１４は、酸素の濃度が相対的に低く、金属の濃度が相対的に高い部分である。初期状態においては、酸素欠損部１１４は抵抗変化層１１２内にランダムに分散しており、抵抗変化層１１２は高い電気抵抗値を持つ。図１５において、初期状態は状態Ｓ０として示されている。
図１５に動作Ｍ１として示すように、電源回路１１５が、下部電極１１１と上部電極１１３との間に、上部電極１１３が正極となり下部電極１１１が負極となるような電圧（正電圧）を印加すると、図１４（ｂ）に示すように、抵抗変化層１１２内に、酸素欠損部１１４からなる電流経路が形成される。この電流経路を「フィラメント」といい、初期状態にある抵抗変化層１１２内にフィラメント１１６を形成する操作を「フォーミング」という。これにより、図１５に状態Ｓ１として示すように、抵抗変化層１１２が低抵抗状態（ＬＲＳ：Low Resistance State）に移行し、大きな電流が流れるようになる。なお、電源回路１１５には電流制限機構が設けられており、メモリセル１１０に流れる電流は例えば５ｍＡ以下に制限される。
次に、図１５に動作Ｍ２として示すように、下部電極１１１と上部電極１１３との間に印加する電圧を連続的に減少させ、負の電圧とする。すると、図１５に状態Ｓ２として示すように、電圧が所定の負の値に達したときに、抵抗変化層１１２が高抵抗状態（ＨＲＳ：High Resistance State）に移行し、流れる電流が減少する。この操作を「リセット」という。図１４（ｃ）に示すように、高抵抗状態においては、フィラメント１１６の一端部から酸素欠損部１１４が外れているものと推測される。
その後、図１５に動作Ｍ３として示すように、電圧を連続的にゼロに近づけていくと、抵抗変化層１１２は高抵抗状態を保持したまま、Ｉ−Ｖ特性はオームの法則に従って推移する。そして、電圧がゼロを超えて増加し、ある正の値に達すると、図１５に状態Ｓ３として示すように、抵抗変化層１１２が低抵抗状態に戻り、電流が不連続的に増加する。この操作を「セット」という。このとき、図１４（ｂ）に示すように、フィラメント１１６の欠落部が修復され、再び下部電極１１１と上部電極１１３との間に連続的に配置されたものと推定される。
以後、動作Ｍ２及びＭ３を繰り返すことにより、リセットとセットを繰り返し、低抵抗状態と高抵抗状態とを任意に切り替えることができる。このようにして、１つのメモリセルに２値の情報を書き込むことができる。また、電極間に所定の読出電圧、例えば、−０．１Ｖの電圧を印加したときに流れる電流の大きさを検出することにより、書き込んだ情報を読み出すことができる。
しかしながら、このような従来の抵抗変化型記憶装置においては、電気抵抗値のオン／オフ比、すなわち、所定の読出電圧を印加したときに、高抵抗状態であるときに流れる電流の大きさに対する低抵抗状態であるときに流れる電流の大きさの比の値が低いという問題がある。図１５に示す例では、オン/オフ比は１０１程度である。この場合、１０個のメモリセルを直列に接続して電流を流すと、全てのメモリセルが高抵抗状態であっても、１個のメモリセルが低抵抗状態にあるときと同等の電流が流れてしまうことになり、記憶されている値の判定が困難になる。このため、オン／オフ比が低いと、メモリセルの高集積化が困難になる。従来の金属酸化物中にフィラメントを形成する方式の抵抗変化型記憶装置においては、オン／オフ比は高くても１０２程度である。
また、従来の抵抗変化型記憶装置においては、初期状態の抵抗変化層に対してフォーミングを施すことが必要になる。フォーミングは、抵抗変化層内に偶発的にフィラメントが形成されることを期待するものであるため、制御が難しいという問題がある。
非特許文献１には、抵抗変化層を薄膜化することにより、フィラメントの形成を容易にし、フォーミングを不要とする技術が開示されている。非特許文献１においては、（ＴｉＮ／ＴｉＯｘ／ＨｆＯｘ／ＴｉＮ）積層構造において、抵抗変化層であるＨｆＯｘ膜の膜厚を薄くするほどフォーミング電圧を低下させることができ、ＨｆＯｘ膜の膜厚を３ｎｍ以下とすれば、フォーミング電圧を実質的にゼロにすることができると記載されている。
また、非特許文献２には、抵抗変化層中に異種元素を添加することにより、欠陥を導入してフィラメントの形成を容易にする技術が開示されている。非特許文献２においては、（Ａｌ／ＡｌＯ：Ｎ／Ａｌ）積層構造において、抵抗変化層である（ＡｌＯ：Ｎ）膜中に窒素を導入することにより、フォーミング電圧をセット電圧と等しくすることができると記載されている。
しかしながら、非特許文献１及び２に開示されている技術では、フォーミング電圧をセット電圧と同程度又はそれ以下まで低減できるだけであり、オン／オフ比を高めることはできない。このため、メモリセルの高集積化はやはり困難である。
H. Y. Lee1, et al., Technical Digest of International electron Devices Meeting (IEDM) 2008, p.297-300
Wanki Kim, et al., 2011 Symposium on VLSI Technology Digest of Technical Papers. p.22-23
本発明の目的は、オン／オフ比が高い抵抗変化型記憶装置を提供することである。
実施形態に係る抵抗変化型記憶装置は、第１の元素を含む第１電極と、前記第１電極上に設けられ、前記第１の元素の酸化物を含む抵抗変化層と、前記抵抗変化層上に設けられ、第２の元素及び酸素を含み、酸素イオン伝導性を持ち、比誘電率が前記抵抗変化層の比誘電率よりも高い酸素伝導層と、前記酸素伝導層上に設けられた第２電極と、を備える。そして、前記第１電極と前記第２電極との間の電圧をゼロから連続的に増加させたときに、前記酸素伝導層よりも先に前記抵抗変化層が絶縁破壊する。
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１は、本実施形態に係る抵抗変化型装置を例示する断面図である。
図１に示すように、本実施形態に係る抵抗変化型記憶装置（以下、単に「装置１」ともいう）においては、メモリセル１０が設けられている。メモリセル１０においては、下部電極１１、抵抗変化層１２、酸素伝導層１３及び上部電極１４がこの順に積層されている。例えば、抵抗変化層１２は下部電極１１及び酸素伝導層１３に接し、酸素伝導層１３は上部電極１４に接している。また、装置１においては、下部電極１１と上部電極１４との間に電圧を印加する電源回路１５が設けられている。なお、本明細書においては、説明の便宜上、下部電極１１から上部電極１４に向かう方向を「上」といい、その反対方向を「下」というが、これらは重力の方向とは無関係である。
図１は、本実施形態に係る抵抗変化型装置を例示する断面図である。
図１に示すように、本実施形態に係る抵抗変化型記憶装置（以下、単に「装置１」ともいう）においては、メモリセル１０が設けられている。メモリセル１０においては、下部電極１１、抵抗変化層１２、酸素伝導層１３及び上部電極１４がこの順に積層されている。例えば、抵抗変化層１２は下部電極１１及び酸素伝導層１３に接し、酸素伝導層１３は上部電極１４に接している。また、装置１においては、下部電極１１と上部電極１４との間に電圧を印加する電源回路１５が設けられている。なお、本明細書においては、説明の便宜上、下部電極１１から上部電極１４に向かう方向を「上」といい、その反対方向を「下」というが、これらは重力の方向とは無関係である。
先ず、メモリセル１０の構成を、各部の材料の一例を挙げて説明する。図１には、以下で例示する材料の化学式を表記している。但し、各部の材料は以下の例には限定されない。各部に要求される材料の一般的な特性については、後述する。
下部電極１１は、シリコン（Ｓｉ）を含む材料によって形成されており、例えば、ニッケルダイシリサイド（ＮｉＳｉ２）によって形成されている。
抵抗変化層１２は、共有結合した酸化物からなり、例えばシリコン酸化物、例えば、二酸化珪素（ＳｉＯ２）により形成されている。
酸素伝導層１３は、酸素イオンの伝導性を持つ層であり、イオン結合した酸化物、例えばセリウム酸化物（ＣｅＯｘ）、例えば二酸化セリウム（ＣｅＯ２）により形成されている。
上部電極１４は、例えばタングステン（Ｗ）等の導電性材料により形成されている。
抵抗変化層１２は、共有結合した酸化物からなり、例えばシリコン酸化物、例えば、二酸化珪素（ＳｉＯ２）により形成されている。
酸素伝導層１３は、酸素イオンの伝導性を持つ層であり、イオン結合した酸化物、例えばセリウム酸化物（ＣｅＯｘ）、例えば二酸化セリウム（ＣｅＯ２）により形成されている。
上部電極１４は、例えばタングステン（Ｗ）等の導電性材料により形成されている。
このようなメモリセル１０は、基板（図示せず）上に、例えば、ＥＢ（Electron Beam：電子ビーム）蒸着法、スパッタリング法、ＣＶＤ（Chemical Vapor Deposition）又はＡＬＤ（Atomic Layer Deposition）等により、ニッケルダイシリサイド、シリコン酸化物、セリウム酸化物及びタングステンを順次堆積させていくことにより、形成することができる。又は、基板上にニッケルダイシリサイド、セリウム酸化物及びタングステンを順次堆積させ、その後、熱処理を施すことにより、ニッケルダイシリサイドからなる下部電極１１とセリウム酸化物からなる酸素伝導層１３との界面に、シリコン酸化層を形成してもよい。
次に、本実施形態に係る抵抗変化型記憶装置の動作について説明する。
図２（ａ）及び（ｂ）は、本実施形態に係る抵抗変化型記憶装置の動作を例示する模式的断面図であり、（ａ）は低抵抗状態を示し、（ｂ）は高抵抗状態を示す。
図１に示すように、初期状態においては、抵抗変化層１２は一様な組成のシリコン酸化物によって形成されており、酸素欠損部はほとんど存在しない。このため、初期状態において、抵抗変化層１２は高い絶縁性を持つ。
図２（ａ）及び（ｂ）は、本実施形態に係る抵抗変化型記憶装置の動作を例示する模式的断面図であり、（ａ）は低抵抗状態を示し、（ｂ）は高抵抗状態を示す。
図１に示すように、初期状態においては、抵抗変化層１２は一様な組成のシリコン酸化物によって形成されており、酸素欠損部はほとんど存在しない。このため、初期状態において、抵抗変化層１２は高い絶縁性を持つ。
先ず、「フォーミング」の動作について説明する。
図２（ａ）に示すように、電源回路１５により、下部電極１１と上部電極１４との間に、下部電極１１が負極となり上部電極１４が正極となるような電圧（以下、「正電圧」という）を印加し、この電圧をゼロから連続的に増加させていく。二酸化セリウム（ＣｅＯ２）からなる酸素伝導層１３の比誘電率は約２８であり、二酸化珪素（ＳｉＯ２）からなる抵抗変化層１２の比誘電率は約４であるため、酸素伝導層１３の比誘電率は抵抗変化層１２の比誘電率よりも高い。一方、比誘電率と電界強度との積は一定となるため、抵抗変化層１２内に発生する電界の強度は、酸素伝導層１３内に発生する電界の強度よりも高い。このため、電圧を増加させていくと、酸素伝導層１３よりも先に抵抗変化層１２が絶縁破壊される。
図２（ａ）に示すように、電源回路１５により、下部電極１１と上部電極１４との間に、下部電極１１が負極となり上部電極１４が正極となるような電圧（以下、「正電圧」という）を印加し、この電圧をゼロから連続的に増加させていく。二酸化セリウム（ＣｅＯ２）からなる酸素伝導層１３の比誘電率は約２８であり、二酸化珪素（ＳｉＯ２）からなる抵抗変化層１２の比誘電率は約４であるため、酸素伝導層１３の比誘電率は抵抗変化層１２の比誘電率よりも高い。一方、比誘電率と電界強度との積は一定となるため、抵抗変化層１２内に発生する電界の強度は、酸素伝導層１３内に発生する電界の強度よりも高い。このため、電圧を増加させていくと、酸素伝導層１３よりも先に抵抗変化層１２が絶縁破壊される。
これにより、抵抗変化層１２内に、酸素欠損部１６が厚さ方向に連なった電流経路１７が形成される。酸素欠損部１６とは、周囲よりも酸素濃度が低くシリコン濃度が高い部分である。この結果、抵抗変化層１２は「低抵抗状態」となり、電気抵抗値が不連続的に減少する。このとき、酸素欠損部１６に含まれていた酸素は、イオン化して酸素イオン１８（Ｏ２−）となり、電界の作用を受けて正極側にある酸素伝導層１３内へ排出される。なお、酸素伝導層１３はイオン結合した酸化物により形成されているため、元々多数の酸素イオンが存在している。「低抵抗状態」においては、メモリセル１０の電気抵抗値はほぼ酸素伝導層１３の電気抵抗値によって決定される。このように、抵抗変化層１２が「低抵抗状態」となり、メモリセル１０の電気抵抗値がほぼ酸素伝導層１３の電気抵抗値となることを、本明細書においては、「酸素伝導層よりも先に抵抗変化層が絶縁破壊する」という。
次に、「リセット」の動作について説明する。
図２（ｂ）に示すように、電源回路１５により、下部電極１１と上部電極１４との間に、下部電極１１が正極となり上部電極１４が負極となるような電圧（以下、「負電圧」という）を印加すると、酸素イオン１８には、正極側である抵抗変化層１２に向かう力が作用する。これにより、酸素伝導層１３を構成する酸素イオン１８が、抵抗変化層１２に向けて順次移動する。
図２（ｂ）に示すように、電源回路１５により、下部電極１１と上部電極１４との間に、下部電極１１が正極となり上部電極１４が負極となるような電圧（以下、「負電圧」という）を印加すると、酸素イオン１８には、正極側である抵抗変化層１２に向かう力が作用する。これにより、酸素伝導層１３を構成する酸素イオン１８が、抵抗変化層１２に向けて順次移動する。
抵抗変化層１２内に進入した酸素イオン１８の一部は、酸素欠損部１６に到達して酸素欠損部１６を消滅させる。酸素イオン１８の他の一部は、抵抗変化層１２内を通過して下部電極１１に到達し、下部電極１１に含まれるシリコンを酸化、例えば、局所陽極酸化する。これにより、下部電極１１の上面を起点として抵抗変化層１２内に向けてシリコン酸化物１９が成長する。これらの作用により、酸素欠損部１６が再酸化され、絶縁破壊が修復されて、電流経路１７の大部分又は全体が消失し、抵抗変化層１２は「高抵抗状態」となる。このとき、電流経路１７の全体が消失すると、抵抗変化層１２の電気抵抗値はフォーミング前の値まで戻る。「高抵抗状態」においては、メモリセル１０の電気抵抗値はほぼ抵抗変化層１２の電気抵抗値によって決定される。
次に、「セット」の動作について説明する。
図２（ａ）に示すように、電源回路１５により、下部電極１１と上部電極１４との間に正電圧を印加すると、抵抗変化層１２が再び絶縁破壊されて、酸素欠損部１６からなる電流経路１７が再形成される。これにより、抵抗変化層１２は「低抵抗状態」に戻る。このとき、仮に、上述の「リセット」によって電流経路１７の全体が消失していたとすると、この「セット」の際に生じる現象は上述の「フォーミング」の際に生じる現象とほぼ同じとなり、セットに必要なセット電圧は、フォーミングに必要なフォーミング電圧とほぼ等しくなる。
図２（ａ）に示すように、電源回路１５により、下部電極１１と上部電極１４との間に正電圧を印加すると、抵抗変化層１２が再び絶縁破壊されて、酸素欠損部１６からなる電流経路１７が再形成される。これにより、抵抗変化層１２は「低抵抗状態」に戻る。このとき、仮に、上述の「リセット」によって電流経路１７の全体が消失していたとすると、この「セット」の際に生じる現象は上述の「フォーミング」の際に生じる現象とほぼ同じとなり、セットに必要なセット電圧は、フォーミングに必要なフォーミング電圧とほぼ等しくなる。
このように、メモリセル１０においては、抵抗変化層１２が絶縁破壊と修復を繰り返すことにより、低抵抗状態及び高抵抗状態の２つの状態をとり、情報を記憶する。そして、リセットの際に、酸素伝導層１３が抵抗変化層１２に対して酸素イオンを供給すると共に、下部電極１１が抵抗変化層１２に対してシリコンを供給して、抵抗変化層１２の絶縁破壊を修復する。
次に、本実施形態の効果について説明する。
先ず、上述の如く構成されたメモリセル１０が、抵抗変化型の記憶素子として成立する効果について説明する。
本実施形態に係る装置１においては、酸素伝導層１３の比誘電率が抵抗変化層１２の比誘電率よりも高いため、下部電極１１と上部電極１４との間に電圧を印加したときに、抵抗変化層１２に印加される電界の強度が酸素伝導層１３に印加される電界の強度よりも高くなる。これにより、抵抗変化層１２として、シリコン酸化層のような絶縁破壊電圧が高く、絶縁性が高い層を選択した場合でも、下部電極１１と上部電極１４との間に電圧をゼロから連続的に増加させたときに、酸素伝導層１３よりも先に抵抗変化層１２が絶縁破壊する。この結果、「フォーミング」及び「セット」が可能となる。
先ず、上述の如く構成されたメモリセル１０が、抵抗変化型の記憶素子として成立する効果について説明する。
本実施形態に係る装置１においては、酸素伝導層１３の比誘電率が抵抗変化層１２の比誘電率よりも高いため、下部電極１１と上部電極１４との間に電圧を印加したときに、抵抗変化層１２に印加される電界の強度が酸素伝導層１３に印加される電界の強度よりも高くなる。これにより、抵抗変化層１２として、シリコン酸化層のような絶縁破壊電圧が高く、絶縁性が高い層を選択した場合でも、下部電極１１と上部電極１４との間に電圧をゼロから連続的に増加させたときに、酸素伝導層１３よりも先に抵抗変化層１２が絶縁破壊する。この結果、「フォーミング」及び「セット」が可能となる。
一方、本実施形態に係る抵抗変化型記憶装置１においては、抵抗変化層１２がシリコン酸化物からなり、下部電極１１がシリコンを含み、酸素伝導層１３が酸素イオンを伝導する能力を持っている。このため、下部電極１１が正極となり上部電極１４が負極となるような負電圧を印加したときに、酸素伝導層１３が抵抗変化層１２に対して酸素を供給すると共に、下部電極１１に含まれるシリコンが、酸素伝導層１３及び抵抗変化層１２を介して供給された酸素と結合して、シリコン酸化物を形成することができる。これにより、酸素欠損部１６を消滅させると共に、抵抗変化層１２内にシリコン酸化物１９を生成させて、抵抗変化層１２内の絶縁破壊を修復することができる。この結果、抵抗変化層１２を「低抵抗状態」から「高抵抗状態」に移行させることが可能となる。すなわち、「リセット」を実現することができる。
これにより、メモリセル１０を抵抗変化型の記憶素子として使用することができる。
これにより、メモリセル１０を抵抗変化型の記憶素子として使用することができる。
次に、オン／オフ比を増加させる効果について説明する。
上述の如く、本実施形態においては、酸素伝導層１３の比誘電率が抵抗変化層１２の比誘電率よりも高いため、抵抗変化層１２として絶縁性が良好な絶縁層を用いても、「セット」動作を確実に実施することができる。抵抗変化層１２として絶縁性が高い層を用いることにより、抵抗変化層１２の初期状態における電気抵抗値を高くすることができる。
また、本実施形態においては、シリコンを含む下部電極１１及び酸素イオン伝導性を持つ酸素伝導層１３によって抵抗変化層１２を挟むことにより、リセットの際に、抵抗変化層１２内に形成された電流経路１７を効果的に消失させることができる。これにより、電流経路１７の全体又は大部分を消失させて、抵抗変化層１２の電気抵抗値を初期状態の値又はそれに近い値まで戻すことができる。
この結果、抵抗変化層１２が高抵抗状態にあるときの電気抵抗値を高くして、オン／オフ比を高くすることができる。
上述の如く、本実施形態においては、酸素伝導層１３の比誘電率が抵抗変化層１２の比誘電率よりも高いため、抵抗変化層１２として絶縁性が良好な絶縁層を用いても、「セット」動作を確実に実施することができる。抵抗変化層１２として絶縁性が高い層を用いることにより、抵抗変化層１２の初期状態における電気抵抗値を高くすることができる。
また、本実施形態においては、シリコンを含む下部電極１１及び酸素イオン伝導性を持つ酸素伝導層１３によって抵抗変化層１２を挟むことにより、リセットの際に、抵抗変化層１２内に形成された電流経路１７を効果的に消失させることができる。これにより、電流経路１７の全体又は大部分を消失させて、抵抗変化層１２の電気抵抗値を初期状態の値又はそれに近い値まで戻すことができる。
この結果、抵抗変化層１２が高抵抗状態にあるときの電気抵抗値を高くして、オン／オフ比を高くすることができる。
この効果を別の観点から表現すれば、以下のようになる。すなわち、従来の抵抗変化型記憶装置においては、抵抗変化層を、酸素欠損部を多量に含有する特殊な金属酸化物によって形成し、この抵抗変化層に対してフォーミングを行ってフィラメントを形成し、フィラメントの端部と電極との間の導通状態を制御することにより、低抵抗状態と高抵抗状態とを切り替えている。このため、高抵抗状態時には、フィラメントの端部と電極との間の僅かな隙間により電気抵抗が決定されるため、オン／オフ比が低い。
これに対して、本実施形態においては、シリコンを含む下部電極１１及び酸素イオン伝導性を持つ酸素伝導層１３を設けることにより、シリコン酸化層の絶縁破壊をほぼ完全に修復することができる。このため、抵抗変化層１２全体について、絶縁破壊と修復を繰り返し、低抵抗状態と高抵抗状態とを切り替えている。このため、オン／オフ比が高い。
また、本実施形態においては、下部電極１１及び酸素伝導層１３を設けることにより、優れた絶縁性を持ちながら、従来は抵抗変化層として使用されなかったシリコン酸化層を、抵抗変化層１２として使用することができる。このように、本実施形態に係る抵抗変化型記憶装置は、従来の抵抗変化型記憶装置とは、その動作原理が全く異なっており、これにより、優れた特性を実現することができる。
図３（ａ）及び（ｂ）は、横軸に状態をとり、縦軸に一定の読出電圧を印加したときに流れる電流の大きさをとって、上述の効果を模式的に説明する図であり、（ａ）は従来の装置を示し、（ｂ）は本実施形態の装置を示す。
図３（ａ）及び（ｂ）に示す灰色の長方形は、流れる電流の大きさを表す棒グラフである。また、円は抵抗変化層内に形成される酸素欠損部を表しており、図の縦方向に沿った位置は、抵抗変化層の厚さ方向における位置に対応している。これにより、高抵抗状態において抵抗変化層内に残留する電流経路が長いほど、流れる電流が大きく、オン／オフ比が低いことを表している。但し、図３（ａ）及び（ｂ）の記載は厳密なものではなく、定量的なものでもない。
図３（ａ）及び（ｂ）に示す灰色の長方形は、流れる電流の大きさを表す棒グラフである。また、円は抵抗変化層内に形成される酸素欠損部を表しており、図の縦方向に沿った位置は、抵抗変化層の厚さ方向における位置に対応している。これにより、高抵抗状態において抵抗変化層内に残留する電流経路が長いほど、流れる電流が大きく、オン／オフ比が低いことを表している。但し、図３（ａ）及び（ｂ）の記載は厳密なものではなく、定量的なものでもない。
図３（ａ）に示すように、図１４（ａ）〜（ｃ）及び図１５に示す従来の抵抗変化型記憶装置においては、装置の製造時にフォーミングによってフィラメント１１６（電流経路）を形成するが、その後のリセット及びセットにおいては、フィラメント１１６の一端部が欠損及び修復されるだけである。このため、フォーミングの際の電気抵抗値の変化量と比較して、リセット及びセットの際の電気抵抗値の変化量は著しく小さい。このため、オン／オフ比が小さい。
これに対して、図３（ｂ）に示すように、図１（ａ）〜（ｃ）及び図２に示す本実施形態に係る抵抗変化型記憶装置１においては、下部電極１１及び酸素伝導層１３の存在により、リセットの際に絶縁破壊がほぼ完全に修復されて、電流経路１７の全体又は大部分が消失する。すなわち、リセット及びセットにおいて、電流経路１７の全体又は大部分が消失及び再形成を繰り返す。このため、リセット及びセットの際の電気抵抗値の変化量がフォーミングの際の電気抵抗値の変化量とほぼ等しく、オン／オフ比が大きい。
次に、フォーミングを省略できる効果について説明する。
上述の如く、リセットの際に電流経路１７の全体を消失させることができれば、高抵抗状態は初期状態と同様になり、フォーミング電圧はセット電圧と等しくなる。このため、特別にフォーミングを実施する必要がなくなる。この結果、フォーミングを必要としない「フォーミングフリー」の抵抗変化型記憶装置を実現することができる。後述するように、電流経路１７の全体を消失させるためには、抵抗変化層１２は薄いほど有利であり、酸素伝導層１３の酸素イオン伝導性は高いほど有利である。
上述の如く、リセットの際に電流経路１７の全体を消失させることができれば、高抵抗状態は初期状態と同様になり、フォーミング電圧はセット電圧と等しくなる。このため、特別にフォーミングを実施する必要がなくなる。この結果、フォーミングを必要としない「フォーミングフリー」の抵抗変化型記憶装置を実現することができる。後述するように、電流経路１７の全体を消失させるためには、抵抗変化層１２は薄いほど有利であり、酸素伝導層１３の酸素イオン伝導性は高いほど有利である。
次に、装置の動作速度を向上させる効果について説明する。
本実施形態の装置１においては、抵抗変化層１２上に酸素伝導層１３を設け、リセットの際には、電圧を印加して酸素伝導層１３から抵抗変化層１２に対して酸素イオンを供給することにより、抵抗変化層１２の絶縁破壊を速やかに修復することができる。このため、リセットの速度が高い。また、セットの際には、抵抗変化層１２内の酸素を速やかに酸素伝導層１３へ排出することができる。このため、セットの速度も高い。
本実施形態の装置１においては、抵抗変化層１２上に酸素伝導層１３を設け、リセットの際には、電圧を印加して酸素伝導層１３から抵抗変化層１２に対して酸素イオンを供給することにより、抵抗変化層１２の絶縁破壊を速やかに修復することができる。このため、リセットの速度が高い。また、セットの際には、抵抗変化層１２内の酸素を速やかに酸素伝導層１３へ排出することができる。このため、セットの速度も高い。
以上の説明では、メモリセル１０の各部を形成する材料の例を１つ挙げ、その動作及び効果について説明した。以下、メモリセル１０の各部に要求される材料の一般的な特性について説明する。各部の材料を以下に示す範囲内で変更しても、装置１の動作及び効果は上述のものと同様である。
先ず、抵抗変化層１２の材料について説明する。
抵抗変化層１２は、高抵抗状態においては絶縁性であり、且つ、リセットの際には、酸素が供給されることにより、絶縁破壊が修復されるものであるため、何らかの酸化物であることが好ましい。また、高抵抗状態のときに十分に高い電気抵抗値を実現し、ノイズ等による絶縁破壊を防止するために、絶縁特性が優れ、絶縁破壊電圧が高い材料であることが好ましい。具体的には、抵抗変化層１２を形成する材料は、絶縁破壊電界が１０ＭＶ／ｃｍ以上であることが好ましい。このような材料としては、例えば、共有結合した酸化物が好適であり、酸化されている元素の電気陰性度と酸素の電気陰性度の差の絶対値が、１．７以下であることが好ましい。
抵抗変化層１２は、高抵抗状態においては絶縁性であり、且つ、リセットの際には、酸素が供給されることにより、絶縁破壊が修復されるものであるため、何らかの酸化物であることが好ましい。また、高抵抗状態のときに十分に高い電気抵抗値を実現し、ノイズ等による絶縁破壊を防止するために、絶縁特性が優れ、絶縁破壊電圧が高い材料であることが好ましい。具体的には、抵抗変化層１２を形成する材料は、絶縁破壊電界が１０ＭＶ／ｃｍ以上であることが好ましい。このような材料としては、例えば、共有結合した酸化物が好適であり、酸化されている元素の電気陰性度と酸素の電気陰性度の差の絶対値が、１．７以下であることが好ましい。
更に、下部電極１１と上部電極１４との間に電圧を印加したときに、抵抗変化層１２内に強い電界を発生させ、確実に絶縁破壊を生じさせるために、抵抗変化層１２の材料の比誘電率は、低い方が好ましい。具体的には、比誘電率が１０以下であることが好ましい。上述の条件を満たす材料の具体例としては、例えば、シリコン酸化物、ゲルマニウム酸化物及びアルミニウム酸化物があり、特に、二酸化珪素（ＳｉＯ２）が好ましい。また、抵抗変化層１２の厚さは、例えば、１〜５ｎｍであることが好ましい。
次に、酸素伝導層１３の材料について説明する。
酸素伝導層１３の材料は、それ自体が酸素イオンを含み、また、酸素イオンの伝導性が高い材料である。酸素イオンの伝導性が高いほど、より厚い抵抗変化層１２の絶縁破壊をより速やかに修復することができる。具体的には、酸素イオンの伝導度が１０−１０Ｓ／ｃｍ以上であることが好ましい。また、低抵抗状態時におけるメモリセル全体の電気抵抗値を低くするために、酸素伝導層１３の材料は、バンドギャップが小さい材料であることが好ましい。具体的には、バンドギャップが６ｅＶ以下の材料であることが好ましい。更に、下部電極１１と上部電極１４との間に電圧を印加したときに、抵抗変化層１２に強い電界を生じさせるために、酸素伝導層１３に生じる電界は弱い方が好ましい。このため、酸素伝導層１３の材料の比誘電率は高い方が好ましく、具体的には、比誘電率が１０以上であることが好ましい。更にまた、酸素伝導層１３の厚さは、例えば、１〜２０ｎｍであることが好ましい。
酸素伝導層１３の材料は、それ自体が酸素イオンを含み、また、酸素イオンの伝導性が高い材料である。酸素イオンの伝導性が高いほど、より厚い抵抗変化層１２の絶縁破壊をより速やかに修復することができる。具体的には、酸素イオンの伝導度が１０−１０Ｓ／ｃｍ以上であることが好ましい。また、低抵抗状態時におけるメモリセル全体の電気抵抗値を低くするために、酸素伝導層１３の材料は、バンドギャップが小さい材料であることが好ましい。具体的には、バンドギャップが６ｅＶ以下の材料であることが好ましい。更に、下部電極１１と上部電極１４との間に電圧を印加したときに、抵抗変化層１２に強い電界を生じさせるために、酸素伝導層１３に生じる電界は弱い方が好ましい。このため、酸素伝導層１３の材料の比誘電率は高い方が好ましく、具体的には、比誘電率が１０以上であることが好ましい。更にまた、酸素伝導層１３の厚さは、例えば、１〜２０ｎｍであることが好ましい。
このような材料として、例えば、イオン結合した酸化物が好適であり、酸化されている元素の電気陰性度と酸素の電気陰性度の差の絶対値が、１．７以上の酸化物が好適である。また、酸素伝導層１３の材料は、蛍石型の結晶構造を持つ材料であることが好ましい。上述の条件を満たす材料の具体例としては、蛍石型の結晶構造を持つ材料では、セリウム酸化物（ＣｅＯｘ）及びイットリア安定化ジルコニア（ＹＳＺ：（Ｙ２Ｏ３）１−ｘ（ＺｒＯ２）ｘ）からなる群より選択された１以上の酸化物が挙げられる。また、他の結晶構造を持つ材料としては、ハフニウム酸化物（ＨｆＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、チタン酸化物（ＴｉＯｘ）及びチタン酸ストロンチウム（ＳＴＯ）からなる群より選択された１以上の酸化物が挙げられる。特に、二酸化セリウム（ＣｅＯ２）及び二酸化ハフニウム（ＨｆＯ２）が好適である。二酸化セリウムは、３価の状態と４価の状態が頻繁に切り替わり、高い酸素イオン伝導が得られる。
図４は、横軸に温度をとり、縦軸に酸素イオンの伝導度をとって、多結晶二酸化セリウム（ｐｏｌｙ−ＣｅＯ２）及び多結晶イットリア安定化ジルコニア（ｐｏｌｙ−ＹＳＺ）の酸素イオン伝導度を例示するグラフ図である。
図４に示すように、約５００℃以上の温度範囲においては、多結晶ＹＳＺの酸素イオン伝導度は多結晶二酸化セリウムの酸素イオン伝導度よりも高いが、約５００℃以下の温度範囲においては、多結晶二酸化セリウムの酸素イオン伝導度の方が高い。特に、室温（２７℃）付近では、１０４〜１０８倍程度の差がある。記憶装置は室温付近で動作させるため、酸素イオン伝導度に関しては、ＹＳＺよりも二酸化セリウムの方が、酸素伝導層１３の材料として好適である。
図４に示すように、約５００℃以上の温度範囲においては、多結晶ＹＳＺの酸素イオン伝導度は多結晶二酸化セリウムの酸素イオン伝導度よりも高いが、約５００℃以下の温度範囲においては、多結晶二酸化セリウムの酸素イオン伝導度の方が高い。特に、室温（２７℃）付近では、１０４〜１０８倍程度の差がある。記憶装置は室温付近で動作させるため、酸素イオン伝導度に関しては、ＹＳＺよりも二酸化セリウムの方が、酸素伝導層１３の材料として好適である。
また、二酸化セリウム（ＣｅＯ２）にランタン（Ｌａ）又はガドリニウム（Ｇｄ）等のランタノイドを微量に添加してもよい。これにより、二酸化セリウムの結晶粒界にこれらの添加元素が偏析し、酸素イオンの伝導性を向上させる。
次に、抵抗変化層１２の材料と酸素伝導層１３の材料との関係について説明する。
フォーミング及びセットを実現するためには、下部電極１１と上部電極１４との間の電圧をゼロから連続的に増加させたときに、酸素伝導層１３よりも先に抵抗変化層１２が絶縁破壊する必要がある。このためには、酸素伝導層１３に生じる電界よりも抵抗変化層１２に生じる電界の方が強いことが好ましく、従って、抵抗変化層１２の比誘電率が酸素伝導層１３の比誘電率よりも低いことが好ましい。また、上述の如く、抵抗変化層１２は、高い絶縁性及び低い比誘電率を持つことが好ましいため、共有結合した酸化物からなることが好ましい。一方、酸素伝導層１３は、抵抗変化層１２よりも導電性が高く、比誘電率も高いことが好ましいため、イオン結合した酸化物からなることが好ましい。このため、抵抗変化層１２に含まれる酸化された元素（例えばシリコン）の電気陰性度と酸素の電気陰性度との差の絶対値は、酸素伝導層１３に含まれる酸化された元素（例えばセリウム）の電気陰性度と酸素の電気陰性度の差の絶対値よりも小さいことが好ましい。
フォーミング及びセットを実現するためには、下部電極１１と上部電極１４との間の電圧をゼロから連続的に増加させたときに、酸素伝導層１３よりも先に抵抗変化層１２が絶縁破壊する必要がある。このためには、酸素伝導層１３に生じる電界よりも抵抗変化層１２に生じる電界の方が強いことが好ましく、従って、抵抗変化層１２の比誘電率が酸素伝導層１３の比誘電率よりも低いことが好ましい。また、上述の如く、抵抗変化層１２は、高い絶縁性及び低い比誘電率を持つことが好ましいため、共有結合した酸化物からなることが好ましい。一方、酸素伝導層１３は、抵抗変化層１２よりも導電性が高く、比誘電率も高いことが好ましいため、イオン結合した酸化物からなることが好ましい。このため、抵抗変化層１２に含まれる酸化された元素（例えばシリコン）の電気陰性度と酸素の電気陰性度との差の絶対値は、酸素伝導層１３に含まれる酸化された元素（例えばセリウム）の電気陰性度と酸素の電気陰性度の差の絶対値よりも小さいことが好ましい。
また、抵抗変化層１２の厚さは、酸素伝導層１３によって下部電極１１と抵抗変化層１２の界面まで酸素イオンを供給できるような厚さであることが好ましい。これにより、酸素伝導層１３側だけでなく、下部電極１１側からもシリコン酸化物の生成によって絶縁破壊を修復することができ、抵抗変化層１２の厚さ方向全体にわたって絶縁破壊を修復することができる。この結果、高抵抗状態における電気抵抗値を初期状態に相当する値まで戻すことができ、オン／オフ比をより高くすることができる。換言すれば、セットの効果がフォーミングの効果と等価になり、フォーミングが不要となる。そして、酸素イオンが拡散可能な抵抗変化層１２の厚さは、酸素伝導層１３の酸素イオン伝導度の平方根に比例する。すなわち、酸素伝導層１３の酸素イオン伝導度をσとし、熱平衡状態にあるときに、酸素イオンが浸透可能な抵抗変化層１２の厚さをｔとすると、下記数式１が成立する。
上記数式１に、各材料に応じたパラメータを入れて等式としたときに、ｔを含む左辺がσを含む右辺よりも小さければ、酸素イオンが抵抗変化層１２の厚さ方向全体にわたって供給されることとなり、フォーミングが不要となる。
図５は、横軸に抵抗変化層の厚さをとり、縦軸に酸素伝導層の酸素イオンの伝導度をとって、フォーミングが不要となる抵抗変化層の厚さと酸素伝導層の酸素イオン伝導度との関係を示すグラフ図である。
図５に示す曲線Ｚは、上記数式１に対応する。また、図５には、酸素伝導層１３を多結晶二酸化セリウムによって形成した場合と、多結晶ＹＳＺによって形成した場合を示している。
図５に示す曲線Ｚは、上記数式１に対応する。また、図５には、酸素伝導層１３を多結晶二酸化セリウムによって形成した場合と、多結晶ＹＳＺによって形成した場合を示している。
図５に示すように、抵抗変化層１２の厚さと酸素伝導層１３の酸素イオン伝導度との関係を表すプロットが領域Ｒ１内にある場合は、リセットの際に酸素伝導層１３によって供給された酸素イオンは抵抗変化層１２と下部電極１１との界面まで到達するため、高抵抗状態における抵抗変化層１２の電気抵抗値は初期状態の値まで戻る。この場合、フォーミングは不要である。
一方、プロットが領域Ｒ２内にある場合は、リセットの際に、酸素イオンは抵抗変化層１２と下部電極１１との界面まで到達しないため、高抵抗状態における抵抗変化層１２の電気抵抗値は初期状態の値までは戻らず、それより低くなる。逆に、抵抗変化層１２を初期状態から低抵抗状態に移行させるためには、セット動作では足りず、専用のフォーミング動作が必要となる。
図５に示すように、フォーミング動作を省略するためには、抵抗変化層１２の厚さが、酸素伝導層１３の酸素イオン伝導度によって決定される所定の厚さ以下である必要がある。すなわち、酸素伝導層１３の酸素イオン伝導度が高いほど、フォーミングフリーを実現しつつ、抵抗変化層１２を厚くすることができる。そして、抵抗変化層１２が厚いほど、オン／オフ比を高くすることができる。従って、フォーミングフリーを実現しつつ、オン／オフ比を高くするためには、酸素伝導層１３を酸素イオン伝導度が高い材料により形成すると共に、抵抗変化層１２の厚さを精度よく制御することが好ましい。
次に、下部電極１１の材料について説明する。
下部電極１１は、電極として必要な導電性を持つと共に、抵抗変化層１２に含まれる元素のうち、酸化されている元素と同じ元素を含む必要がある。また、下部電極１１は、局所陽極酸化によって抵抗変化層１２の材料と同種の材料が形成されることが好ましい。
下部電極１１は、電極として必要な導電性を持つと共に、抵抗変化層１２に含まれる元素のうち、酸化されている元素と同じ元素を含む必要がある。また、下部電極１１は、局所陽極酸化によって抵抗変化層１２の材料と同種の材料が形成されることが好ましい。
例えば、抵抗変化層１２がシリコン酸化物からなる場合には、下部電極１１の材料としては、不純物が添加されて導電形がｐ形若しくはｎ形とされたシリコン、又は、金属シリサイドが挙げられる。金属シリサイドとしては、例えば、ニッケルシリサイドが挙げられる。ニッケルシリサイドにはいくつかの種類があるが、そのうち、シリコンの含有率が最も高いニッケルダイシリサイド（ＮｉＳｉ２）が特に好適である。
次に、上部電極１４の材料について説明する。
上部電極１４は、電極として必要な導電性を持つために、導電性材料により形成されている。また、酸素伝導層１３と反応しない材料によって形成されていることが好ましい。上部電極１４が酸素伝導層１３と反応すると、界面に金属間化合物層が形成されて電気抵抗値が増加したり、酸素伝導層１３の組成及び厚さの制御が困難になるからである。上部電極１４が酸素伝導層１３と反応しないためには、Ｇｉｂｂｓの自由エネルギーが酸素伝導層を構成する金属よりも高く、例えば−７００ｋＪよりも高いことが好ましい。このような条件を満たす上部電極１４の材料の具体例としては、タングステン（Ｗ）及び白金（Ｐｔ）が挙げられる。また、上部電極１４の本体部分をタングステン層により構成し、このタングステン層内に酸素が侵入することを抑制するために、タングステン層の上にチタン窒化物（ＴｉＮ）等からなるバリア層を形成してもよい。
上部電極１４は、電極として必要な導電性を持つために、導電性材料により形成されている。また、酸素伝導層１３と反応しない材料によって形成されていることが好ましい。上部電極１４が酸素伝導層１３と反応すると、界面に金属間化合物層が形成されて電気抵抗値が増加したり、酸素伝導層１３の組成及び厚さの制御が困難になるからである。上部電極１４が酸素伝導層１３と反応しないためには、Ｇｉｂｂｓの自由エネルギーが酸素伝導層を構成する金属よりも高く、例えば−７００ｋＪよりも高いことが好ましい。このような条件を満たす上部電極１４の材料の具体例としては、タングステン（Ｗ）及び白金（Ｐｔ）が挙げられる。また、上部電極１４の本体部分をタングステン層により構成し、このタングステン層内に酸素が侵入することを抑制するために、タングステン層の上にチタン窒化物（ＴｉＮ）等からなるバリア層を形成してもよい。
次に、本実施形態に係る抵抗変化型記憶装置１の動作に必要なセット電圧について説明する。
下部電極１１と上部電極１４との間に印加された電圧Ｖａｐｐは、抵抗変化層１２及び酸素伝導層１３の間で、各層の電界及び厚さの積に応じて分配される。すなわち、抵抗変化層１２の厚さをｔＶＲとし、電界強度をＥＶＲとし、酸素伝導層１３の厚さをｔＯＣとし、電界強度をＥＯＣとすると、下記数式２が成立する。
下部電極１１と上部電極１４との間に印加された電圧Ｖａｐｐは、抵抗変化層１２及び酸素伝導層１３の間で、各層の電界及び厚さの積に応じて分配される。すなわち、抵抗変化層１２の厚さをｔＶＲとし、電界強度をＥＶＲとし、酸素伝導層１３の厚さをｔＯＣとし、電界強度をＥＯＣとすると、下記数式２が成立する。
抵抗変化層１２の絶縁破壊に必要な電界強度をＥＶＲ ＢＤとし、必要とされるセット電圧をＶｓｅｔとし、抵抗変化層１２の比誘電率をｋＶＲとし、酸素伝導層１３の比誘電率をｋＯＣとすると、電界強度と比誘電率の積は一定となるため、セット電圧Ｖｓｅｔは下記数式３によって与えられる。フォーミング電圧についても同様である。図１に示す電源回路１５は、下記数式３によって表されるセット電圧Ｖｓｅｔ以上の電圧Ｖａｐｐを出力できる必要がある。
例えば、抵抗変化層１２を二酸化珪素（ＳｉＯ２）により形成し、酸素伝導層１３を二酸化セリウム（ＣｅＯ２）により形成する場合は、ＳｉＯ２の比誘電率ｋＳｉＯ２は約４であり、ＣｅＯ２の比誘電率ｋＣｅＯ２は約２８であるから、ＳｉＯ２の絶縁電界強度をＥＳｉＯ２ ＢＤとすると、上記数式３は下記数式４のように表記できる。
上記数式４に基づいて、酸素伝導層１３の材料がＣｅＯ２（ｋ＝２８）又はＨｆＯ２（ｋ＝１６）である場合について、酸素伝導層１３の厚さｔＯＣ及び抵抗変化層１２の厚さｔＳｉＯ２が必要なセット電圧Ｖｓｅｔを算出した。このとき、ＳｉＯ２の絶縁電界強度ＥＳｉＯ２ ＢＤを１４ＭＶ／ｃｍとした。算出結果を図６に示す。
図６は、横軸に酸素伝導層の厚さをとり、縦軸にセット電圧をとって、種々の要因が必要なセット電圧に及ぼす影響を例示するグラフ図である。
図６は、横軸に酸素伝導層の厚さをとり、縦軸にセット電圧をとって、種々の要因が必要なセット電圧に及ぼす影響を例示するグラフ図である。
図６に示すように、抵抗変化層１２の厚さｔＳｉＯ２が薄いほど、セット電圧Ｖｓｅｔは低くなる。また、酸素伝導層１３の厚さｔＯＣが薄いほど、セット電圧Ｖｓｅｔは低くなる。更に、酸素伝導層１３の材料として、より比誘電率が高いＣｅＯ２を用いた方が、相対的に比誘電率が低いＨｆＯ２を用いた場合よりも、セット電圧Ｖｓｅｔの低減に対して有利である。但し、抵抗変化層１２は、高抵抗状態のときに所定の電気抵抗値を確実に実現できる程度に厚いことが好ましい。また、酸素伝導層１３は、抵抗変化層１２に対して十分な酸素イオンを供給できる程度に厚いことが好ましい。
また、抵抗変化層１２の材料としてＳｉＯ２を用い、酸素伝導層１３の材料としてＣｅＯ２を用いた抵抗変化型記憶装置は、読出電圧を−０．１Ｖとした場合、１×１０４を超える高いオン／オフ比（低抵抗状態の抵抗値に対する高抵抗状態の抵抗値の比の値）を実現できる。例えば、オン／オフ比として、１×１０５〜１×１０８の値を実現することができる。そして、メモリセル１０に対して温度範囲が常温以上７００℃以下の熱処理、例えば、温度が４００〜７００℃の熱処理を施しても、この高いオン／オフ比はそのまま維持される。従って、抵抗変化型記憶装置の製造工程において、７００℃以下、例えば、４００〜７００℃の高温雰囲気中で行う工程を実施することもできる。すなわち、抵抗変化層１２の材料としてＳｉＯ２を用い、酸素伝導層１３の材料としてＣｅＯ２を用いた抵抗変化型記憶装置は、優れたオン／オフ比が得られるだけでなく、製造工程として高温の熱処理を採用することも可能であり、製造プロセスの自由度が高い。
次に、実施例及び比較例について説明する。
以下に説明する各実施例及び比較例においては、ＥＢ蒸着法によって実際に試料を作製し、そのＩ−Ｖ特性を測定した。各試料の平面サイズは、１辺が２０μｍの正方形とした。また、第１実施例及び第１比較例については、試料の断面をＴＥＭ（transmission electron microscopy：透過型電子顕微鏡）により観察し、写真を撮影した。
以下に説明する各実施例及び比較例においては、ＥＢ蒸着法によって実際に試料を作製し、そのＩ−Ｖ特性を測定した。各試料の平面サイズは、１辺が２０μｍの正方形とした。また、第１実施例及び第１比較例については、試料の断面をＴＥＭ（transmission electron microscopy：透過型電子顕微鏡）により観察し、写真を撮影した。
（第１実施例及び第１比較例）
図７（ａ）は第１実施例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図８（ａ）は第１比較例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図９（ａ）は、第１実施例の試料の断面を示すＴＥＭ写真であり、（ｂ）は、第１比較例の試料の断面を示すＴＥＭ写真である。
図７（ａ）は第１実施例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図８（ａ）は第１比較例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図９（ａ）は、第１実施例の試料の断面を示すＴＥＭ写真であり、（ｂ）は、第１比較例の試料の断面を示すＴＥＭ写真である。
図７（ａ）に示すように、第１実施例においては、ＥＢ蒸着法により、ニッケルダイシリサイド（ＮｉＳｉ２）、セリウム酸化物（ＣｅＯ２）及びタングステン（Ｗ）をこの順に堆積させた。セリウム酸化物の堆積量は２０ｎｍとした。
これにより、図９（ａ）に示すように、ニッケルダイシリサイドからなる層、セリウム酸化物からなる層、及びタングステンからなる層がこの順に積層された。また、ニッケルダイシリサイド層とセリウム酸化層との間には、厚さが２ｎｍ程度の均一なシリコン酸化層（ＳｉＯ２）が形成された。一方、セリウム酸化層とタングステン層との間には、反応層は形成されなかった。
この試料を電源回路に接続し、電流制限値（ｃ．ｃ．）を２ｍＡとして、Ｉ−Ｖ特性を測定した。その結果、図７（ｂ）に示すように、低抵抗状態と高抵抗状態とが確認され、明確なヒステリシスが出現した。読出電圧を−０．１Ｖとしてオン／オフ比を測定すると、１×１０４を超える値となり、極めて高いオン／オフ比が実現した。また、第１実施例に係る試料について、常温から７００℃の温度範囲で熱処理を施しても、１×１０４〜１×１０８の高いオン／オフ比を維持できた。
また、初回の昇圧、すなわち、初期状態にある試料に対して、最初に電圧をゼロから連続的に増加させていったときの挙動は、セット時の挙動、すなわち、２回目以降に電圧をゼロから連続的に増加させていったときの挙動と、ほぼ一致した。なお、図７（ｂ）においては、初回の昇圧を示すプロットが、セットを示すプロットと重なっている。このように、第１実施例においては、高抵抗状態における電気抵抗値が初期状態における電気抵抗値まで戻り、セットの挙動が初回の昇圧の挙動と同じものとなった。これにより、第１実施例においては、フォーミングフリーが実現された。
一方、図８（ａ）に示すように、第１比較例においては、下部電極１１をチタン窒化物（ＴｉＮ）により形成した。そして、その上に、セリウム酸化物（ＣｅＯ２）及びタングステン（Ｗ）をこの順に堆積させた。セリウム酸化物の堆積量は２０ｎｍとした。
これにより、図９（ｂ）に示すように、チタン窒化物からなる層上に、セリウム酸化物からなる層、及びタングステンからなる層がこの順に積層された。また、チタン窒化物層とセリウム酸化層との間には、チタン酸化層（ＴｉＯ２）が形成された。抵抗変化層１２を形成するチタン酸化物（ＴｉＯ２）の比誘電率（約４０）は、酸素伝導層１３を形成するセリウム酸化物（ＣｅＯ２）の比誘電率（約２８）よりも高い。
図８（ｂ）に示すように、第１比較例のＩ−Ｖ特性は、オン／オフ比が１×１０２程度であり、第１実施例よりも低かった。また、セットがフォーミングとは異なる挙動を示し、フォーミングフリーとはならなかった。これは、抵抗変化層１２の比誘電率が酸素伝導層１３の比誘電率よりも高く、抵抗変化層１２に電界が十分に集中しなかったためと推定される。
（第２実施例及び第２比較例）
図１０（ａ）は第２実施例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図１１（ａ）は第２比較例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図１０（ａ）は第２実施例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図１１（ａ）は第２比較例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図１０（ａ）に示すように、第２実施例においては、下部電極１１として導電形がｐ＋形のシリコン基板を用意し、温度を８００℃とする熱酸化処理を施すことにより、シリコン基板の上面に厚さが４ｎｍのシリコン酸化層（ＳｉＯ２）を形成した。次に、ＥＢ蒸着法により、セリウム酸化物（ＣｅＯ２）を２０ｎｍの堆積量で堆積させて、その後、タングステン（Ｗ）を堆積させた。
図１０（ｂ）に示すように、第２実施例においても、オン／オフ比が１×１０４を超える高い値を示した。これは、リセット時にｐ＋形シリコンからなる下部電極１１が局所陽極酸化され、抵抗変化層１２の絶縁破壊が効果的に修復されたためと考えられる。これにより、下部電極１１をシリコンにより形成しても、特性が良好なメモリセルを実現できることが示された。第１実施例と同様に、第２実施例に係る試料を常温から７００℃の範囲で熱処理を施しても、高いオン・オフ比を維持できると推定される。
なお、第２実施例においては、セットの挙動がフォーミングの挙動とは完全には一致せず、フォーミングフリーとはならなかった。これは、抵抗変化層１２となるＳｉＯ２層の厚さが４ｎｍと厚かったため、リセット時に絶縁破壊が完全には修復されなかったためと考えられる。ＳｉＯ２層の厚さをより薄くすれば、フォーミングフリーが実現できたものと推定される。
一方、図１１（ａ）に示すように、第２比較例においては、第２実施例と同様な方法により、導電形がｐ＋形のシリコン基板の上面に、厚さが４ｎｍのシリコン酸化層（ＳｉＯ２）を形成した。次に、セリウム酸化層（ＣｅＯ２）を形成せずに、タングステン層を形成した。すなわち、第２比較例においては、酸素供給層１３を設けなかった。
図１１（ｂ）に示すように、第２比較例においては、抵抗状態が１つの状態しか出現せず、メモリセルとして動作しなかった。
図１１（ｂ）に示すように、第２比較例においては、抵抗状態が１つの状態しか出現せず、メモリセルとして動作しなかった。
（第３実施例）
図１２（ａ）は第３実施例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図１２（ａ）に示すように、第３実施例は、上述の第１実施例と比較して、酸素伝導層１３をハフニウム酸化物（ＨｆＯ２）により形成した点が異なっている。ハフニウム酸化層の厚さは、２ｎｍとした。第３実施例における上記以外の構成は、第１実施例と同様である。すなわち、第３実施例においては、下部電極１１をニッケルダイシリサイド（ＮｉＳｉ２）により形成し、上部電極１４はタングステン（Ｗ）により形成した。ニッケルダイシリサイド層（下部電極１１）とハフニウム酸化層（酸素伝導層１３）との間には、シリコン酸化層（ＳｉＯ２）が形成された。
図１２（ａ）は第３実施例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図１２（ａ）に示すように、第３実施例は、上述の第１実施例と比較して、酸素伝導層１３をハフニウム酸化物（ＨｆＯ２）により形成した点が異なっている。ハフニウム酸化層の厚さは、２ｎｍとした。第３実施例における上記以外の構成は、第１実施例と同様である。すなわち、第３実施例においては、下部電極１１をニッケルダイシリサイド（ＮｉＳｉ２）により形成し、上部電極１４はタングステン（Ｗ）により形成した。ニッケルダイシリサイド層（下部電極１１）とハフニウム酸化層（酸素伝導層１３）との間には、シリコン酸化層（ＳｉＯ２）が形成された。
図１２（ｂ）に示すように、第３実施例においても、第１実施例と同様なＩ−Ｖ特性が確認された。第３実施例のオン／オフ比は、読出電位を−０．１Ｖとしたときに、３×１０７であった。このように、酸素伝導層１３をハフニウム酸化物（ＨｆＯ２）により形成しても、高いオン／オフ比を実現できた。また、初回の昇圧とセット動作の挙動がほぼ一致し、フォーミングフリーを実現できた。
（第４実施例）
図１３（ａ）は第４実施例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図１３（ａ）に示すように、第４実施例は、上述の第１実施例と比較して、下部電極１１を導電形がｐ＋形のシリコンにより形成した点、及び、酸素伝導層１３をハフニウム酸化物（ＨｆＯ２）により形成した点が異なっている。ハフニウム酸化層の厚さは、２ｎｍとした。それ以外の構成は、第１実施例と同様である。ｐ＋形のシリコン層（下部電極１１）とハフニウム酸化層（酸素伝導層１３）との間には、シリコン酸化層（ＳｉＯ２）が形成された。
図１３（ａ）は第４実施例の試料を示す断面図であり、（ｂ）は横軸に電圧をとり縦軸に電流をとって、この試料のＩ−Ｖ特性を示すグラフ図である。
図１３（ａ）に示すように、第４実施例は、上述の第１実施例と比較して、下部電極１１を導電形がｐ＋形のシリコンにより形成した点、及び、酸素伝導層１３をハフニウム酸化物（ＨｆＯ２）により形成した点が異なっている。ハフニウム酸化層の厚さは、２ｎｍとした。それ以外の構成は、第１実施例と同様である。ｐ＋形のシリコン層（下部電極１１）とハフニウム酸化層（酸素伝導層１３）との間には、シリコン酸化層（ＳｉＯ２）が形成された。
図１３（ｂ）に示すように、第４実施例においても、第１実施例と同様なＩ−Ｖ特性が確認された。第４実施例のオン／オフ比は、読出電位を−０．１Ｖとしたときに、２×１０５であった。このように、ｐ＋形シリコンからなる下部電極１１と、ハフニウム酸化物（ＨｆＯ２）からなる酸素伝導層１３との組合せによっても、高いオン／オフ比を実現できた。なお、第４実施例においては、初回の昇圧とセット動作の挙動が一致せず、フォーミングフリーとはならなかった。これは、抵抗変化層１２となるＳｉＯ２層の厚さが厚かったためと考えられる。
なお、前述の実施形態においては、上部電極１４の材料を下部電極１１の材料とは異なる材料とする例を示したが、本発明はこれには限定されず、上部電極１４の材料を下部電極１１の材料と同じとしてもよい。すなわち、上部電極１４の材料を、抵抗変化層１２に含まれる酸化された元素を含む導電性材料、例えば、シリコンを含む材料としてもよい。これにより、上部電極１４と酸素伝導層１３との間にも、例えばシリコン酸化物からなる抵抗変化層１２が形成され、メモリセルの多値化を実現できる。すなわち、酸素伝導層１３の上下に２層の抵抗変化層が形成されることにより、（１）両方の抵抗変化層１２が低抵抗状態となった状態、（２）下側の抵抗変化層１２のみが低抵抗状態となった状態、（３）上側の抵抗変化層１２のみが低抵抗状態となった状態、（４）両方の抵抗変化層１２が高抵抗状態となった状態、の４種類の状態を実現できる。この結果、１つのメモリセルに例えば２ビットの情報を記憶させることができる。
また、前述の実施形態において説明したメモリセルは、クロスポイント型の記憶装置に組み込むこともできる。例えば、上面に電源回路１５を含む駆動回路を形成したシリコン基板上に、Ｘ方向に延びる複数本のワード線を含むワード線配線層と、Ｙ方向に延びる複数本のビット線を含むビット線配線層とを、Ｚ方向に沿って交互に積層させた構造体において、各ビット線と各ワード線との間に、前述のメモリセル１０を接続してもよい。これにより、メモリセルを３次元的に集積させることができ、記録密度を増加させることができる。なお、このとき、前述の下部電極１１及び上部電極１２をそれぞれワード線及びビット線としてもよく、下部電極１１及び上部電極１２の他に、ワード線及びビット線を設けてもよい。また、各メモリセル１０に例えば１つのダイオードを接続してもよい。
以上説明した実施形態によれば、オン／オフ比が高い抵抗変化型記憶装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
本発明によれば、オン／オフ比が高い抵抗変化型記憶装置を実現することができる。
１：抵抗変化型記憶装置、１０：メモリセル、１１：下部電極、１２：抵抗変化層、１３：酸素伝導層、１４：上部電極、１５：電源回路、１６：酸素欠損部、１７：電流経路、１８：酸素イオン、１９：シリコン酸化物、１０１：抵抗変化型記憶装置、１１１：下部電極、１１２：抵抗変化層、１１３：上部電極、１１４：酸素欠損部、１１５：電源回路、１１６：フィラメント、Ｍ１、Ｍ２、Ｍ３：動作、Ｓ０、Ｓ１、Ｓ２、Ｓ３：状態、Ｒ１、Ｒ２：領域、Ｚ：曲線
Claims (12)
- 第１の元素を含む第１電極と、
前記第１電極上に設けられ、前記第１の元素の酸化物を含む抵抗変化層と、
前記抵抗変化層上に設けられ、第２の元素及び酸素を含み、酸素イオン伝導性を持ち、比誘電率が前記抵抗変化層の比誘電率よりも高い酸素伝導層と、
前記酸素伝導層上に設けられた第２電極と、
を備え、
前記第１電極と前記第２電極との間の電圧をゼロから連続的に増加させたときに、前記酸素伝導層よりも先に前記抵抗変化層が絶縁破壊する抵抗変化型記憶装置。 - 前記第１電極と前記第２電極との間に電圧を印加する電源回路をさらに備え、
前記電源回路が出力可能な電圧をＶａｐｐとし、前記抵抗変化層の絶縁破壊に必要な電界強度をＥＶＲ ＢＤとし、前記抵抗変化層の厚さをｔＶＲとし、前記抵抗変化層の比誘電率をｋＶＲとし、前記酸素伝導層の厚さをｔＯＣとし、前記酸素伝導層の比誘電率をｋＯＣとするとき、下記数式を満たす請求項１記載の抵抗変化型記憶装置。
- 前記第１の元素の電気陰性度と酸素の電気陰性度との差の絶対値は、前記第２の元素の電気陰性度と酸素の電気陰性度の差の絶対値よりも小さい請求項１記載の抵抗変化型記憶装置。
- 前記抵抗変化層は、共有結合した酸化物からなる請求項１記載の抵抗変化型記憶装置。
- 前記第１の元素はシリコンである請求項１記載の抵抗変化型記憶装置。
- 前記第１電極は、不純物を含むシリコン又は金属シリサイドにより形成されている請求項５記載の抵抗変化型記憶装置。
- 前記第１電極は、局所陽極酸化によって前記抵抗変化層の材料と同種の材料が形成される材料により形成されている請求項１記載の抵抗変化型記憶装置。
- 前記酸素伝導層は、イオン結合した酸化物からなる請求項１記載の抵抗変化型記憶装置。
- 前記酸素伝導層の結晶構造は蛍石型である請求項１記載の抵抗変化型記憶装置。
- 前記酸素伝導層は、セリウム酸化物、ハフニウム酸化物、ジルコニウム酸化物、チタン酸化物、チタン酸ストロンチウム及びイットリア安定化ジルコニアからなる群より選択された１以上の酸化物を含有する請求項１記載の抵抗変化型記憶装置。
- 前記酸素伝導層はセリウム酸化物からなる請求項１０記載の抵抗変化型記憶装置。
- 前記第２電極は、前記第２の元素と反応しない材料によって形成されている請求項１記載の抵抗変化型記憶装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012057871 | 2012-03-14 | ||
| JP2012057871 | 2012-03-14 | ||
| PCT/JP2013/056826 WO2013137262A1 (ja) | 2012-03-14 | 2013-03-12 | 抵抗変化型記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2013137262A1 true JPWO2013137262A1 (ja) | 2015-08-03 |
| JP6082383B2 JP6082383B2 (ja) | 2017-02-15 |
Family
ID=49161168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014504932A Active JP6082383B2 (ja) | 2012-03-14 | 2013-03-12 | 抵抗変化型記憶装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9214626B2 (ja) |
| EP (1) | EP2827367B1 (ja) |
| JP (1) | JP6082383B2 (ja) |
| KR (1) | KR101613033B1 (ja) |
| CN (1) | CN104285295B (ja) |
| HK (1) | HK1205822A1 (ja) |
| SG (1) | SG11201405685RA (ja) |
| WO (1) | WO2013137262A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG11201405685RA (en) * | 2012-03-14 | 2014-11-27 | Tokyo Inst Tech | Resistance change memory device |
| KR101585477B1 (ko) | 2014-09-26 | 2016-01-15 | 현대자동차주식회사 | 방청성능이 향상된 차량용 도어프레임 및 이의 제조방법 |
| TWI556245B (zh) * | 2015-02-16 | 2016-11-01 | 國立中山大學 | 電阻式記憶體 |
| JP6430306B2 (ja) * | 2015-03-19 | 2018-11-28 | 東芝メモリ株式会社 | 不揮発性記憶装置 |
| TWI559305B (zh) * | 2015-08-07 | 2016-11-21 | Univ Chang Gung | Resistive memory with multiple resistive states |
| CN106098932B (zh) * | 2016-06-16 | 2019-01-15 | 北京大学 | 一种线性缓变忆阻器及其制备方法 |
| US9887351B1 (en) * | 2016-09-30 | 2018-02-06 | International Business Machines Corporation | Multivalent oxide cap for analog switching resistive memory |
| JP6541727B2 (ja) * | 2017-07-24 | 2019-07-10 | カルソニックカンセイ株式会社 | 接合方法 |
| JP2019057540A (ja) * | 2017-09-19 | 2019-04-11 | 東芝メモリ株式会社 | 記憶素子 |
| US10381558B1 (en) | 2018-03-16 | 2019-08-13 | 4D-S, Ltd. | Resistive memory device having a retention layer |
| WO2019232302A1 (en) * | 2018-06-01 | 2019-12-05 | Massachusetts Institute Of Technology | Optoelectronic memristor devices |
| JP7155752B2 (ja) * | 2018-08-24 | 2022-10-19 | 富士通株式会社 | 抵抗変化素子及びその製造方法、記憶装置 |
| WO2020251747A1 (en) | 2019-06-12 | 2020-12-17 | Applied Materials, Inc. | Dual oxide analog switch for neuromorphic switching |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285451A (ja) * | 2004-03-29 | 2005-10-13 | Sumitomo Electric Ind Ltd | 電解質膜およびその製造方法 |
| JP2010028001A (ja) * | 2008-07-24 | 2010-02-04 | Fujitsu Ltd | 抵抗変化型素子および抵抗変化型素子製造方法 |
| WO2010073897A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | 抵抗変化素子 |
| JP2010251352A (ja) * | 2009-04-10 | 2010-11-04 | Panasonic Corp | 不揮発性記憶素子及びその製造方法 |
| WO2011052239A1 (ja) * | 2009-11-02 | 2011-05-05 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法 |
| JP2011091325A (ja) * | 2009-10-26 | 2011-05-06 | Sony Corp | 記憶装置及びその製造方法 |
| US20110176351A1 (en) * | 2010-01-18 | 2011-07-21 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing same |
| WO2012023269A1 (ja) * | 2010-08-17 | 2012-02-23 | パナソニック株式会社 | 不揮発性記憶装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100960208B1 (ko) | 2005-07-29 | 2010-05-27 | 후지쯔 가부시끼가이샤 | 저항 기억 소자 및 불휘발성 반도체 기억 장치 |
| WO2008075412A1 (ja) | 2006-12-19 | 2008-06-26 | Fujitsu Limited | 抵抗変化素子及びその製造方法 |
| CN101159314A (zh) | 2007-10-30 | 2008-04-09 | 北京大学 | 一种电阻式随机存储器的存储单元及其制备方法 |
| SG11201405685RA (en) * | 2012-03-14 | 2014-11-27 | Tokyo Inst Tech | Resistance change memory device |
-
2013
- 2013-03-12 SG SG11201405685RA patent/SG11201405685RA/en unknown
- 2013-03-12 JP JP2014504932A patent/JP6082383B2/ja active Active
- 2013-03-12 KR KR1020147025613A patent/KR101613033B1/ko active IP Right Grant
- 2013-03-12 EP EP13761116.6A patent/EP2827367B1/en active Active
- 2013-03-12 CN CN201380023018.7A patent/CN104285295B/zh active Active
- 2013-03-12 WO PCT/JP2013/056826 patent/WO2013137262A1/ja active Application Filing
- 2013-03-12 US US14/384,281 patent/US9214626B2/en active Active
-
2015
- 2015-06-30 HK HK15106208.8A patent/HK1205822A1/xx unknown
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285451A (ja) * | 2004-03-29 | 2005-10-13 | Sumitomo Electric Ind Ltd | 電解質膜およびその製造方法 |
| JP2010028001A (ja) * | 2008-07-24 | 2010-02-04 | Fujitsu Ltd | 抵抗変化型素子および抵抗変化型素子製造方法 |
| WO2010073897A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | 抵抗変化素子 |
| JP5464148B2 (ja) * | 2008-12-26 | 2014-04-09 | 日本電気株式会社 | 抵抗変化素子 |
| JP2010251352A (ja) * | 2009-04-10 | 2010-11-04 | Panasonic Corp | 不揮発性記憶素子及びその製造方法 |
| JP2011091325A (ja) * | 2009-10-26 | 2011-05-06 | Sony Corp | 記憶装置及びその製造方法 |
| WO2011052239A1 (ja) * | 2009-11-02 | 2011-05-05 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法 |
| US20120044749A1 (en) * | 2009-11-02 | 2012-02-23 | Shunsaku Muraoka | Variable resistance nonvolatile storage device and method of forming memory cell |
| US20110176351A1 (en) * | 2010-01-18 | 2011-07-21 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing same |
| JP2011146111A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| WO2012023269A1 (ja) * | 2010-08-17 | 2012-02-23 | パナソニック株式会社 | 不揮発性記憶装置およびその製造方法 |
| US20120199805A1 (en) * | 2010-08-17 | 2012-08-09 | Haruyuki Sorada | Nonvolatile memory device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101613033B1 (ko) | 2016-04-15 |
| US20150083987A1 (en) | 2015-03-26 |
| WO2013137262A1 (ja) | 2013-09-19 |
| US9214626B2 (en) | 2015-12-15 |
| CN104285295A (zh) | 2015-01-14 |
| KR20140129170A (ko) | 2014-11-06 |
| EP2827367A4 (en) | 2015-11-25 |
| EP2827367B1 (en) | 2018-04-25 |
| EP2827367A1 (en) | 2015-01-21 |
| CN104285295B (zh) | 2017-05-31 |
| SG11201405685RA (en) | 2014-11-27 |
| JP6082383B2 (ja) | 2017-02-15 |
| HK1205822A1 (en) | 2015-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6082383B2 (ja) | 抵抗変化型記憶装置 | |
| US8441060B2 (en) | Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element | |
| US9397141B2 (en) | Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks | |
| JP5873981B2 (ja) | 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 | |
| US20120292587A1 (en) | Nonvolatile memory device | |
| US20110248236A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2008016854A (ja) | 可変抵抗物質を含む不揮発性メモリ素子 | |
| KR20080050989A (ko) | 메모리 소자 및 그 제조방법 | |
| US9166160B1 (en) | Resistive random access memory and method of fabricating the same | |
| JP5636092B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
| JP2011205046A (ja) | 半導体記憶装置、及びその製造方法 | |
| JP2012064738A (ja) | 不揮発性記憶装置 | |
| Lin et al. | Superior unipolar resistive switching in stacked ZrOx/ZrO2/ZrOx structure | |
| CN103311433A (zh) | 阻变存储器的制造方法 | |
| US8921214B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US9831426B2 (en) | CBRAM device and manufacturing method thereof | |
| JP2013187523A (ja) | 半導体記憶装置 | |
| CN112909159B (zh) | 电阻式随机存取存储器 | |
| TWI637485B (zh) | 電阻變化元件及其製造方法 | |
| TWI399852B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
| JP2013207131A (ja) | 抵抗変化素子及びその製造方法 | |
| KR20200080194A (ko) | 메모리 소자 및 그 제조 방법 | |
| Abunahla et al. | Synthesis and Characterization of Micro-Thick TiO 2 and HfO 2 Memristors | |
| Tu et al. | The effects of Hf-doping and thermal treatment on the resistive switching properties of rf magnetron sputtered Sm2 (1-x) HfxCe2O7 thin films | |
| TWI549326B (zh) | 電阻式隨機存取記憶體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170120 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6082383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |