JP7155752B2 - 抵抗変化素子及びその製造方法、記憶装置 - Google Patents

抵抗変化素子及びその製造方法、記憶装置 Download PDF

Info

Publication number
JP7155752B2
JP7155752B2 JP2018157213A JP2018157213A JP7155752B2 JP 7155752 B2 JP7155752 B2 JP 7155752B2 JP 2018157213 A JP2018157213 A JP 2018157213A JP 2018157213 A JP2018157213 A JP 2018157213A JP 7155752 B2 JP7155752 B2 JP 7155752B2
Authority
JP
Japan
Prior art keywords
variable resistance
layer
electrode
resistance layer
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018157213A
Other languages
English (en)
Other versions
JP2020031178A (ja
Inventor
英之 能代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018157213A priority Critical patent/JP7155752B2/ja
Priority to US16/533,735 priority patent/US11328769B2/en
Publication of JP2020031178A publication Critical patent/JP2020031178A/ja
Application granted granted Critical
Publication of JP7155752B2 publication Critical patent/JP7155752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Description

本発明は、抵抗変化素子及びその製造方法、記憶装置に関する。
従来、正極活物質層と負極活物質層の間で電解質層を通ってイオンが移動することで充電、放電を行なう二次電池の原理を用い、その構成を利用した情報記憶素子が提案されている。
特開２０１２－８９５６７号公報 特開２００３－１５７６７２号公報
ところで、記憶装置に備えられる抵抗変化素子に上述の二次電池の構成を適用する場合、例えば、正極活物質層を、イオンを吸蔵、放出でき、イオンの量に応じて抵抗が変化する抵抗変化層に利用し、電解質層を、イオンを伝導し、電子を伝導しないイオン伝導層に利用し、負極活物質層を、イオンを吸蔵、放出できるイオン吸蔵放出層に利用することが考えられる。
この場合、抵抗変化層とイオン吸蔵放出層の間でイオン伝導層を通ってイオンが移動することで、抵抗変化層のイオンの量が変化し、これに応じて抵抗が変化するため、抵抗変化素子として機能させることができる。
しかしながら、正極活物質層には、抵抗率の高い物質が用いられているため、これを抵抗変化層として用いると抵抗が大きく、読出電流が小さくなって、誤動作の原因となることがわかった。
本発明は、十分な読出電流が得られるようにして、誤動作を防止できるようにすることを目的とする。
１つの態様では、抵抗変化素子は、少なくとも１種類のイオンを吸蔵、放出でき、イオンの量に応じて抵抗が変化する層であって、イオンを放出すると抵抗が下がり、イオンを吸蔵すると抵抗が上がる第１抵抗変化層と、イオンを吸蔵、放出でき、イオンの量に応じて抵抗が変化する層であって、イオンを放出すると抵抗が上がり、イオンを吸蔵すると抵抗が下がる第２抵抗変化層と、第１抵抗変化層と第２抵抗変化層との間に設けられ、イオンを伝導するイオン伝導層と、第１抵抗変化層に接続されるように互いに離間して設けられた第１電極及び第２電極と、記第２抵抗変化層に接続されるように互いに離間して設けられた第３電極及び第４電極とを備え、第１抵抗変化層及び第２抵抗変化層は、第１電極及び第２電極の少なくとも一方と第３電極及び第４電極の少なくとも一方を介して書込電圧を印加されると、第１抵抗変化層及び第２抵抗変化層の抵抗を変化させることによって、情報の書き込みを可能とし、第１電極及び第２電極を介して第１抵抗変化層に読出電圧を印加されるとともに第３電極及び第４電極を介して第２抵抗変化層に読出電圧を印加されると、第１抵抗変化層及び第２抵抗変化層に流れる電流の検出によって、情報の読み出しを可能とする。
１つの態様では、記憶装置は、上述の抵抗変化素子と、抵抗変化素子に接続され、抵抗変化素子へ情報の書き込みを行なう書込回路と、抵抗変化素子に接続され、抵抗変化素子から情報の読み出しを行なう読出回路とを備え、読出回路は、第１抵抗変化層と第２抵抗変化層が並列接続されるようにし、第１抵抗変化層及び第２抵抗変化層に読出電圧を印加して第１抵抗変化層及び第２抵抗変化層に流れる電流を検出して、情報の読み出しを行なう。
また、一つの態様では、記憶装置は、抵抗変化素子と、抵抗変化素子に接続され、抵抗変化素子へ情報の書き込みを行なう書込回路と、抵抗変化素子に接続され、抵抗変化素子から情報の読み出しを行なう読出回路とを備え、抵抗変化素子は、少なくとも１種類のイオンを吸蔵、放出でき、イオンの量に応じて抵抗が変化する層であって、イオンを放出すると抵抗が下がり、イオンを吸蔵すると抵抗が上がる第１抵抗変化層と、イオンを吸蔵、放出でき、イオンの量に応じて抵抗が変化する層であって、イオンを放出すると抵抗が上がり、イオンを吸蔵すると抵抗が下がる第２抵抗変化層と、第１抵抗変化層と第２抵抗変化層との間に設けられ、イオンを伝導するイオン伝導層とを備え、抵抗変化素子は、第１抵抗変化層に接続されるように互いに離間して設けられた第１電極及び第２電極と、第２抵抗変化層に接続されるように互いに離間して設けられた第３電極及び第４電極とを備え、書込回路は、第１電極及び第２電極の少なくとも一方と第３電極及び第４電極の少なくとも一方を介して第１抵抗変化層及び第２抵抗変化層に書込電圧を印加し、第１抵抗変化層及び第２抵抗変化層の抵抗を変化させて、情報の書き込みを行ない、読出回路は、第１電極及び第２電極を介して第１抵抗変化層に読出電圧を印加するとともに第３電極及び第４電極を介して第２抵抗変化層に読出電圧を印加し、第１抵抗変化層及び第２抵抗変化層に流れる電流を検出して、情報の読み出しを行なう。
１つの態様では、抵抗変化素子の製造方法は、少なくとも１種類のイオンを吸蔵、放出でき、イオンの量に応じて抵抗が変化する層であって、イオンを放出すると抵抗が下がり、イオンを吸蔵すると抵抗が上がる第１抵抗変化層を形成する工程と、第１抵抗変化層上に、イオンを伝導するイオン伝導層を形成する工程と、イオン伝導層上に、イオンを吸蔵、放出でき、イオンの量に応じて抵抗が変化する層であって、イオンを放出すると抵抗が上がり、イオンを吸蔵すると抵抗が下がる第２抵抗変化層を形成する工程と、第１抵抗変化層に接続されるように互いに離間して設けられた第１電極及び第２電極を形成する工程と、第２抵抗変化層に接続されるように互いに離間して設けられた第３電極及び第４電極を形成する工程とによって、第１抵抗変化層及び第２抵抗変化層が、第１電極及び第２電極の少なくとも一方と第３電極及び第４電極の少なくとも一方を介して書込電圧を印加されると、第１抵抗変化層及び第２抵抗変化層の抵抗を変化させることによって、情報の書き込みを可能とし、第１電極及び第２電極を介して第１抵抗変化層に読出電圧を印加されるとともに第３電極及び第４電極を介して第２抵抗変化層に読出電圧を印加されると、第１抵抗変化層及び第２抵抗変化層に流れる電流の検出によって、情報の読み出しを可能とする。
１つの側面として、十分な読出電流が得られるようになり、誤動作を防止できるという効果を有する。
本実施形態にかかる抵抗変化素子の構成を示す断面図である。 本実施形態にかかる抵抗変化素子の第１抵抗変化層と第２抵抗変化層を並列接続する場合を示す図である。 本実施形態にかかる抵抗変化素子及び従来の抵抗変化素子における抵抗変化を示す図である。 従来の抵抗変化素子の構成を示す断面図である。 従来の抵抗変化素子における充放電特性を示す図である。 本実施形態にかかる抵抗変化素子における充放電特性を示す図である。 本実施形態にかかる抵抗変化素子に第１抵抗変化層と第２抵抗変化層が並列接続されるように接続される配線及び読出時の電流の流れを示す図である。 本実施形態にかかる抵抗変化素子に接続される配線及びスイッチを示す図である。 本実施形態にかかる記憶装置の構成を示す図である。 本実施形態にかかる抵抗変化素子の第１抵抗変化層と第２抵抗変化層を並列接続した場合の情報の書き込み動作を説明するための図である。 本実施形態にかかる抵抗変化素子の第１抵抗変化層と第２抵抗変化層を並列接続した場合の情報の書き込み動作を説明するための図である。 本実施形態にかかる抵抗変化素子の第１抵抗変化層と第２抵抗変化層を並列接続した場合の情報の読み出し動作を説明するための図である。 本実施形態にかかる抵抗変化素子の第１抵抗変化層と第２抵抗変化層を直列接続する場合を示す図である。 本実施形態にかかる抵抗変化素子に第１抵抗変化層と第２抵抗変化層が直列接続されるように接続される配線及び読出時の電流の流れを示す図である。 本実施形態にかかる抵抗変化素子の第１抵抗変化層と第２抵抗変化層を直列接続した場合の情報の書き込み動作を説明するための図である。 本実施形態にかかる抵抗変化素子の第１抵抗変化層と第２抵抗変化層を直列接続した場合の情報の書き込み動作を説明するための図である。 本実施形態にかかる抵抗変化素子の第１抵抗変化層と第２抵抗変化層を直列接続した場合の情報の読み出し動作を説明するための図である。
以下、図面により、本発明の実施の形態にかかる抵抗変化素子及びその製造方法、記憶装置について、図１～図１７を参照しながら説明する。
本実施形態にかかる抵抗変化素子は、図１に示すように、基板１上に、少なくとも１種類のイオンを吸蔵、放出でき、少なくとも１種類のイオンの量に応じて抵抗が変化する２つの抵抗変化層（第１抵抗変化層２及び第２抵抗変化層４）と、これらの第１抵抗変化層２と第２抵抗変化層４との間に設けられ、少なくとも１種類のイオンを伝導するイオン伝導層３とを備える。
ここで、２つの抵抗変化層２、４は、少なくとも１種類のイオンを吸蔵、放出でき、少なくとも１種類のイオンの量（濃度）に応じて抵抗が変化する材料からなる。また、イオン伝導層３は、少なくとも１種類のイオンを伝導する材料からなる。
この場合、第１抵抗変化層２と第２抵抗変化層４の間でイオン伝導層３を通ってイオンが移動することで、第１抵抗変化層２及び第２抵抗変化層４のイオンの量が変化し、これに応じて抵抗が変化するため、抵抗変化素子９として機能させることができる。
このように、本実施形態の抵抗変化素子９は、イオン伝導層３を挟んで、組成比に応じて抵抗値が変化する２つの抵抗変化層２、４を上下に有する構造を備える。
なお、ここでは、イオン伝導層３は、少なくとも１種類のイオンを伝導し、電子を伝導しないイオン伝導層である。また、イオン伝導層３を通って移動するイオンを、伝導イオンともいう。
また、第１抵抗変化層２及び第２抵抗変化層４の中のイオンの量を連続的に変化させ、その抵抗を連続的に変化させることもできるため、多くの抵抗値を記憶することができる多値抵抗変化素子を実現することも可能である。
本実施形態では、第１抵抗変化層２は、少なくとも１種類のイオンを吸蔵、放出でき、少なくとも１種類のイオンの量に応じて抵抗が変化する層であって、少なくとも１種類のイオンを放出すると抵抗が下がり、少なくとも１種類のイオンを吸蔵すると抵抗が上がる抵抗変化層である。
なお、ここでは、第１抵抗変化層２は、下層に設けられるため、下部抵抗変化層又は下層の抵抗変化層ともいう。
また、第２抵抗変化層４は、少なくとも１種類のイオンを吸蔵、放出でき、少なくとも１種類のイオンの量に応じて抵抗が変化する層であって、少なくとも１種類のイオンを放出すると抵抗が上がり、少なくとも１種類のイオンを吸蔵すると抵抗が下がる抵抗変化層である。
なお、ここでは、第２抵抗変化層４は、上層に設けられるため、上部抵抗変化層又は上層の抵抗変化層ともいう。
なお、本実施形態では、第１抵抗変化層２を、イオン伝導層３の下方、即ち、基板１に近い側に設け、第２抵抗変化層４を、イオン伝導層３の上方、即ち、基板１から遠い側に設けているが、これに限られるものではない。
例えば、第１抵抗変化層２を、イオン伝導層３の上方、即ち、基板１から遠い側に設け、第２抵抗変化層４を、イオン伝導層３の下方、即ち、基板１に近い側に設けても良い。つまり、第１抵抗変化層２を、上層に設けられた上部抵抗変化層とし、第２抵抗変化層４を、下層に設けられた下部抵抗変化層としても良い。
そして、第１抵抗変化層２から放出されたイオンは、イオン伝導層３を通って、第２抵抗変化層４に吸蔵され、第２抵抗変化層４から放出されたイオンは、イオン伝導層３を通って、第１抵抗変化層２に吸蔵される。
また、第１抵抗変化層２から放出されたイオンがイオン伝導層３を通って第２抵抗変化層４に吸蔵されることによって、第１抵抗変化層２及び第２抵抗変化層４の両方の抵抗が下がる。また、第２抵抗変化層４から放出されたイオンがイオン伝導層３を通って第１抵抗変化層２に吸蔵されることによって、第１抵抗変化層２及び第２抵抗変化層４の両方の抵抗が上がる。
また、第１抵抗変化層２及び第２抵抗変化層４は、書込時に抵抗変化が同時に起こる。つまり、２つの抵抗変化層２、４の抵抗を変化させる書込動作時に、２つの抵抗変化層２、４でのイオンの吸蔵、放出が同時に起こる。
ところで、本実施形態にかかる抵抗変化素子９は、正極活物質層と負極活物質層の間で電解質層を通ってイオンが移動することで充電、放電を行なう二次電池の構成を適用した抵抗変化素子である。なお、二次電池を固体二次電池又はイオン電池ともいう。
つまり、二次電池の正極活物質層及び負極活物質層を、少なくとも１種類のイオンを吸蔵、放出でき、このイオンの量に応じて抵抗が変化する抵抗変化層２、４に利用し、電解質層を、このイオンを伝導するイオン伝導層３に利用する。
本実施形態では、第１抵抗変化層２は、イオン電池に用いられる正極活物質からなる正極活物質層であり、イオン伝導層３は、イオン電池に用いられる固体電解質からなる固体電解質層であり、第２抵抗変化層４は、イオン電池に用いられる負極活物質からなる負極活物質層である。
つまり、本実施形態の抵抗変化素子９は、固体電解質材料を含む抵抗変化素子であって、固体電解質層（イオン伝導層３）を、正極活物質層又は負極活物質層である２つの抵抗変化層（第１抵抗変化層２及び第２抵抗変化層４）で挟んだ構造を有する。
ここでは、第１抵抗変化層２は、イオンを放出すると抵抗が下がり、イオンを吸蔵すると抵抗が上がる正極活物質層である。
また、第２抵抗変化層４は、イオンを放出すると抵抗が上がり、イオンを吸蔵すると抵抗が下がる負極活物質層である。
このように、第１抵抗変化層２を、イオンを放出するとその抵抗が下がる正極活物質からなるものとする場合、第２抵抗変化層４は、イオンを吸蔵するとその抵抗が下がる負極活物質からなるものとする。
また、第１抵抗変化層２を、イオンを吸蔵するとその抵抗が上がる正極活物質からなるものとする場合、第２抵抗変化層４は、イオンを放出するとその抵抗が上がる負極活物質からなるものとする。
なお、これに限られるものではなく、第１抵抗変化層２を、イオンを放出すると抵抗が下がり、イオンを吸蔵すると抵抗が上がる負極活物質層とし、第２抵抗変化層４を、イオンを放出すると抵抗が上がり、イオンを吸蔵すると抵抗が下がる正極活物質層としても良い。
つまり、第１抵抗変化層２を、イオンを放出するとその抵抗が下がる負極活物質からなるものとする場合、第２抵抗変化層４を、イオンを吸蔵するとその抵抗が下がる正極活物質からなるものとしても良い。
また、第１抵抗変化層２は、イオンを吸蔵するとその抵抗が上がる負極活物質からなるものとする場合、第２抵抗変化層を、イオンを放出するとその抵抗が上がる正極活物質からなるものとしても良い。
このように、正極活物質又は負極活物質からなる第１抵抗変化層２及び第２抵抗変化層４は、一方がイオンを放出し、もう一方がイオンを吸蔵するが、電気抵抗の振る舞いは、両者とも同じように上がる又は下がるという変化を示す材料からなる。
例えば、Ｌｉイオンを用いる場合、第２抵抗変化層４を構成する負極活物質は、Ｌｉイオンを吸蔵すると抵抗が下がるＬｉ４Ｔｉ５Ｏ１２等、イオン伝導層３を構成する固体電解質は、Ｌｉ３ＰＯ４、Ｌｉ９Ａｌ３（Ｐ２Ｏ７）３（ＰＯ４）２、Ｌｉ２．９ＰＯ３．３Ｎ０．４６、（Ｌａ，Ｌｉ）ＴｉＯ３等、第１抵抗変化層２を構成する正極活物質は、Ｌｉイオンを放出すると抵抗が下がるＬｉＣｏＯ２、ＬｉＮｉＯ２、ＬｉＴｉ５Ｏ１２、ＬｉＭｎＯ２、ＬｉＦｅＰＯ４等を用いれば良い。
なお、Ｌｉイオン以外のイオンを用いても良い。
ところで、本実施形態では、抵抗変化素子９は、図１に示すように、第１抵抗変化層２に接続されるように互いに離間して設けられた第１電極５及び第２電極６と、第２抵抗変化層４に接続されるように互いに離間して設けられた第３電極７及び第４電極８とを備える。
ここでは、第１電極５及び第２電極６は、下部抵抗変化層である第１抵抗変化層２の下方に設けられている。また、第３電極７及び第４電極８は、上部抵抗変化層である第２抵抗変化層４の上方に設けられている。
そして、情報（抵抗値）の書き込みを行なうときは、第１電極５及び第２電極６の少なくとも一方と第３電極７及び第４電極８の少なくとも一方を介して第１抵抗変化層２及び第２抵抗変化層４に書込電圧を印加し、第１抵抗変化層２及び第２抵抗変化層４の抵抗を変化させて、情報の書き込みを行なえば良い。
ここで、第１電極５及び第２電極６の少なくとも一方に正電圧を印加し、かつ、第３電極７及び第４電極８の少なくとも一方を接地することによって、又は、第１電極５及び第２電極６の少なくとも一方を接地し、かつ、第３電極７及び第４電極８の少なくとも一方に正電圧を印加することによって、第１抵抗変化層２及び第２抵抗変化層４に書込電圧を印加するようにすれば良い。
また、情報（抵抗値）の読み出しを行なうときは、第１電極５及び第２電極６を介して第１抵抗変化層２に読出電圧を印加するとともに第３電極７及び第４電極８を介して第２抵抗変化層４に読出電圧を印加し、第１抵抗変化層２及び第２抵抗変化層４に流れる電流を検出して、情報の読み出しを行なえば良い。
ここでは、図２に示すように、第１抵抗変化層２と第２抵抗変化層４が並列接続されるようにし、第１抵抗変化層２及び第２抵抗変化層４に読出電圧を印加して第１抵抗変化層２及び第２抵抗変化層４に流れる電流（読出電流）を検出して、情報（抵抗値）の読み出しを行なう。
上述のように、第１抵抗変化層２の抵抗値を読み出すために用いられる第１電極５及び第２電極６が互いに離間して設けられており、また、第２抵抗変化層４の抵抗値を読み出すために用いられる第３電極７及び第４電極８が互いに離間して設けられている。
このため、抵抗変化素子９として機能させるのに十分な抵抗の変化が得られるようにすることができ、その特性を向上させることができる。
これに対し、抵抗変化層の抵抗値を読み出すために用いられる電極が抵抗変化層の全面にわたって設けられていると、抵抗変化が小さくなってしまい、抵抗変化素子として機能させるのに十分な抵抗変化を得るのが難しい。
つまり、抵抗率の高い物質である正極活物質を二次電池に使用する場合は正極活物質層に電極層を積層して、正極活物質層の全面に電極層を設けることで、その抵抗値を下げているため、問題は生じない。
しかしながら、正極活物質を抵抗変化層として使用する場合に、これに電極層を積層して、抵抗変化層の全面にわたって電極層を設けると、抵抗変化が抵抗変化層と抵抗が低い電極層との合成抵抗になるため、抵抗変化が小さくなってしまうことになる。
このため、抵抗変化素子として機能させるのに十分な抵抗変化を得るのが難しい。
また、上述のようにして情報（抵抗値）の読み出しを行なう場合、第１抵抗変化層２の抵抗値と第２抵抗変化層４の抵抗値の合成抵抗値（合成抵抗）が、抵抗変化素子９に記憶されている情報（抵抗値）として読み出されることになる。
つまり、情報の読み出しを行なう場合に、２つの抵抗変化層２、４に流れる電流（読出電流）を検出し、これに基づいて抵抗値（合成抵抗値）を求めることで、情報の読み出しを行なうことになるため、情報を読み出す際に抵抗変化素子９に流れる電流（読出電流）を大きくすることができる。
これにより、十分な読出電流が得られるようになり、例えば情報として記憶されている抵抗値が「０」であるか「１」であるかの判定を誤るなどの誤動作を防止できることになり、その特性を向上させることができる。
以下、具体例を挙げながら説明する。
情報（抵抗値）の書き込みを行なう場合、即ち、抵抗変化素子９の抵抗値（素子抵抗）を変える場合、第１電極５及び第２電極６の一方又は両方と第３電極７及び第４電極８の一方又は両方との間に、イオンを移動させる電圧（書込電圧）を印加し、第１抵抗変化層２及び第２抵抗変化層４の抵抗（抵抗値）を変化させて、情報の書き込みを行なえば良い。
例えば、下層の第１抵抗変化層２に正極活物質であるＬｉＣｏＯ２、上層の第２抵抗変化層４に負極活物質であるＬｉ４Ｔｉ５Ｏ１２を用いる場合、第１電極５及び第２電極６に正の電圧を印加し、かつ、第３電極７及び第４電極８を接地することによって、第１抵抗変化層２及び第２抵抗変化層４に書込電圧を印加するようにすれば良い。
これにより、Ｌｉイオンは、第１抵抗変化層２を構成するＬｉＣｏＯ２から第２抵抗変化層４を構成するＬｉ４Ｔｉ５Ｏ１２へ向かって移動し、第１抵抗変化層２及び第２抵抗変化層４の抵抗（抵抗値）が変化し、情報の書き込みが行なわれることになる。
一方、第３電極７及び第４電極８に正の電圧を印加し、かつ、第１電極５及び第２電極６を接地することによって、第１抵抗変化層２及び第２抵抗変化層４に書込電圧を印加するようにしても良い。
これにより、Ｌｉイオンは、第２抵抗変化層４を構成するＬｉ４Ｔｉ５Ｏ１２から第１抵抗変化層２を構成するＬｉＣｏＯ２へ向かって移動し、第１抵抗変化層２及び第２抵抗変化層４の抵抗（抵抗値）が変化し、情報の書き込みが行なわれることになる。
このようにして情報の書き込みを行なう場合、第１抵抗変化層２及び第２抵抗変化層４の抵抗変化量は、Ｌｉイオンの移動量に応じて変化することになる。つまり、第１抵抗変化層２及び第２抵抗変化層４の合成抵抗の変化量、即ち、抵抗変化素子９の抵抗変化量は、Ｌｉイオンの移動量に応じて変化することになる。
なお、Ｌｉイオンの移動量は、第１電極５及び第２電極６と第３電極７及び第４電極８との間に印加する電圧、パルス数、パルス時間等で制御可能である。
ここで、図３は、本実施形態における抵抗変化素子の抵抗変化を示す図である。
なお、図３中、実線Ａは、本実施形態の抵抗変化素子９（例えば図１参照）の素子抵抗の変化を示している。
また、図３中、実線Ｂは、従来の抵抗変化素子、即ち、本実施形態の抵抗変化素子の上層の第２抵抗変化層４の変わりにＬｉ層（Ｌｉ金属；イオン吸蔵放出層）１０を備え、抵抗変化層として下層の抵抗変化層２のみを備える抵抗変化素子１１（例えば図４参照）の素子抵抗の変化を示している。
なお、本実施形態の抵抗変化素子９では、素子抵抗の変化は、上層の抵抗変化層４及び下層の抵抗変化層２の合成抵抗の変化であるのに対し、従来の抵抗変化素子１１では、素子抵抗の変化は、下層の抵抗変化層２の抵抗の変化のみである。
また、図３中、「充電２分」とは、第１電極５及び第２電極６に正電圧を印加し、第３電極７及び第４電極８を接地し、充電電流２μＡを２分間流した場合を意味している。
この場合、Ｌｉイオンは、下層の第１抵抗変化層２を構成するＬｉＣｏＯ２から上層の第２抵抗変化層４を構成するＬｉ４Ｔｉ５Ｏ１２へ向かって移動し、第１抵抗変化層２及び第２抵抗変化層４の抵抗（抵抗値）、即ち、抵抗変化素子９の抵抗値（素子抵抗）が変化し、情報の書き込みが行なわれることになる。
また、図３中、「放電１分」とは、第１電極５及び第２電極６を接地し、第３電極７及び第４電極８に正電圧を印加し、放電電流２μＡを１分間流した場合を意味している。
この場合、Ｌｉイオンは、上層の第２抵抗変化層４を構成するＬｉ４Ｔｉ５Ｏ１２から下層の第１抵抗変化層２を構成するＬｉＣｏＯ２へ向かって移動し、第１抵抗変化層２及び第２抵抗変化層４の抵抗（抵抗値）、即ち、抵抗変化素子９の抵抗値（素子抵抗）が変化し、情報の書き込みが行なわれることになる。
ここでは、まず、本実施形態の抵抗変化素子９、及び、従来の抵抗変化素子１１のそれぞれの抵抗値を測定した。これを初期値とした。
次に、充電を２分間行ない、本実施形態の抵抗変化素子９、及び、従来の抵抗変化素子１１のそれぞれの抵抗値を測定した。
続いて、さらに充電を５分間行ない、本実施形態の抵抗変化素子９、及び、従来の抵抗変化素子１１のそれぞれの抵抗値を測定した。
次に、放電を１分間行ない、本実施形態の抵抗変化素子９、及び、従来の抵抗変化素子１１のそれぞれの抵抗値を測定した。
最後に、放電を１分間行ない、本実施形態の抵抗変化素子９、及び、従来の抵抗変化素子１１のそれぞれの抵抗値を測定した。
このようにして抵抗値を測定した結果、図３に示すようになった。
図３に示すように、従来の抵抗変化素子１１と本実施形態の抵抗変化素子９の両方とも、充電を行なうと抵抗値が下がり、放電を行なうと抵抗値が上がることが確認された。
また、従来の抵抗変化素子１１では、素子抵抗（抵抗値）が１０５Ω台から１０７Ω台であったのに対し、本実施形態の抵抗変化素子９では、１０４Ω台から１０５Ω台となっており、１桁から２桁の抵抗値低減効果が得られることが確認された。
ところで、上述のようにして情報（抵抗値）の書き込みを行なうことができるが、情報（抵抗値）の読み出しを行なう場合には、次のようにすれば良い。
つまり、例えば図２に示すように、下層の第１抵抗変化層２と上層の第２抵抗変化層４が並列接続されるように、第１電極５と第３電極７、第２電極６と第４電極８をそれぞれ接続する。
そして、第１電極５及び第３電極７と第２電極６及び第４電極８との間、即ち、第１抵抗変化層２及び第２抵抗変化層４に読出電圧（例えば約０．１Ｖ）を印加して、これらの間、即ち、第１抵抗変化層２及び第２抵抗変化層４に流れる電流（読出電流）を検出して、情報の読み出しを行なえば良い。
このようにして情報の読み出しを行なう場合、第１抵抗変化層２及び第２抵抗変化層４に流れる合成電流に基づいて、第１抵抗変化層２及び第２抵抗変化層４の合成抵抗（合成抵抗値）、即ち、抵抗変化素子９の抵抗（抵抗値）が求められ、これが、抵抗変化素子９に記憶されている情報（抵抗値）として読み出されることになる。
そして、本実施形態の抵抗変化素子９では、情報の読み出しを行なう場合に、２つの抵抗変化層２、４に流れる電流（読出電流）を検出し、これに基づいて抵抗値（合成抵抗値）を求めることで、情報の読み出しを行なうことになる。このため、情報を読み出す際に抵抗変化素子に流れる電流（読出電流）を大きくすることができる。
これにより、十分な読出電流が得られるようになり、例えば情報として記憶されている抵抗値が「０」であるか「１」であるかの判定を誤るなどの誤動作を防止できることになり、その特性を向上させることができる。
また、本実施形態の抵抗変化素子９では、上述のような抵抗値低減効果、さらには、読出電流を大きくすることができ、誤動作を防止し、その特性を向上させることができるという効果だけでなく、以下のような効果も奏する。
ここで、図５は、従来の抵抗変化素子１１（例えば図４参照）における充放電特性を示している。また、図６は、本実施形態の抵抗変化素子９（例えば図１参照）における充放電特性を示している。
なお、従来の抵抗変化素子１１（例えば図４参照）では、抵抗変化層２からイオン（元素）を抜き出して、その抵抗値を下げる動作を「充電」と呼ぶことにし、充電特性を、図５中、実線Ａで示している。
逆に、抵抗変化層２にイオン（元素）を入れて、その抵抗値を上げる動作を「放電」と呼ぶことにし、放電特性を、図５中、実線Ｂで示している。
また、本実施形態の抵抗変化素子９（例えば図１参照）では、２つの抵抗変化層２、４のうち正極活物質を用いた第１抵抗変化層２の側に正電圧を印加して、第１抵抗変化層２からイオン（元素）を抜き出し、第２抵抗変化層４にイオン（元素）を入れて、第１抵抗変化層２及び第２抵抗変化層４の抵抗値を下げる動作を「充電」と呼ぶことにし、充電特性を、図６中、実線Ａで示している。
逆に、２つの抵抗変化層２、４のうち負極活物質を用いた第２抵抗変化層４の側に正電圧を印加して、第２抵抗変化層４からイオン（元素）を抜き出し、第１抵抗変化層２にイオン（元素）を入れて、第１抵抗変化層２及び第２抵抗変化層４の抵抗値を上げる動作を「放電」と呼ぶことにし、放電特性を、図６中、実線Ｂで示している。
図５に示すように、従来の抵抗変化素子１１（例えば図４参照）では、充放電は狙った電圧（図５では３Ｖ）が生じると終了させるが（図５中、矢印の箇所）、その電圧に留まっておらず、戻りが生じてしまう。
これは緩和現象と呼ばれるものであるが、出し入れしたイオンが充放電終了後に戻ってしまうことにより生じる。これにより、本来狙った抵抗変化層２のイオン（元素）量からずれてしまい、抵抗値がずれてしまうことになる。
これに対し、図６に示すように、本実施形態の抵抗変化素子９（例えば図１参照）では、２つの抵抗変化層２、４で充放電が同時に行なわれるため、即ち、２つの抵抗変化層２、４でイオンを抜き出す動作とイオンを入れる動作が同時に行なわれる。このため、それぞれの緩和現象が抑えられることとなり、狙った電圧（図６では２Ｖ）に対して、戻りによるずれが減少する効果が得られる。
なお、従来の抵抗変化素子１１（例えば図４参照）と本実施形態の抵抗変化素子９（例えば図１参照）では、負極活物質が異なるため、生じる電圧が異なっている。
次に、本実施形態にかかる抵抗変化素子の製造方法について説明する。
本実施形態にかかる抵抗変化素子の製造方法は、第１抵抗変化層２を形成する工程と、イオン伝導層３を形成する工程と、第２抵抗変化層４を形成する工程とを含む（例えば図１参照）。
そして、第１抵抗変化層２を形成する工程では、少なくとも１種類のイオンを吸蔵、放出でき、イオンの量に応じて抵抗が変化する層であって、イオンを放出すると抵抗が下がり、イオンを吸蔵すると抵抗が上がる第１抵抗変化層２を形成する。
また、イオン伝導層３を形成する工程では、第１抵抗変化層２上に、イオンを伝導するイオン伝導層３を形成する。
また、第２抵抗変化層４を形成する工程では、イオン伝導層３上に、イオンを吸蔵、放出でき、イオンの量に応じて抵抗が変化する層であって、イオンを放出すると抵抗が上がり、イオンを吸蔵すると抵抗が下がる第２抵抗変化層４を形成する。
例えば、Ｌｉイオンを用いる場合、基板１上に、第１電極５及び第２電極６としてのＰｔ／Ｔｉ層（Ｐｔ／Ｔｉ積層膜；ここではＴｉ膜上にＰｔ膜を積層した積層膜）、第１抵抗変化層２としてのＬｉＣｏＯ２層、イオン伝導層３としてのＬｉ３ＰＯ４層、第２抵抗変化層４としてのＬｉ４Ｔｉ５Ｏ１２層、第３電極７及び第４電極８としてのＴｉＮ／Ｐｔ層（ＴｉＮ／Ｐｔ積層膜；ここではＰｔ膜上にＴｉＮ膜を積層した積層膜）を、マスクを用いて積層することで、抵抗変化素子９を製造することができる（例えば図１参照）。
なお、ここでは、第３電極７及び第４電極８をＴｉＮ／Ｐｔ層とし、上側の層にＴｉＮ層が設けられるようにしているが、これは、これらの電極７、８上に設けられる配線との相性が良いためである。この点を考慮しないのであれば、例えばＴｉ層などを用いても良い。
ところで、上述のような構成を採用しているのは、以下の理由による。
近年、人工知能（ＡＩ）と呼ばれる技術が注目を集め、技術開発が盛んに行なわれている。そのＡＩ関連の技術の中でも、基本的な学習データを用いた機械学習が注目されている。
機械学習は、事前に基本的なデータを用いて、データの各要素の重要度に応じて重み付けをしている。この重み付けにより、新たな大量のデータに対して、機械自身が判断し、結果を予測することが可能となる。したがって、この重み付けという工程は非常に重要な工程となる。
コンピュータ内で当該重み付けを行なうために、その重みをメモリに記憶されておく方法がある。
しかしながら、毎回、その重みを読み出すことになり、処理速度低下、消費電力増大の問題点がある。
そこで、重みを抵抗素子の抵抗値の変化を用いる方法が検討されている。つまり、抵抗素子の抵抗値の変化に応じて、流れる電流が変化するため、これを重み付けとして用いる方法である。
この抵抗素子は、重みを記憶するために不揮発性でなければならない。
不揮発性抵抗メモリとしては、磁気を利用したＭＲＡＭ（Magnetoresistive Random Access Memory）、結晶状態を利用したＰＣＲＡＭ（Phase Change Random Access Memory）、酸化還元等を利用したＲｅＲＡＭ（Resistive Random Access Memory）がある。
この重み付けは、例えば「０」と「１」の２値で表すよりも、例えば「０」、「１」、「２」のように多値で表す方が、より高精度の予測をする上で好ましい。
しかしながら、上述のＭＲＡＭは、磁気の平衡、反平衡を利用している関係上、２値しか取れない。また、上述のＲｅＲＡＭは、酸化物状態と金属状態の２状態を利用するため、その中間状態の維持が困難である。さらに、上述のＰＣＲＡＭも、結晶状態と非結晶状態を利用するため、同様に、その中間状態を維持するのが困難である。
そこで、連続で抵抗値が変化する例えばリチウム電池等の二次電池、即ち、正極活物質層と負極活物質層の間で電解質層を通ってイオンが移動することで充電、放電を行なう二次電池の原理を用い、その構成を利用して、抵抗変化素子を構成することが考えられる。
例えば、図４に示すように、基板１上に、２つの電極５、６（読出電極）、抵抗変化層２としての正極活物質層、イオン伝導層３としての固体電解質層、イオン吸蔵放出層１０としての負極活物質層（電極を兼ねる）を積層して、抵抗変化素子１１を構成することが考えられる。
この場合、正極活物質層２と負極活物質層１０の間で固体電解質層３を通ってイオンが移動することで、正極活物質層２のイオンの量が変化し、これに応じて抵抗が変化するため、これを読出電極５、６間の抵抗値として読み出すことで、抵抗変化素子１１として機能させることができる。
例えば、リチウム電池の構成を利用し、負極活物質層１０にＬｉ層を用い、正極活物質層２にＬｉＣｏＯ２層を用いる場合、基板１側の２つの電極５、６に正電圧を印加し、最上層の電極を兼ねる負極活物質層としてのＬｉ層１０を接地させると、正極活物質層２としてのＬｉＣｏＯ２層からＬｉが抜けて、固体電解質３を通ってＬｉ層１０に吸蔵（吸収）される。
逆に、最上層の電極を兼ねる負極活物質層としてのＬｉ層１０に正電圧を印加し、基板１側の２つの電極５、６を接地すると、Ｌｉ層１０からＬｉが脱離し、固体電解質３を通って正極活物質層２としてのＬｉＣｏＯ２層に吸蔵（吸収）される。
この場合、抵抗が変化する部分、即ち、抵抗変化層２として機能するのは、正極活物質層としてのＬｉＣｏＯ２層であり、その抵抗値はその内部のＬｉ量によって変化する。
このため、正極活物質層２としてのＬｉＣｏＯ２層のＬｉを出し入れすることによって、Ｌｉ量を変化させ、これに応じて抵抗値を変化させ、正極活物質層２としてのＬｉＣｏＯ２層の抵抗値をその両側に設けられた読出電極５、６間の抵抗値として読み出すことで、抵抗変化素子１１として機能させることができる。
なお、固体電解質は、絶縁材料であり、電子の導電性はないが、Ｌｉイオンは流れる。また、読出電極５、６間で、電気は固体電解質層３を通してではなく、正極活物質層２を通して流れることになる。
しかしながら、正極活物質層２には、例えば金属等の抵抗率（抵抗値）が低い材料ではなく、例えば遷移金属複合酸化物などの抵抗率（抵抗値）の高い物質（材料）が用いられている。
このため、これを抵抗変化層２として用いると抵抗が大きく、読出電流が小さくなって、誤動作の原因となり、抵抗変化素子として機能させるには不十分であり、特性が得られないことがわかった。
なお、読出電流を増加させるために、印加する電圧を高くすることも考えられるが、消費電力が増大してしまうことになるため好ましくない。
また、上述の従来の抵抗変化素子１１（例えば図４参照）のサイズを大きくすることも考えられるが、大型化してしまうため好ましくない。
また、上述の従来の抵抗変化素子１１（例えば図４参照）を平面上に並べて配置し、これらを接続することも考えられるが、大型化してしまうため好ましくない。
また、上述の従来の抵抗変化素子１１（例えば図４参照）を積み重ねて積層し、これらを接続することも考えられるが、大型化してしまい、また、作製の際の加工も難しいため好ましくない。
また、上述の従来の抵抗変化素子１１（例えば図４参照）では、負極活物質層１０をＬｉ層としているが、Ｌｉは水分や酸素と反応しやすいため、抵抗変化素子１１を作製する半導体プロセスにおいて取り扱いが難しい。
なお、Ｌｉは、水分があると、窒素と容易に反応し、窒化リチウム（Ｌｉ３Ｎ）を生成する。また、Ｌｉは、酸素と反応し、酸化リチウム（Ｌｉ２Ｏ）を生成する。
また、上述の従来の抵抗変化素子１１（例えば図４参照）では、負極活物質層１０をＬｉ層としているが、このほか、シリコン（Ｓｉ）層や黒鉛（Ｃ）層などが用いられることもある。
しかしながら、これらの材料も、水分や酸素と反応しやすいため、抵抗変化素子を作製する半導体プロセスにおいて取り扱いが難しい。
なお、Ｓｉは、水に対しては問題ないが、酸素に対しては酸化され、シリコン酸化物（ＳｉＯ２）、即ち、絶縁体を形成する。また、黒鉛は、水に対しては問題ないが、酸素に対しては酸化され、炭酸ガス（ＣＯ、ＣＯ２）となる。
そこで、このような課題を解決すべく、上述のような構成を採用している（例えば図１参照）。
これにより、容易に作製でき、大型化を招くこともなく、消費電力を増大させずに、抵抗変化素子９の全体の抵抗値を下げることができ、抵抗変化層２、４の抵抗値を読み出す際の読出電流を大きくすることができ、誤動作を防止し、その特性を向上させ、抵抗変化素子９として十分に機能させることが可能となる。
なお、従来、抵抗変化素子の負極活物質層には、リチウム（Ｌｉ）、シリコン（Ｓｉ）、黒鉛（Ｃ）など、複雑な化合物ではなく単純な単体物が用いられてきたが、これらの材料からなる負極活物質層は、抵抗変化層として用いるのは難しい。
例えば、Ｌｉからなる負極活物質層は、固体電解質層を通してＬｉイオンを吸蔵・放出しても、当該イオンはそれ自身であるため、抵抗変化は生じない。このため、抵抗変化層として用いることはできない。
また、例えば、Ｓｉからなる負極活物質層は、Ｓｉの単体が半導体で抵抗が高すぎるため（例えば抵抗率１０３Ωｃｍ）、抵抗変化層としては適さない。
また、例えば、黒鉛からなる負極活物質層は、Ｓｉとは逆に抵抗が低すぎるため（例えば抵抗率１０－３Ωｃｍ）、抵抗変化層としては適さない。
また、リチウム（Ｌｉ）、シリコン（Ｓｉ）、黒鉛（Ｃ）などの材料は、水分や酸素と反応しやすいため、抵抗変化素子を作製する半導体プロセスにおいて取り扱いが難しい。このため、水分や酸素に対して耐性のある酸化物（酸化物化合物）を負極活物質層に用いることが好ましい。
そして、負極活物質層に酸化物を用いる場合、抵抗変化する材料とし、負極活物質層も抵抗変化層として機能するようにして、２つの抵抗変化層を備える抵抗変化素子とするのが好ましい。
これにより、１つの抵抗変化層を備える抵抗変化素子と比較して、次の利点が生じる。
つまり、１つの抵抗変化層を備える抵抗変化素子の場合、抵抗変化層が何らかの理由で抵抗変化しなくなると即不良素子となってしまう。
これに対し、上述の実施形態（例えば図１参照）のように、２つの抵抗変化層２、４を備える抵抗変化素子９とすることで、一方の抵抗変化層が抵抗変化しなくなっても、他方の抵抗変化層が抵抗変化していれば、素子全体としては抵抗変化する可能性が高く、動作可能であり、即不良素子となってしまうのを避けることができる。
なお、２つの抵抗変化層を備える抵抗変化素子とする場合、２つの抵抗変化層に同じ材料を用い、これらに同様に動作させると、２つの抵抗変化層で抵抗変化が相殺されてしまうため、上述の読出電流が小さくなってしまうという課題を解決することはできない。
例えば、低い電圧で動作させるために、正極活物質層と負極活物質層に同じ活物質を用い、これらを同様に動作させると、正極活物質層と負極活物質層で抵抗変化が相殺されてしまうため、上述の読出電流が小さくなってしまうという課題を解決することはできない。
ところで、上述のように構成される抵抗変化素子９を備えるものとして、記憶装置を構成することができる。
この場合、例えば、上述のように構成される抵抗変化素子９をアレイ状に並べて配置し、第１抵抗変化層２と第２抵抗変化層４が並列接続されるように、例えば図７に示すように、各抵抗変化素子９の第１電極５、第２電極６、第３電極７及び第４電極８のそれぞれにコンタクト部１２～１５を介して配線１６～２１を接続することによってメモリ素子２２を構成すれば良い。
なお、図７では、読出時の電流の流れを矢印で示している。また、図８におけるスイッチＳＷ１～ＳＷ１３は省略している。また、図７中、符号２３は絶縁層（層間膜）を示している。
また、このように構成されるメモリ素子２２は、図８に示すように、トランジスタによって構成されるスイッチＳＷ１～ＳＷ１３を備えるものとすれば良い。
なお、図８中、黒丸は接続を意味している。また、図８中、符号Ｌ１～Ｌ５は配線を示しており、これらの配線Ｌ１～Ｌ５は、図７における配線１６～２１によって構成される。
そして、例えば図９に示すように、記憶装置２４を、このように構成されるメモリ素子２２と、列選択部２５と、行選択部２６と、制御部２７と、検出部２８とを備えるものとすれば良い。
そして、制御部２７からの書き込み指令に基づいて列選択部２５及び行選択部２６によってメモリ素子２２に備えられるいずれかの抵抗変化素子９が選択され、選択された抵抗変化素子９に情報（抵抗値）の書き込みが行なわれるようにすれば良い。
ここで、選択された抵抗変化素子９への情報（抵抗値）の書き込みは、以下のようにして行なわれる。
まず、イオン（例えばＬｉイオンなど）を上層の第２抵抗変化層４からの下層の第１抵抗変化層３へ移動させて、情報（抵抗値）の書き込みを行なう場合について説明する。
この場合、図１０に示すように、トランジスタで構成されるスイッチＳＷ２、ＳＷ３、ＳＷ６、ＳＷ８を切り替え、上層の第２抵抗変化層４に接続された第３電極７及び第４電極８に正電圧を印加し、下層の第１抵抗変化層２に接続された第１電極５及び第２電極６を接地する。
つまり、トランジスタで構成されるスイッチＳＷ２、ＳＷ３をオンにして導通させ、配線Ｌ１、Ｌ２に書込電圧としての正電圧を印加することによって、第３電極７及び第４電極８に正電圧を印加する。
また、スイッチＳＷ６、ＳＷ８をオンにして導通させ、配線Ｌ３、Ｌ４を接地してゼロ電位にすることによって、第１電極５及び第２電極６を接地してゼロ電位にする。
これにより、イオン（例えばＬｉイオンなど）を上層の第２抵抗変化層４からの下層の第１抵抗変化層２へ移動させ、第１抵抗変化層２及び第２抵抗変化層４の中のイオンの量を制御し、第１抵抗変化層２及び第２抵抗変化層４の抵抗を変化させることで、抵抗変化素子９への情報の書き込みが行なわれる。
次に、イオン（例えばＬｉイオンなど）の移動を下層の第１抵抗変化層２から上層の第２抵抗変化層４へ移動させて、情報（抵抗値）の書き込みを行なう場合について説明する。
この場合、図１１に示すように、トランジスタで構成されるスイッチＳＷ４、ＳＷ５、ＳＷ７、ＳＷ９、ＳＷ１０、ＳＷ１２を切り替え、下層の第１抵抗変化層２に接続された第１電極５及び第２電極６に正電圧を印加し、上層の第２抵抗変化層４に接続された第３電極７及び第４電極８を接地する。
つまり、トランジスタで構成されるスイッチＳＷ４、ＳＷ５、ＳＷ７をオンにして導通させ、配線Ｌ３、Ｌ４に書込電圧としての正電圧を印加することによって、第１電極５及び第２電極６に正電圧を印加する。
また、スイッチＳＷ９、ＳＷ１０、ＳＷ１２をオンにして導通させ、配線Ｌ１、Ｌ２を接地してゼロ電位にすることによって、第３電極７及び第４電極８を接地してゼロ電位にする。
これにより、イオン（例えばＬｉイオンなど）の移動を下層の第１抵抗変化層２から上層の第２抵抗変化層４へ移動させ、第１抵抗変化層２及び第２抵抗変化層４の中のイオンの量を制御し、第１抵抗変化層２及び第２抵抗変化層４の抵抗を変化させることで、抵抗変化素子９への情報の書き込みが行なわれる。
このようにして抵抗変化素子９への情報の書き込みが行なわれるため、配線１６～２１、Ｌ１～Ｌ５、スイッチＳＷ１～ＳＷ１３、列選択部２５、行選択部２６、制御部２７を含むものとして、書込回路２９が構成される。
また、制御部２７からの読出し指令に基づいて列選択部２５及び行選択部２６によってメモリ素子２２に備えられるいずれかの抵抗変化素子９が選択され、選択された抵抗変化素子９から検出部２８によって情報（抵抗値）の読み出しが行なわれるようにすれば良い。
ここで、選択された抵抗変化素子９からの情報（抵抗値）の読み出しは、図１２に示すように、トランジスタで構成されるスイッチＳＷ１、ＳＷ２、ＳＷ５、ＳＷ８、ＳＷ１０、ＳＷ１３をオンにし、配線Ｌ１に読出電圧を印加する。
これにより、図１２中、矢印で示すように、配線Ｌ１から、上層の第２抵抗変化層４を経由して、配線Ｌ２、Ｌ５、Ｌ４の順に電流が流れる。
また、これと同時に、図１２中、矢印で示すように、配線Ｌ１から、配線Ｌ３、下層の第１抵抗変化層を経由して、配線Ｌ４に電流が流れる。
そして、配線Ｌ４に、上層と下層のそれぞれの抵抗変化層２、４を流れた電流が合流することになる。
この電流を読出電流として検出部２８によって検出（例えば電流計によって計測）することによって、情報（抵抗値）の読み出しが行なわれる。
このようにして抵抗変化素子９からの情報の読み出しが行なわれるため、配線１６～１２、Ｌ１～Ｌ５、スイッチＳＷ１～ＳＷ１３、列選択部２５、行選択部２６、制御部２７、検出部２８を含むものとして、読出回路３０が構成される。
この場合、記憶装置２４は、上述のように構成される抵抗変化素子９と、抵抗変化素子９に接続され、抵抗変化素子９へ情報の書き込みを行なう書込回路２９と、抵抗変化素子９に接続され、抵抗変化素子９から情報の読み出しを行なう読出回路３０とを備えるものとして構成されることになる。
そして、読出回路３０は、第１抵抗変化層２と第２抵抗変化層４が並列接続されるようにし、第１抵抗変化層２及び第２抵抗変化層４に読出電圧を印加して第１抵抗変化層２及び第２抵抗変化層４に流れる電流を検出して、情報の読み出しを行なうことになる。
また、抵抗変化素子９が、第１抵抗変化層２に接続されるように互いに離間して設けられた第１電極５及び第２電極６と、第２抵抗変化層４に接続されるように互いに離間して設けられた第３電極７及び第４電極８とを備える場合、書込回路２９、読出回路３０は、以下のようにして、書き込み、読み出しを行なうことになる。
つまり、書込回路２９は、第１電極５及び第２電極６の少なくとも一方と第３電極７及び第４電極８の少なくとも一方を介して第１抵抗変化層２及び第２抵抗変化層４に書込電圧を印加し、第１抵抗変化層２及び第２抵抗変化層４の抵抗を変化させて、情報の書き込みを行なうことになる。
また、読出回路３０は、第１電極５及び第２電極６を介して第１抵抗変化層２に読出電圧を印加するとともに第３電極７及び第４電極８を介して第２抵抗変化層４に読出電圧を印加し、第１抵抗変化層２及び第２抵抗変化層４に流れる電流を検出して、情報の読み出しを行なうことになる。
また、書込回路２９は、第１電極５及び第２電極６の少なくとも一方に正電圧を印加し、かつ、第３電極７及び第４電極８の少なくとも一方を接地することによって、又は、第１電極５及び第２電極６の少なくとも一方を接地し、かつ、第３電極７及び第４電極８の少なくとも一方に正電圧を印加することによって、第１抵抗変化層２及び第２抵抗変化層４に書込電圧を印加することになる。
したがって、本実施形態にかかる抵抗変化素子及びその製造方法、記憶装置は、十分な読出電流が得られるようになり、誤動作を防止できるという効果を有する。
なお、上述の実施形態では、第１抵抗変化層２と第２抵抗変化層４が並列接続されるようにして情報の読み出しを行なうようにしているが、これに限られるものではない。
例えば図１３に示すように、第１抵抗変化層２と第２抵抗変化層４が直列接続されるようにし、第１抵抗変化層２及び第２抵抗変化層４に読出電圧を印加して第１抵抗変化層２及び第２抵抗変化層４に流れる電流を検出して、情報の読み出しを行なうようにしても良い。
この場合、２つの抵抗変化層２、４の一方が何らかの理由でショートあるいは超低抵抗状態になっても、他方が問題なければ、抵抗変化素子９としては機能することになるため、即不良素子となってしまうのを避けることができる。なお、ショートあるいは超低抵抗状態になった抵抗変化層はただの配線と同じ状態となる。
このように、上述の実施形態の抵抗変化素子９は、即不良素子となってしまうのを避けるために、第１抵抗変化層２と第２抵抗変化層４が直列接続されるようにして用いることもできる。
また、このように第１抵抗変化層２と第２抵抗変化層４を直列接続する場合には、例えば図１４に示すように、抵抗変化素子９の第１電極５、第２電極６、第３電極７及び第４電極８のそれぞれにコンタクト部１２～１５を介して配線１６～２０を接続することによってメモリ素子２２を構成すれば良い。
なお、図１４では、読出時の電流の流れを矢印で示している。また、図１５～図１７におけるスイッチＳＷ１４～ＳＷ２２は省略している。また、図１４中、符号２３は絶縁層（層間膜）を示している。
また、このように構成されるメモリ素子２２は、図１５～図１７に示すように、トランジスタによって構成されるスイッチＳＷ１４～ＳＷ２２を備えるものとすれば良い。
なお、図１５～図１７中、黒丸は接続を意味している。また、図１５～図１７中、符号Ｌ１～Ｌ４は配線を示しており、これらの配線Ｌ１～Ｌ４は、図１４における配線１６～２０によって構成される。
そして、記憶装置２４を、このように構成されるメモリ素子２２と、列選択部２５と、行選択部２６と、制御部２７と、検出部２８とを備えるものとすれば良い（例えば図９参照）。
そして、制御部２７からの書き込み指令に基づいて列選択部２５及び行選択部２６によってメモリ素子２２に備えられるいずれかの抵抗変化素子９が選択され、選択された抵抗変化素子９に情報（抵抗値）の書き込みが行なわれるようにすれば良い。
ここで、選択された抵抗変化素子９への情報（抵抗値）の書き込みは、以下のようにして行なわれる。
まず、イオン（例えばＬｉイオンなど）を上層の第２抵抗変化層４からの下層の第１抵抗変化層２へ移動させて、情報（抵抗値）の書き込みを行なう場合について説明する。
この場合、図１５に示すように、トランジスタで構成されるスイッチＳＷ１４、ＳＷ１５、ＳＷ１７、ＳＷ２０を切り替え、上層の第２抵抗変化層４に接続された第３電極７及び第４電極８に正電圧を印加し、下層の第１抵抗変化層２に接続された第１電極５及び第２電極６を接地する。
つまり、トランジスタで構成されるスイッチＳＷ１４、ＳＷ１５をオンにして導通させ、配線Ｌ１、Ｌ２に書込電圧としての正電圧を印加することによって、第３電極７及び第４電極８に正電圧を印加する。
また、スイッチＳＷ１７、ＳＷ２０をオンにして導通させ、配線Ｌ３、Ｌ４を接地してゼロ電位にすることによって、第１電極５及び第２電極６を接地してゼロ電位にする。
これにより、イオン（例えばＬｉイオンなど）を上層の第２抵抗変化層４からの下層の第１抵抗変化層２へ移動させ、第１抵抗変化層２及び第２抵抗変化層４の中のイオンの量を制御し、第１抵抗変化層２及び第２抵抗変化層４の抵抗を変化させることで、抵抗変化素子９への情報の書き込みが行なわれる。
次に、イオン（例えばＬｉイオンなど）の移動を下層の第１抵抗変化層２から上層の第２抵抗変化層４へ移動させて、情報（抵抗値）の書き込みを行なう場合について説明する。
この場合、図１６に示すように、トランジスタで構成されるスイッチＳＷ１６、ＳＷ１８、ＳＷ１９、ＳＷ２１、ＳＷ２２を切り替え、下層の第１抵抗変化層２に接続された第１電極５及び第２電極６に正電圧を印加し、上層の第２抵抗変化層４に接続された第３電極７及び第４電極８を接地する。
つまり、トランジスタで構成されるスイッチＳＷ１６、ＳＷ１９をオンにして導通させ、配線Ｌ３、Ｌ４に書込電圧としての正電圧を印加することによって、第１電極５及び第２電極６に正電圧を印加する。
また、スイッチＳＷ１８、ＳＷ２１、ＳＷ２２をオンにして導通させ、配線Ｌ１、Ｌ２を接地してゼロ電位にすることによって、第３電極７及び第４電極８を接地してゼロ電位にする。
これにより、イオン（例えばＬｉイオンなど）の移動を下層の第１抵抗変化層２から上層の第２抵抗変化層４へ移動させ、第１抵抗変化層２及び第２抵抗変化層４の中のイオンの量を制御し、第１抵抗変化層２及び第２抵抗変化層４の抵抗を変化させることで、抵抗変化素子９への情報の書き込みが行なわれる。
このようにして抵抗変化素子９への情報の書き込みが行なわれるため、配線１６～２０、Ｌ１～Ｌ４、列選択部２５、行選択部２６、制御部２７を含むものとして、書込回路２９が構成される。
また、制御部２７からの読出し指令に基づいて列選択部２５及び行選択部２６によってメモリ素子２２に備えられるいずれかの抵抗変化素子９が選択され、選択された抵抗変化素子９から検出部２８によって情報（抵抗値）の読み出しが行なわれるようにすれば良い。
ここで、選択された抵抗変化素子９からの情報（抵抗値）の読み出しは、図１７に示すように、トランジスタで構成されるスイッチＳＷ１４、ＳＷ１６、ＳＷ１７、ＳＷ１８をオンにし、配線Ｌ１に読出電圧を印加する。
これにより、図１７中、矢印で示すように、配線Ｌ１から、上層の第２抵抗変化層４を経由して、配線Ｌ２、Ｌ４の順に電流が流れ、さらに、下層の第１抵抗変化層２を経由して、配線Ｌ３に電流が流れる。
この配線Ｌ３には、上層と下層のそれぞれの抵抗変化層２、４を経由した電流が流れることになる。
この電流を読出電流として検出部２８によって検出（例えば電流計によって計測）することによって、情報（抵抗値）の読み出しが行なわれる。
このようにして抵抗変化素子９からの情報の読み出しが行なわれるため、配線１６～２０、Ｌ１～Ｌ４、列選択部２５、行選択部２６、制御部２７、検出部２８を含むものとして、読出回路３０が構成される。
この場合、記憶装置２４は、上述のように構成される抵抗変化素子９と、抵抗変化素子９に接続され、抵抗変化素子９へ情報の書き込みを行なう書込回路２９と、抵抗変化素子９に接続され、抵抗変化素子９から情報の読み出しを行なう読出回路３０とを備えるものとして構成されることになる。
そして、読出回路３０は、第１抵抗変化層２と第２抵抗変化層４が直列接続されるようにし、第１抵抗変化層２及び第２抵抗変化層４に読出電圧を印加して第１抵抗変化層２及び第２抵抗変化層４に流れる電流を検出して、情報の読み出しを行なうことになる。
また、抵抗変化素子９が、第１抵抗変化層２に接続されるように互いに離間して設けられた第１電極５及び第２電極６と、第２抵抗変化層４に接続されるように互いに離間して設けられた第３電極７及び第４電極８とを備える場合、書込回路２９、読出回路３０は、以下のようにして、書き込み、読み出しを行なうことになる。
つまり、書込回路２９は、第１電極５及び第２電極６の少なくとも一方と第３電極７及び第４電極８の少なくとも一方を介して第１抵抗変化層２及び第２抵抗変化層４に書込電圧を印加し、第１抵抗変化層２及び第２抵抗変化層４の抵抗を変化させて、情報の書き込みを行なうことになる。
また、読出回路３０は、第１電極５及び第２電極６を介して第１抵抗変化層２に読出電圧を印加するとともに第３電極７及び第４電極８を介して第２抵抗変化層４に読出電圧を印加し、第１抵抗変化層２及び第２抵抗変化層４に流れる電流を検出して、情報の読み出しを行なうことになる。
また、書込回路２９は、第１電極５及び第２電極６の少なくとも一方に正電圧を印加し、かつ、第３電極７及び第４電極８の少なくとも一方を接地することによって、又は、第１電極５及び第２電極６の少なくとも一方を接地し、かつ、第３電極７及び第４電極８の少なくとも一方に正電圧を印加することによって、第１抵抗変化層２及び第２抵抗変化層４に書込電圧を印加することになる。
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態に関し、更に、付記を開示する。
（付記１）
少なくとも１種類のイオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が下がり、前記イオンを吸蔵すると抵抗が上がる第１抵抗変化層と、
前記イオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が上がり、前記イオンを吸蔵すると抵抗が下がる第２抵抗変化層と、
前記第１抵抗変化層と前記第２抵抗変化層との間に設けられ、前記イオンを伝導するイオン伝導層とを備えることを特徴とする抵抗変化素子。
（付記２）
前記第１抵抗変化層から放出された前記イオンは、前記イオン伝導層を通って、前記第２抵抗変化層に吸蔵され、
前記第２抵抗変化層から放出された前記イオンは、前記イオン伝導層を通って、前記第１抵抗変化層に吸蔵されることを特徴とする、付記１に記載の抵抗変化素子。
（付記３）
前記第１抵抗変化層から放出された前記イオンが前記イオン伝導層を通って前記第２抵抗変化層に吸蔵されることによって、前記第１抵抗変化層及び前記第２抵抗変化層の両方の抵抗が下がり、
前記第２抵抗変化層から放出された前記イオンが前記イオン伝導層を通って前記第１抵抗変化層に吸蔵されることによって、前記第１抵抗変化層及び前記第２抵抗変化層の両方の抵抗が上がることを特徴とする、付記１又は２に記載の抵抗変化素子。
（付記４）
前記第１抵抗変化層及び前記第２抵抗変化層は、書込時に抵抗変化が同時に起こることを特徴とする、付記１～３のいずれか１項に記載の抵抗変化素子。
（付記５）
前記第１抵抗変化層は、イオン電池に用いられる正極活物質からなる正極活物質層であり、
前記イオン伝導層は、前記イオン電池に用いられる固体電解質からなる固体電解質層であり、
前記第２抵抗変化層は、前記イオン電池に用いられる負極活物質からなる負極活物質層であることを特徴とする、付記１～４のいずれか１項に記載の抵抗変化素子。
（付記６）
前記第１抵抗変化層に接続されるように互いに離間して設けられた第１電極及び第２電極と、
前記第２抵抗変化層に接続されるように互いに離間して設けられた第３電極及び第４電極とを備えることを特徴とする、付記１～５のいずれか１項に記載の抵抗変化素子。
（付記７）
抵抗変化素子と、
前記抵抗変化素子に接続され、前記抵抗変化素子へ情報の書き込みを行なう書込回路と、
前記抵抗変化素子に接続され、前記抵抗変化素子から情報の読み出しを行なう読出回路とを備え、
前記抵抗変化素子は、
少なくとも１種類のイオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が下がり、前記イオンを吸蔵すると抵抗が上がる第１抵抗変化層と、
前記イオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が上がり、前記イオンを吸蔵すると抵抗が下がる第２抵抗変化層と、
前記第１抵抗変化層と前記第２抵抗変化層との間に設けられ、前記イオンを伝導するイオン伝導層とを備えることを特徴とする記憶装置。
（付記８）
前記読出回路は、前記第１抵抗変化層と前記第２抵抗変化層が並列接続されるようにし、前記第１抵抗変化層及び前記第２抵抗変化層に読出電圧を印加して前記第１抵抗変化層及び前記第２抵抗変化層に流れる電流を検出して、情報の読み出しを行なうことを特徴とする、付記７に記載の記憶装置。
（付記９）
前記読出回路は、前記第１抵抗変化層と前記第２抵抗変化層が直列接続されるようにし、前記第１抵抗変化層及び前記第２抵抗変化層に読出電圧を印加して前記第１抵抗変化層及び前記第２抵抗変化層に流れる電流を検出して、情報の読み出しを行なうことを特徴とする、付記７に記載の記憶装置。
（付記１０）
前記抵抗変化素子は、
前記第１抵抗変化層に接続されるように互いに離間して設けられた第１電極及び第２電極と、
前記第２抵抗変化層に接続されるように互いに離間して設けられた第３電極及び第４電極とを備え、
前記書込回路は、前記第１電極及び前記第２電極の少なくとも一方と前記第３電極及び前記第４電極の少なくとも一方を介して前記第１抵抗変化層及び前記第２抵抗変化層に書込電圧を印加し、前記第１抵抗変化層及び前記第２抵抗変化層の抵抗を変化させて、情報の書き込みを行ない、
前記読出回路は、前記第１電極及び前記第２電極を介して前記第１抵抗変化層に読出電圧を印加するとともに前記第３電極及び前記第４電極を介して前記第２抵抗変化層に読出電圧を印加し、前記第１抵抗変化層及び前記第２抵抗変化層に流れる電流を検出して、情報の読み出しを行なうことを特徴とする、付記７～９のいずれか１項に記載の記憶装置。
（付記１１）
前記書込回路は、前記第１電極及び前記第２電極の少なくとも一方に正電圧を印加し、かつ、前記第３電極及び前記第４電極の少なくとも一方を接地することによって、又は、前記第１電極及び前記第２電極の少なくとも一方を接地し、かつ、前記第３電極及び前記第４電極の少なくとも一方に正電圧を印加することによって、前記第１抵抗変化層及び前記第２抵抗変化層に書込電圧を印加することを特徴とする、付記１０に記載の記憶装置。
（付記１２）
前記第１抵抗変化層から放出された前記イオンは、前記イオン伝導層を通って、前記第２抵抗変化層に吸蔵され、
前記第２抵抗変化層から放出された前記イオンは、前記イオン伝導層を通って、前記第１抵抗変化層に吸蔵されることを特徴とする、付記７～１１のいずれか１項に記載の記憶装置。
（付記１３）
前記第１抵抗変化層から放出された前記イオンが前記イオン伝導層を通って前記第２抵抗変化層に吸蔵されることによって、前記第１抵抗変化層及び前記第２抵抗変化層の両方の抵抗が下がり、
前記第２抵抗変化層から放出された前記イオンが前記イオン伝導層を通って前記第１抵抗変化層に吸蔵されることによって、前記第１抵抗変化層及び前記第２抵抗変化層の両方の抵抗が上がることを特徴とする、付記７～１２のいずれか１項に記載の記憶装置。
（付記１４）
前記第１抵抗変化層及び前記第２抵抗変化層は、書込時に抵抗変化が同時に起こることを特徴とする、付記７～１３のいずれか１項に記載の記憶装置。
（付記１５）
前記第１抵抗変化層は、イオン電池に用いられる正極活物質からなる正極活物質層であり、
前記イオン伝導層は、前記イオン電池に用いられる固体電解質からなる固体電解質層であり、
前記第２抵抗変化層は、前記イオン電池に用いられる負極活物質からなる負極活物質層であることを特徴とする、付記７～１４のいずれか１項に記載の記憶装置。
（付記１６）
少なくとも１種類のイオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が下がり、前記イオンを吸蔵すると抵抗が上がる第１抵抗変化層を形成する工程と、
前記第１抵抗変化層上に、前記イオンを伝導するイオン伝導層を形成する工程と、
前記イオン伝導層上に、前記イオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が上がり、前記イオンを吸蔵すると抵抗が下がる第２抵抗変化層を形成する工程とを含むことを特徴とする抵抗変化素子の製造方法。
１ 基板
２ 第１抵抗変化層（正極活物質層）
３ イオン伝導層（固体電解質層）
４ 第２抵抗変化層（負極活物質層）
５ 第１電極
６ 第２電極
７ 第３電極
８ 第４電極
９ 抵抗変化素子
１０ 負極活物質層（イオン吸蔵放出層；Ｌｉ層）
１１ 従来の抵抗変化素子
１２～１５ コンタクト部
１６～２１ 配線
２２ メモリ素子
２３ 絶縁層
２４ 記憶装置
２５ 列選択部
２６ 行選択部
２７ 制御部
２８ 検出部
２９ 書込回路
３０ 読出回路

Claims (9)

  1. 少なくとも１種類のイオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が下がり、前記イオンを吸蔵すると抵抗が上がる第１抵抗変化層と、
    前記イオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が上がり、前記イオンを吸蔵すると抵抗が下がる第２抵抗変化層と、
    前記第１抵抗変化層と前記第２抵抗変化層との間に設けられ、前記イオンを伝導するイオン伝導層と、
    前記第１抵抗変化層に接続されるように互いに離間して設けられた第１電極及び第２電極と、
    前記第２抵抗変化層に接続されるように互いに離間して設けられた第３電極及び第４電極とを備え、
    前記第１抵抗変化層及び前記第２抵抗変化層は、
    前記第１電極及び前記第２電極の少なくとも一方と前記第３電極及び前記第４電極の少なくとも一方を介して書込電圧を印加されると、前記第１抵抗変化層及び前記第２抵抗変化層の抵抗を変化させることによって、情報の書き込みを可能とし、
    前記第１電極及び前記第２電極を介して前記第１抵抗変化層に読出電圧を印加されるとともに前記第３電極及び前記第４電極を介して前記第２抵抗変化層に読出電圧を印加されると、前記第１抵抗変化層及び前記第２抵抗変化層に流れる電流の検出によって、情報の読み出しを可能とする、抵抗変化素子。
  2. 前記第１抵抗変化層から放出された前記イオンは、前記イオン伝導層を通って、前記第２抵抗変化層に吸蔵され、
    前記第２抵抗変化層から放出された前記イオンは、前記イオン伝導層を通って、前記第１抵抗変化層に吸蔵されることを特徴とする、請求項１に記載の抵抗変化素子。
  3. 前記第１抵抗変化層から放出された前記イオンが前記イオン伝導層を通って前記第２抵抗変化層に吸蔵されることによって、前記第１抵抗変化層及び前記第２抵抗変化層の両方の抵抗が下がり、
    前記第２抵抗変化層から放出された前記イオンが前記イオン伝導層を通って前記第１抵抗変化層に吸蔵されることによって、前記第１抵抗変化層及び前記第２抵抗変化層の両方の抵抗が上がることを特徴とする、請求項１又は２に記載の抵抗変化素子。
  4. 前記第１抵抗変化層及び前記第２抵抗変化層は、書込時に抵抗変化が同時に起こることを特徴とする、請求項１～３のいずれか１項に記載の抵抗変化素子。
  5. 前記第１抵抗変化層は、イオン電池に用いられる正極活物質からなる正極活物質層であり、
    前記イオン伝導層は、前記イオン電池に用いられる固体電解質からなる固体電解質層であり、
    前記第２抵抗変化層は、前記イオン電池に用いられる負極活物質からなる負極活物質層であることを特徴とする、請求項１～４のいずれか１項に記載の抵抗変化素子。
  6. 抵抗変化素子と、
    前記抵抗変化素子に接続され、前記抵抗変化素子へ情報の書き込みを行なう書込回路と、
    前記抵抗変化素子に接続され、前記抵抗変化素子から情報の読み出しを行なう読出回路とを備え、
    前記抵抗変化素子は、
    少なくとも１種類のイオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が下がり、前記イオンを吸蔵すると抵抗が上がる第１抵抗変化層と、
    前記イオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が上がり、前記イオンを吸蔵すると抵抗が下がる第２抵抗変化層と、
    前記第１抵抗変化層と前記第２抵抗変化層との間に設けられ、前記イオンを伝導するイオン伝導層とを備え、
    前記読出回路は、前記第１抵抗変化層と前記第２抵抗変化層が並列接続されるようにし、前記第１抵抗変化層及び前記第２抵抗変化層に読出電圧を印加して前記第１抵抗変化層及び前記第２抵抗変化層に流れる電流を検出して、情報の読み出しを行なうことを特徴とする記憶装置。
  7. 前記抵抗変化素子は、
    前記第１抵抗変化層に接続されるように互いに離間して設けられた第１電極及び第２電極と、
    前記第２抵抗変化層に接続されるように互いに離間して設けられた第３電極及び第４電極とを備え、
    前記書込回路は、前記第１電極及び前記第２電極の少なくとも一方と前記第３電極及び前記第４電極の少なくとも一方を介して前記第１抵抗変化層及び前記第２抵抗変化層に書込電圧を印加し、前記第１抵抗変化層及び前記第２抵抗変化層の抵抗を変化させて、情報の書き込みを行ない、
    前記読出回路は、前記第１電極及び前記第２電極を介して前記第１抵抗変化層に読出電圧を印加するとともに前記第３電極及び前記第４電極を介して前記第２抵抗変化層に読出電圧を印加し、前記第１抵抗変化層及び前記第２抵抗変化層に流れる電流を検出して、情報の読み出しを行なうことを特徴とする、請求項６に記載の記憶装置。
  8. 抵抗変化素子と、
    前記抵抗変化素子に接続され、前記抵抗変化素子へ情報の書き込みを行なう書込回路と、
    前記抵抗変化素子に接続され、前記抵抗変化素子から情報の読み出しを行なう読出回路とを備え、
    前記抵抗変化素子は、
    少なくとも１種類のイオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が下がり、前記イオンを吸蔵すると抵抗が上がる第１抵抗変化層と、
    前記イオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が上がり、前記イオンを吸蔵すると抵抗が下がる第２抵抗変化層と、
    前記第１抵抗変化層と前記第２抵抗変化層との間に設けられ、前記イオンを伝導するイオン伝導層とを備え、
    前記抵抗変化素子は、
    前記第１抵抗変化層に接続されるように互いに離間して設けられた第１電極及び第２電極と、
    前記第２抵抗変化層に接続されるように互いに離間して設けられた第３電極及び第４電極とを備え、
    前記書込回路は、前記第１電極及び前記第２電極の少なくとも一方と前記第３電極及び前記第４電極の少なくとも一方を介して前記第１抵抗変化層及び前記第２抵抗変化層に書込電圧を印加し、前記第１抵抗変化層及び前記第２抵抗変化層の抵抗を変化させて、情報の書き込みを行ない、
    前記読出回路は、前記第１電極及び前記第２電極を介して前記第１抵抗変化層に読出電圧を印加するとともに前記第３電極及び前記第４電極を介して前記第２抵抗変化層に読出電圧を印加し、前記第１抵抗変化層及び前記第２抵抗変化層に流れる電流を検出して、情報の読み出しを行なうことを特徴とする記憶装置。
  9. 少なくとも１種類のイオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が下がり、前記イオンを吸蔵すると抵抗が上がる第１抵抗変化層を形成する工程と、
    前記第１抵抗変化層上に、前記イオンを伝導するイオン伝導層を形成する工程と、
    前記イオン伝導層上に、前記イオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する層であって、前記イオンを放出すると抵抗が上がり、前記イオンを吸蔵すると抵抗が下がる第２抵抗変化層を形成する工程と、
    前記第１抵抗変化層に接続されるように互いに離間して設けられた第１電極及び第２電極を形成する工程と、
    前記第２抵抗変化層に接続されるように互いに離間して設けられた第３電極及び第４電極を形成する工程とによって、
    前記第１抵抗変化層及び前記第２抵抗変化層が、前記第１電極及び前記第２電極の少なくとも一方と前記第３電極及び前記第４電極の少なくとも一方を介して書込電圧を印加されると、前記第１抵抗変化層及び前記第２抵抗変化層の抵抗を変化させることによって、情報の書き込みを可能とし、前記第１電極及び前記第２電極を介して前記第１抵抗変化層に読出電圧を印加されるとともに前記第３電極及び前記第４電極を介して前記第２抵抗変化層に読出電圧を印加されると、前記第１抵抗変化層及び前記第２抵抗変化層に流れる電流の検出によって、情報の読み出しを可能とする、抵抗変化素子の製造方法。
JP2018157213A 2018-08-24 2018-08-24 抵抗変化素子及びその製造方法、記憶装置 Active JP7155752B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018157213A JP7155752B2 (ja) 2018-08-24 2018-08-24 抵抗変化素子及びその製造方法、記憶装置
US16/533,735 US11328769B2 (en) 2018-08-24 2019-08-06 Resistance change device, manufacturing method for the same, and storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018157213A JP7155752B2 (ja) 2018-08-24 2018-08-24 抵抗変化素子及びその製造方法、記憶装置

Publications (2)

Publication Number Publication Date
JP2020031178A JP2020031178A (ja) 2020-02-27
JP7155752B2 true JP7155752B2 (ja) 2022-10-19

Family

ID=69586471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018157213A Active JP7155752B2 (ja) 2018-08-24 2018-08-24 抵抗変化素子及びその製造方法、記憶装置

Country Status (2)

Country Link
US (1) US11328769B2 (ja)
JP (1) JP7155752B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020138975A1 (ko) * 2018-12-26 2020-07-02 한양대학교 에리카산학협력단 메모리 소자 및 그 제조 방법
US11925128B2 (en) * 2020-08-26 2024-03-05 Robert Bosch Gmbh Differential ionic electronic transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157672A (ja) 2001-11-21 2003-05-30 Tdk Corp 情報記録素子
WO2009122567A1 (ja) 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
JP2010040957A (ja) 2008-08-08 2010-02-18 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4745472B2 (ja) * 1998-07-16 2011-08-10 株式会社オハラ リチウムイオン伝導性ガラスセラミックスおよびこれを用いた電池、ガスセンサー
US8587989B2 (en) * 2008-06-20 2013-11-19 Nantero Inc. NRAM arrays with nanotube blocks, nanotube traces, and nanotube planes and methods of making same
JP2011146111A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2012089567A (ja) 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
JP2012174766A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子
SG11201405685RA (en) * 2012-03-14 2014-11-27 Tokyo Inst Tech Resistance change memory device
CN105144439B (zh) * 2013-05-22 2019-07-09 住友金属矿山株式会社 非水电解质二次电池用正极活性物质及其制造方法
US10886466B2 (en) * 2018-02-20 2021-01-05 Hankuk University Of Foreign Studies Research Business Foundation Variable resistor, non-volatile memory element using the same, and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157672A (ja) 2001-11-21 2003-05-30 Tdk Corp 情報記録素子
WO2009122567A1 (ja) 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
JP2010040957A (ja) 2008-08-08 2010-02-18 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
E. J. Fuller et al.，"Li-Ion Synaptic Transistor for Low Power Analog Computing"，Advanced Materials，2017年，Vol. 29, Issue 4，p. 1604310-1 - 1604310-8

Also Published As

Publication number Publication date
US11328769B2 (en) 2022-05-10
US20200066338A1 (en) 2020-02-27
JP2020031178A (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
KR100860134B1 (ko) 메모리 셀
CN100502010C (zh) 利用具有分级电阻变化的多层的存储器件
TW580707B (en) Memory device having memory cells capable of four states
JP5712143B2 (ja) 誘電体メモリ素子を有するメモリセル
JP4762379B1 (ja) 排他的論理和回路として不揮発論理回路を駆動する方法
JP6014753B2 (ja) スイッチングデバイスの構造および方法
CN109524041A (zh) 电阻变化型存储器
Lee et al. Two-terminal structured synaptic device using ionic electrochemical reaction mechanism for neuromorphic system
US7964869B2 (en) Memory element, memory apparatus, and semiconductor integrated circuit
JP7155752B2 (ja) 抵抗変化素子及びその製造方法、記憶装置
US20080310211A1 (en) Resistance change memory device
US20060071272A1 (en) Programmable non-volatile resistance switching device
JP2007194637A (ja) バリスタを備える抵抗性メモリ素子及びその動作方法
JP2009135206A (ja) メモリセル
CN104813471A (zh) 用于金属-导电氧化物-金属(mcom)存储器元件的垂直交叉点嵌入式存储器架构
KR101323779B1 (ko) 활성 이온 인터페이스 영역을 갖는 비휘발성 메모리
KR20120038680A (ko) 반도체 메모리 장치
Smith et al. Solution-processed complementary resistive switching arrays for associative memory
US20100108975A1 (en) Non-volatile memory cell formation
WO2014101344A1 (zh) 一种具备多阻态特性的二阶忆阻器及其调制方法
CN114203819A (zh) 差分离子电子晶体管
US9530496B2 (en) Method for programming switching element
US8711599B2 (en) Polarization-coupled ferroelectric unipolar junction memory and energy storage device
JP2019195022A (ja) 抵抗変化素子及びその製造方法、記憶装置
US11127446B2 (en) Stochastic memristive devices based on arrays of magnetic tunnel junctions

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R150 Certificate of patent or registration of utility model

Ref document number: 7155752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150