CN114203819A - 差分离子电子晶体管 - Google Patents

差分离子电子晶体管 Download PDF

Info

Publication number
CN114203819A
CN114203819A CN202110984735.2A CN202110984735A CN114203819A CN 114203819 A CN114203819 A CN 114203819A CN 202110984735 A CN202110984735 A CN 202110984735A CN 114203819 A CN114203819 A CN 114203819A
Authority
CN
China
Prior art keywords
source
ion
layer
drain
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110984735.2A
Other languages
English (en)
Inventor
程磊
T·罗茨尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN114203819A publication Critical patent/CN114203819A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/17—Memory cell being a nanowire transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species

Abstract

一种离子晶体管，包括第一源极、与第一源极间隔开的第一漏极、以及电连接到第一源极和第一漏极的第一存储层。离子晶体管还包括与第一源极间隔开的第二源极、与第二源极间隔开的第二漏极、以及电连接到第二源极和第二漏极的第二存储层。离子晶体管还包括位于第一存储层和第二存储层之间并与其电连接的电解质层。离子晶体管可以被实现为机器学习（ML）应用中的非易失性存储器。

Description

差分离子电子晶体管
技术领域
本公开涉及差分离子电子晶体管。差分离子晶体管可以用于机器学习（ML）算法的实现中。
背景技术
机器学习（ML）算法和人工智能正在取得快速的进步，并且在广泛的技术领域中都看到增加的实现。ML算法包含了被配置为通过经验自动改进的计算机算法。ML算法被认为是人工智能的子集。ML算法使用样本数据（即训练数据）来做出决定，而不需要与其相关的显式编程。ML算法的实现可能使用大量的计算能力，并且可能消耗大量的能量来实现。ML算法的实现可能受到计算单元和存储器之间的数据传输约束所限制，其中，存储器经常用中性网络权重值来更新。现有技术的存储器技术建议使用了CMOS。CMOS可能会消耗大量的能量以用于写入和更新。这对于向其中资源稀缺和有限的嵌入式系统中的应用是不理想的。仍然需要开发计算设备（例如非易失性存储器设备）以减少与ML算法的实现有关的功耗量。
发明内容
根据一个实施例，公开了一种离子晶体管。离子晶体管包括第一源极、与第一源极间隔开的第一漏极、以及电连接到第一源极和第一漏极的第一存储层。离子晶体管还包括与第一源极间隔开的第二源极、与第二源极间隔开的第二漏极、以及电连接到第二源极和第二漏极的第二存储层。离子晶体管还包括位于第一存储层和第二存储层之间并与第一存储层和第二存储层电连接的电解质层。
根据另一实施例，公开了一种离子晶体管。离子晶体管包括第一源极、与第一源极间隔开的第一漏极、以及电连接到第一源极的第一存储层。离子晶体管包括与第一源极间隔开的第二源极、与第二源极间隔开的第二漏极、以及电连接到第二源极和第二漏极的第二存储层。离子晶体管还包括位于第一沟道和第二沟道之间并与第一沟道和第二沟道电连接的电解质层。第一漏极、第一源极和第一存储层和/或第二漏极、第二源极和第二存储层分别形成第一基本平坦的层和/或第二基本平坦的层。
根据又一实施例，公开了一种离子晶体管。离子晶体管包括第一源极、与第一源极间隔开的第一漏极、以及电连接到第一源极和第一漏极的第一存储层。离子晶体管还包括与第一源极间隔开的第二源极、与第二源极间隔开的第二漏极、以及电连接到第二源极和第二漏极的第二存储层。离子晶体管还包括位于第一存储层和第二存储层之间并与第一存储层和第二存储层电连接的电解质层。第一漏极、第一源极和第一存储层具有围绕第一主轴的第一横截面轮廓（profile）。第二漏极、第二源极和第二存储层具有围绕第二主轴的第二横截面轮廓。第一横截面轮廓与第二横截面轮廓不对称。
附图说明
图1描绘根据第一实施例的离子晶体管的示意性侧视图；
图2描绘图1所示的并且还包括上涂层和下涂层的离子晶体管的示意性侧视图；
图3描绘描述图1所示的离子晶体管的以欧姆计的差分电阻的图形，其中，上存储层和下存储层包括LixMOy材料；
图4描绘根据第二实施例的离子晶体管的示意性透视图；
图5描绘沿图4的线5-5所取的图4中所示的离子晶体管的示意性截面图；
图6描绘沿图4的线6-6所取的图4中所示的离子晶体管的示意性截面图；
图7描绘描述图4所示的离子晶体管的以西门子计的差分电导的图形，其中，第一存储层和第二存储层包括LixMOy材料；
图8a、8b和8c描绘被配置为实现一个或多个实施例的离子晶体管的模拟乘法累加单元的示意图。
具体实施方式
本文描述了本公开的实施例。然而，应当理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种和替代的形式。附图不一定是按比例的；一些特征可能被夸大或最小化，以示出特定组件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅作为用于教导本领域技术人员以各种方式采用实施例的代表性基础。如本领域普通技术人员应当理解的，参考任何一个附图示出和描述的各种特征可以与一个或多个其他附图中示出的特征进行组合，以产生未明确示出或描述的实施例。所示特征的组合提供了典型应用的代表性实施例。然而，与本公开教导一致的特征的各种组合和修改对于特定应用或实现来说可能是期望的。
本公开不限于下面描述的具体实施例和方法，因为具体组件和/或条件当然可以变化。此外，本文所使用的术语仅用于描述本公开的实施例的目的，并且没有以任何方式进行限制的意图。
如在说明书和所附权利要求中所使用的，单数形式“一”、“一个”和“该”包括复数指代物，除非上下文另外清楚地指示。例如，以单数形式提及某一组件意图包括多个组件。
与一个或多个实施例相关的适用于给定目的的一组或一类材料的描述意味着该组或该类中的任何两个或多个成员的混合物是合适的。化学术语中的成分的描述是指在加入到说明书中指定的任何组合中时的成分，并且不必排除一旦混合后混合物的成分之间的化学相互作用。
除了明确指出的地方，本说明书中指示尺寸或材料性质的所有数值量都应理解为在描述本公开的最宽范围时由词语“约”修饰。
首字母缩略词或其他缩写的第一次定义适用于本文中相同缩写的所有后续使用，并且加以必要的修正适用于最初定义的缩写的正常语法变化。除非明确地相反说明，否则属性的测量通过与先前或稍后针对相同属性所引用的相同技术来确定。
术语“基本上”或“约”可在本文中用于描述所公开或要求保护的实施例。术语“基本上”或“约”可以修饰本公开中公开或要求保护的任何值或相对特性。“基本上”或“约”可表示其修饰的值或相对特性在该值或相对特性的±0%、0.1%、0.5%、1%、2%、3%、4%、5%或10%内。
详细参考本发明人已知的组合物、实施例和实施例的方法。然而，所公开的实施例仅仅是本公开的示例，本公开可以以各种和替代形式来实施。因此，本文公开的具体细节不应被解释为是限制性的，而仅仅是用于教导本领域技术人员以各种方式采用本公开的代表性基础。
机器学习（ML）算法和人工智能正在取得快速的进步，并且在广泛的技术领域中都看到增加的实现。然而，实现ML算法的现有技术计算设备的状态可能是能量密集型的。例如，金属氧化物半导体（CMOS）可能不适合于嵌入式系统中的低功耗。这些系统的按比例缩小可能会遇到物理限制。
这对于在其中资源通常受限的嵌入式系统（例如，远程传感器、移动设备）中应用ML算法是很大的障碍。另外，嵌入式系统可能在易受温度波动影响的复杂环境中工作。这些温度波动可能会负面地影响实现ML算法的半导体器件的性能和计算可靠性。
最近已经做出努力以将用于ML算法的推断的计算移动到存储器中。该方法可以消除对大量数据传输的需要，因为权重被存储在忆阻器中并且乘法运算可以在相同的地方使用欧姆定律来计算。另外，求和可以使用基尔霍夫定律来计算，基尔霍夫定律建立在乘法累加单元上。此外，可以高密度制造存储器单元以实现大的网络结构。然而，当前的解决方案存在若干限制。一个限制是忆阻器中的存储器级的编程的精度和可重复性，以其他方式称为权重。另一个限制可能与温度不稳定性和/或依赖性有关。需要一种克服这些限制中的一个或多个的计算存储器设备。
在一个或多个实施例中，公开了至少部分地解决了上述限制中的一个或多个的差分离子晶体管。离子晶体管可以以差分晶体管模式被配置为非易失性、温度无关的模拟和/或数字计算设备，其可以被用于ML应用。一个或多个实施例的离子晶体管可利用耦合带电空位形成机制来精确控制电导和/或电阻差分控制。一个或多个实施例的离子晶体管可利用耦合带电离子嵌入和脱嵌机制来精确控制电导和/或电阻差分控制。实现这些离子晶体管的一个或多个器件可以实现离子晶体管的温度独立的多态开关，每个工作具有以nJ计的高功率效率。一个或多个实施例的离子晶体管可以被用于嵌入式系统的集成电路（例如，在恶劣条件下工作的器件）。
图1描绘了离子晶体管10的示意性侧视图。离子晶体管10包括上层12、中间层14和下层16。中间层14在上层12和下层16之间延伸。上层12包括第一表面18和第二表面20。中间层14包括第一表面22和第二表面24。下层16包括第一表面26和第二表面28。上层12的第二表面20接触中间层14的第一表面22，以形成上层12和中间层14之间的电连接。下层16的第一表面26接触中间层14的第二表面24，以形成下层16和中间层14之间的电连接。
离子晶体管10及其层12、14和16可各自具有平面配置。在一个或多个实施例中，平面配置关于离子晶体管10的x轴和/或y轴对称。离子晶体管10的厚度可以是以下值中的任何一个或在以下值中的任何两个的范围内：80、85、90、95、100、105、110、115和120纳米（nm）。层12、14和/或16的厚度可以独立地选自以下值中的任何一个或在以下值中的任何两个的范围内：20、25、30、35和40 nm。
上层12包括第一触点30和第二触点32。第一触点30和第二触点32可以由导电材料形成，例如金属材料。下层16包括第一触点34和第二触点36。第一触点34和第二触点36可以由导电材料形成，例如金属材料。如图1所示，第一触点30和34分别是源极触点S2和S1。如图1进一步所示，第二触点32和36分别是漏极触点D2和D1。沟道38在上层12的第一触点30和第二触点32之间以及下层16的第一触点34和第二触点36之间延伸。
上存储层40和下存储层42位于沟道38中。上存储层40在上层12的第一触点30和第二触点32之间延伸。下存储层42在下层16的第一触点34和第二触点36之间延伸。上存储层40和/或下存储层42可以由被配置为传导离子（例如，正氢离子）的导电材料形成。导电材料可以被配置为在不同的离子浓度下表现出电子传导性。导电材料可以是含锂（Li）的化合物（例如具有式LixMOy的组合物，其中，M是过渡金属，x是组合物中Li原子的数目，并且y是组合物中O原子的数目）、含钠（Na）的化合物（例如具有式NaxMOy的组合物，其中，M是过渡金属，x是组合物中Na原子的数目，并且y是组合物中O原子的数目）、氧离子导体（例如具有ABO3钙钛矿立方结构的材料，其中，A型原子位于立方角位（0，0，0），B型原子位于主体中心位（1/2，1/2，1/2），并且O原子位于面心位（1/2，1/2，0）、（1/2，0，1/2）和（0，1/2,1/2），或具有通式AOx的二元过渡金属氧化物）或其组合。含Li化合物可具有以下配方中的任一种：Li-Ti-O（例如Li7Ti5O12）、Li-Mn-O（例如LiMnO2）、Li-Ni-O（例如LiNiO2）、Li-Co-O（例如LiCoO2）、Li-Mn-Co-Ni-O（例如Li（MnNiCo）O2）、Li-Nb-O（例如LiNbO2）、Li-V-O（例如LiVO2）、Li-Fe-F（例如LiFeF3）及其组合。含Na化合物可以具有以下配方中的任何一种：Na-V-P-O（例如NaV2（PO4）3）、Na-Ti-O（例如NaTiO2）及其组合。ABO3钙钛矿立方结构的非限制性示例包括La0.8Sr0.2MnO3、La0.6Sr0.4Co0.2Fe0.8O3、Gd0.1Ce0.9O2、Sm0.2Ce0.8O0.2和SrCoO3。二元过渡金属氧化物的非限制性示例包括FeOx、TiOx、NiOx及其组合。上存储层40和/或下存储层42可以由任何混合传导材料形成，所述混合传导材料被配置用于离子运动，包括但不限于氧传导材料、钠传导材料、钾传导材料及其组合。
在一个实施例中，上存储层40由具有式Li0.5-nMOX的材料形成，其中，M是过渡金属，并且下存储材料42由具有式Li0.5+nMOX的材料形成。源极S2和漏极D2连接到上存储层40的第一端和第二端。源极S1和D1连接到下存储层42的第一端和第二端。上存储层40和下存储层42可由相同的材料或不同的材料形成。
中间层14包括固体电解质44。固体电解质44被配置成接触上存储层40和下存储层42。固体电解质44被配置成从上存储层40和下存储层42传导离子（例如，正氢离子），并将离子传导到上存储层40和下存储层42。在一个或多个实施例中，固体电解质44是电绝缘体，其被配置成防止电子从其中通过，但允许离子从其中通过。固体电解质44可以是高介电常数材料（例如，3.9至250,000的相对介电常数）。高介电常数材料可以是锂离子导体材料、氧离子导体材料、钠离子导体及其组合。含锂材料可以是Li7La3Zr2O12、LiAlO2、LiF、LiI、LiBr、Li7P2S7、Li7P2SI6。氧离子导体材料可以是Y0.16Zr0.92O2。钠离子导体可以是Na3+2xZr2- xMxSi2PO12（M是另一种金属原子）。
上存储层40可以是栅极或栅极的一部分（例如，浮置栅极）。在一个或多个实施例中，离子晶体管10电连接到栅极。栅极可以电连接到开关（未示出）。开关可以电连接到触点（未示出）。电压源46被配置成向触点施加电压脉冲，从而向开关施加电压脉冲，开关继而向离子晶体管10施加电压脉冲。
如图1所示，将写入电压（VW）施加到离子晶体管。当施加正电压作为写入电压（VW）时，离子（例如在含Li材料的情况下为Li离子）从上存储层40通过固体电解质44传输到下存储层42。当离子从上存储层40扩散通过固体电解质44时，上存储层40的电子电阻增加，并且上存储层40的电导降低。下存储层42被配置为插入来自上存储层40的离子，使得下存储层42的电子电阻减小并且下存储层42的电导增加。因此，在其中正电压被施加到上存储层40的一种工作模式下，上存储层40的电子电阻和电导分别增加和减小，而下存储层42的电子电阻和电导分别减小和增加。通过将负电压而不是正电压施加到上存储层40，可以反转该过程（即反转上存储层40和下存储层42的电特性和离子流动）。离子晶体管10的可逆性被配置为提供离子晶体管10的至少三（3）个差分工作状态。在一个或多个实施例中，状态读数是与温度无关的。
离子晶体管10可在低电压（例如，100 mV到5V的范围）下工作，以相对于通过测量所施加电压或电流而工作的其他晶体管减少功耗量。离子晶体管10被配置为通过计数离子电荷而不是通过施加电压或电流来工作。
图2描绘了包括上涂层48和下涂层50的离子晶体管10的示意性侧视图。上涂层48位于上层12和中间层14之间。在另一实施例中，离子晶体管10仅包括上涂层48和下涂层50中的一个。下涂层50位于下层12和中间层14之间。在制造离子晶体管10期间，中间层14的第一表面22可以涂覆有上涂层48。或者，上层12的第二表面20可以涂覆有上涂层48。在制造离子晶体管10期间，中间层14的第二表面22可以涂覆有下涂层48。或者，下层16的第一表面26可以涂覆有下涂层50。上涂层48和/或下涂层50的厚度可以独立地选自以下厚度中的任何一个或在以下厚度中的任何两个的范围内：1.0、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9和2.0纳米。上涂层48和/或下涂层50可被配置成降低上层12和中间层14之间和/或中间层14和下层16之间的界面接触电阻。可用于上涂层48和/或下涂层50的涂层材料的非限制性示例包括LiF、Li2O和Li2O2。
图3描绘了图形100，其描述了离子晶体管10的以欧姆计的差分电阻，其中，上存储层40和下存储层42分别包括具有式Li0.5-nMOx的材料和具有式Li0.5+nMOx的材料，其中，M为过渡金属。图形100描绘作为x轴上0与1之间的下存储层42中的Li含量的函数的y轴上的以欧姆计的电阻。图形100包括曲线102、104和106。曲线102描绘了在室温（例如25℃）下作为下存储层42的Li含量的函数的差分电阻。曲线104描绘了在100℃下作为下存储层42的Li含量的函数的差分电阻。曲线106描绘了在200℃下作为下存储层42的Li含量的函数的差分电阻。图3描绘了如下表1中所述的离子晶体管10的三种不同状态。如表1可见，状态读数是与温度无关的。
下存储层中的Li含量 差分电阻 离子晶体管读数（25℃） 离子晶体管读数（200℃）
Li < 0.5 差值> 0 状态 1 状态 1
Li = 0.5 差值= 0 状态 2 状态 2
Li > 0.5 差值< 0 状态 3 状态 3
表1。
图4描绘了离子晶体管150的示意性透视图。图5描绘了沿图4的线5-5所取的离子晶体管150的示意性截面图。图6描绘了沿图4的线6-6所取的离子晶体管150的示意性截面图。
离子晶体管150可沿第一轴152和第二轴154定向。离子晶体管150包括沿第一轴152定向的第一触点156和158。第一触点156和158可以由导电材料形成，例如金属材料。离子晶体管150还包括沿第二轴154定向的第二触点160和162。第二触点160和162可以由导电材料形成，例如金属材料。第一触点156和158可以分别是第一源极触点和第一漏极触点。第二触点160和162可以分别是第二源极触点和第二漏极触点。
离子晶体管150还包括第一存储层164和第二存储层166。离子晶体管还包括固体电解质168。第一存储层164接触第一触点156和158。第一存储层164不接触第二触点160和162。第二存储层166接触第二触点160和162。第二存储层166不接触第一触点156和158。固体电解质168在第一存储层164和第二存储层166之间延伸。
第一存储层164和第二存储层166可以由被配置为传导离子（例如，正氢离子）的导电材料形成。导电材料可以被配置为在不同的离子浓度下表现出电子传导性。导电材料可以是含锂（Li）的化合物（例如具有式LixMOy的组合物，其中，M是过渡金属，x是组合物中Li原子的数目，并且y是组合物中O原子的数目）、含钠（Na）的化合物（例如具有式NaxMOy的组合物，其中，M是过渡金属，x是组合物中Na原子的数目，并且y是组合物中O原子的数目）、氧离子导体（例如具有ABO3钙钛矿立方结构的材料，其中，A型原子位于立方角位（0，0，0），B型原子位于主体中心位（1/2,1/2，1/2），并且O原子位于面心位（1/2，1/2，0）、（1/2，0，1/2）和（0，1/2，1/2），或具有通式AOx的二元过渡金属氧化物）或其组合。含Li化合物可具有以下配方中的任一种：Li-Ti-O（例如Li7Ti5O12）、Li-Mn-O（例如LiMnO2）、Li-Ni-O（例如LiNiO2）、Li-Co-O（例如LiCoO2）、Li-Mn-Co-Ni-O（例如Li（MnNiCo）O2）、Li-Nb-O（例如LiNbO2）、Li-V-O（例如LiVO2）、Li-Fe-F（例如LiFeF3）及其组合。含Na化合物可以具有以下配方中的任何一种：Na-V-P-O（例如NaV2（PO4）3）、Na-Ti-O（例如NaTiO2）及其组合。ABO3钙钛矿立方结构的非限制性示例包括La0.8Sr0.2MnO3、La0.6Sr0.4Co0.2Fe0.8O3、Gd0.1Ce0.9O2、Sm0.2Ce0.8O0.2和SrCoO3。二元过渡金属氧化物的非限制性示例包括FeOx、TiOx、NiOx及其组合。第一存储层164和/或第二存储层166可以由被配置用于离子运动的任何混合传导材料形成，包括但不限于氧传导材料、钠传导材料、钾传导材料及其组合。
在一个实施例中，第一存储层164和第二存储层166中的一个由具有式Li0.5-nMOX的材料形成，其中，M是过渡金属，而第一存储层164和第二存储层166中的另一个由具有式Li0.5+nMOX的材料形成。
固体电解质168被配置为接触第一存储层164和第二存储层166。固体电解质168被配置为从第一存储层164和第二存储层166传导离子（例如，正氢离子）并将离子传导到第一存储层164和第二存储层166。在一个或多个实施例中，固体电解质168是电绝缘体，其被配置为防止电子从其中通过，但允许离子从其中通过。固体电解质166可以是高介电常数材料（例如，3.9至250,000的相对介电常数）。高介电常数材料可以是Li导体、氧离子导体材料及其组合。含锂材料可以是Li7La3Zr2O12、LiAlO2、LiF、LiI、LiBr、Li7P2S7、Li7P2SI6或其组合。氧离子导体材料可以是Y0.16Zr0.92O2。
第一存储层164可以是栅极或栅极的一部分（例如，浮置栅极）。在一个或多个实施例中，离子晶体管150电连接到栅极。栅极可以电连接到开关（未示出）。开关可以电连接到触点（未示出）。电压源（未示出）被配置成向触点施加电压脉冲，从而向开关施加电压脉冲，开关继而向离子晶体管150施加电压脉冲。
当正电压被施加为写入电压（VW）时，离子（例如在含Li材料的情况下为Li离子）从第一存储层164通过固体电解质168传输到第二存储层166。当离子从第一存储层164扩散通过固体电解质168时，第一存储层164的电子电阻增加，并且第一存储层164的电导降低。第二存储层166被配置为插入从第一存储层164扩散的离子，使得第二存储层166的电子电阻减小并且第二存储层166的电导增加。因此，在其中向第一存储层164施加正电压的一种工作模式下，第一存储层164的电子电阻和电导分别增加和减小，而第二存储层166的电子电阻和电导分别减小和增加。通过向第一存储层164施加负电压而不是正电压，可以反转该过程（即，反转第一存储层164和第二存储层166的电特性和离子流动）。离子晶体管150的可逆性被配置为提供离子晶体管150的至少三（3）个差分工作状态。在一个或多个实施例中，状态读数是与温度无关的。
离子晶体管150可在低电压（例如，100 mV到5V的范围）下工作，以相对于通过测量所施加电压或电流而工作的其他晶体管减少功耗量。离子晶体管150被配置为通过对离子电荷计数来工作，而不限于施加电压或电流。
如图5和6所示，离子晶体管150分别具有围绕第一轴152的第一横截面轮廓和围绕第二轴154的第二横截面轮廓。第一横截面轮廓和第二横截面轮廓彼此不同（例如，不对称）。离子晶体管150的非对称设计被配置为增加离子晶体管150在给定体积内的封装密度。
图7描绘了描述离子晶体管150的差分电导的图形200，其中，第一存储层164和第二存储层166分别包括具有式Li0.5-nMOx的材料和具有式Li0.5+nMOx的材料，其中，M是过渡金属。图形200描绘作为x轴上0与1之间的第二存储层166中的Li含量的函数的y轴上的以西门子计的电导。图形200包括曲线202，其描绘了在室温（例如25℃）下作为第二存储层166的Li含量的函数的差分电导。如表2所示，状态读数是与温度无关的。
第二存储层中的Li含量 电导比率 离子晶体管读数（25℃） 离子晶体管读数（200℃）
Li < 0.5 比率 > 1 状态 1 状态 1
Li = 0.5 比率 = 1 状态 2 状态 2
Li > 0.5 比率 < 1 状态 3 状态 3
表2。
图8a、8b和8c描绘了被配置为实现一个或多个实施例的离子晶体管的模拟乘法累加单元的示意图。模拟乘法累加单元可被配置为基于被实现为一个或多个实施例的离子晶体管中的一个或多个的非易失性存储器的神经形态计算系统。图8a描绘了具有将输入层254连接到输出层256的突触权重（W）252的一层神经网络的示意性表示250。如图8b的示意性表示258所示，突触权重被表示为在交叉杆阵列结构264中的交叉点262处的非易失性存储器元件的电导值260。图8c描绘了通过感测交叉杆阵列结构264的每列的电流（I）而执行的矢量矩阵乘法266，其是突触权重（G）和输入信号（V）的乘积。神经形态计算系统可以包括通过图8b中所示的交叉杆阵列结构264连接的一个或多个实施例的离子晶体管的矩阵。
尽管上面描述了示例性实施例，但并不意味着这些实施例描述了权利要求所包含的所有可能形式。说明书中使用的词语是描述性的词语而不是限制性的词语，并且应当理解，在不脱离本公开的精神和范围的情况下，可以进行各种改变。如前所述，可以组合各种实施例的特征，以形成可能未明确描述或示出的本发明的其他实施例。虽然各种实施例可能已经被描述为提供了优点或者相对于其他实施例或现有技术实现在一个或多个期望的特性方面是优选的，但是本领域普通技术人员应当理解，一个或多个特征或特性可以被折衷以实现期望的总体系统属性，这取决于具体应用和实现。这些属性可以包括但不限于成本、强度、耐久性、寿命周期成本、可销售性、外观、包装、尺寸、可维修性、重量、可制造性、组装容易性等。因此，就任何实施例被描述为关于一个或多个特性比其他实施例或现有技术实现不太期望而言，这些实施例不在本公开的范围之外，并且对于特定应用可能是期望的。

Claims (20)

1.一种离子晶体管，包括：
第一源极；
第一漏极，与所述第一源极间隔开；
第一存储层，电连接到所述第一源极和第一漏极；
第二源极，与所述第一源极间隔开；
第二漏极，与所述第二源极间隔开；
第二存储层，电连接到所述第二源极和第二漏极；以及
电解质层，位于所述第一存储层和第二存储层之间并且电连接到所述第一存储层和第二存储层。
2.根据权利要求1所述的离子晶体管，其中，所述第一存储层和/或第二存储层包括离子传导材料。
3.根据权利要求2所述的离子晶体管，其中，所述离子传导材料是锂离子导体、钠离子导体、氧离子导体、或其组合。
4.根据权利要求3所述的离子晶体管，其中，所述锂离子导体是Li-Ti-O化合物、Li-Mn-O化合物、Li-Ni-O化合物、Li-Co-O化合物、Li-Mn-Co-Ni-O化合物、Li-Nb-O化合物、Li-V-O化合物、Li-Fe-F化合物、或其组合。
5.根据权利要求3所述的离子晶体管，其中，所述钠离子导体是Na-V-P-O化合物、Na-Zr-Si-P-O化合物、Na-Ti-O化合物、或其组合。
6.根据权利要求3所述的离子晶体管，其中，所述氧离子导体是ABO3钙钛矿立方结构材料或二元过渡金属氧化物。
7.根据权利要求1所述的离子晶体管，其中，所述电解质层包括锂离子导体、氧离子导体、或其组合。
8.根据权利要求7所述的离子晶体管，其中，所述锂离子导体包括Li7La3Zr2O12、LiAlO2、LiF、LiI、LiBr、Li7P2S7、Li7P2SI6、或其组合。
9.根据权利要求7所述的离子晶体管，其中，所述氧离子导体是Y0.16Zr0.92O2。
10.一种离子晶体管，包括：
第一源极；
第一漏极，与所述第一源极间隔开；
第一存储层，电连接到所述第一源极和第一漏极；
第二源极，与所述第一源极间隔开；
第二漏极，与所述第二源极间隔开；
第二存储层，电连接到所述第二源极和第二漏极；以及
电解质层，位于所述第一存储层和第二存储层之间并且电连接到所述第一存储层和第二存储层，所述第一漏极、第一源极和第一存储层和/或所述第二漏极、第二源极和第二存储层分别形成第一基本平坦的层和/或第二基本平坦的层。
11.根据权利要求10所述的离子晶体管，其中，所述第一漏极、第一源极和第一存储层形成所述第一基本平坦的层，并且所述第二漏极、第二源极和第二存储层形成所述第二基本平坦的层。
12.根据权利要求11所述的离子晶体管，其中，所述电解质层是将所述第一基本平坦的层和第二基本平坦的层彼此分离的基本平坦的电解质层。
13.根据权利要求12所述的离子晶体管，还包括位于所述第一基本平坦的层和所述基本平坦的电解质层之间的第一涂层和/或位于所述第二基本平坦的层和所述基本平坦的电解质层之间的第二涂层。
14.根据权利要求13所述的离子晶体管，其中，所述第一涂层和/或第二涂层的厚度为1至2纳米。
15.根据权利要求13所述的离子晶体管，其中，所述第一涂层和/或第二涂层包括LiF、Li2O、Li2O2或其组合的涂层材料。
16.一种离子晶体管，包括：
第一源极；
第一漏极，与所述第一源极间隔开；
第一存储层，电连接到所述第一源极和第一漏极；
第二源极，与所述第一源极间隔开；
第二漏极，与所述第二源极间隔开；
第二存储层，电连接到所述第二源极和第二漏极；以及
电解质层，位于所述第一存储层和第二存储层之间并且电连接到所述第一存储层和第二存储层，所述第一漏极、第一源极和第一存储层具有围绕第一主轴的第一横截面轮廓，所述第二漏极、第二源极和第二存储层具有围绕第二主轴的第二横截面轮廓，并且所述第一横截面轮廓与所述第二横截面轮廓不对称。
17.根据权利要求16所述的离子晶体管，其中，所述第一横截面轮廓关于与所述第一主轴正交的第一副轴是对称的。
18.根据权利要求16所述的离子晶体管，其中，所述第二横截面轮廓关于与所述第二主轴正交的第二副轴是对称的。
19.根据权利要求16所述的离子晶体管，其中，所述第一源极和第一漏极不接触所述第二存储层。
20.根据权利要求16所述的离子晶体管，其中，所述第二源极和第二漏极不接触所述第一存储层。
CN202110984735.2A 2020-08-26 2021-08-25 差分离子电子晶体管 Pending CN114203819A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/003,601 US11925128B2 (en) 2020-08-26 2020-08-26 Differential ionic electronic transistors
US17/003601 2020-08-26

Publications (1)

Publication Number Publication Date
CN114203819A true CN114203819A (zh) 2022-03-18

Family

ID=80221606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110984735.2A Pending CN114203819A (zh) 2020-08-26 2021-08-25 差分离子电子晶体管

Country Status (4)

Country Link
US (1) US11925128B2 (zh)
CN (1) CN114203819A (zh)
DE (1) DE102021208846A1 (zh)
TW (1) TW202226631A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615842B2 (en) * 2020-12-14 2023-03-28 International Business Machines Corporation Mixed conducting volatile memory element for accelerated writing of nonvolatile memristive device
US11757469B2 (en) * 2021-04-01 2023-09-12 Qualcomm Incorporated Compression technique for deep neural network weights

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10429343B1 (en) 2017-02-09 2019-10-01 National Technology & Engineering Solutions Of Sandia, Llc Tunable ionic electronic transistor
US10497866B1 (en) 2018-06-19 2019-12-03 National Technology & Engineering Solutions Of Sandia, Llc Ionic floating-gate memory device
JP7155752B2 (ja) * 2018-08-24 2022-10-19 富士通株式会社 抵抗変化素子及びその製造方法、記憶装置

Also Published As

Publication number Publication date
DE102021208846A1 (de) 2022-03-03
US20220069206A1 (en) 2022-03-03
US11925128B2 (en) 2024-03-05
TW202226631A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US4945257A (en) Electrically settable resistance device
US10748059B2 (en) Architecture for an electrochemical artificial neural network
CN114203819A (zh) 差分离子电子晶体管
CN110622313B (zh) 记忆性结构
US9379319B2 (en) Nonvolatile memory transistor and device including the same
Covi et al. Ferroelectric-based synapses and neurons for neuromorphic computing
JPWO2010090002A1 (ja) 不揮発性記憶素子
Ji et al. TSSM: Three-State Switchable Memristor Model Based on Ag/TiO x Nanobelt/Ti Configuration
CN110061056B (zh) 一种新型铁电场效应晶体管单元及其写入和读取方法
Kang et al. Two-and three-terminal HfO2-based multilevel resistive memories for neuromorphic analog synaptic elements
Rupp et al. Resistive switching: oxide materials, mechanisms, devices and operations
US20200411760A1 (en) Variable resistance element, method for manufacturing same, and storage device
DeSalvo et al. Emerging resistive memories for low power embedded applications and neuromorphic systems
EP4022519A1 (en) Electrochemical device of variable electrical conductance
KR101869378B1 (ko) 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자
CN113488589B (zh) 忆阻器件、忆阻器件制作方法及显示面板
Liu et al. Proton-assisted redox-based three-terminal memristor for synaptic device applications
CN112820780B (zh) 一种电解质突触晶体管及其制备方法和应用
CN109346600B (zh) 一种单器件集成马尔可夫链算法的阻变存储器
Hoffmann-Eifert Nanoscale HfO 2-based memristive devices for neuromorphic computing
Zhalnin et al. Analysis of advanced memristor structures and materials for their manufacture
KR102553403B1 (ko) 우수한 선형성 특성을 갖는 뉴로모픽 시냅스 소자 및 그 동작 방법
US20220270676A1 (en) Neuromorphic synapse device with excellent linearity characteristics and operating method thereof
Li et al. Redox transistors based on TiO2 for analogue neuromorphic computing
Calvo et al. Tunable Conductivity of Thin Films of Prussian Blue.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination